KR900019016A - 디램셀의 제조방법 - Google Patents

디램셀의 제조방법 Download PDF

Info

Publication number
KR900019016A
KR900019016A KR1019890006206A KR890006206A KR900019016A KR 900019016 A KR900019016 A KR 900019016A KR 1019890006206 A KR1019890006206 A KR 1019890006206A KR 890006206 A KR890006206 A KR 890006206A KR 900019016 A KR900019016 A KR 900019016A
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
epitaxial layer
dram cell
Prior art date
Application number
KR1019890006206A
Other languages
English (en)
Other versions
KR920008886B1 (ko
Inventor
최도찬
김경태
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890006206A priority Critical patent/KR920008886B1/ko
Priority to JP2060137A priority patent/JPH02310963A/ja
Priority to US07/494,185 priority patent/US5045494A/en
Publication of KR900019016A publication Critical patent/KR900019016A/ko
Priority to US07/751,761 priority patent/US5175121A/en
Priority to US07/832,339 priority patent/US5321306A/en
Application granted granted Critical
Publication of KR920008886B1 publication Critical patent/KR920008886B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

디램셀의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(a)-(f)도는 본 발명에 따라 스택 캐패시터 디램셀의 제조공정을 나타내는 단면도.

Claims (4)

  1. 스택 캐패시터를 가지는 디램셀의 제조방법에 있어서, 제1도전형의 반도체 기판상에 필드산화막을 형성하고 상기 필드산화막과 인접하는 소오스영역과, 채널영역을 통해 상기 소오스영역과 이격된 드레인영역과, 상기 채널영역 상부의 게이트 산화막 및 상기 필드산화막의 일부분상에 형성된 제1다결정 실리콘으로 이루어진 워드라인들을 형성하는 제1공정과, 상기 워드라인들과 노출된 게이트 산화막 및 필드산화막상에 제1절연막을 형성하는 제2공정과, 상기 소오스 영역상에 있는 제1절연막과 게이트 산화막의 소정부분에 개구를 형성하고, 상기 개구를 통하여 노출된 소오스영역상에 제1에피택셜층과 제2다결정 실리콘으로 이루어진 스토리지폴리를 형성하는 제3공정과, 상기 스토리지폴리의 상부에 스택 캐패시터의 유전체가 되는 유전막과 제3다결정 실리콘으로 이루어진 플레이트폴리를 형성하는 제4공정과, 상기 제1절연막과 플레이트폴리의 상부에 제2절연막을 형성하고 상기 드레인영역 상부의 제1절연막 및 제2절연막을 소정 부분 제거하여 개구를 형성한 후 개구를 통하여 노출된 드레인영역 상부에 제2에피택샬층과 비트라인으로 이용되는 금속실리사이드막을 순차적으로 형성하는 제5공정을 구비함을 특징으로 하는 디램셀의 제조방법.
  2. 제1항에 있어서, 제1에피택셜층이 제1절연막보다 두껍게 형성되어짐을 특징으로 하는 디램셀의 제조방법.
  3. 제1항에 있어서, 제1에피택셜층을 성장시킬 때 선택비를 낮추어 제2다결정 실리콘도 동시에 형성되어짐을 특징으로 하는 디램셀 캐패시터.
  4. 제1항에 있어서, 유전막이 산화막 또는 ONO막으로 형성되어짐을 특징으로 하는 디램셀 캐패시터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890006206A 1989-05-10 1989-05-10 디램셀 및 그 제조방법 KR920008886B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019890006206A KR920008886B1 (ko) 1989-05-10 1989-05-10 디램셀 및 그 제조방법
JP2060137A JPH02310963A (ja) 1989-05-10 1990-03-13 半導体装置の製造方法
US07/494,185 US5045494A (en) 1989-05-10 1990-03-15 Method for manufacturing a DRAM using selective epitaxial growth on a contact
US07/751,761 US5175121A (en) 1989-05-10 1991-08-29 Method for manufacturing a stacked capacitor DRAM semiconductor device
US07/832,339 US5321306A (en) 1989-05-10 1992-02-07 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890006206A KR920008886B1 (ko) 1989-05-10 1989-05-10 디램셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR900019016A true KR900019016A (ko) 1990-12-22
KR920008886B1 KR920008886B1 (ko) 1992-10-10

Family

ID=19286040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006206A KR920008886B1 (ko) 1989-05-10 1989-05-10 디램셀 및 그 제조방법

Country Status (3)

Country Link
US (2) US5045494A (ko)
JP (1) JPH02310963A (ko)
KR (1) KR920008886B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128982B1 (ko) * 2008-03-21 2012-03-23 주식회사 하이닉스반도체 레저바 캐패시터 및 그를 갖는 반도체 메모리 장치

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175121A (en) * 1989-05-10 1992-12-29 Samsung Electronics Co., Ltd. Method for manufacturing a stacked capacitor DRAM semiconductor device
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JPH04181769A (ja) * 1990-11-15 1992-06-29 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP3055242B2 (ja) * 1991-09-19 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
JP2905642B2 (ja) * 1992-01-18 1999-06-14 三菱電機株式会社 半導体装置およびその製造方法
DE4300357C2 (de) * 1992-01-18 1995-06-01 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitereinrichtung
JP2802470B2 (ja) * 1992-03-12 1998-09-24 三菱電機株式会社 半導体装置およびその製造方法
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
JP3319472B2 (ja) * 1992-12-07 2002-09-03 富士通株式会社 半導体装置とその製造方法
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
KR0172851B1 (ko) * 1995-12-19 1999-03-30 문정환 반도체 장치의 배선방법
JP2904341B2 (ja) * 1996-03-06 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5573980A (en) * 1996-04-22 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming salicided self-aligned contact for SRAM cells
US5866946A (en) * 1996-05-23 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
DE19752968C1 (de) * 1997-11-28 1999-06-24 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
KR100347544B1 (ko) 1999-02-13 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 접합 제조 방법
KR100314276B1 (ko) 1999-04-12 2001-11-15 박종섭 반도체 소자의 제조방법
KR100353526B1 (ko) 1999-06-18 2002-09-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100345681B1 (ko) 1999-06-24 2002-07-27 주식회사 하이닉스반도체 반도체소자의 삼중웰 형성방법
KR100332119B1 (ko) 1999-06-28 2002-04-10 박종섭 반도체 소자 제조 방법
KR100332107B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100332106B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
KR100301246B1 (ko) 1999-06-30 2001-11-01 박종섭 반도체 소자의 제조 방법
KR20010061029A (ko) 1999-12-28 2001-07-07 박종섭 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법
KR100510996B1 (ko) 1999-12-30 2005-08-31 주식회사 하이닉스반도체 선택적 에피텍셜 성장 공정의 최적화 방법
KR100327596B1 (ko) 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US6319772B1 (en) * 2000-10-30 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method for making low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer
KR100434698B1 (ko) 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법
KR100455724B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100455725B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100431295B1 (ko) 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100406537B1 (ko) 2001-12-03 2003-11-20 주식회사 하이닉스반도체 반도체장치의 제조 방법
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
KR100876758B1 (ko) * 2006-12-26 2009-01-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737829A (en) * 1980-08-20 1982-03-02 Fujitsu Ltd Manufacture of semiconductor device
GB2086135B (en) * 1980-09-30 1985-08-21 Nippon Telegraph & Telephone Electrode and semiconductor device provided with the electrode
JPS5916340A (ja) * 1982-07-19 1984-01-27 Matsushita Electronics Corp 半導体装置の製造方法
JPS60105227A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4725877A (en) * 1986-04-11 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Metallized semiconductor device including an interface layer
JPS63226955A (ja) * 1987-03-16 1988-09-21 Nec Corp 容量素子の製造方法
JP2513287B2 (ja) * 1988-11-24 1996-07-03 日本電気株式会社 積層型メモリセルの製造方法
US5073810A (en) * 1989-11-07 1991-12-17 Hitachi, Ltd. Semiconductor integrated circuit device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128982B1 (ko) * 2008-03-21 2012-03-23 주식회사 하이닉스반도체 레저바 캐패시터 및 그를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
JPH02310963A (ja) 1990-12-26
KR920008886B1 (ko) 1992-10-10
US5045494A (en) 1991-09-03
US5321306A (en) 1994-06-14

Similar Documents

Publication Publication Date Title
KR900019016A (ko) 디램셀의 제조방법
KR910001762A (ko) 디램셀의 제조방법
KR900019141A (ko) 디램셀 및 그 제조방법
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
US5204281A (en) Method of making dynamic random access memory cell having a trench capacitor
KR900017148A (ko) 고집적 트렌치형 디램 셀의 제조방법
KR930015005A (ko) 디램셀의 제조방법
KR950004547A (ko) 반도체 소자의 제조방법
KR890003529B1 (ko) 평면 디램 셀의 제조방법
KR980006268A (ko) 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법
KR910020942A (ko) 스택 커패시터 셀의 제조방법
KR920008932A (ko) 이중 커패시터 스택구조의 메모리셀 제조방법
KR970053889A (ko) 캐패시터 제조 방법
KR930003360A (ko) 섭스트레이트 기판 트렌치 캐패시터 셀의 제조방법
KR900019017A (ko) 디램셀의 제조방법
KR940001395A (ko) 디램 셀의 구조 및 제조방법
KR930003355A (ko) 반도체 소자의 제조방법
KR960043203A (ko) 반도체장치의 제조방법
KR940022698A (ko) 디램 셀 커패시터 스토리지 노드 콘택홀 형성방법
KR930001432A (ko) 디램셀의 구조 및 제조방법
KR930006944A (ko) 반도체 기억장치의 제조방법
KR930003362A (ko) 반도체 메모리 장치 및 그 제조방법
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법
KR900017149A (ko) 고집적 적층형 디램 셀의 제조방법
KR890017808A (ko) 디램장치 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 17

EXPY Expiration of term