KR100510996B1 - 선택적 에피텍셜 성장 공정의 최적화 방법 - Google Patents

선택적 에피텍셜 성장 공정의 최적화 방법 Download PDF

Info

Publication number
KR100510996B1
KR100510996B1 KR10-1999-0065589A KR19990065589A KR100510996B1 KR 100510996 B1 KR100510996 B1 KR 100510996B1 KR 19990065589 A KR19990065589 A KR 19990065589A KR 100510996 B1 KR100510996 B1 KR 100510996B1
Authority
KR
South Korea
Prior art keywords
epitaxial growth
selective epitaxial
ratio
pressure
temperature
Prior art date
Application number
KR10-1999-0065589A
Other languages
English (en)
Other versions
KR20010065669A (ko
Inventor
정우석
김해원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0065589A priority Critical patent/KR100510996B1/ko
Priority to US09/722,033 priority patent/US6478873B1/en
Publication of KR20010065669A publication Critical patent/KR20010065669A/ko
Application granted granted Critical
Publication of KR100510996B1 publication Critical patent/KR100510996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 선택적 에피텍셜 성장 공정의 최적화 방법에 관한 것이다. CVD에 의한 선택적 에피텍셜 성장은 반응 기체들의 열적 활성화에 의한 생성물을 박막형태로 얻는 증착방법으로서, 기본적인 열역학적 법칙에 따른 과포화비를 통해 반응온도, 압력, 기체비율에 대해 가이드라인을 설정과 장비의 특성 및 소오스 가스의 타입에 따른 비평형인자(

Description

선택적 에피텍셜 성장 공정의 최적화 방법{METHOD FOR OPTIMIZING PROCESSES OF SELECTIVE EPITAXIAL GROWTH}
본 발명은 선택적 에피텍셜 성장 공정의 최적화 방법에 관한 것으로서, 보다 상세하게는 CVD에 의한 선택적 에피텍셜 성장은 반응 기체들의 열적 활성화에 의한 생성물을 박막형태로 얻는 증착방법이므로 기본적인 열역학적 법칙에 따른 과포화비를 통해 반응온도, 압력, 기체비율에 대해 가이드라인을 설정과 장비의 특성 및 소오스 가스의 타입에 따른 비평형인자를 산출하여 선택적 에피텍셜 성장 공정을 최적화 할 수 있도록 한 방법에 관한 것이다.
반도체 소자 공정에서 선택적 에피텍셜 성장 기술의 적용은 셀 사이즈의 축소와 공정 단순화 차원에서 높이 평가되고 있다. 그런데, CVD에 의한 선택적 에피텍셜 성장은 화학증착반응에 대한 폭넓은 이해와 고난도의 기술 습득없이는 원하는 박막 형태를 얻기 어렵기 때문에 그 메카니즘을 정확히 분석하는 것이 무엇보다 필요하다.
CVD반응은 근본적으로 열화학반응을 기초로 하기 때문에 열화학 법칙을 따른다. 특히 <Si-Cl-H> 가스 시스템을 적용하여 LP/RTP-CVD(Low Pressure / Rapid Thermal Processing - Chemical Vapor Deposition) 방법으로 SEG(Selective Epitaxial Growth ; 선택적 에피텍셜 성장)를 성장시킬 경우에는 그 적용가능성이 높아진다. 왜냐하면, 온도와 압력이 높은 경우 열역학적 반응 분위기에 가까워지는데 <Si-Cl-H> 가스 시스템을 활용한 것은 고온 공정이며 압력도 UHV-CVD에 의한 선택적 에피텍셜 성장 공정보다 훨씬 높기 때문이다.
일반적인 LP/RTP-CVD에 의한 SEG는 Si-Cl-H 가스 시스템을 사용하는데 지금까지는 공정 조건을 최적화시키기 위해서 선택적 에피틱셜 성장에 관한 각 변수들 즉, 온도, 압력, 기체비의 의존성을 파악하기 위해 많은 실험을 하여 공정 한계를 밝히는 데 주력하였다.
또한, 가스 시스템이 달라지거나 장비 타입이 변할 때마다 장비에 대한 선택적 에피텍셜 성장 공정의 마진을 정확하게 파악하기가 어렵고, 소스가스에 대한 특성을 파악하기 어려웠다.
그리고, 패턴물질에 대한 선택성 확보와 FACET, DEFECT를 조절하기 위한 근본적인 기준이 없었다.
위와 같이 선택적 에피텍셜 성장 공정에 관한 가이드라인이 될 수 있는 것이 없었기 때문에 될 수 있는 한 많은 실험을 통하여 최적화 지점을 찾아야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 선택적 에피텍셜 성장은 반응 기체들의 열적 활성화에 의한 반응물을 박막형태로 얻는 증착방법이므로 기본적인 열역학적 법칙에 따른 과포화비를 통해 반응온도, 압력, 기체비율에 대해 가이드라인을 설정과 장비의 특성 및 소오스 가스의 타입에 따른 비평형인자를 산출하여 선택적 에피텍셜 성장 공정을 최적화 할 수 있도록 한 선택적 에패텍셜 성장 공정의 최적화 방법을 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 LP/RTP-CVD장비에서 선택적 에피텍셜 성장 공정을 진행할 때 온도, 압력, 기체비율의 변화에 대해 과포화비에 대한 값으로 선택적 에피텍셜 성장 공정의 가이드라인을 설정하는 것을 특징으로 한다.
또한, LP/RTP-CVD장비에서 선택적 에피텍셜 성장 공정을 진행할 때 선택적 에피텍셜 성장에 영향을 주는 비평형인자(NEF)는 다음식과 같은 것을 특징으로 한다.
A : 실제 웨이퍼 온도
B : 설정된 웨이퍼 온도
C : 장비 타입에 관련된 상대적 가중치(1∼5)
D : 가스 믹싱 및 가스 타입에 관련된 상대적인 사항
F : 압력과 확산층 형성에 대한 팩터(압력이 커질수록 값이 증가)
S :
위와 같은 본 발명은 선택적 에피텍셜 성장 공정에서 온도, 압력, 기체비가 변화는 상황에서 과포화비 곡선을 포함하여 공정의 가이드라인을 파악함으로써 원하는 에피텍셜 성장이 이루어질 수 있는 범위를 설정하여 성장 조건을 최적화 시킬 수 있으며, 비평형인자를 산출하여 공정에 영향을 미치는 각 변수들의 상대적인 차이를 파악하여 각 변수의 변화에 따른 선택적 에피텍셜 성장 공정을 최적화 시킬 수 있게 된다.
이하, 본 발명의 바람직한 실시예를, 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
본 발명은 CVD 반응의 열역학적 계산 가능성과 선택적 에피텍셜 성장 형성기구의 고찰에 기초한 것으로서, CVD는 반응 기체들의 열적 활성화에 의한 반응물을 박막형태로 얻는 증착방법이기 때문에 기본적으로 열역학적 법칙을 따르게 된다.
특히, 선택적 에피텍셜 성장이 가능한 LP/RTP-CVD장비는 SiClxH4-x-HCl-H2 가스를 사용하는데, 일반적으로 Si2H6를 사용하는 UHV-CVD장비에 비해 압력과 공정온도가 높게 설정되어 있어 열역학적 분석의 적용 가능성이 높다. 이런 경우 기판의 물리적 특성차이 즉, 실리콘 기판과 절연체와의 표면 특성과 전하이동(charge transfer)에 관련된 전기적 특성을 이용하여 실리콘의 증착구동력이 작은 범위에서 실리콘 기판에서만 실리콘이 자라게 할 수 있다. 증착구동력이 한계값 이상으로 커지면, 절연체에서도 실리콘이 핵생성하여 성장하게 된다. 여기서 핵생성되는 한계값은 패턴 물질에 따라 달라지게 된다.
여기서, CVD박막의 증착구동력은 CVD반응에 대한 전체 구동력의 변화가 아니라 증착물질의 고상과 기상사이의 케미칼 포텐셜의 차이로 나타낼 수 있다.
는 기상의 기체 평형상태에서 실리콘 증기의 부분압이고, 는 증착온도에서 실리콘의 평형 증기압을 나타낸다. 또한, 변수로 사용되는 는 과포화비(supersaturation ratio)로서 증착구동력은 과포화비 값에 대응됨을 알 수 있다.
이때, 기본적인 열역학 데이터는 JANAF 등 각종 데이터베이스에서 찾을 수 있으며, 기체 평형상태에서의 부분압은 전체 시스템의 자유에너지가 최소가 되는 조건으로 구할 수 있다. 즉, 자유에너지 최소화기법을 활용하여 과포화비 값을 구할 수 있다.
한편, 선택적 에피텍셜 성장은 기판물질의 물리적인 특성 차이와 실리콘 증착시의 과포화비의 적절한 조절을 이용한 공정 방법이다. 즉, 기상이 기판 물질의 물리적인 특성차이를 뛰어 넘는 높은 과포화비를 갖게 된다면, 선택적 에피텍셜 성장은 이루어지지 않게 된다.
따라서, 본 발명은 각종 그래프를 활용하여 선택적 에피텍셜 성장 공정의 마진을 확보할 수 있도록 하고, LP/RTP-CVD장비에서 선택적 에피텍셜 성장을 적용할 때 열역학적 분석 결과와 비교하여 시스템 특성 및 장비 특이성 파악을 비평형인자를 사용하여 상대적인 특성을 파악할 수 있도록 하여 선택적 에피텍셜 성장 공정을 최적화 할 수 있도록 한다.
도 1은 일정온도에서 기체비율의 변화와 압력의 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
DCS(diclorosilane, SiCl2H2)-HCl-H2 가스 시스템을 기준으로 850℃에서 기체비(HCl/DCS)가 0∼5까지 변하고, 압력이 10에서 225 Torr까지 변할 경우의 등과포화비 곡선을 계산한 것이다.
압력 증가와 기체비 증가는 등과포화비 곡선에서 반비례 형태의 관계를 가짐을 나타내며, 과포화비가 1이하인 곳은 기판이 식각되는 상황이고, 안정적인 선택적 에피텍셜 성장 범위는 1이상 10이하의 과포화비 범위에서 이루어진다.
선택적 에피텍셜 성장이 이루어지는 상황에서도 과포화비가 커질수록 성장속도가 증가하게 된다. 한편, 패턴물질에 따라 선택성을 향상시킬 필요가 있을 경우에는 과포화비를 낮추는 방향으로 공정 조건을 설정해 나가야 할 것이다. 이런 형태의 그래프는 SiClxH4-x-HCl-H2 가스 시스템에 모두 적용되며, 온도범위도 700∼1200℃까지 다양하게 설정할 수 있다.
따라서, 여기에 도시된 그래프에 나타낸 가이드라인으로 패턴물질에 따라 선택성을 향상시키거나 성장속도를 조절할 때 과포화비를 조절함으로써 공정 최적화를 수행할 수 있게 된다.
도 2는 일정 압력에서 기체비율의 변화와 온도의 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
DCS(diclorosilane, SiCl2H2)-HCl-H2 가스 시스템을 기준으로 20 Torr에서 기체비(HCl/DCS)가 0∼5까지 변하고 온도가 525℃에서 975℃까지 변할 경우의 등과포화비 곡선을 계산한 것이다.
여기에서 보는 바와 같이 일정한 기체비에서 온도의 증가는 과포화비의 증가를 의미하며, 과포화비가 1이하인 곳은 기판이 식각되는 상황이고, 안정적인 선택적 에피텍셜 성장 범위는 1이상 10이하의 과포화비 범위에서 이루어진다.
한편, 동일한 과포화비를 가지고 있더라도 성장속도는 온도가 높을수록 증가하고 있는데 이는 반응속도와 관련된 다른 변수가 포함되기 때문이다. 이런 형태의 그래프는 SiClxH4-x-HCl-H2 가스 시스템에서는 모두 적용되며, 압력범위도 1∼760 Torr까지 다양하게 설정할 수 있다.
따라서, 과포화비를 조절함으로써 선택적 에피텍셜 성장 공정을 최적화 할 수 있다.
도 3은 일정한 기체비율에서 온도 변화와 압력 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
여기에 도시된 바와 같이 기체비율이 일정할 경우 압력과 온도범위를 다양하게 설정하고 과포화비 곡선을 그림으로써 SiClxH4-x-HCl-H2 가스 시스템에서 모두 적용되어 선택적 에피텍셜 성장 공정을 최적화 시킬 수 있는 가이드라인으로 사용할 수 있게 된다.
위에서 안정적인 선택적 에피텍셜 성장이 가능한 과포화비 영역은 열산화막을 기준으로 약 1∼10정도를 잡을 수 있지만 가스 시스템에 따라서 그리고 패턴 물질에 따라서 선택성이 달라지기 때문에 달라질 수 있으므로 그 값이 증가할 수도 감소할 수도 있다.
도 4는 과포화비의 변화에 따른 패턴물질에 따른 선택성을 나타낸 도면이다.
여기에서 보는 바와 같이 800℃, 20 Torr에서 과포화비를 18 → 11.3 → 7.5로 변함에 따라 패턴물질은 질화막에 대한 선택성의 변화를 나타내었다.
(가)는 과포화비가 18인 경우, (나)는 과포화비가 11.3인 경우, (다)는 과포화비가 7.5인 경우로써 산화막(10)의 측벽에 형성된 스페이서(20)인 질화막의 선택성을 확보하여 에피텍셜층(30)이 성장시키기 위해 과포화비를 사용하여 공정을 최적화한 상태이다.
위와 같이 과포화비의 조절함으로써 선택적 에피텍셜 성장의 안정적인 형성뿐만 아니라 패턴물질에 따른 선택성확보문제, 증착속도 조절, FACET, 결함 감소 등 박막의 품질을 조절하여 공정을 최적화 시킬 수 있다.
LP/RTP-CVD장비에서 선택적 에피텍셜 성장을 적용할 때 열역학적 분석결과와 비교하여 시스템 특성 및 장비의 특이성을 비평형인자(NEF)를 산출하여 비평형인자와 선택적 에피텍셜 성장 공정 마진과의 관련성을 파악하여 장비 상태를 파악하여 공정 최적화를 꾀할 수 있다.
비평형인자(NEF)는 열역학적 계산 결과에 의한 선택적 에피텍셜 성장 공정 범위와 실제 장비를 사용할 경우 선택적 에피텍셜 성장 공정 범위와의 차이로 나타낼 수 있다.
비평형인자(NEF)에 영향을 줄 수 있는 인자를 구별하기 위해서는 열역학적으로 이상적이라 판단되는 분위기를 우선 정의할 수 필요가 있다.
첫째는 반응기체들이 빠른 시간 안에 반응하여 기상에서 기체 평형을 이룰 수 있는 것이고, 둘째는 증착 입자가 기상에서 핵생성을 일으키지 않고 기판 표면으로 빠르게 이동할 수 있어야 하는 것이다.
그런데, 이와 같은 분위기는 실제 상황과 거리가 있을 수 있다.
따라서, 비평형인자(NEF)의 변수로써 첫째, 패턴물질에 의한 윈도우 면적비(윈도우 면적/전체 웨이퍼면적)이다. 이것은 마이크로 로딩 효과(micro-loading effect)와 관련한 값으로 이 면적이 늘어날수록 선택적 에피텍셜 성장 공정에서 더 높은 과포화비를 요구하게 된다. 둘째로, 장비 문제에 관한 사항으로써 가스 시스템, 히팅시스템, 가스 플로우와 MFC(Mass Flow Controller)의 정확성이 고려될 수 있다. 마지막으로, 선택적 에피텍셜 성장 공정이 이루어지는 온도가 설정된 온도와 차이가 얼마나 발생하는가에 관한 사항이다.
위와 같은 변수를 통해 비평형인자(NEF)를 실험식에 의해 구하게 되면 다음과 같이 정의할 수 있다.
A : 실제 웨이퍼 온도
B : 설정된 웨이퍼 온도
C : 장비 타입에 관련된 상대적 가중치(1∼5)
D : 가스 믹싱 및 가스 타입에 관련된 상대적인 사항
F : 압력과 확산층 형성에 대한 팩터(압력이 커질수록 값이 증가)
S :
이때 B, F, S값은 정해지는 값이고, A는 정확히 측정해야하며, C는 비중치로 D와 함께 장비 상태를 평가할 수 있는 값이 된다.
이와 같이 열역학적 분석에 의해 산정된 조건과 실제 공정상의 조건을 비교하여 비평형인자(NEF) 값을 산출하여 장비의 타입과 가스의 타입 등에 대한 상대적인 비교값을 파악하여 안정적인 선택적 에피텍셜 성장이 이루어질 수 있도록 공정의 최적화 시킬 수 있게 된다.
상기한 바와 같이 본 발명은 열역학적 분석이 적용가능한 LP/TRP-CVD에 의한 선택적 에피텍셜 성장 공정에서 압력, 온도, 기체비에 대한 실리콘의 과포화비를 산출하여 선택적 에피텍셜 성장 공정의 마진을 설정하여 선택적 에피텍셜 성장 장비에 관계없이 선택적 에피텍셜 성장 공정의 최적화를 최단기간내에 확보할 수 있는 이점이 있다.
또한, 과포화비의 조절로 선택적 에피텍셜 성장의 성공적 형성뿐만 아니라 패턴 물질에 따른 선택성 확보 문제, 증착속도조절, FACET, DEFECTS감소 등 박막의 품질 측면을 관찰하여 공정 최적화를 수행할 수 있는 이점이 있다.
한편, 비평형인자로 장비의 상대적인 공정 한계를 파악할 수 있어 선택적 에피텍셜 성장 장비 개발을 극대화 할 수 있는 이점이 있다.
도 1은 일정온도에서 기체비율의 변화와 압력의 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
도 2는 일정 압력에서 기체비율의 변화와 온도의 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
도 3은 일정한 기체비율에서 온도 변화와 압력 변화에 따른 과포화비 곡선을 나타낸 그래프이다.
도 4는 과포화비의 변화에 따른 패턴물질에 따른 선택성을 나타낸 도면이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 산화막 20 : 스페이서
30 : 에피텍셜층

Claims (6)

  1. 소정의 온도에서 압력 및 반응가스들의 혼합비율의 변화에 따른 반응가스들의 과포화비 값을 표시한 그래프 형태의 가이드라인을 설정한 후, 상기 가이드라인에서 소정의 과포화비 이상의 값을 가지도록 하는 압력 또는/및 반응가스들의 혼합비를 선택하여 선택적 에피텍셜 성장 공정을 수행하는 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.
  2. 소정의 압력에서 온도 및 반응가스들의 혼합비율의 변화에 따른 반응가스들의 과포화비 값을 표시한 그래프 형태의 가이드라인을 설정한 후, 상기 가이드라인에서 소정의 과포화비 이상의 값을 가지도록 하는 온도 또는/및 반응가스들의 혼합비율을 선택하여 선택적 에피텍셜 성장 공정을 수행하는 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.
  3. 소정의 반응가스들의 혼합비율에서 온도 및 압력 변화에 따른 반응가스들의 과포화비 값을 표시한 그래프 형태의 가이드라인을 설정한 후, 상기 가이드라인에서 소정의 과포화비 이상의 값을 가지도록 하는 온도 또는/및 압력을 선택하여 선택적 에피텍셜 성장 공정을 수행하는 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.로 얻어지는 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    안정적인 선택적 에피텍셜 성장이 이루어지는 상기 반응가스들의 과포화비의 범위는 1~10인 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.
  5. 아래의 식에 의해 비평형인자(NEF) 값을 산출하여 장비의 타입과 가스의 타입을 미리 결정함으로써 안정적인 선택적 에피텍셜을 수행하도록 하는 것을 특징으로 하는 선택적 에피텍셜 성장 공정의 최적화 방법.
    A : 실제 웨이퍼 온도
    B : 설정된 웨이퍼 온도
    C : 장비 타입에 관련된 상대적 가중치(1∼5)
    D : 가스 믹싱 및 가스 타입에 관련된 상대적인 사항
    F : 압력과 확산층 형성에 대한 팩터(압력이 커질수록 값이 증가)
    S :
  6. 삭제
KR10-1999-0065589A 1999-12-30 1999-12-30 선택적 에피텍셜 성장 공정의 최적화 방법 KR100510996B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1999-0065589A KR100510996B1 (ko) 1999-12-30 1999-12-30 선택적 에피텍셜 성장 공정의 최적화 방법
US09/722,033 US6478873B1 (en) 1999-12-30 2000-11-27 Method of optimizing process of selective epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065589A KR100510996B1 (ko) 1999-12-30 1999-12-30 선택적 에피텍셜 성장 공정의 최적화 방법

Publications (2)

Publication Number Publication Date
KR20010065669A KR20010065669A (ko) 2001-07-11
KR100510996B1 true KR100510996B1 (ko) 2005-08-31

Family

ID=19632777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0065589A KR100510996B1 (ko) 1999-12-30 1999-12-30 선택적 에피텍셜 성장 공정의 최적화 방법

Country Status (2)

Country Link
US (1) US6478873B1 (ko)
KR (1) KR100510996B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1738001A2 (en) * 2004-04-23 2007-01-03 ASM America, Inc. In situ doped epitaxial films
JP4143584B2 (ja) * 2004-09-01 2008-09-03 株式会社東芝 半導体装置の製造方法
FR2890662B1 (fr) * 2005-09-14 2008-09-19 St Microelectronics Sa Procede d'epitaxie a faible budget thermique et son utilisation
WO2007078802A2 (en) 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
WO2012083864A1 (en) 2010-12-22 2012-06-28 Bing Li Optical waveguide switch
US9178085B2 (en) 2010-12-22 2015-11-03 Bing Li Waveguide photodetector and forming method thereof
US9256028B2 (en) 2011-01-14 2016-02-09 Bing Li Dispersion-corrected arrayed waveguide grating

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158880A (en) 1978-06-06 1979-12-15 Matsushita Electric Ind Co Ltd Compound semiconductor device and its manufacture
US5032538A (en) 1979-08-10 1991-07-16 Massachusetts Institute Of Technology Semiconductor embedded layer technology utilizing selective epitaxial growth methods
US4522662A (en) * 1983-08-12 1985-06-11 Hewlett-Packard Company CVD lateral epitaxial growth of silicon over insulators
US4738937A (en) 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
US4728623A (en) 1986-10-03 1988-03-01 International Business Machines Corporation Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
KR880010481A (ko) 1987-02-21 1988-10-10 강진구 액상 박막 결정 성장방법 및 장치
US5322814A (en) 1987-08-05 1994-06-21 Hughes Aircraft Company Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication
US5594280A (en) 1987-10-08 1997-01-14 Anelva Corporation Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means
JPH01105529A (ja) 1987-10-19 1989-04-24 Toshiba Corp 半導体装置の製造方法
JPH0237745A (ja) 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5030583A (en) 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
JPH02260667A (ja) 1989-03-31 1990-10-23 Mitsubishi Electric Corp シリコン基板上化合物半導体太陽電池およびその作製方法
US5378652A (en) 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
KR920008886B1 (ko) 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
JP2656397B2 (ja) 1991-04-09 1997-09-24 三菱電機株式会社 可視光レーザダイオードの製造方法
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
US5322813A (en) * 1992-08-31 1994-06-21 International Business Machines Corporation Method of making supersaturated rare earth doped semiconductor layers by chemical vapor deposition
US5633201A (en) 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
US5322802A (en) 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
EP0671770B1 (en) 1993-02-09 2000-08-02 GENERAL SEMICONDUCTOR, Inc. Multilayer epitaxy for a silicon diode
KR100320364B1 (ko) 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
JPH06296060A (ja) 1993-04-08 1994-10-21 Mitsubishi Electric Corp 半導体可視光レーザダイオードの製造方法
US5494837A (en) 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US5677219A (en) 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
JP2964960B2 (ja) 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法
US5804470A (en) 1996-10-23 1998-09-08 Advanced Micro Devices, Inc. Method of making a selective epitaxial growth circuit load element
US5773350A (en) 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base
JPH1197519A (ja) 1997-09-17 1999-04-09 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010065669A (ko) 2001-07-11
US6478873B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
US20210310125A1 (en) Multi-port gas injection system and reactor system including same
Zetterling Process technology for silicon carbide devices
US5932286A (en) Deposition of silicon nitride thin films
TW565878B (en) Manufacturing method of semiconductor device
EP1547138B1 (en) Methods for producing silicon nitride films and silicon oxynitride films by thermal chemical vapor deposition
EP0259777B1 (en) Method for growing single crystal thin films of element semiconductor
US8501594B2 (en) Methods for forming silicon germanium layers
KR20190138272A (ko) 가스 분배 시스템 및 이를 포함하는 반응기 시스템
US20100203739A1 (en) Method for etching a layer on a silicon semiconductor substrate
US6488776B2 (en) Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
US20060071213A1 (en) Low temperature selective epitaxial growth of silicon germanium layers
JPH0897159A (ja) エピタキシャル成長方法および成長装置
JPH10310496A (ja) シリコンエピタキシャル層を成長させる装置および方法
KR100510996B1 (ko) 선택적 에피텍셜 성장 공정의 최적화 방법
TW200921766A (en) Method for forming poly-silicon film
US9299560B2 (en) Methods for depositing group III-V layers on substrates
US10032629B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JPH0347575B2 (ko)
JP4328208B2 (ja) 基板上に窒化シリコン層を形成する方法
Bauer High Throughput Selective Epitaxial Growth of In Situ Doped SiCP/SiP Layers for NMOS Devices Using a Si3H8/SiH3CH3/PH3/Cl2 Based Cyclic Deposition and Etch Process
La Via et al. High growth rate process in a SiC horizontal CVD reactor using HCl
Yokota et al. Morphology control of diamond films in the region of α= 1–1.5 using a 60-kW microwave plasma CVD reactor
CN115491761A (zh) 单片式外延生长装置的控制装置和控制方法以及外延晶片的制造系统
Zhang et al. Selective epitaxial growth using dichlorosilane and silane by low pressure chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee