JPH0237745A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0237745A
JPH0237745A JP18673888A JP18673888A JPH0237745A JP H0237745 A JPH0237745 A JP H0237745A JP 18673888 A JP18673888 A JP 18673888A JP 18673888 A JP18673888 A JP 18673888A JP H0237745 A JPH0237745 A JP H0237745A
Authority
JP
Japan
Prior art keywords
silicon
film
oxide film
silicon oxide
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18673888A
Other languages
English (en)
Inventor
Hidetoshi Wakamatsu
若松 秀利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18673888A priority Critical patent/JPH0237745A/ja
Publication of JPH0237745A publication Critical patent/JPH0237745A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分IF) この発明は、シリコン基体上に選択的にエピタキシャル
成長を行うようにした半導体装置の製造方法に関する。
(従来の技術) 従来、MOSやバイポーラLSIの素子分離には、耐酸
化性のシリコン窒化膜(Si3N、膜)を用いた選択酸
化(LOGO3)法が広く用いられてきたが、熱的酸化
工程中に、S i 、N、膜下へ、バーズビークと称さ
れろ酸化膜の喰い込み現象が生じ、素子分離領域を2μ
m以下にすることが困難である。これに代わる分離技術
として、シリコン基体に溝を設けて、そこへ絶縁膜等を
埋め込んで平坦化する溝埋め込み型分離が開発されてい
る。この方法において、溝埋め込み過程は選択的ではな
いので、異方性形状を与えろドライエツチングを用いて
平量化を計ったり、リフトオフを使ったりする方法が必
要である。
近年、溝埋め込み型とは逆の構造をもつ分離技術として
、選択エピタキシャル成長技術によってシリコン酸化膜
(SiO8膜)開口部にシリコン膜(Si膜)を埋め込
むことを利用した素子分屋(SEG分離: 5elec
tive Epitaxial GrowthIsol
ation )が開発されている。この分離技術は、選
択的な堆積工程を経るので、素子分離形成工程は簡略で
ある。
す下、第2図に基き上記SEG分離法の一例を説明する
。コノ方法It IEDM82  P241〜P244
 ニ開示されろ。
まず、第2図1alに示す如く、100結晶軸を有する
P型のシリコン基体20に湿式高温酸化雰囲気中で熱的
酸化を行うことにより、シリコン酸化膜(Sin2膜)
21を2μm程度成長形成する。次に、ホトリソ技術を
用いて、素子形成領域を形成tろ領mをパターニングし
、RIE法を用いて、側壁が垂直加工形状をもつ開口部
22をシリコン酸化膜21に形成する。
次に、第2図(blに示す如く、減圧気相成長法により
、全面にシリコン窒化膜(Si3N4膜)23を0.1
μm程度堆積する。このシリコン窒化膜に代えて多結晶
シリコン膜(Poly  Si膜)でも良いが、ここで
はシリコン窒化膜を使用する。
次に、第2図(C1に示す如く、シリコン酸化膜21の
開口部22の側壁のみにシリコン窒化膜23を残すため
に、RIE法を用いてシリコン窒化膜23の異方性エツ
チングを行う。シリコン窒化膜23をシリコン酸化v4
21の開口部22側壁に残した理由は、該開口部22に
次にエピタキシャル成長される膜がシリコン酸化v1.
21から剥れろことを防止するためである。
次に、S i H2Cl−H2ガス系にHCIガスを添
加し、成長温度が950℃2反応管内の圧力が50To
rrの条件で選択的にエピタキシャル成長を行い、第2
図(dJに示すように開口部22にシリコン膜24を成
長させろ。このシリコン膜24は、シリコン酸化膜21
の表面の高さまで成長させる。
この後は、通常のMOSプロセスによってシリコン膜2
4に対して素子形成が行われろ。
(発明が解決しようとする課Wi) しかしながら、上述の選択エピタキシャル成長法による
素子分離法においては、シリコン酸化膜21の開口部2
2側壁がシリコン窒化11923で覆われていても、ま
た覆われていない場合でも、該開口部22の基板20上
に選択的にエピタキシャル成長されるシリコン膜24に
は、シリコン酸化膜21あるいはシリコン窒化膜23と
の界面において、積層欠陥と呼ばれろ結晶欠陥(第2図
1alに符号25で示す)が発生する問題点があった。
この結晶欠陥は、P−n接合などのリーク特性の劣化を
生じさせ、素子特性の信頼性向上の妨げとなっており、
更に界面からシリコンy、24内へ1μm程度侵入して
いるため、素子の高集積化の妨げとなっている。また、
上記従来方法では、シリコン[24の表面にファセット
と呼ばれろテーパー(第2図(diに符号26で示す)
が発生する問題があり、シリコン1lj24の平坦性の
向上の妨げとなっている。
このように、従来の選択エピタキシャル成長技術は、エ
ピタキシャル成長されろシリコン膜の結晶性、平坦性な
どの点で技術的に満足できろものではなく、実際のデバ
イスに応用するには問題があった。
この発明は、息上述べたシリコン基体上に選択的にシリ
コン膜のエピタキシャル成長を行う方法において、周囲
の絶縁膜との界面で発生する結晶欠陥とシリコン膜の表
面形状の平坦性の問題点を除去し、素子の高集積化・素
子特性の信頼性向上が可能な優れた半導体装置の製造方
法を提供することを目的とする。
(課題を解決するための手段) この発明では、シリコン基体上にパッドシリコン酸化膜
とパッド多結晶シリコン膜を順次形成し、その上にマス
クを形成し、このマスクをマスクとして選択酸化を行う
ことにより、前記パッド多結晶シリコン膜からの変換酸
化膜およびパッドシリコン酸化膜を一部とする素子分離
シリコン酸什嘆を基体表面部に選択的に形成し、その後
、前記マスクとその下の残存パッド多結晶シリコン膜お
よびパッドシリコン酸化膜を除去し、素子形成領域部の
基体表面を露出させた後、素子分離シリコン酸化膜の厚
さをエツチングにより制御することにより、素子形成領
域と隣接する素子分離シリコン酸化膜端部を所定の角度
の斜面とし、その後、露出している素子形成領域部のシ
リコン基体上に、素子形成領域としてのシリコン膜をエ
ピタキシャル成長させるものである。
(作  用) シリコン基体上にパッドシリコン酸化膜とパッド多結晶
シリコン膜およびマスクの3層膜を設けて、前記マスク
をマスクとして選択酸化を行うことによりシリコン基体
の表面部に選択的に素子分離シリコン酸化膜を形成した
後、該素子分離シリコン酸化膜の厚さをエツチングによ
り制御すると、素子形成領域と隣接する素子分離シリコ
ン酸化膜端部は所定の角度の斜面となる。そして、素子
分離シリコン酸化膜の端部が斜面であると、シリコン基
体上に素子形成領域としてシリコン膜をエピタキシャル
成長させた際、該シリコン膜には、前記素子分離シリコ
ン酸化膜端部との界面において結晶欠陥は発生せず、か
つシリコン膜表面にファセットも発生しない。
素子分離シリコン酸化膜の端部が斜面であると、該酸化
膜端部との界面においてシリコン族に結晶欠陥が発生せ
ず、かつファセットがシリコン膜表面に発生しない理由
は次の通りである。
結晶欠陥としては、主に積層欠陥が認められている。こ
の欠陥は、第3図(a)に示すように、O印で示すシリ
コン原子とシリコン原子の化学的な結合ボンドに、シリ
コン膜のエピタキシャル成長とともに矢印イの方向に応
力が加わり、ひずんでしまうことが原因である。欠陥は
図中A−Cの方向に形成され、(I I +)方向の結
晶軸である。すなわち、素子分離シリコン酸化膜1端部
によって(l I 1)方向のエピタキシャル成長が抑
制されていることが欠陥発生の原因である。第3図(b
)に示すように、素子分離シリコン酸化膜1の端部に[
+i+]面に相当する斜面を形成してエピタキシャル成
長させると、(l l +)方向の結晶成長の進行が抑
制されずに行われるため、シリコン膜内に積層欠陥が成
長することがない。もしも、欠陥が発生しても、シリコ
ン膜のエピタキシャル成長とともに矢印口の方向に応力
は緩和されるので、欠陥は途中で消又てしまうと考えら
れろ。
(too)面を有するシリコン基体上に選択的にエピタ
キシャル成長したシリコン膜には、素子分離シリコン酸
化膜とシリコン膜界面から傾斜した面、いわゆるファセ
ットが形成されろ。このファセットは(l 13)面に
相当する。ファセットの発生は、素子分離シリコン酸化
膜端部とシリコン膜との界面における不連続性が原因で
あり、このファセットの面方位は、表面自由エネルギー
や面方位の成長速度およびエツチング速度依存性によっ
て決定される。ファセットを抑制するためには、素子分
離シリコン酸化膜端部とシリコン膜との親和力を高めろ
ことが重要である。第4図(alに示すように、素子分
離シリコン酸化膜1の端部が垂直な場合は、シリコン膜
の(110)方向への成長が抑制され、成長速度の遅い
El l 1]面と[+13]面が次第に成長してきて
ファセットが形成される。
第4図(b)に示すように、素子分離シリコン酸化膜1
の端部を斜面とすると、(+10)方向の成長が抑制さ
れないため、ファセットが形成されにくくなり、表面が
平坦なシリコン膜が形成されろ。
素子分離シリコン酸化膜1#部の斜面の角部は40°〜
60°が適当であり、特に579が好ましい0 (実 施 例) 以下、第1図に基き、この発明の一実施例を詳細に説明
する。
まず、第1図(alに示す如く、100結晶軸を有する
P型のシリコン基体11上に、高温酸化雰囲気中におい
て、パッドシリコン酸化Ill (Sin、、M112
を300人程変成長形成する。次に、減圧気相成長法を
用いて、前記パッドシリコン酸化膜12上にパッド多結
晶シリコン膜(Poly  5in)13を1000人
程度堆積させろ。この時、パッド多結晶シリコン膜13
の堆積条件は、反応ガスには100%のモノシラン(S
iH4)ガスを用い、ガス流量は70 cc/分である
。堆積時の反応管内の圧力は0,2Torrである。そ
して、堆積温度は550℃である。次に、減圧気相成長
法を用いて、前記パッド多結晶シリコン膜13上にシリ
コン窒化膜(Si3N4膜)14を2000人程度堆積
させる。この時、シリコン窒化膜14の堆積条件は、反
応ガスにはジクロールシラン(S 1H2Cj2)ガス
とアンモニア(NH3)ガスを用い、ガス流量は30c
c/分と300 cc/分である。堆積時の反応管内の
圧力は0.25Torrである。そして堆積温度は80
0℃である。
次に、シリコン窒化膜14上に図示しないがホトリソ技
術によりレジストパターンを形成し、それをマスクとし
てRIE法を用いてシリコン窒化膜14をパターニング
することにより、第1図(b)に示す如く、シリコン窒
化膜14を素子形成領域部のみに残す。換言すれば、素
子分離領域部からはシリコン窒化膜14を除去する。次
に、レジストパターンを除去した後に、シリコン窒化膜
14をマスクとしてポロン(B)を基体11にイオン注
入し、反転防止用のチャンネルストップ層15を基体1
1の素子分離領域部に形成する。この時、イオン注入は
、ボロン(B+)の加速電圧が50 keVから150
keV範囲、ドーズ量がI X 10  Ions/c
dからI X IQ  5ons/cdの範囲で行う。
次に、シリコン窒化M14をマスクとして1000℃の
湿式高温酸化雰囲気中で熱的酸化を行うことによ吻、第
1図101に示す如く、シリコン基体11の素子分離領
域表面部に素子分離用のシリコン酸化膜16を5000
人〜6000人程度堆積形成する。この時、素子分離領
域部のパッドシリコン酸化膜12は、シリコン酸化p/
A16の一部となり、同領域部のパッド多結晶シリコン
l!J13も酸化されて、シリコン酸化膜16の一部と
なる。また、シリコン酸化膜16端部のA領域のバーズ
ビークは、パッドシリコン酸化膜のみを挟んでマスクと
してのシリコン窒化膜を設けた通常のLOCO5法のバ
ーズビークに比べて、素子形成領域への侵入量が5分の
1程度となる。これは、パッド多結晶シリコン膜13が
シリコン酸化膜16成長時の横方向への酸化剤の拡散を
抑制し、かつパッド多結晶シリコン膜13自体が酸化剤
を消費してシリコン酸化y16に転じろため、横方向へ
のバーズビークの発生が抑制されているからである。ま
た、この方法によれば、シリコン酸化膜16成長時にパ
ッド多結晶シリコン膜13を酸化しているため、シリコ
ン基体11を酸化するよりも酸化速度が速く、短い酸化
時間で所望のシリコン酸化WA厚を得られ、そのため、
反転防止用のチャンネルストップNJ15の不純物ボロ
ンの横方向への拡散(図中Bの領域)も抑制し、素子形
成領域のMOSトランジスタの狭チャネル効果を防止で
きろ。
次に、シリコン窒化ii 14を熱リン酸によりエツチ
ング除去し、続いて、パッド多結晶シリコン膜13をウ
ェットエツチング法あるいはドライエツチング法にによ
り除去する。ここで、ウェットエツチング法を用いた鳩
舎は、例えばHF溶液と硝酸溶液の混合液を用いろ。ま
た、ドライエツチング法ではSF6ガスとC2CI F
、ガスの混合ガスを用いる。続いて、パッドシリコン酸
化膜12をHF溶液によりエツチング除去する。これに
より、第1図101に示すように素子形成領域部のシリ
コン基体11表面が露出する。
次に、シリコン基体11の露出表面に乾式酸化雰囲気中
でシリコン酸化膜(図示せず)を500人程変成長形成
する。次いで、このシリコン酸化膜をHF溶液によりエ
ツチング除去する。これにより、素子形成領域部のシリ
コン基体11表面は再度露出する。
次に、前記第1図(dlに示すように、素子分離領域の
シリコン酸化g1116をHF溶液により1000人か
ら2000人程度エフチング除去する。すると、同図に
示すように、シリコン酸化膜16の、素子形成領域と隣
接する端部は、シリコン基体11表置からの角度θが4
0度から60度の範囲の斜面17となる。なお、この斜
面17の角度は、シリコン酸化膜16の成長膜厚とシリ
コン酸化膜16のエツチング除去後の残膜厚をilJ御
することにより所望の値が得られる。
次に、第1図(6)に示す如く、素子形成領域部のシリ
コン基体ll上に、減圧気相成長法により選択的にシリ
コンWA18をエピタキシャル成長させろ。この時の選
択的なシリコン膜18のエピタキシャル成長条件として
は、反応ガスには5iH2C#。
ガスにMCIガスを添加したものを用い、キャリアガス
(よH2ガスとする。また、成長時温度は800℃〜1
OOO℃で、成長時圧力は20 Torr〜80Tor
rである。このような条件でのシリコン膜18のエピタ
キシャル成長は、素子分離領域のシリコン酸化膜16の
高さまで行う。この時、そのシリコン酸化膜16の端部
が斜1Ij17となっているので、該シリコン酸化膜1
6の端部との界面においてシリコン膜18には結晶欠陥
は発生せず、ファセットと呼ばれろテーパーも表面に生
じない。この結果、高品質で、素子分離領域との境が平
坦な素子形成領域としてのシリコン[18が得られる。
その後は、該シリコン膜18に対して素子形成を行う。
なお、上記の一実施例においては、シリコン基体11上
にシリコン膜18を選択的にエピタキシャル成長させる
時に不純物を添加せずに行っているが、所望の抵抗率の
エピタキシャル成長シリコン膜が必要なときは、選択エ
ピタキシャル成長のときに、例えばPH,、B2H6,
A、H3などのガスを混合させることが可能である。
(発明の効果) 以上詳述したように、この発明の製造方法によれば、パ
ッドシリコン酸化膜とパッド多結晶シリコン膜およびマ
スクの3層膜を用いてシリコン基体の表面部に選択的に
素子分離領域のシリコン酸化膜を形成した後、該シリコ
ン酸化膜厚をエツチングにより制御することにより、該
シリコン酸化膜の端部を所定の角度の斜面としたので、
シリコン基体上に素子形成領域としてのシリコン膜を選
択的にエピタキシャル成長させた際に、該シリコン膜に
、前記シリコン酸化膜端部との界面において結晶欠陥が
発生することを防止でき、ファセット(テーパー)も表
面から除去できる。したがって、シリコン膜に形成され
ろ素子の特性の向上を図ることができるとともに、素子
の高集積化を図ることができる。
【図面の簡単な説明】
第1図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第2図は従来のSEG分離法を示す工
程断面図、第3図は積層欠陥の形成を説明するための断
面図、第4図はファセットの形成を説明するための断面
図である。 11・−P型シリコン基体、12・・・パッドシリコン
酸化膜、13・パッド多結晶シリコン膜、14・・シリ
コン窒化膜、16・・・シリコン酸化膜、17・・斜面
、18・・・シリコン膜。 +1iiiili! 特許出願人 沖電気工業株式会社

Claims (1)

  1. 【特許請求の範囲】 (a)シリコン基体上にパッドシリコン酸化膜とパッド
    多結晶シリコン膜を順次形成し、その上にマスクを形成
    し、このマスクをマスクとして選択酸化を行うことによ
    り、前記パッド多結晶シリコン膜からの変換酸化膜およ
    びパッドシリコン酸化膜を一部とする素子分離シリコン
    酸化膜を基体表面部に選択的に形成する工程と、 (b)その後、前記マスクとその下の残存パッド多結晶
    シリコン膜およびパッドシリコン酸化膜を除去し、素子
    形成領域部の基体表面を露出させる工程と、 (c)その後、素子分離シリコン酸化膜の厚さをエッチ
    ングにより制御することにより、素子形成領域と隣接す
    る素子分離シリコン酸化膜端部を所定の角度の斜面とす
    る工程と、 (d)その後、露出している素子形成領域部のシリコン
    基体上に、素子形成領域としてのシリコン膜をエピタキ
    シャル成長させる工程とを具備してなる半導体装置の製
    造方法。
JP18673888A 1988-07-28 1988-07-28 半導体装置の製造方法 Pending JPH0237745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18673888A JPH0237745A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18673888A JPH0237745A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0237745A true JPH0237745A (ja) 1990-02-07

Family

ID=16193786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18673888A Pending JPH0237745A (ja) 1988-07-28 1988-07-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0237745A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261911B1 (en) 1999-02-13 2001-07-17 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a junction in a semiconductor device
US6277677B1 (en) 1999-04-12 2001-08-21 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6281085B1 (en) 1999-06-28 2001-08-28 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6300209B1 (en) 1999-06-24 2001-10-09 Hyundai Electronics Industries Co., Ltd. Method of fabricating triple well of semiconductor device using SEG
US6309939B1 (en) 1999-06-18 2001-10-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6365473B1 (en) 1999-06-29 2002-04-02 Hyundai Electronics Industries Co. Ltd. Method of manufacturing a transistor in a semiconductor device
US6368927B1 (en) 1999-06-29 2002-04-09 Hyunadi Electronics Industries, Ltd. Method of manufacturing transistor having elevated source and drain regions
US6376318B1 (en) 1999-06-30 2002-04-23 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6406973B1 (en) 1999-06-29 2002-06-18 Hyundai Electronics Industries Co., Ltd. Transistor in a semiconductor device and method of manufacturing the same
US6478873B1 (en) 1999-12-30 2002-11-12 Hyundai Electronics Industries Co., Ltd. Method of optimizing process of selective epitaxial growth
US6500719B1 (en) 1999-12-28 2002-12-31 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet
US6521508B1 (en) 1999-12-31 2003-02-18 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact plug in a semiconductor device using selective epitaxial growth of silicon process

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261911B1 (en) 1999-02-13 2001-07-17 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a junction in a semiconductor device
US6277677B1 (en) 1999-04-12 2001-08-21 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6309939B1 (en) 1999-06-18 2001-10-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6300209B1 (en) 1999-06-24 2001-10-09 Hyundai Electronics Industries Co., Ltd. Method of fabricating triple well of semiconductor device using SEG
US6281085B1 (en) 1999-06-28 2001-08-28 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6368927B1 (en) 1999-06-29 2002-04-09 Hyunadi Electronics Industries, Ltd. Method of manufacturing transistor having elevated source and drain regions
US6365473B1 (en) 1999-06-29 2002-04-02 Hyundai Electronics Industries Co. Ltd. Method of manufacturing a transistor in a semiconductor device
US6406973B1 (en) 1999-06-29 2002-06-18 Hyundai Electronics Industries Co., Ltd. Transistor in a semiconductor device and method of manufacturing the same
US6707062B2 (en) 1999-06-29 2004-03-16 Hyundai Electronics Industries Co., Ltd. Transistor in a semiconductor device with an elevated channel and a source drain
US6376318B1 (en) 1999-06-30 2002-04-23 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device
US6500719B1 (en) 1999-12-28 2002-12-31 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a MOSFET of an elevated source/drain structure with SEG in facet
US6478873B1 (en) 1999-12-30 2002-11-12 Hyundai Electronics Industries Co., Ltd. Method of optimizing process of selective epitaxial growth
US6521508B1 (en) 1999-12-31 2003-02-18 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact plug in a semiconductor device using selective epitaxial growth of silicon process

Similar Documents

Publication Publication Date Title
JP2606141B2 (ja) 半導体装置およびその製造方法
JPS6340337A (ja) 集積回路分離法
JPH0279445A (ja) 素子分離領域の形成方法
JPH0237745A (ja) 半導体装置の製造方法
JPH06318634A (ja) 半導体装置の素子分離方法
EP0068275A2 (en) Method for producing semiconductor devices including the use of reactive ion etching
JPH0955387A (ja) 半導体集積回路装置の製造方法
US6368946B1 (en) Manufacture of a semiconductor device with an epitaxial semiconductor zone
JPH11145273A (ja) 半導体装置の製造方法
JP3953563B2 (ja) 絶縁物上シリコン技術のための分離酸化物形成方法
JPS59165434A (ja) 半導体装置の製造方法
JPH09326391A (ja) 素子分離酸化膜の製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH07183370A (ja) 半導体装置の製造方法
JPS5893252A (ja) 半導体装置及びその製造方法
JPS58200554A (ja) 半導体装置の製造方法
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JP2002057211A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
JPS60137037A (ja) 半導体装置の製造方法
KR950001301B1 (ko) 반도체 장치의 소자분리방법
JPS58131748A (ja) 半導体装置の製造方法
JPS61207076A (ja) 半導体装置の製造方法
JPS60126847A (ja) 半導体装置の製造方法
TW388103B (en) Method of forming field oxide layer with double sidewall layer
EP0243850A2 (en) Selective epitaxial layer field oxide (sel-fox) isolation