JP3953563B2 - 絶縁物上シリコン技術のための分離酸化物形成方法 - Google Patents
絶縁物上シリコン技術のための分離酸化物形成方法 Download PDFInfo
- Publication number
- JP3953563B2 JP3953563B2 JP29821696A JP29821696A JP3953563B2 JP 3953563 B2 JP3953563 B2 JP 3953563B2 JP 29821696 A JP29821696 A JP 29821696A JP 29821696 A JP29821696 A JP 29821696A JP 3953563 B2 JP3953563 B2 JP 3953563B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- oxide
- region
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000002955 isolation Methods 0.000 title claims description 48
- 239000012212 insulator Substances 0.000 title claims description 18
- 230000015572 biosynthetic process Effects 0.000 title description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 71
- 229910052710 silicon Inorganic materials 0.000 claims description 71
- 239000010703 silicon Substances 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 31
- 238000007254 oxidation reaction Methods 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 20
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000035515 penetration Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に絶縁物上シリコン(silicon-on-insulator)技術に関し、更に特定すれば、絶縁物上シリコン基板上に酸化物層を形成する方法に関するものである。
【０００２】
【従来の技術】
絶縁物上シリコン（ＳＯＩ）基板においてシリコン・アイランド(silicon island)即ち半導体素子を電気的に分離するためには、従来技術ではシリコン局所酸化( ＬＯＣＯＳ：localized oxidation of silicon) プロセスを用い、ＳＯＩ基板のある領域をマスキング層で覆い、ＳＯＩ基板の覆われていない領域即ち露出領域を熱的に酸化させて、フィールド酸化物層を形成している。ＬＯＣＯＳプロセスの間、ＳＯＩ基板の埋め込み酸化物層が、電気的に分離されたシリコン・アイランド上のフィールド酸化物層の横方向侵入作用のための酸化経路として機能する。この横方向侵入作用は、電気的に絶縁されたシリコン・アイランドの縁に対して、高い圧縮応力を生成する。この高い圧縮応力により、例えば、積層の欠陥(stacking faults) 、縁部の転位(edge dislocation)、および不整合転位(misfit dislocation)がシリコン・アイランドに生じることになる。結晶欠陥が生成されると、高圧縮応力が緩和される。しかしながら、結晶欠陥は、半導体素子の漏れの原因となり、半導体回路のプローブ歩留り(probe yield) および信頼性を低下させるものでもある。
【０００３】
従来のＬＯＣＯＳプロセスを使用しても、あるいはポリバッファＬＯＣＯＳプロセス(poly-buffered-LOCOS process) を使用しても、シリコン・アイランド上のフィールド酸化物の横方向侵入作用の制御性は低い。この低い制御性は、フィールド酸化物層がＳＯＩ基板の埋め込み酸化物層と接触する際、ＳＯＩ基板において拡大される。酸化体原子の埋め込み酸化物界面に沿った横方向拡散によって、埋め込み酸化物の界面において、シリコン・アイランドの縁が酸化されてしまい、酸化物の横方向侵入作用を一層悪化させる。この横方向侵入作用は、シリコン・アイランドにおいて、局所的に高い応力を蓄積させることになる。
【０００４】
【発明が解決しようとする課題】
したがって、応力を減少させることによってシリコン・アイランドの縁における結晶欠陥の形成を減少させ、半導体素子の漏れを少なくし、集積回路の信頼性およびプローブ歩留りを高める、ＳＯＩ基板上に分離酸化物を形成する方法が必要とされている。この方法は、生産性が高く、費用効率的であり、しかも既存の半導体素子プロセスと互換性があるものでなければならない。
【０００５】
【課題を解決するための手段】
絶縁物上シリコン（ＳＯＩ）基板上に分離酸化物を形成する方法は、ＳＯＩ基板のシリコン層のある領域上にマスク層を配する段階を含む。次いで、ＳＯＩ基板のシリコン層の別領域に、分離酸化物を成長させる。分離酸化物は、シリコン層内において、シリコン層の厚さ以下の深さに成長させる。マスク層を除去した後、シリコン層の前述の別領域内に分離酸化物を更に成長させ、分離酸化物をＳＯＩ基板の埋め込み電気的絶縁層と結合させる。埋め込み電気的絶縁層と分離酸化物は、シリコン・アイランド即ち半導体素子の活性領域を電気的に分離させる。本発明は、ポリバッファＬＯＣＯＳを含む、あらゆるタイプのシリコン局所酸化（ＬＯＣＯＳ）分離プロセスに適用される。
【０００６】
【発明の実施の形態】
以下に、一例として、本発明をポリバッファ埋め込みＬＯＣＯＳプロセスに適用した場合について、図１ないし図４を参照しながら詳細に説明する。
【０００７】
図１は、本発明による絶縁物上シリコン基板上に分離酸化物を形成する方法のプロセス工程を概略的に示す。プロセス即ち方法１０は工程１１から開始され、ここでＳＯＩ基板を用意する。続いて工程１２に進み、パッド酸化物層を成長させ、更に工程１３に進んで、シリコン層と窒化シリコン層とを配する。
【０００８】
本発明によれば、図２は、前述のプロセス工程１１，１２，１３で処理した後の半導体素子の部分断面図を示す。図２は、半導体素子２０を有する絶縁物上シリコン基板２１の一部を示す。絶縁物上シリコン（ＳＯＩ）基板即ち基板２１は、埋め込み酸化物層２３の直下または下方にシリコン層２２を含む。一方、埋め込み酸化物層２３はシリコン層２４の下にある。埋め込み酸化物層即ち酸化物層２３は、例えば、８００ないし１０，０００オングストローム程度の厚さを有することができ、一方シリコン層２４は、例えば、約５００ないし３，０００オングストロームの厚さ２９を有することができる。基板２１の製造は、誘電体分離（ＤＩ）、ウエハ・ボンディング、注入酸素による分離（ＳＩＭＯＸ：separation by implanted oxygen) 、ゾーン・メルティング(zone-melting)、再結晶化（ＺＭＲ）、多孔性酸化シリコンによる完全分離（ＦＩＰＯＳ：full isolation by porous oxidized silicon)、および選択エピタキシャル成長による選択的酸化を含むプロセスを用いて行うことができる。尚、用いられるプロセスはこれらに限定される訳ではない。
【０００９】
好適実施例では、図２に示すように、そして図１の工程１２に概略的に説明したように、パッド酸化物層２５は、半導体２１のシリコン層２４上に設けられる。パッド酸化物層２５は、化学蒸着（ＣＶＤ）技法を用いて堆積することができるが、好ましくは、酸素雰囲気において、５０オングストローム以上の厚さに熱成長させる。パッド酸化物層２５は、遷移領域として機能し、基板２１と後から堆積されるマスク層との間の応力を緩和する。
【００１０】
続いて図１の工程１３に進み、パッド酸化物層２５および基板２１上に、シリコン層２６と窒化シリコン層２７とを設ける。シリコン層２６は、結晶体、多結晶体、または非結晶体とすることができる。まず、例えば、ＣＶＤプロセスにおいてシラン・ガスの熱分解(pyrolysis) を用いて、パッド酸化物層２５上にシリコン層即ち層２６を配する。第２に、例えば、ＣＶＤ技法およびシラン・ガスを用いて、層２６上に窒化シリコン層２７を配する。層２６は、ポリバッファ・シリコン局所酸化（ポリバッファＬＯＣＯＳまたはＰＢＬ）として知られているプロセスにおいて用いられるシリコン層を表わす。或いは、ＰＢＬプロセスを用いない場合は、別のＬＯＣＯＳプロセスを用いて、層２６を用いずに、パッド酸化物層２５上に直接窒化シリコン層２７を堆積することも可能である。
【００１１】
層２６および窒化シリコン層２７の堆積の後、図１において工程１４として実施されるエッチング・プロセスにおいて、パターン・フォトレジスト層（図示せず）を用いて、図２に示すように、基板２１の領域２８から窒化シリコン層２７を除去する。図２には図示していないが、望ましければ、領域２８における層２６の一部も除去することができる。好適実施例では、ドライ・エッチング、例えば、四フッ化炭素(CF4) のようなフッ素を基にしたプラズマを用いて、反応性イオン・エッチング（ＲＩＥ：reactive ion etch)を行うことが好ましい。他の化学薬品の中から、六フッ化硫黄(SF6) または塩素(Cl2) を含むプラズマを用いた他のＲＩＥエッチングを用いて層２６をエッチングすることが好ましい。図２は、層２６および窒化シリコン層２７をエッチングした後に、パターン・フォトレジスト層を除去した後の半導体基板２０の部分図を示す。
【００１２】
図１の次のプロセス工程を参照すると、工程１５は分離酸化物の部分的成長さを示し、図３は、シリコン層２４の領域２８において分離酸化物３０の一部３１を成長させた後の、基板２１に支持された半導体素子２０を示す。窒化シリコン層２７および層２６は、それぞれ、マスク層２６およびマスク層２７として機能し、酸化プロセスの間シリコン層２４のある領域を保護する。マスク層２６，２７の下にあるシリコン層２４の領域は、工程１５の間さほど酸化されることはない。
【００１３】
図３に表わすように、分離酸化物３０の部分３１が埋め込み酸化物２３と接触しないように、そして、シリコン層２４の領域３４が、分離酸化物３０の部分３１と埋め込み酸化物２３との間に残るように、分離酸化物３０をシリコン層２４内に成長させる。図３の別の実施例（図示せず）では、分離酸化物３０の成長は、部分３１が埋め込み酸化物層２３に接触した時点で終了する。
【００１４】
上述のプロセスは、典型的に分離酸化物をシリコン層２４の厚さの２ないし３倍の厚さにまで成長させる従来技術とは異なるものである。このように分離酸化物が過剰に成長する従来技術の場合、シリコン・アイランド上の分離酸化物の横方向侵入作用が、高い局所的圧縮応力、特に、剪断応力の原因となり、このために、電気的に分離されたシリコン領域の結晶構造内に欠陥が生じる。実際、従来技術における過剰酸化によって、厚い分離酸化物が生じ、これが電気的に分離されたシリコン・アイランドにおいて大量の圧縮力を誘発する。したがって、本発明によれば、部分３１が埋め込み酸化物層２３に丁度接触するか接触しないかのところで、分離酸化物３０の成長を停止することが望ましい。
【００１５】
部分３１は、摂氏約１，０００度（℃）の温度で、酸素(O2)および水(H2O) を含むウエット酸素雰囲気(wet oxygen ambient)において、熱成長させることが好ましい。しかしながら、分離酸化物３０の部分３１を熱的に成長させるには、他の広範囲にわたる処理条件も使用可能であることは理解されよう。例えば、Ｈ2 Ｏを含まないドライ酸素雰囲気(dry oxygen ambient)を、１，０００℃未満の温度で用いることも可能である。しかしながら、約１，０００℃でのウエット酸素雰囲気が好ましいプロセスであるのは、シリコンの酸化速度が、ドライ酸素雰囲気に比較してウエット酸素雰囲気の方が高いからであり、温度を高くする程酸化速度が高くなるからである。工程１５において大量の酸化物を成長させる必要があるため、図１におけるプロセス１０として実施されているプロセスのサイクル・タイムを改善するためには、酸化速度が高い方が好ましい。
【００１６】
好適実施例では、分離酸化物の部分３１を厚さ３５まで成長させ、シリコン層２４内では、分離酸化物３０の部分３１を深さ３２まで成長させ、シリコン層２４の領域３４は厚さ３３を有する。シリコンの熱酸化は、以下の式で記述できることは、広く受け入れられている事実である。
【００１７】
【数１】
ここで、Ｄは部分３１を成長させるシリコン層２４内の深さ３２を表わし、ｄSIo2は分離酸化物３０の部分３１の厚さ３５を表わし、深さ３２と厚さ３３との和はシリコン層２４の厚さ２９にほぼ等しい。厚さ３３の上限を決定するための好適な技法については、後ほど説明する。
【００１８】
図４に進んで、図１の工程１６に記してあるように、窒化シリコン層２７および層２６を除去する。窒化シリコン層２７および層２６を除去するには、ウエット・エッチングまたは異方性ドライ・エッチングを用いることが好ましい。望ましければ、パッド酸化物層２５も除去することができる。この後、図１の工程１７に記してあるように、犠牲酸化物層４０および分離酸化物３０の部分４１を成長させる。
【００１９】
単一の熱成長プロセスを用いて、犠牲酸化物層４０と分離酸化物３０の部分４１との双方を形成することが好ましい。従来のプロセスは、典型的に、後から成長させるゲート酸化物と下地のシリコン・アイランドとの間に高品質の界面を得るために、犠牲酸化物層を成長させるという余分な工程を必要とする。本発明では、犠牲酸化物４０を成長させるために用いる同一工程を、部分４１を成長させるためにも用いて、分離酸化物３０の形成を完成させる。このように、本発明は余分な成長工程を必要としない。ここで注記すべきは、犠牲酸化物層４０は厚さ４２まで成長させることである。更に、分離酸化物３０の部分４１は、シリコン層２４の領域３４内に成長させ、シリコン層２４の活性領域４３を電気的に分離する。活性層即ちシリコン・アイランド４３は、チャネル、ソース、ドレイン、エミッタ、コレクタ、ベース、または半導体素子２０のその他の部分が作成される領域として機能する。
【００２０】
犠牲酸化物層４０および分離酸化物３０の部分４１の成長の間ウエット酸素雰囲気を用いることができるが、ドライ酸化物雰囲気を用いることが好ましい。ドライ酸素雰囲気では酸化速度が遅いので、先の工程１５の酸化プロセスに比較して、成長させる酸化物の量が少ないこの酸化プロセスの間、より高度の制御性を保持することができる。
【００２１】
工程１７の酸化プロセスに対する好適な成長温度は１，０００℃、即ち、活性領域４３周囲の酸化物の中で分離酸化物３０の粘性流が発生する温度よりも高い温度である。EerNisseがApplied Physics Letters, volume 35, number 1, ９７９年７月、第８〜１０頁に報告したように、臨界温度、即ち、これより高くなると酸化物が流れ始める温度は、約９５０または９６０℃程度であることが確定している。したがって、約９５０または９６０℃より高い温度では、分離酸化物３０が活性領域４３周囲で流れて、活性領域４３を電気的に分離しつつ、活性領域４３周囲の圧縮応力を最低に抑える。
【００２２】
本発明による改善は２つの方法で達成される。第１に、約９６０℃より高い温度で酸化物の流れを増大させることにより、活性領域４３内における全体的な応力レベルを低下させる。第２に、酸化物の流れが犠牲酸化物層４０、分離酸化物３０、および埋め込み酸化物層２３を通じて発生することにより、活性領域４３を完全に包囲する。したがって、圧縮の方向性は大きく減少し、活性領域４３に蓄積する局所的な剪断応力は減少する。これは、分離酸化物３０の完成まで、非常に応力が高い窒化シリコン層２７が均一の酸化物流を阻止する従来技術に対する、大幅な改善である。活性領域４３上の局所的な歪みを最少に抑えたことにより、例えば、活性領域４３内における積層の欠陥や転位のような結晶欠陥の形成を防止することができる。その結果、半導体素子の漏れが減少し、基板２１内に作成される集積回路のプローブ歩留りおよび信頼性が向上する。
【００２３】
図２における領域３４の厚さ３３の上限を決定するために可能な技法は、シリコン層２４の厚さ２９（図１に示す）および犠牲酸化物層４０の厚さ４２（図４に示す）の比率によって異なる。具体的には、以下の式を用いることができる。
【００２４】
【数２】
ここで、ｓは図３における領域３４の厚さ３３に必要とされるマージンであり、ｄsio は、工程１７における２回目の酸化以前のシリコン層２４の初期厚さであり、ｍは以下に式で表わされる。
【００２５】
【数３】
ここで、ｄsiは、工程１７における２回目の酸化後のシリコン層２４の最終厚さであり、ｄsacox は犠牲酸化物層４０の最終厚さ４２である。数２におけるパラメータ「Ａ」は、以下の式で表わされる、酸化に対するDeal-Groveモデルに用いられる値である。
【００２６】
【数４】
ここでｔは酸化時間であり、τは初期酸化物層に必要な時間オフセットであり、Ｂは温度依存定数である。数４に関するより詳細な検討は、Journal of Applied Physicsにおいて発表された、Deal and Groveによる"General Relationship for the Thermal Oxidation of Silicon", volume 36 (1965) に見ることができる。この内容は、本願でも使用可能なものである。
【００２７】
領域３４の厚さ３３の上限は数２から決定することができるが、実際のＳＯＩの用途では、多くの場合、厚さ３３の好適な上限に約３５０ないし６００オングストロームという推定値を用いることができる。
【００２８】
以上、好適実施例を参照しながら本発明について具体的に示しかつ説明してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細において変更が可能であることは当業者には理解されよう。例えば、別の実施例では、埋め込み酸化物層２３は、例えば、サファイヤのような異なる絶縁体を含み、サファイヤ上シリコン（ＳＯＳ）基板を構成することも可能である。この場合結果的に、層２３を絶縁層２３と呼ぶこともできる。更に、シリコン層２４は、例えば、砒化ガリウムのような異なる半導体で構成することも可能である。この場合結果的に、層２４を半導体層２４と呼ぶこともできる。
【００２９】
これまでの説明から、本発明によれば、従来技術の欠点を克服した、絶縁物上シリコン基板上に分離酸化物を形成する改良された方法が提供されたことは明白である。本発明は、分離酸化物およびシリコン・アイランド内部の圧縮応力を減少させ、更にシリコン・アイランド内の結晶欠陥の形成を防止する。その結果、本発明の分離方法によって製造される半導体素子は漏れ電流が少なく、ＳＯＩ集積回路のプローブ歩留りおよび信頼性の向上が図れる。本方法は、既存のＳＯＩプロセス・フローに容易に統合可能であり、価格効率的であり、生産性が高く、既存のＳＯＩプロセス・フローのサイクル・タイムの大幅な増大を招くこともない。
【図面の簡単な説明】
【図１】本発明による、絶縁物上シリコン基板上に分離酸化物を形成する方法のプロセス工程を概略的に説明する図。
【図２】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【図３】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【図４】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【符号の説明】
２０ 半導体素子
２１ 絶縁物上シリコン基板
２２ シリコン層
２３ 埋め込み酸化物層
２４ シリコン層
２５ パッド酸化物層
２６ シリコン層
２７ 窒化シリコン層
３０ 分離酸化物
４０ 犠牲酸化物層
４３ 活性領域
【発明の属する技術分野】
本発明は、一般的に絶縁物上シリコン(silicon-on-insulator)技術に関し、更に特定すれば、絶縁物上シリコン基板上に酸化物層を形成する方法に関するものである。
【０００２】
【従来の技術】
絶縁物上シリコン（ＳＯＩ）基板においてシリコン・アイランド(silicon island)即ち半導体素子を電気的に分離するためには、従来技術ではシリコン局所酸化( ＬＯＣＯＳ：localized oxidation of silicon) プロセスを用い、ＳＯＩ基板のある領域をマスキング層で覆い、ＳＯＩ基板の覆われていない領域即ち露出領域を熱的に酸化させて、フィールド酸化物層を形成している。ＬＯＣＯＳプロセスの間、ＳＯＩ基板の埋め込み酸化物層が、電気的に分離されたシリコン・アイランド上のフィールド酸化物層の横方向侵入作用のための酸化経路として機能する。この横方向侵入作用は、電気的に絶縁されたシリコン・アイランドの縁に対して、高い圧縮応力を生成する。この高い圧縮応力により、例えば、積層の欠陥(stacking faults) 、縁部の転位(edge dislocation)、および不整合転位(misfit dislocation)がシリコン・アイランドに生じることになる。結晶欠陥が生成されると、高圧縮応力が緩和される。しかしながら、結晶欠陥は、半導体素子の漏れの原因となり、半導体回路のプローブ歩留り(probe yield) および信頼性を低下させるものでもある。
【０００３】
従来のＬＯＣＯＳプロセスを使用しても、あるいはポリバッファＬＯＣＯＳプロセス(poly-buffered-LOCOS process) を使用しても、シリコン・アイランド上のフィールド酸化物の横方向侵入作用の制御性は低い。この低い制御性は、フィールド酸化物層がＳＯＩ基板の埋め込み酸化物層と接触する際、ＳＯＩ基板において拡大される。酸化体原子の埋め込み酸化物界面に沿った横方向拡散によって、埋め込み酸化物の界面において、シリコン・アイランドの縁が酸化されてしまい、酸化物の横方向侵入作用を一層悪化させる。この横方向侵入作用は、シリコン・アイランドにおいて、局所的に高い応力を蓄積させることになる。
【０００４】
【発明が解決しようとする課題】
したがって、応力を減少させることによってシリコン・アイランドの縁における結晶欠陥の形成を減少させ、半導体素子の漏れを少なくし、集積回路の信頼性およびプローブ歩留りを高める、ＳＯＩ基板上に分離酸化物を形成する方法が必要とされている。この方法は、生産性が高く、費用効率的であり、しかも既存の半導体素子プロセスと互換性があるものでなければならない。
【０００５】
【課題を解決するための手段】
絶縁物上シリコン（ＳＯＩ）基板上に分離酸化物を形成する方法は、ＳＯＩ基板のシリコン層のある領域上にマスク層を配する段階を含む。次いで、ＳＯＩ基板のシリコン層の別領域に、分離酸化物を成長させる。分離酸化物は、シリコン層内において、シリコン層の厚さ以下の深さに成長させる。マスク層を除去した後、シリコン層の前述の別領域内に分離酸化物を更に成長させ、分離酸化物をＳＯＩ基板の埋め込み電気的絶縁層と結合させる。埋め込み電気的絶縁層と分離酸化物は、シリコン・アイランド即ち半導体素子の活性領域を電気的に分離させる。本発明は、ポリバッファＬＯＣＯＳを含む、あらゆるタイプのシリコン局所酸化（ＬＯＣＯＳ）分離プロセスに適用される。
【０００６】
【発明の実施の形態】
以下に、一例として、本発明をポリバッファ埋め込みＬＯＣＯＳプロセスに適用した場合について、図１ないし図４を参照しながら詳細に説明する。
【０００７】
図１は、本発明による絶縁物上シリコン基板上に分離酸化物を形成する方法のプロセス工程を概略的に示す。プロセス即ち方法１０は工程１１から開始され、ここでＳＯＩ基板を用意する。続いて工程１２に進み、パッド酸化物層を成長させ、更に工程１３に進んで、シリコン層と窒化シリコン層とを配する。
【０００８】
本発明によれば、図２は、前述のプロセス工程１１，１２，１３で処理した後の半導体素子の部分断面図を示す。図２は、半導体素子２０を有する絶縁物上シリコン基板２１の一部を示す。絶縁物上シリコン（ＳＯＩ）基板即ち基板２１は、埋め込み酸化物層２３の直下または下方にシリコン層２２を含む。一方、埋め込み酸化物層２３はシリコン層２４の下にある。埋め込み酸化物層即ち酸化物層２３は、例えば、８００ないし１０，０００オングストローム程度の厚さを有することができ、一方シリコン層２４は、例えば、約５００ないし３，０００オングストロームの厚さ２９を有することができる。基板２１の製造は、誘電体分離（ＤＩ）、ウエハ・ボンディング、注入酸素による分離（ＳＩＭＯＸ：separation by implanted oxygen) 、ゾーン・メルティング(zone-melting)、再結晶化（ＺＭＲ）、多孔性酸化シリコンによる完全分離（ＦＩＰＯＳ：full isolation by porous oxidized silicon)、および選択エピタキシャル成長による選択的酸化を含むプロセスを用いて行うことができる。尚、用いられるプロセスはこれらに限定される訳ではない。
【０００９】
好適実施例では、図２に示すように、そして図１の工程１２に概略的に説明したように、パッド酸化物層２５は、半導体２１のシリコン層２４上に設けられる。パッド酸化物層２５は、化学蒸着（ＣＶＤ）技法を用いて堆積することができるが、好ましくは、酸素雰囲気において、５０オングストローム以上の厚さに熱成長させる。パッド酸化物層２５は、遷移領域として機能し、基板２１と後から堆積されるマスク層との間の応力を緩和する。
【００１０】
続いて図１の工程１３に進み、パッド酸化物層２５および基板２１上に、シリコン層２６と窒化シリコン層２７とを設ける。シリコン層２６は、結晶体、多結晶体、または非結晶体とすることができる。まず、例えば、ＣＶＤプロセスにおいてシラン・ガスの熱分解(pyrolysis) を用いて、パッド酸化物層２５上にシリコン層即ち層２６を配する。第２に、例えば、ＣＶＤ技法およびシラン・ガスを用いて、層２６上に窒化シリコン層２７を配する。層２６は、ポリバッファ・シリコン局所酸化（ポリバッファＬＯＣＯＳまたはＰＢＬ）として知られているプロセスにおいて用いられるシリコン層を表わす。或いは、ＰＢＬプロセスを用いない場合は、別のＬＯＣＯＳプロセスを用いて、層２６を用いずに、パッド酸化物層２５上に直接窒化シリコン層２７を堆積することも可能である。
【００１１】
層２６および窒化シリコン層２７の堆積の後、図１において工程１４として実施されるエッチング・プロセスにおいて、パターン・フォトレジスト層（図示せず）を用いて、図２に示すように、基板２１の領域２８から窒化シリコン層２７を除去する。図２には図示していないが、望ましければ、領域２８における層２６の一部も除去することができる。好適実施例では、ドライ・エッチング、例えば、四フッ化炭素(CF4) のようなフッ素を基にしたプラズマを用いて、反応性イオン・エッチング（ＲＩＥ：reactive ion etch)を行うことが好ましい。他の化学薬品の中から、六フッ化硫黄(SF6) または塩素(Cl2) を含むプラズマを用いた他のＲＩＥエッチングを用いて層２６をエッチングすることが好ましい。図２は、層２６および窒化シリコン層２７をエッチングした後に、パターン・フォトレジスト層を除去した後の半導体基板２０の部分図を示す。
【００１２】
図１の次のプロセス工程を参照すると、工程１５は分離酸化物の部分的成長さを示し、図３は、シリコン層２４の領域２８において分離酸化物３０の一部３１を成長させた後の、基板２１に支持された半導体素子２０を示す。窒化シリコン層２７および層２６は、それぞれ、マスク層２６およびマスク層２７として機能し、酸化プロセスの間シリコン層２４のある領域を保護する。マスク層２６，２７の下にあるシリコン層２４の領域は、工程１５の間さほど酸化されることはない。
【００１３】
図３に表わすように、分離酸化物３０の部分３１が埋め込み酸化物２３と接触しないように、そして、シリコン層２４の領域３４が、分離酸化物３０の部分３１と埋め込み酸化物２３との間に残るように、分離酸化物３０をシリコン層２４内に成長させる。図３の別の実施例（図示せず）では、分離酸化物３０の成長は、部分３１が埋め込み酸化物層２３に接触した時点で終了する。
【００１４】
上述のプロセスは、典型的に分離酸化物をシリコン層２４の厚さの２ないし３倍の厚さにまで成長させる従来技術とは異なるものである。このように分離酸化物が過剰に成長する従来技術の場合、シリコン・アイランド上の分離酸化物の横方向侵入作用が、高い局所的圧縮応力、特に、剪断応力の原因となり、このために、電気的に分離されたシリコン領域の結晶構造内に欠陥が生じる。実際、従来技術における過剰酸化によって、厚い分離酸化物が生じ、これが電気的に分離されたシリコン・アイランドにおいて大量の圧縮力を誘発する。したがって、本発明によれば、部分３１が埋め込み酸化物層２３に丁度接触するか接触しないかのところで、分離酸化物３０の成長を停止することが望ましい。
【００１５】
部分３１は、摂氏約１，０００度（℃）の温度で、酸素(O2)および水(H2O) を含むウエット酸素雰囲気(wet oxygen ambient)において、熱成長させることが好ましい。しかしながら、分離酸化物３０の部分３１を熱的に成長させるには、他の広範囲にわたる処理条件も使用可能であることは理解されよう。例えば、Ｈ2 Ｏを含まないドライ酸素雰囲気(dry oxygen ambient)を、１，０００℃未満の温度で用いることも可能である。しかしながら、約１，０００℃でのウエット酸素雰囲気が好ましいプロセスであるのは、シリコンの酸化速度が、ドライ酸素雰囲気に比較してウエット酸素雰囲気の方が高いからであり、温度を高くする程酸化速度が高くなるからである。工程１５において大量の酸化物を成長させる必要があるため、図１におけるプロセス１０として実施されているプロセスのサイクル・タイムを改善するためには、酸化速度が高い方が好ましい。
【００１６】
好適実施例では、分離酸化物の部分３１を厚さ３５まで成長させ、シリコン層２４内では、分離酸化物３０の部分３１を深さ３２まで成長させ、シリコン層２４の領域３４は厚さ３３を有する。シリコンの熱酸化は、以下の式で記述できることは、広く受け入れられている事実である。
【００１７】
【数１】
【００１８】
図４に進んで、図１の工程１６に記してあるように、窒化シリコン層２７および層２６を除去する。窒化シリコン層２７および層２６を除去するには、ウエット・エッチングまたは異方性ドライ・エッチングを用いることが好ましい。望ましければ、パッド酸化物層２５も除去することができる。この後、図１の工程１７に記してあるように、犠牲酸化物層４０および分離酸化物３０の部分４１を成長させる。
【００１９】
単一の熱成長プロセスを用いて、犠牲酸化物層４０と分離酸化物３０の部分４１との双方を形成することが好ましい。従来のプロセスは、典型的に、後から成長させるゲート酸化物と下地のシリコン・アイランドとの間に高品質の界面を得るために、犠牲酸化物層を成長させるという余分な工程を必要とする。本発明では、犠牲酸化物４０を成長させるために用いる同一工程を、部分４１を成長させるためにも用いて、分離酸化物３０の形成を完成させる。このように、本発明は余分な成長工程を必要としない。ここで注記すべきは、犠牲酸化物層４０は厚さ４２まで成長させることである。更に、分離酸化物３０の部分４１は、シリコン層２４の領域３４内に成長させ、シリコン層２４の活性領域４３を電気的に分離する。活性層即ちシリコン・アイランド４３は、チャネル、ソース、ドレイン、エミッタ、コレクタ、ベース、または半導体素子２０のその他の部分が作成される領域として機能する。
【００２０】
犠牲酸化物層４０および分離酸化物３０の部分４１の成長の間ウエット酸素雰囲気を用いることができるが、ドライ酸化物雰囲気を用いることが好ましい。ドライ酸素雰囲気では酸化速度が遅いので、先の工程１５の酸化プロセスに比較して、成長させる酸化物の量が少ないこの酸化プロセスの間、より高度の制御性を保持することができる。
【００２１】
工程１７の酸化プロセスに対する好適な成長温度は１，０００℃、即ち、活性領域４３周囲の酸化物の中で分離酸化物３０の粘性流が発生する温度よりも高い温度である。EerNisseがApplied Physics Letters, volume 35, number 1, ９７９年７月、第８〜１０頁に報告したように、臨界温度、即ち、これより高くなると酸化物が流れ始める温度は、約９５０または９６０℃程度であることが確定している。したがって、約９５０または９６０℃より高い温度では、分離酸化物３０が活性領域４３周囲で流れて、活性領域４３を電気的に分離しつつ、活性領域４３周囲の圧縮応力を最低に抑える。
【００２２】
本発明による改善は２つの方法で達成される。第１に、約９６０℃より高い温度で酸化物の流れを増大させることにより、活性領域４３内における全体的な応力レベルを低下させる。第２に、酸化物の流れが犠牲酸化物層４０、分離酸化物３０、および埋め込み酸化物層２３を通じて発生することにより、活性領域４３を完全に包囲する。したがって、圧縮の方向性は大きく減少し、活性領域４３に蓄積する局所的な剪断応力は減少する。これは、分離酸化物３０の完成まで、非常に応力が高い窒化シリコン層２７が均一の酸化物流を阻止する従来技術に対する、大幅な改善である。活性領域４３上の局所的な歪みを最少に抑えたことにより、例えば、活性領域４３内における積層の欠陥や転位のような結晶欠陥の形成を防止することができる。その結果、半導体素子の漏れが減少し、基板２１内に作成される集積回路のプローブ歩留りおよび信頼性が向上する。
【００２３】
図２における領域３４の厚さ３３の上限を決定するために可能な技法は、シリコン層２４の厚さ２９（図１に示す）および犠牲酸化物層４０の厚さ４２（図４に示す）の比率によって異なる。具体的には、以下の式を用いることができる。
【００２４】
【数２】
【００２５】
【数３】
【００２６】
【数４】
【００２７】
領域３４の厚さ３３の上限は数２から決定することができるが、実際のＳＯＩの用途では、多くの場合、厚さ３３の好適な上限に約３５０ないし６００オングストロームという推定値を用いることができる。
【００２８】
以上、好適実施例を参照しながら本発明について具体的に示しかつ説明してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細において変更が可能であることは当業者には理解されよう。例えば、別の実施例では、埋め込み酸化物層２３は、例えば、サファイヤのような異なる絶縁体を含み、サファイヤ上シリコン（ＳＯＳ）基板を構成することも可能である。この場合結果的に、層２３を絶縁層２３と呼ぶこともできる。更に、シリコン層２４は、例えば、砒化ガリウムのような異なる半導体で構成することも可能である。この場合結果的に、層２４を半導体層２４と呼ぶこともできる。
【００２９】
これまでの説明から、本発明によれば、従来技術の欠点を克服した、絶縁物上シリコン基板上に分離酸化物を形成する改良された方法が提供されたことは明白である。本発明は、分離酸化物およびシリコン・アイランド内部の圧縮応力を減少させ、更にシリコン・アイランド内の結晶欠陥の形成を防止する。その結果、本発明の分離方法によって製造される半導体素子は漏れ電流が少なく、ＳＯＩ集積回路のプローブ歩留りおよび信頼性の向上が図れる。本方法は、既存のＳＯＩプロセス・フローに容易に統合可能であり、価格効率的であり、生産性が高く、既存のＳＯＩプロセス・フローのサイクル・タイムの大幅な増大を招くこともない。
【図面の簡単な説明】
【図１】本発明による、絶縁物上シリコン基板上に分離酸化物を形成する方法のプロセス工程を概略的に説明する図。
【図２】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【図３】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【図４】本発明による絶縁物上シリコン基板上で絶縁酸化物を形成する間のプロセス工程を示す部分断面図。
【符号の説明】
２０ 半導体素子
２１ 絶縁物上シリコン基板
２２ シリコン層
２３ 埋め込み酸化物層
２４ シリコン層
２５ パッド酸化物層
２６ シリコン層
２７ 窒化シリコン層
３０ 分離酸化物
４０ 犠牲酸化物層
４３ 活性領域
Claims (3)
- 半導体素子を形成する方法であって：
ある厚さを有するシリコン層（２４）の下に、絶縁層（２３）を有する絶縁物上シリコン基板（２１）を用意する段階；
前記シリコン層（２４）の第１領域上にマスク層（２７）を配する段階；
前記シリコン層（２４）の第２領域内に、前記分離酸化物（３０）の第１部分を成長させる段階であって、前記シリコン層（２４）内に、前記シリコン層（２４）の厚さ以下の深さに、前記分離酸化物（３０）の第１部分を成長させる前記段階；
前記マスク層（２７）を除去する段階；
前記シリコン層（２４）の第２領域内に前記分離酸化物（３０）の第２部分を成長させる段階；および
前記分離酸化物（３０）の第２部分を成長させるのと同時に、シリコン層（２４）の第１領域に犠牲酸化物層（４０）を成長させる段階；
から成ることを特徴とする方法。 - 半導体素子を形成する方法であって：
絶縁層（２３）上に半導体層（２４）を有し、該半導体層（２４）が活性領域を含む、基板（２１）を用意する段階；
前記活性領域に隣接する前記半導体層（２４）の領域内に、分離酸化物（３０）の第１部分を熱的に成長させる段階であって、前記分離酸化物（３０）の第１部分を前記絶縁層（２３）から離間するように成長させる段階；
前記半導体層（２４）内において９５０℃より高い第１温度で、前記半導体層（２４）の領域に、前記分離酸化物（３０）の第２部分を熱的に成長させ、前記分離酸化物（３０）の第２部分を前記絶縁層（２３）と結合し、前記半導体素子の活性領域を電気的に分離する段階；および
前記分離酸化物（３０）の第２部分を熱的に成長させるのと同時に、前記活性領域に犠牲酸化物層（４０）を成長させる段階；
から成ることを特徴とする方法。 - 半導体素子を形成する方法であって：
第１の厚さを有するシリコン層（２４）の下に埋め込み酸化物層（２３）を含む絶縁物上シリコン基板（２１）を用意する段階；
前記絶縁物上シリコン基板（２１）上にパッド酸化物層（２５）を成長させる段階；
窒化シリコン層（２７）を堆積して、前記パッド酸化物層（２５）の第１領域と前記シリコン層（２４）とを覆う段階；
前記埋め込み酸化物層（２３）上の前記シリコン層（２４）の第２領域内に、前記分離酸化物（３０）の第１部分を成長させる段階であって、前記シリコン層（２４）の第１の厚さ以下の深さに、前記分離酸化物（３０）の第１部分を前記シリコン層（２４）内に成長させる前記段階；
前記分離酸化物（３０）の第１部分を成長させた後に、前記窒化シリコン層（２７）を除去する段階；および
約９６０℃より高い第１温度で、かつドライ酸素雰囲気において、前記パッド酸化物層（２５）の第１領域および前記シリコン層（２４）の第２領域内の前記分離酸化物（３０）の第２部分上に、犠牲酸化物層（４０）を熱的に成長させ、前記分離酸化物（３０）の第２部分を前記埋め込み酸化層（２３）に接触させ、前記犠牲酸化物層（４０）を第２の厚さまで熱的に成長させる段階；
から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US553801 | 1995-10-23 | ||
| US08/553,801 US5780352A (en) | 1995-10-23 | 1995-10-23 | Method of forming an isolation oxide for silicon-on-insulator technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129631A JPH09129631A (ja) | 1997-05-16 |
| JP3953563B2 true JP3953563B2 (ja) | 2007-08-08 |
Family
ID=24210822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29821696A Expired - Fee Related JP3953563B2 (ja) | 1995-10-23 | 1996-10-21 | 絶縁物上シリコン技術のための分離酸化物形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5780352A (ja) |
| EP (1) | EP0771025A3 (ja) |
| JP (1) | JP3953563B2 (ja) |
| KR (1) | KR100428526B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001237310A (ja) * | 2000-02-23 | 2001-08-31 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20040007755A1 (en) * | 2002-07-12 | 2004-01-15 | Texas Instruments Incorporated | Field oxide profile of an isolation region associated with a contact structure of a semiconductor device |
| US6913941B2 (en) * | 2002-09-09 | 2005-07-05 | Freescale Semiconductor, Inc. | SOI polysilicon trench refill perimeter oxide anchor scheme |
| JP2004152962A (ja) * | 2002-10-30 | 2004-05-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7510927B2 (en) * | 2002-12-26 | 2009-03-31 | Intel Corporation | LOCOS isolation for fully-depleted SOI devices |
| US7829400B2 (en) * | 2005-01-12 | 2010-11-09 | Sharp Kabushiki Kaisha | Semiconductor device fabrication method and semiconductor device |
| JP4499623B2 (ja) * | 2005-06-28 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE266885C (ja) * | ||||
| JPS5827341A (ja) * | 1981-08-11 | 1983-02-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5844748A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60167349A (ja) * | 1984-02-09 | 1985-08-30 | Nec Corp | 半導体集積回路装置 |
| JPH01161848A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | フィールド酸化膜を有する半導体装置の製造方法 |
| US5334550A (en) * | 1989-01-09 | 1994-08-02 | Texas Instruments Incorporated | Method of producing a self-aligned window at recessed intersection of insulating regions |
| US5151381A (en) * | 1989-11-15 | 1992-09-29 | Advanced Micro Devices, Inc. | Method for local oxidation of silicon employing two oxidation steps |
| JPH03234024A (ja) * | 1990-02-09 | 1991-10-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03236235A (ja) * | 1990-02-14 | 1991-10-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH054775A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Cable Ind Ltd | 線条体送出装置 |
| JPH0529330A (ja) * | 1991-07-25 | 1993-02-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5145802A (en) * | 1991-11-12 | 1992-09-08 | United Technologies Corporation | Method of making SOI circuit with buried connectors |
| JPH05152427A (ja) * | 1991-11-13 | 1993-06-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05218435A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体装置 |
| KR950005485B1 (ko) * | 1992-09-29 | 1995-05-24 | 주식회사금성사 | 박막트랜지스터 및 그 제조방법 |
| US5273915A (en) * | 1992-10-05 | 1993-12-28 | Motorola, Inc. | Method for fabricating bipolar junction and MOS transistors on SOI |
| WO1994015360A1 (en) * | 1992-12-25 | 1994-07-07 | Nippondenso Co., Ltd. | Semiconductor device |
| US5358890A (en) * | 1993-04-19 | 1994-10-25 | Motorola Inc. | Process for fabricating isolation regions in a semiconductor device |
| US5374586A (en) * | 1993-09-27 | 1994-12-20 | United Microelectronics Corporation | Multi-LOCOS (local oxidation of silicon) isolation process |
| JP3033412B2 (ja) * | 1993-11-26 | 2000-04-17 | 株式会社デンソー | 半導体装置の製造方法 |
-
1995
- 1995-10-23 US US08/553,801 patent/US5780352A/en not_active Expired - Lifetime
-
1996
- 1996-10-17 EP EP96116664A patent/EP0771025A3/en not_active Withdrawn
- 1996-10-21 JP JP29821696A patent/JP3953563B2/ja not_active Expired - Fee Related
- 1996-10-22 KR KR1019960047324A patent/KR100428526B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0771025A3 (en) | 1998-06-17 |
| US5780352A (en) | 1998-07-14 |
| KR970024000A (ko) | 1997-05-30 |
| KR100428526B1 (ko) | 2004-07-30 |
| EP0771025A2 (en) | 1997-05-02 |
| JPH09129631A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597057B2 (en) | Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination | |
| JP2606141B2 (ja) | 半導体装置およびその製造方法 | |
| JP3208575B2 (ja) | 半導体装置の製法 | |
| US6074930A (en) | Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process | |
| JPH0582058B2 (ja) | ||
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| JP4394846B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| KR100272144B1 (ko) | 반도체장치의 제조방법 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS6310895B2 (ja) | ||
| KR100276124B1 (ko) | 트렌치를 이용한 모스 트랜지스터 제조 방법 | |
| KR20020088552A (ko) | 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법 | |
| KR20010030187A (ko) | 반도체 기판에 형성된 절연 물질 영역을 가지는 반도체장치 및 장치의 제조 공정 | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| US6261966B1 (en) | Method for improving trench isolation | |
| KR20010017325A (ko) | 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법 | |
| KR940009355B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| KR100365738B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH05234884A (ja) | 半導体装置の製造方法 | |
| KR20020002726A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100494144B1 (ko) | 반도체소자의 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |