JP4394846B2 - 半導体素子の素子分離膜形成方法 - Google Patents
半導体素子の素子分離膜形成方法 Download PDFInfo
- Publication number
- JP4394846B2 JP4394846B2 JP2001098068A JP2001098068A JP4394846B2 JP 4394846 B2 JP4394846 B2 JP 4394846B2 JP 2001098068 A JP2001098068 A JP 2001098068A JP 2001098068 A JP2001098068 A JP 2001098068A JP 4394846 B2 JP4394846 B2 JP 4394846B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- forming
- range
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の素子分離膜形成方法に係り、特にボイドが発生しないようにトレンチに絶縁物を埋め込む方法であって、トレンチのアスペクト比を減らすためにシリコン成長層を形成する半導体素子の素子分離膜形成方法に関する。
【０００２】
【従来の技術】
近年、最も広く活用されている素子分離膜としてのＳＴＩ(shallow trench isolation)構造を０.１０μｍ以下の素子に適用する場合に問題点として台頭してくるものがギャップフィル(Gap Fill)である。現在のギャップフィル物質ではボイドのない素子分離膜を実現するのが殆ど不可能である。これにより、新しい方式の素子分離膜構造を導入したものがＳＥＧ(Selective Epitaxial Growth)法を応用した変形ＳＴＩ(Modified STI)構造である。この構造は０.０１μｍ以下の素子で高いアスペクト比を低めるために、ＳＥＧ(Selective Epitaxial Growth)法でトレンチ底面のシリコンを成長させる。しかし、この構造においてもエッチングされたトレンチのシリコンとシリコン成長層との界面特性或いはシリコンとギャップ物質との界面特性を確保するために、トレンチに熱酸化膜を形成する。ところが、ＳＥＧ(Selective Epitaxial Growth)法でトレンチ底面のシリコンを成長させるためにはトレンチ底面の熱酸化膜を除去しなければならないという難しさがある。この熱酸化膜除去工程はトレンチ側壁の酸化膜をそのまま維持しなければならないが、アスペクト比が大きくなるにつれてトレンチ底面の熱酸化膜をエッチングする工程の再現性を確保することが非常に難しくなった。
【０００３】
図１は従来の方法で形成された素子分離膜の断面を示すＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。同図を参照すると、シリコン基板１にトレンチが形成されており、トレンチの側壁には熱酸化膜５が形成されている。トレンチの底面に残留する熱酸化膜の一部５ａがシリコン成長を妨害して非正常的なシリコン成長層６が形成されている。
【０００４】
【発明が解決しようとする課題】
従って、本発明の目的は、トレンチ側壁の熱酸化膜の損失を最小化し且つトレンチ底面の熱酸化膜を完全に除去して正常的にシリコンを成長させることにより、アスペクト比を減らしてボイドの無い素子分離膜を形成することができる半導体素子の素子分離膜形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明に係る半導体素子のエピチャネル形成方法は、トレンチが形成されたシリコン基板を提供する第１の段階と、前記トレンチの表面をプラズマ処理して、該トレンチの底面にフッ素を薄く分布させる第２の段階と、前記トレンチの側壁及び底面に熱酸化膜を形成する第３の段階と、前記トレンチ底面の熱酸化膜を除去して該トレンチの側壁にのみ熱酸化膜を残留させる第４の段階と、前記トレンチ底面のシリコン表面を洗浄した後、ＳＥＧ(Selective Epitaxial Growth)工程でシリコン成長層を形成する第５の段階と、前記トレンチを絶縁物で埋め込んだ後、化学的機械的研磨を行う第６の段階とを有し、前記第３の段階において、前記トレンチの側壁及び底面に形成した熱酸化膜により該トレンチの側壁及び底面のシリコンから成長したシリコン成長層及び該トレンチを埋め込む絶縁物との界面特性を維持して漏洩電流を低めることを特徴とする。
【０００６】
前記の段階において、プラズマ処理はＮＦ3やＣＦ4などのフッ素系列のガスとＯ2ガスとを３：１〜５：１の範囲で混合したガスを用いて行う。
【０００７】
熱酸化膜は７００〜１１００℃範囲内の温度でＯ2を用いた乾式酸化或いはＨ2／Ｏ2を用いた湿式酸化により形成する。熱酸化膜は１００〜１４０Å範囲内の厚さに形成する。トレンチ底面の熱酸化膜はドライエッチング或いはウェットエッチングで除去する。
【０００８】
シリコン表面洗浄は、１００〜１３０℃範囲内の温度でＨ2ＳＯ4対Ｈ2Ｏ2の比率を３：１〜５００：１の範囲として３〜１０分間行う１次洗浄と、５０〜１００℃範囲内の温度で純水またはＨ2ＯとＨＦとの比率を５０：１〜５００：１の範囲として行う２次洗浄とからなる。シリコン表面洗浄はＳＥＧ(Selective Epitaxial Growth)工程時にインサイチュ(In-Situ)で行う場合には急速熱処理により行う。また、シリコン表面洗浄は、ＳＥＧ(Selective Epitaxial Growth)工程をＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合にはインサイチュにて７００〜７５０℃範囲の温度と０.０１〜１０Ｔｏｒｒ範囲の圧力で１０〜２００秒間真空雰囲気下に行う。
【０００９】
シリコン成長層を形成するＳＥＧ(Selective Epitaxial Growth)工程は、ＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）／Ｈ2／ＨＣｌガスを用いたＣＶＤ（Chemical Vaper Deposition）法によって行う。
【００１０】
ＳＥＧ(Selective Epitaxial Growth)工程は７５０〜８５０℃範囲の温度と５〜１００Ｔｏｒｒ範囲の圧力で０.１〜１ｓｃｃｍのＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）、３０〜１５０ｓｃｃｍのＨ2及び０〜１ｓｃｃｍのＣｌを用いて行う。ＳＥＧ(Selective Epitaxial Growth)工程はＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合には６００〜７５０℃範囲の温度と１〜５０ｍＴｏｒｒ範囲の圧力で１〜２０ｓｃｃｍのＳｉ2Ｈ6、０〜１００ｓｃｃｍのＨ2及び０.０１〜５ｓｃｃｍのＨＣｌを用いて行う。
【００１１】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例をさらに詳しく説明する。
【００１２】
図２（ａ）〜図２（ｆ）は本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示した断面図である。
【００１３】
図２（ａ）に示すように、シリコン基板１１上にパッド酸化膜１２及び窒化膜１３を順次形成した後、感光膜パターンを用いた露光エッチング工程により、素子分離膜が形成されるべき領域の窒化膜１３、パッド酸化膜１２及びシリコン基板１をエッチングしてトレンチを形成する。
【００１４】
図２（ｂ）に示すように、ＣＦ4などのようにフッ素を含む混合ガス及びＯ2ガスを用いてトレンチの表面をプラズマ処理する。プラズマ処理を行うことにより、トレンチの底面にはフッ素（Ｆ）１４が薄く分布する。
【００１５】
プラズマ処理に使用するガスとしてはＣＦ4やＮＦ3などのフッ素系列を用いることもできる。この際、ガス及びＯ2の混合比率は３：１〜５：１の範囲とする。
【００１６】
図２（ｃ）に示すように、トレンチに熱酸化膜１５を１００〜１４０Å範囲の厚さに形成する。熱酸化膜１５は７００〜１１００℃範囲内の温度でＯ2を用いた乾式酸化或いはＨ2／Ｏ2を用いた湿式酸化により形成する。
【００１７】
トレンチの底面に形成された熱酸化膜１５は、図２（ｂ）の工程でトレンチの底面に残留させたフッ素１４によって蒸着速度が下がって薄く形成される。熱酸化膜１５はトレンチの側壁及び底面のシリコンから成長したシリコン成長層及びトレンチを埋め込む絶縁物との界面特性を維持して漏洩電流を低めるための酸化膜であって、ＳＴＩ(shallow trench isolation)構造では必須である。
【００１８】
図２（ｄ）に示すように、ドライエッチング或いはウェットエッチングによりトレンチ底面の熱酸化膜を除去してスペーサ形態でトレンチの側壁にのみ熱酸化膜１５を残留させる。この際、トレンチ側壁の熱酸化膜１５の損失が最小限とならなければならないので、エッチング時間はトレンチ底面の熱酸化膜を完全に除去しうる程度の最小時間とする。
【００１９】
図２（ｅ）に示すように、ＳＥＧ(Selective Epitaxial Growth)法によりトレンチの底面に露出されたシリコンを成長させてシリコン成長層１６を形成する。シリコンを成長させる前にシリコンの表面を洗浄する。ＳＥＧ(Selective Epitaxial Growth)法はＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）／Ｈ2／ＨＣｌガスを用いたＣＶＤ（Chemical Vaper Deposition）法で行う。
【００２０】
シリコンを成長させる前に行うシリコン表面洗浄は２次にわたって行うが、１次処理は１００〜１３０℃範囲内の温度でＨ2ＳＯ4対Ｈ2Ｏ2の比率を３：１〜５００：１の範囲として３〜１０分間行い、２次処理は５０〜１００℃範囲内の温度で純粋またはＨ2ＯとＨＦとの比率を５０：１〜５００：１の範囲として行う。
【００２１】
ＳＥＧ(Selective Epitaxial Growth)工程時にインサイチュで行う場合のシリコン表面の洗浄は急速熱処理（ＲＴＰ）で行い、ＳＥＧ(Selective Epitaxial Growth)工程は７５０〜８５０℃範囲内の温度と５〜１００Ｔｏｒｒ範囲の圧力で０.１〜１ｓｃｃｍのＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）、３０〜１５０ｓｃｃｍのＨ2及び０〜１ｓｃｃｍのＨＣｌを用いて行う。
【００２２】
ＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備でＳＥＧ(Selective Epitaxial Growth)工程を行う場合のインサイチュシリコン表面洗浄は７００〜７５０℃範囲内の温度と０.０１〜１０Ｔｏｒｒ範囲の圧力で１０〜２００秒間真空雰囲気下に行い、ＳＥＧ(Selective Epitaxial Growth)工程は６００〜７５０℃範囲内の温度と１〜５０ｍＴｏｒｒ範囲の圧力で１〜２０ｓｃｃｍのＳｉ2Ｈ6、０〜１００ｓｃｃｍのＨ2及び０.０１〜５ｓｃｃｍのＨＣｌを用いて行う。
【００２３】
この際、シリコン成長層１６は素子のウェル領域を考慮してウェル領域以下までのみ形成する。これはトレンチの側壁に形成された熱酸化膜１５の厚さが薄くてウェル領域と素子分離膜領域との短絡を防ぐためである。
【００２４】
図２（ｆ）に示すように、トレンチ内部のシリコン成長層１６上に絶縁物１７を埋め込んだ後、化学的機械的研磨で平坦化して素子分離膜を形成する。
【００２５】
図３は本発明によって形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。図３を参照すると、トレンチの側壁に熱酸化膜１５がスペーサ形態で形成されており、トレンチの底面には完全に除去されてシリコン成長層１６が正常的に形成されている。
【００２６】
【発明の効果】
上述したように、本発明はトレンチ底面の熱酸化膜を完全に除去し、正常的な形状のシリコン成長層を形成することにより、絶縁物をトレンチにボイド無しに埋め込んで素子の電気的特性を向上させる効果がある。
【図面の簡単な説明】
【図１】 従来の方法で形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。
【図２】 図２（ａ）乃至図２（ｆ）は本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示した断面図である。
【図３】 本発明によって形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。
【符号の説明】
１，１１ シリコン基板
１２ パッド酸化膜
１３ 窒化膜
１４ フッ素
５，１５ 熱酸化膜
５ａ 残留熱酸化膜
６，１６ シリコン成長層
１７ 絶縁物
【発明の属する技術分野】
本発明は半導体素子の素子分離膜形成方法に係り、特にボイドが発生しないようにトレンチに絶縁物を埋め込む方法であって、トレンチのアスペクト比を減らすためにシリコン成長層を形成する半導体素子の素子分離膜形成方法に関する。
【０００２】
【従来の技術】
近年、最も広く活用されている素子分離膜としてのＳＴＩ(shallow trench isolation)構造を０.１０μｍ以下の素子に適用する場合に問題点として台頭してくるものがギャップフィル(Gap Fill)である。現在のギャップフィル物質ではボイドのない素子分離膜を実現するのが殆ど不可能である。これにより、新しい方式の素子分離膜構造を導入したものがＳＥＧ(Selective Epitaxial Growth)法を応用した変形ＳＴＩ(Modified STI)構造である。この構造は０.０１μｍ以下の素子で高いアスペクト比を低めるために、ＳＥＧ(Selective Epitaxial Growth)法でトレンチ底面のシリコンを成長させる。しかし、この構造においてもエッチングされたトレンチのシリコンとシリコン成長層との界面特性或いはシリコンとギャップ物質との界面特性を確保するために、トレンチに熱酸化膜を形成する。ところが、ＳＥＧ(Selective Epitaxial Growth)法でトレンチ底面のシリコンを成長させるためにはトレンチ底面の熱酸化膜を除去しなければならないという難しさがある。この熱酸化膜除去工程はトレンチ側壁の酸化膜をそのまま維持しなければならないが、アスペクト比が大きくなるにつれてトレンチ底面の熱酸化膜をエッチングする工程の再現性を確保することが非常に難しくなった。
【０００３】
図１は従来の方法で形成された素子分離膜の断面を示すＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。同図を参照すると、シリコン基板１にトレンチが形成されており、トレンチの側壁には熱酸化膜５が形成されている。トレンチの底面に残留する熱酸化膜の一部５ａがシリコン成長を妨害して非正常的なシリコン成長層６が形成されている。
【０００４】
【発明が解決しようとする課題】
従って、本発明の目的は、トレンチ側壁の熱酸化膜の損失を最小化し且つトレンチ底面の熱酸化膜を完全に除去して正常的にシリコンを成長させることにより、アスペクト比を減らしてボイドの無い素子分離膜を形成することができる半導体素子の素子分離膜形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明に係る半導体素子のエピチャネル形成方法は、トレンチが形成されたシリコン基板を提供する第１の段階と、前記トレンチの表面をプラズマ処理して、該トレンチの底面にフッ素を薄く分布させる第２の段階と、前記トレンチの側壁及び底面に熱酸化膜を形成する第３の段階と、前記トレンチ底面の熱酸化膜を除去して該トレンチの側壁にのみ熱酸化膜を残留させる第４の段階と、前記トレンチ底面のシリコン表面を洗浄した後、ＳＥＧ(Selective Epitaxial Growth)工程でシリコン成長層を形成する第５の段階と、前記トレンチを絶縁物で埋め込んだ後、化学的機械的研磨を行う第６の段階とを有し、前記第３の段階において、前記トレンチの側壁及び底面に形成した熱酸化膜により該トレンチの側壁及び底面のシリコンから成長したシリコン成長層及び該トレンチを埋め込む絶縁物との界面特性を維持して漏洩電流を低めることを特徴とする。
【０００６】
前記の段階において、プラズマ処理はＮＦ3やＣＦ4などのフッ素系列のガスとＯ2ガスとを３：１〜５：１の範囲で混合したガスを用いて行う。
【０００７】
熱酸化膜は７００〜１１００℃範囲内の温度でＯ2を用いた乾式酸化或いはＨ2／Ｏ2を用いた湿式酸化により形成する。熱酸化膜は１００〜１４０Å範囲内の厚さに形成する。トレンチ底面の熱酸化膜はドライエッチング或いはウェットエッチングで除去する。
【０００８】
シリコン表面洗浄は、１００〜１３０℃範囲内の温度でＨ2ＳＯ4対Ｈ2Ｏ2の比率を３：１〜５００：１の範囲として３〜１０分間行う１次洗浄と、５０〜１００℃範囲内の温度で純水またはＨ2ＯとＨＦとの比率を５０：１〜５００：１の範囲として行う２次洗浄とからなる。シリコン表面洗浄はＳＥＧ(Selective Epitaxial Growth)工程時にインサイチュ(In-Situ)で行う場合には急速熱処理により行う。また、シリコン表面洗浄は、ＳＥＧ(Selective Epitaxial Growth)工程をＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合にはインサイチュにて７００〜７５０℃範囲の温度と０.０１〜１０Ｔｏｒｒ範囲の圧力で１０〜２００秒間真空雰囲気下に行う。
【０００９】
シリコン成長層を形成するＳＥＧ(Selective Epitaxial Growth)工程は、ＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）／Ｈ2／ＨＣｌガスを用いたＣＶＤ（Chemical Vaper Deposition）法によって行う。
【００１０】
ＳＥＧ(Selective Epitaxial Growth)工程は７５０〜８５０℃範囲の温度と５〜１００Ｔｏｒｒ範囲の圧力で０.１〜１ｓｃｃｍのＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）、３０〜１５０ｓｃｃｍのＨ2及び０〜１ｓｃｃｍのＣｌを用いて行う。ＳＥＧ(Selective Epitaxial Growth)工程はＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合には６００〜７５０℃範囲の温度と１〜５０ｍＴｏｒｒ範囲の圧力で１〜２０ｓｃｃｍのＳｉ2Ｈ6、０〜１００ｓｃｃｍのＨ2及び０.０１〜５ｓｃｃｍのＨＣｌを用いて行う。
【００１１】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例をさらに詳しく説明する。
【００１２】
図２（ａ）〜図２（ｆ）は本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示した断面図である。
【００１３】
図２（ａ）に示すように、シリコン基板１１上にパッド酸化膜１２及び窒化膜１３を順次形成した後、感光膜パターンを用いた露光エッチング工程により、素子分離膜が形成されるべき領域の窒化膜１３、パッド酸化膜１２及びシリコン基板１をエッチングしてトレンチを形成する。
【００１４】
図２（ｂ）に示すように、ＣＦ4などのようにフッ素を含む混合ガス及びＯ2ガスを用いてトレンチの表面をプラズマ処理する。プラズマ処理を行うことにより、トレンチの底面にはフッ素（Ｆ）１４が薄く分布する。
【００１５】
プラズマ処理に使用するガスとしてはＣＦ4やＮＦ3などのフッ素系列を用いることもできる。この際、ガス及びＯ2の混合比率は３：１〜５：１の範囲とする。
【００１６】
図２（ｃ）に示すように、トレンチに熱酸化膜１５を１００〜１４０Å範囲の厚さに形成する。熱酸化膜１５は７００〜１１００℃範囲内の温度でＯ2を用いた乾式酸化或いはＨ2／Ｏ2を用いた湿式酸化により形成する。
【００１７】
トレンチの底面に形成された熱酸化膜１５は、図２（ｂ）の工程でトレンチの底面に残留させたフッ素１４によって蒸着速度が下がって薄く形成される。熱酸化膜１５はトレンチの側壁及び底面のシリコンから成長したシリコン成長層及びトレンチを埋め込む絶縁物との界面特性を維持して漏洩電流を低めるための酸化膜であって、ＳＴＩ(shallow trench isolation)構造では必須である。
【００１８】
図２（ｄ）に示すように、ドライエッチング或いはウェットエッチングによりトレンチ底面の熱酸化膜を除去してスペーサ形態でトレンチの側壁にのみ熱酸化膜１５を残留させる。この際、トレンチ側壁の熱酸化膜１５の損失が最小限とならなければならないので、エッチング時間はトレンチ底面の熱酸化膜を完全に除去しうる程度の最小時間とする。
【００１９】
図２（ｅ）に示すように、ＳＥＧ(Selective Epitaxial Growth)法によりトレンチの底面に露出されたシリコンを成長させてシリコン成長層１６を形成する。シリコンを成長させる前にシリコンの表面を洗浄する。ＳＥＧ(Selective Epitaxial Growth)法はＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）／Ｈ2／ＨＣｌガスを用いたＣＶＤ（Chemical Vaper Deposition）法で行う。
【００２０】
シリコンを成長させる前に行うシリコン表面洗浄は２次にわたって行うが、１次処理は１００〜１３０℃範囲内の温度でＨ2ＳＯ4対Ｈ2Ｏ2の比率を３：１〜５００：１の範囲として３〜１０分間行い、２次処理は５０〜１００℃範囲内の温度で純粋またはＨ2ＯとＨＦとの比率を５０：１〜５００：１の範囲として行う。
【００２１】
ＳＥＧ(Selective Epitaxial Growth)工程時にインサイチュで行う場合のシリコン表面の洗浄は急速熱処理（ＲＴＰ）で行い、ＳＥＧ(Selective Epitaxial Growth)工程は７５０〜８５０℃範囲内の温度と５〜１００Ｔｏｒｒ範囲の圧力で０.１〜１ｓｃｃｍのＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）、３０〜１５０ｓｃｃｍのＨ2及び０〜１ｓｃｃｍのＨＣｌを用いて行う。
【００２２】
ＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備でＳＥＧ(Selective Epitaxial Growth)工程を行う場合のインサイチュシリコン表面洗浄は７００〜７５０℃範囲内の温度と０.０１〜１０Ｔｏｒｒ範囲の圧力で１０〜２００秒間真空雰囲気下に行い、ＳＥＧ(Selective Epitaxial Growth)工程は６００〜７５０℃範囲内の温度と１〜５０ｍＴｏｒｒ範囲の圧力で１〜２０ｓｃｃｍのＳｉ2Ｈ6、０〜１００ｓｃｃｍのＨ2及び０.０１〜５ｓｃｃｍのＨＣｌを用いて行う。
【００２３】
この際、シリコン成長層１６は素子のウェル領域を考慮してウェル領域以下までのみ形成する。これはトレンチの側壁に形成された熱酸化膜１５の厚さが薄くてウェル領域と素子分離膜領域との短絡を防ぐためである。
【００２４】
図２（ｆ）に示すように、トレンチ内部のシリコン成長層１６上に絶縁物１７を埋め込んだ後、化学的機械的研磨で平坦化して素子分離膜を形成する。
【００２５】
図３は本発明によって形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。図３を参照すると、トレンチの側壁に熱酸化膜１５がスペーサ形態で形成されており、トレンチの底面には完全に除去されてシリコン成長層１６が正常的に形成されている。
【００２６】
【発明の効果】
上述したように、本発明はトレンチ底面の熱酸化膜を完全に除去し、正常的な形状のシリコン成長層を形成することにより、絶縁物をトレンチにボイド無しに埋め込んで素子の電気的特性を向上させる効果がある。
【図面の簡単な説明】
【図１】 従来の方法で形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。
【図２】 図２（ａ）乃至図２（ｆ）は本発明に係る半導体素子の素子分離膜形成方法を説明するために順次示した断面図である。
【図３】 本発明によって形成された素子分離膜の断面を示したＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真である。
【符号の説明】
１，１１ シリコン基板
１２ パッド酸化膜
１３ 窒化膜
１４ フッ素
５，１５ 熱酸化膜
５ａ 残留熱酸化膜
６，１６ シリコン成長層
１７ 絶縁物
Claims (11)
- トレンチが形成されたシリコン基板を提供する第１の段階と、
前記トレンチの表面をプラズマ処理して、該トレンチの底面にフッ素を薄く分布させる第２の段階と、
前記トレンチの側壁及び底面に熱酸化膜を形成する第３の段階と、
前記トレンチ底面の熱酸化膜を除去して該トレンチの側壁にのみ熱酸化膜を残留させる第４の段階と、
前記トレンチ底面のシリコン表面を洗浄した後、ＳＥＧ(Selective Epitaxial Growth)工程でシリコン成長層を形成する第５の段階と、
前記トレンチを絶縁物で埋め込んだ後、化学的機械的研磨を行う第６の段階と、
を有し、
前記第３の段階において、前記トレンチの側壁及び底面に形成した熱酸化膜により該トレンチの側壁及び底面のシリコンから成長したシリコン成長層及び該トレンチを埋め込む絶縁物との界面特性を維持して漏洩電流を低めることを特徴とする半導体素子の素子分離膜形成方法。 - 前記プラズマ処理を、ＮＦ3やＣＦ4などのフッ素系列のガスとＯ2ガスとを３：１〜５：１の範囲で混合したガスを用いて行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記熱酸化膜を、７００〜１１００℃範囲の温度でＯ2を用いた乾式酸化或いはＨ2／Ｏ2を用いた湿式酸化により形成することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記熱酸化膜を１００〜１４０Å範囲の厚さに形成することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記トレンチ底面の熱酸化膜をドライエッチング或いはウェットエッチングにより除去することを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記シリコン表面洗浄は、１００〜１３０℃範囲内の温度でＨ2ＳＯ4対Ｈ2Ｏ2の比率を３：１〜５００：１の範囲として３〜１０分間行う１次洗浄と、５０〜１００℃範囲の温度で純水またはＨ2ＯとＨＦとの比率を５０：１〜５００：１の範囲として行う２次洗浄とからなることを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記シリコン表面洗浄は、前記ＳＥＧ(Selective Epitaxial Growth)工程時にインサイチュで行う場合、急速熱処理で行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記シリコン表面洗浄は、前記ＳＥＧ(Selective Epitaxial Growth)工程をＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合、インサイチュにて７００〜７５０℃範囲の温度と０.０１〜１０Ｔｏｒｒ範囲の圧力で１０〜２００秒間真空雰囲気下に行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記ＳＥＧ(Selective Epitaxial Growth)工程は、ＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）／Ｈ2／ＨＣｌガスを用いたＣＶＤ（Chemical Vaper Deposition）法により行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記ＳＥＧ(Selective Epitaxial Growth)工程は７５０〜８５０℃範囲の温度と５〜１００Ｔｏｒｒ範囲の圧力で０.１〜１ｓｃｃｍのＤＣＳ（DiChloroSilane；ＳｉＨ２Ｃｌ２）、３０〜１５０ｓｃｃｍのＨ2及び０〜１ｓｃｃｍのＨＣｌを用いて行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
- 前記ＳＥＧ(Selective Epitaxial Growth)工程は、ＵＨＶ(Ultra High Vacuum)−ＣＶＤ（Chemical Vaper Deposition）装備で行う場合、６００〜７５０℃範囲の温度と１〜５０Ｔｏｒｒ範囲の圧力で１〜２０ｓｃｃｍのＳｉ2Ｈ6、０〜１００ｓｃｃｍのＨ2及び０.０１〜５ｓｃｃｍのＨＣｌを用いて行うことを特徴とする請求項１記載の半導体素子の素子分離膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0037037A KR100401348B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 소자 분리막 형성 방법 |
| KR2000-37037 | 2000-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033383A JP2002033383A (ja) | 2002-01-31 |
| JP4394846B2 true JP4394846B2 (ja) | 2010-01-06 |
Family
ID=19675300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098068A Expired - Fee Related JP4394846B2 (ja) | 2000-06-30 | 2001-03-30 | 半導体素子の素子分離膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6444518B2 (ja) |
| JP (1) | JP4394846B2 (ja) |
| KR (1) | KR100401348B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428768B1 (ko) * | 2001-08-29 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 |
| KR20040038119A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
| KR100474859B1 (ko) * | 2002-11-05 | 2005-03-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100521450B1 (ko) * | 2003-12-31 | 2005-10-12 | 동부아남반도체 주식회사 | 반도체 소자의 ｓｔｉ 막의 제조 방법 |
| KR100620707B1 (ko) * | 2004-12-31 | 2006-09-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｓｔｉ 형성 방법 |
| JP5112620B2 (ja) | 2005-05-31 | 2013-01-09 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体装置 |
| KR100814417B1 (ko) * | 2006-10-02 | 2008-03-18 | 삼성전자주식회사 | 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법 |
| CN102243994B (zh) * | 2011-07-22 | 2013-02-06 | 中国科学院半导体研究所 | 倒v型二氧化硅沟槽结构生长硅基砷化镓材料的方法 |
| CN102263015B (zh) * | 2011-07-22 | 2012-11-14 | 中国科学院半导体研究所 | 应用于nMOS的硅基砷化镓材料结构的制备方法 |
| CN102244007B (zh) * | 2011-07-22 | 2012-12-12 | 中国科学院半导体研究所 | 运用v形沟槽的硅基砷化镓材料的制备 |
| CN110534409B (zh) * | 2019-08-02 | 2022-07-29 | 中国科学院微电子研究所 | 一种硅衬底上外延GaAs的方法及制得的半导体器件 |
| JP2022016842A (ja) | 2020-07-13 | 2022-01-25 | 富士電機株式会社 | 半導体装置 |
| CN112289737B (zh) * | 2020-12-25 | 2021-05-14 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689656A (en) * | 1984-06-25 | 1987-08-25 | International Business Machines Corporation | Method for forming a void free isolation pattern and resulting structure |
| JPH01274448A (ja) * | 1988-04-26 | 1989-11-02 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
| US5236863A (en) * | 1992-06-01 | 1993-08-17 | National Semiconductor Corporation | Isolation process for VLSI |
| US5994718A (en) * | 1994-04-15 | 1999-11-30 | National Semiconductor Corporation | Trench refill with selective polycrystalline materials |
| US6124211A (en) * | 1994-06-14 | 2000-09-26 | Fsi International, Inc. | Cleaning method |
| US5950106A (en) * | 1996-05-14 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of patterning a metal substrate using spin-on glass as a hard mask |
| KR100226488B1 (ko) * | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
| DE19706682C2 (de) * | 1997-02-20 | 1999-01-14 | Bosch Gmbh Robert | Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium |
| US5869359A (en) * | 1997-08-20 | 1999-02-09 | Prabhakar; Venkatraman | Process for forming silicon on insulator devices having elevated source and drain regions |
| US6020230A (en) * | 1998-04-22 | 2000-02-01 | Texas Instruments-Acer Incorporated | Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion |
| TW396516B (en) * | 1998-09-14 | 2000-07-01 | United Microelectronics Corp | Process and pattern for shallow trench isolation |
-
2000
- 2000-06-30 KR KR10-2000-0037037A patent/KR100401348B1/ko not_active IP Right Cessation
-
2001
- 2001-03-30 JP JP2001098068A patent/JP4394846B2/ja not_active Expired - Fee Related
- 2001-06-13 US US09/880,358 patent/US6444518B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002751A (ko) | 2002-01-10 |
| US20020000610A1 (en) | 2002-01-03 |
| KR100401348B1 (ko) | 2003-10-11 |
| US6444518B2 (en) | 2002-09-03 |
| JP2002033383A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100607409B1 (ko) | 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| JP4394846B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| US7645678B2 (en) | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects | |
| KR20000059513A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JP4544788B2 (ja) | 半導体素子のエピチャネル形成方法 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| JP2005026662A (ja) | 半導体素子の素子分離膜の形成方法及びそれを用いた半導体素子の製造方法 | |
| KR100758296B1 (ko) | 트렌치의 형성 방법 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20020088552A (ko) | 실리콘 게르마늄의 선택적 에피택시얼 성장 기술을 사용한트렌치 소자분리 방법 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| KR101026474B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000075301A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
| KR100619395B1 (ko) | 반도체 소자 제조 방법 | |
| JP2005057147A (ja) | 半導体装置の製造方法 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| JP2001223264A (ja) | 半導体装置の製造方法 | |
| KR20050067474A (ko) | 반도체소자의 소자분리 방법 | |
| KR20010066342A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20010109544A (ko) | 반도체 장치의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090813 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |