KR100428768B1 - 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 - Google Patents

트렌치 소자 분리형 반도체 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR100428768B1
KR100428768B1 KR10-2001-0052396A KR20010052396A KR100428768B1 KR 100428768 B1 KR100428768 B1 KR 100428768B1 KR 20010052396 A KR20010052396 A KR 20010052396A KR 100428768 B1 KR100428768 B1 KR 100428768B1
Authority
KR
South Korea
Prior art keywords
trench
substrate
forming
oxide film
fluorine
Prior art date
Application number
KR10-2001-0052396A
Other languages
English (en)
Other versions
KR20030020472A (ko
Inventor
김철성
최시영
박정우
유종렬
이병찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0052396A priority Critical patent/KR100428768B1/ko
Priority to US10/102,997 priority patent/US6660613B2/en
Publication of KR20030020472A publication Critical patent/KR20030020472A/ko
Priority to US10/684,451 priority patent/US6835996B2/en
Priority to US10/685,518 priority patent/US6849520B2/en
Application granted granted Critical
Publication of KR100428768B1 publication Critical patent/KR100428768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

트렌치 소자 분리형 반도체 장치 및 그 형성 방법이 개시된다.
본 방법은 기판에 트렌치를 형성하는 단계, 트렌치 내벽에 산화막을 형성하는 단계, 트렌치의 내벽 기판면에 치유 원소를 공급하는 단계, 트렌치를 소자 분리막을 채우는 단계를 구비하여 이루어진다. 치유 원소로는 대개 불소가 사용될 것이며, 치유 원소를 공급하는 단계는 트렌치 내벽 산화막을 형성하는 단계 후, 혹은 동시에 이루어질 수 있다.
본 발명의 트렌치 소자 분리형 반도체 장치는 기판에 트렌치 소자 분리막을 가지는 반도체 장치에 있어서, 트렌치를 이루는 반도체 기판에서 트렌치의 중심으로 가면서 기판 실리콘, 치유 원소가 함유된 실리콘 산화막 및 매립막의 층구조를 가지는 것을 특징으로 한다.

Description

트렌치 소자 분리형 반도체 장치 및 그 형성 방법 {STI TYPE SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME}
본 발명은 트렌치 소자 분리형 반도체 장치 및 그 소자 분리 방법에 관한 것으로, 보다 상세하게는 소자 분리막과 면하고 있는 기판 실리콘 계면의 특성을 개선시킬 수 있는 트렌치 소자 분리형 반도체 장치 및 그 소자 분리 방법에 관한 것이다.
반도체 장치의 소자 고집적화에 따라 개개의 메모리 셀을 형성할 수 있는 활성 영역의 면적이 줄어들고 있다. 따라서, LOCOS 방법에서의 버즈 빅 현상으로 인한 셀 메모리 활성 영역의 면적 손실을 막기 위해 기판에 트렌치를 형성하고 트렌치를 소자 분리막으로 채우는 트렌치 소자 분리 방법이 많이 사용되고 있다.
트렌치 형성 과정에서 트렌치에 의해 드러나는 실리콘 기판면은 식각에 의한 결정 손상을 가지게 되며, 이는 셀 메모리가 형성된 시점에서 동작 전류가 누출되는 취약점이 되고, 셀 캐퍼시터에 저장된 전하가 누출되는 취약점이 되기도 한다.
기존의 트렌치 소자 분리 방법과 함께 이런 취약점을 좀 더 설명하면, 트렌치 형성을 위해서는 통상 웰 형성이 이루어진 기판에 패드 산화막, 실리콘 질화막을 덮고 패터닝을 통해 트렌치 식각 마스크를 형성한다. 그리고 계속하여 이방성 으로 기판을 식각하여 트렌치를 형성한다. 이런 이방성 식각 과정에서 기판의 드러난 표면, 즉, 트렌치 내면은 식각 충격에 의한 결정 결함을 가지기 쉽다. 결정 결함을 치유하기 위해 어닐링을 실시하면서 트렌치 내벽에는 열산화막이 형성된다. 그러나, 트랜치에서 기판과 열산화막 사이의 계면에는 여전히 많은 결함점을 가지며 이들 결함점에는 댕글링 본드 (Dangling Bond)가 존재한다. 댕글링 본드는 전하 캐리어에 대한 트랩(trap)으로 작용하여 메모리 셀에서 소자 동작시의 전류 누출(leak)을 야기시키는 원인이 된다.
본 발명은 위에서 언급한 바와 같은 종래의 트렌치 소자 분리 방법의 문제점을 극복하기 위한 것으로, 트렌치를 형성하면서 트렌치 소자 분리막과 접하고 있는 실리콘 기판면의 결정 결함 혹은 댕글링 본드를 줄일 수 있는 트렌치 소자 분리형 반도체 장치 및 트렌치 소자 분리 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 측면에서의 목적은, 소자 동작시의 누설 전류를 억제하여 동작 특성을 개선할 수 있는 트렌치 소자 분리형 반도체 장치 및 트렌치 소자 분리 방법을 제공하는 것이다.
도1 내지 도5는 본 발명 방법의 제 1 실시예에 따른 트렌치 소자 분리 방법의 각 단계를 나타내는 공정 단면도들이다.
도6 내지 도7은 본 발명 방법의 제 2 실시예에 따른 트렌치 소자 분리 방법의 특징적 단계를 나타내는 공정 단면도들로 제 1 실시예의 도3의 단계를 대체하는 단계를 나타내는 것이다.
상기 목적을 달성하기 위한 본 발명의 트렌치 소자 분리 방법은, 기판에 트렌치를 형성하는 단계, 트렌치 내벽 산화막을 형성하는 단계, 트렌치의 기판면에 치유 원소를 공급하는 단계, 트렌치를 소자 분리막을 채우는 단계를 구비하여 이루어진다.
본 발명 방법에서 치유 원소로는 대개 불소가 사용될 것이며, 치유 원소를 공급하는 단계는 트렌치 내벽 산화막을 형성하는 단계 전 혹은 후에 이루어질 수 있으며, 두 단계는 동시에 이루어질 수도 있다. 가령, 트렌치 내벽 산화막을 형성하는 단계에서 열처리가 산소 및 불소 함유 가스 분위기에서 이루어진다면 트렌치 내벽에 산화막이 이루어지면서 동시에 불소가 산화막에 함유되고 따라서 트렌치의 기판 및 트렌치 내벽 산화막 사이로 불소가 공급되는 효과를 가질 수 있다.
본 발명 방법에서 치유 원소를 공급하는 단계는 트렌치 내벽 산화막을 형성한 뒤 치유 원소가 함유된 가스 분위기에서 어닐링을 진행하는 방법으로 이루어질 수 있다. 또한, 트렌치 내벽 산화막 위에 폴리실리콘 등의 물질막을 형성하고 물질막에 치유 원소 이온주입을 실시한 뒤 열확산을 통해 주입된 치유 원소를 트렌치 내벽 산화막을 거쳐 트렌치의 기판의 트렌치 내벽 산화막과의 계면으로 공급하는 방법 등을 사용할 수 있다.
상기 목적을 달성하기 위한 본 발명의 트렌치 소자 분리형 반도체 장치는 기판에 트렌치 소자 분리막을 가지는 반도체 장치에 있어서, 트렌치를 이루는 반도체 기판에서 트렌치의 중심으로 가면서 기판 실리콘, 치유 원소가 함유된 실리콘 산화막, 베리어층 및 매립막의 층구조를 가지는 것을 특징으로 한다.
본 발명 장치에서, 기판 실리콘은 치유 원소가 함유된 실리콘 산화막과의 계면 및 그 주변에서 치유 원소를 함유하는 것이 통상적이 될 것이다. 베리어층은 산소 등 원소의 확산을 방지하는 실리콘 질화막이 바람직하며, 매립막은 CVD 실리콘 산화막, SOG막 등 이 기술분야에서 트렌치 소자 분리막을 이룰 수 있는 것으로 알려진 다양한 매립막을 사용할 수 있다.
이하 도면을 참조하면서 실시예들을 통해 본 발명을 상세히 설명한다.
(실시예 1)
도1 내지 도5는 본 발명 방법의 일 실시예에 따른 트렌치 소자 분리 방법의 각 단계를 나타내는 공정 단면도들이다.
도1을 참조하면, 실리콘 기판(10)에 실리콘 산화막으로 이루어진 패드 산화막(12)과 실리콘 질화막(14)으로 이루어진 식각 방지막이 적층되고 패터닝되어 트렌치 식각 마스크(16)를 이룬다. 그 과정을 좀 더 살펴보면, 기판에 패드 산화막(12)이 형성되고 CVD 방식으로 식각 방지막(14)이 적층된다. 식각 방지막(14) 위에 트렌치 형성을 위한 포토레지스트 패턴(미도시)이 포토리소그래피를 이용하여 형성된다. 식각 방지막(14)과 패드 산화막(12)에 대한 식각이 이루어지고 포토레지스트 패턴이 제거된다. 따라서, 트렌치 식각 마스크(16)가 형성된다.
도2를 참조하면, 트렌치 식각 마스크(16)를 이용하여 기판(10)에 대한 식각이 이루어진다. 따라서, 기판에 트렌치(21)가 형성된다. 식각은 이방성 식각으로 이루어지며, 통상 트렌치(21) 측벽에 경사가 지는 슬롭 에치가 이루어진다.
도3을 참조하면, 트렌치가 형성된 기판에 측벽 열산화를 실시한다. 이 과정은 로(furnace)나 RTP 장비 모두에서 이루어질 수 있으며 통상 700도씨 이상의 온도에서 이루어진다. 이때, 불소 가스나 NF3 등의 불소 함유 가스를 공급하여 공정에서 형성되는 측벽 산화막(23) 및 트렌치 주변의 실리콘 기판면에 불소가 함유되도록 한다.
도4를 참조하면, 기판 전면에 CVD로 실리콘 질화막 라이너(25)가 형성된다. 라이너(25)의 두께는 통상 100 옹스트롬 전후로 한다. 라이너(25) 위로 소자 분리막의 본체를 이룰 CVD 방식의 실리콘 산화막(27)이 적층된다. 트렌치의 가로세로비가 큰 경우 채움성을 높이기 위해 HDP CVD를 이용하거나, SOG 방식을 이용하여 실리콘 산화막(27) 적층 공정을 실시할 수 있다.
도4 및 도5를 참조하면, CMP를 통해 트렌치 밖으로 형성되어 있는 실리콘 산화막(27)을 제거하여 일단 트렌치 식각 마스크(16)가 드러나도록 한다. 이어서, 트렌치 식각 마스크(16)를 이루는 식각 방지막(14)을 인산 습식 식각을 통해 제거한다. 패드 산화막(12) 제거와 세정을 거치면서 기판(10)면과 비슷한 수준의 상면을 가지는 트렌치 소자 분리막(29)이 완성된다.
이런 단계들을 거쳐 형성되는 트렌치 소자 분리막(29)과 트렌치를 이루는 기판(10)면 사이에는 불소가 공급되면서 계면의 댕글링 본드를 소거시킨다. 따라서 후속적으로 형성될 트랜지스터 소자에 흐르게 되는 전하나 스토리지 노드에 저장될전하가 댕글링 본드가 형성하는 트랩에 갖혀 전류 누출을 가져오는 문제를 해결할 수 있다.
(실시예 2)
본 실시예 2에서는 앞의 실시예 1과 대부분의 공정이 공통적으로 진행된다. 단, 실시예 1의 도3에 도시된 트렌치 측벽 열산화 단계에서 불소 함유 가스의 공급이 동시에 이루어지지 않는다. 따라서, 본 실시예 2에서 실시예 1의 도3의 단계는 도6 및 도7의 두 단계로 나뉘어진다.
도6을 참조하면, 가열로에서 트렌치(21)가 형성된 도2 상태의 기판(10)에 열산화를 실시하여 일단 불소가 함유되지 않은 실리콘 열산화막, 즉 측벽 산화막(23')이 트렌치 내벽에 형성된다.
도6 및 도7을 참조하면, 트렌치 내벽에 측벽 산화막(23')이 형성된 상태에서 NF3 가스를 공급하면서 어닐링을 추가적으로 실시한다. 이때 NF3 가스에서 분해된 불소는 측벽 산화막(23')을 거쳐 측벽 산화막(23')과 기판(10)의 경계면에 공급되어 존재하는 댕글링 본드를 소거시키고, 측벽 산화막(23')은 불소가 함유된 측벽 산화막(23)이 된다.
트렌치의 기판과 열산화막 계면에 확산된 불소가 댕글링 본드를 치유하는 과정은 두 가지를 고려할 수 있다. 하나는 결정 내의 비공유 최외곽 전자를 가진 원소에 불소가 직접 결합되어 댕글링 본드를 없애는 과정이다. 다른 하나는 기존의 실리콘과 산소의 결합에서 불소가 산소를 치환하여 산소를 유리시키면 유리된 산소가 새롭게 댕글링 본드를 가지는 실리콘 원자와 결합하면서 댕글링 본드를 없애는과정이다. 이들 과정을 통해 트렌치의 기판면과 열산화막 계면에서 전하 트랩이 되는 댕글링 본드가 없어지면 소자 동작시의 전류가 누출되는 현상을 방지할 수 있다.
본 발명에 따르면, 트렌치를 형성하면서 생긴 실리콘 기판면의 결정 결함 혹은 댕글링 본드를 줄일 수 있고, 결과적으로, 다음 단계에서 형성된 소자가 동작할 때의 누설 전류를 억제하여 동작 특성을 개선할 수 있다.

Claims (10)

  1. 기판에 소자 분리용 트렌치를 형성하는 단계,
    상기 트렌치의 내벽을 이루는 기판면 표층에 산화막을 형성하는 단계,
    상기 트렌치의 기판면에 댕글링 본드를 치유할 불소 또는 불소함유가스를 공급하는 단계, 및
    상기 트렌치를 소자 분리막으로 채우는 단계를 구비하여 이루어지는 반도체 장치의 트렌치 소자 분리 방법.
  2. 제 1 항에 있어서,
    상기 불소함유가스는 NF3인 것을 특징으로 하는 반도체 장치의 트렌치 소자 분리 방법.
  3. 제 1 항에 있어서,
    상기 트렌치의 내벽을 이루는 기판면 표층에 산화막을 형성하는 단계와 상기 불소함유가스를 공급하는 단계는 산소 및 NF3가스 분위기에서 열처리를 하는 방법으로 동시에 이루어지는 것을 특징으로 하는 반도체 장치 트렌치 소자 분리 방법.
  4. 제 1 항에 있어서,
    상기 치유 원소를 공급하는 단계와 상기 소자 분리막을 채우는 단계 사이에산소 베리어용 실리콘 질화막 라이너를 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 장치 트렌치 소자 분리 방법.
  5. 제 1 항에 있어서,
    상기 불소함유가스를 공급하는 단계는 상기 트렌치의 내벽을 이루는 기판면 표층에 산화막을 형성하는 단계 후에 상기 NF3가스 분위기에서 어닐링을 진행하는 방법으로 이루어지는 것을 특징으로 하는 반도체 장치 트렌치 소자 분리 방법.
  6. 삭제
  7. 기판에 트렌치 소자 분리막을 가지는 반도체 장치에 있어서,
    상기 트렌치의 중심에서 반도체 기판으로 가면서 매립막, 불소가 함유된 실리콘 산화막과 계면, 기판 실리콘의 층구조가 이루어지는 것을 특징으로 하는 트렌치 소자 분리형 반도체 장치.
  8. 제 7 항에 있어서,
    상기 기판 실리콘은 상기 실리콘 산화막과의 계면 및 그 주변에 NF3가스에서 분해된 불소를 함유하는 것을 특징으로 하는 트렌치 소자 분리형 반도체 장치.
  9. 제 7 항에 있어서,
    상기 매립막과 상기 실리콘 산화막 사이에 산소 베리어층으로 실리콘 질화막 라이너가 더 구비되어 이루어짐을 특징으로 하는 트렌치 소자 분리형 반도체 장치.
  10. 제 7 항에 있어서,
    상기 매립막은 SOG 방식 혹은 CVD 방식으로 형성된 실리콘 산화막 가운데 하나로 이루어진 것임을 특징으로 하는 트렌치 소자 분리형 반도체 장치.
KR10-2001-0052396A 2001-08-29 2001-08-29 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 KR100428768B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0052396A KR100428768B1 (ko) 2001-08-29 2001-08-29 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US10/102,997 US6660613B2 (en) 2001-08-29 2002-03-22 Method and device for forming an STI type isolation in a semiconductor device
US10/684,451 US6835996B2 (en) 2001-08-29 2003-10-15 Method and device for forming an STI type isolation in a semiconductor device
US10/685,518 US6849520B2 (en) 2001-08-29 2003-10-16 Method and device for forming an STI type isolation in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052396A KR100428768B1 (ko) 2001-08-29 2001-08-29 트렌치 소자 분리형 반도체 장치 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20030020472A KR20030020472A (ko) 2003-03-10
KR100428768B1 true KR100428768B1 (ko) 2004-04-30

Family

ID=19713681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052396A KR100428768B1 (ko) 2001-08-29 2001-08-29 트렌치 소자 분리형 반도체 장치 및 그 형성 방법

Country Status (2)

Country Link
US (3) US6660613B2 (ko)
KR (1) KR100428768B1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
KR100461330B1 (ko) * 2002-07-19 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
US6913959B2 (en) * 2003-06-23 2005-07-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having a MESA structure
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
KR100477810B1 (ko) * 2003-06-30 2005-03-21 주식회사 하이닉스반도체 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
US7199021B2 (en) * 2004-06-22 2007-04-03 Texas Instruments Incorporated Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication
US20060003546A1 (en) * 2004-06-30 2006-01-05 Andreas Klipp Gap-filling for isolation
JP2006310625A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体記憶装置
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
KR100731097B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체소자의 격리막 및 그의 형성방법
US8357435B2 (en) * 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
JP5319247B2 (ja) * 2008-11-14 2013-10-16 株式会社東芝 半導体装置の製造方法
US8511281B2 (en) * 2009-07-10 2013-08-20 Tula Technology, Inc. Skip fire engine control
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US8449942B2 (en) * 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US8247297B2 (en) * 2009-12-15 2012-08-21 Alpha & Omega Semiconductor Inc. Method of filling large deep trench with high quality oxide for semiconductor devices
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
JP2013516763A (ja) 2009-12-30 2013-05-13 アプライド マテリアルズ インコーポレイテッド フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
KR101528832B1 (ko) * 2010-01-06 2015-06-15 어플라이드 머티어리얼스, 인코포레이티드 유동성 유전체 층의 형성 방법
KR101837648B1 (ko) 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
US8399925B2 (en) * 2010-02-12 2013-03-19 Alpha & Omega Semiconductor, Inc. Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET and method
KR101853802B1 (ko) 2010-03-05 2018-05-02 어플라이드 머티어리얼스, 인코포레이티드 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
US8778717B2 (en) * 2010-03-17 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Local oxidation of silicon processes with reduced lateral oxidation
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) * 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
CN102569160B (zh) * 2010-12-21 2014-12-31 无锡华润上华半导体有限公司 半导体器件制作方法
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10818558B2 (en) * 2015-04-24 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having trench and manufacturing method thereof
CN106257672B (zh) * 2015-06-18 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
US9871100B2 (en) * 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
CN108550550A (zh) * 2018-05-04 2018-09-18 德淮半导体有限公司 浅沟槽隔离结构及其形成方法，图像传感器
CN109216392A (zh) * 2018-09-12 2019-01-15 德淮半导体有限公司 图像传感器及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990005904A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 필드 산화막 형성 방법
US5904538A (en) * 1997-03-24 1999-05-18 Lg Semicon Co., Ltd Method for developing shallow trench isolation in a semiconductor memory device
KR19990042453A (ko) * 1997-11-26 1999-06-15 김영환 반도체소자의 소자분리막 제조방법
JPH11186378A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体集積回路および半導体集積回路の製造方法並びに半導体装置および半導体装置の製造方法
KR20010004260A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 트렌치 소자분리막 형성방법
KR20020002751A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 소자 분리막 형성 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JPH113936A (ja) * 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
US6057209A (en) * 1997-07-10 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a nitrogen bearing isolation region
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US6051478A (en) * 1997-12-18 2000-04-18 Advanced Micro Devices, Inc. Method of enhancing trench edge oxide quality
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US6156620A (en) * 1998-07-22 2000-12-05 Lsi Logic Corporation Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same
US6391784B1 (en) * 1999-07-21 2002-05-21 Advanced Micro Devices, Inc. Spacer-assisted ultranarrow shallow trench isolation formation
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6468853B1 (en) * 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
KR100378190B1 (ko) * 2000-12-28 2003-03-29 삼성전자주식회사 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
US20020182826A1 (en) * 2001-05-29 2002-12-05 Shui-Ming Cheng Fabrication method for a shallow trench isolation structure
JP2003007872A (ja) * 2001-06-27 2003-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904538A (en) * 1997-03-24 1999-05-18 Lg Semicon Co., Ltd Method for developing shallow trench isolation in a semiconductor memory device
KR19990005904A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 필드 산화막 형성 방법
KR19990042453A (ko) * 1997-11-26 1999-06-15 김영환 반도체소자의 소자분리막 제조방법
JPH11186378A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体集積回路および半導体集積回路の製造方法並びに半導体装置および半導体装置の製造方法
KR20010004260A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 트렌치 소자분리막 형성방법
KR20020002751A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 소자 분리막 형성 방법

Also Published As

Publication number Publication date
US20040082143A1 (en) 2004-04-29
US6660613B2 (en) 2003-12-09
KR20030020472A (ko) 2003-03-10
US6835996B2 (en) 2004-12-28
US20030045070A1 (en) 2003-03-06
US20040080018A1 (en) 2004-04-29
US6849520B2 (en) 2005-02-01

Similar Documents

Publication Publication Date Title
KR100428768B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US6844240B2 (en) Semiconductor device having trench isolation
KR100354439B1 (ko) 트렌치 소자 분리막 형성 방법
JP2005197643A (ja) フラッシュセメモリ素子の製造方法
KR20000052287A (ko) 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP2002118165A (ja) Ｓｏｉ層ベンディング防止方法及びその方法によって形成される半導体デバイス
US6723617B1 (en) Method of manufacturing a semiconductor device
US6964905B2 (en) Semiconductor device and method of manufacturing therefor
US6544861B2 (en) Method for forming isolation trench
KR100381849B1 (ko) 트렌치 소자분리 방법
KR100755056B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100431065B1 (ko) 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100481909B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100509846B1 (ko) 반도체 소자를 위한 아이솔레이션 방법
KR100538809B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20040046514A (ko) 반도체 소자의 소자 분리막 형성방법
KR20000041076A (ko) 불순물 손실을 방지하는 반도체 장치의 제조방법
KR20020001160A (ko) 반도체 장치의 게이트 산화막 형성 방법
KR20040050807A (ko) 반도체 소자의 소자분리막 형성방법
KR20080021389A (ko) 반도체 소자의 제조방법
KR20090080284A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee