JPH113936A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH113936A
JPH113936A JP9156256A JP15625697A JPH113936A JP H113936 A JPH113936 A JP H113936A JP 9156256 A JP9156256 A JP 9156256A JP 15625697 A JP15625697 A JP 15625697A JP H113936 A JPH113936 A JP H113936A
Authority
JP
Japan
Prior art keywords
oxide film
groove
substrate
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9156256A
Other languages
English (en)
Inventor
Hiroshi Ishikawa
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9156256A priority Critical patent/JPH113936A/ja
Priority to US09/093,383 priority patent/US6277706B1/en
Priority to KR1019980022185A priority patent/KR19990006961A/ko
Priority to CN98102274A priority patent/CN1105400C/zh
Publication of JPH113936A publication Critical patent/JPH113936A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Abstract

(57)【要約】 【課題】 溝埋設部材を高圧雰囲気を用いることによっ
て低温で十分に緻密化し、又、シリコン窒化膜を溝側壁
に形成することによって溝内壁の酸化を防止する等の手
法を採り、これによって平坦加工後のくびれの発生を防
止し、基板内のおける欠陥の発生を抑制し、同時に基板
上における素子相互間の分離を有効に成し得る半導体装
置の製造方法を提供すること。 【解決手段】 基板１上の複数の半導体素子を分離する
分離用の溝４，１４を形成するための溝形成工程と、こ
の溝形成工程で形成された溝４，１４の壁面に熱酸化膜
１Ａ，１１Ａを形成する熱酸化膜形成工程と、基板１上
に化学気層成長法によってシリコン酸化膜５，１７を形
成するシリコン酸化膜形成工程とを備え、前記基板１全
体を高圧雰囲気中で熱処理するようにしたこと。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、とくに基板上に素子分離用の溝を備えた半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化，高速化に伴い、
個々の搭載される半導体素子の微細化のための技術が著
しく進歩している。そして、これら半導体装置の高集積
化に伴い、素子相互間の電気的な分離構造形成用として
従来用いられてきたシリコン窒化膜を用いた局所酸化法
（ＬＯＣＯＳ法）に限界が生じ、溝を用いた新たな素子
分離技術が開発されている。
【０００３】例えば、特開昭６０−１２４８４０号公報
では、溝形成後に絶縁膜を溝内に埋設した後、基板の融
点以下て熱処理する方法が提案されている。
【０００４】又、１９９６年の Ｓymposium on ＶＬ
ＳＩ Ｔechnology Ｄigest １６．４のＨan Ｓim
Ｌeeらは、「Ａn Ｏptimized Ｄensification of t
heＦilled Ｏxide ｆor Ｑuarter Ｍicron Ｓhall
ow Ｔrench Ｉsolation」において、図４に示す内容
のものを提案している。
【０００５】この図４に示す内容にあっては、シリコン
基板１０１に所定の溝１０４を形成した後に内壁面に熱
酸化膜１０１Ａを形成し、その後、減圧化学気層成長
（以下、「ＬＰ−ＣＶＤ」という）法によって溝１０４
内をシリコン酸化膜１０５で埋設し、窒素雰囲気中で高
温熱処理を行い、化学的機械研磨法（以下「ＣＭＰ法」
という）により平坦化を行っている。
【０００６】又、前述したＬeeらの例では、シリコン酸
化膜の緻密化，即ちウエットエッチングに対する耐性
が、水蒸気雰囲気で処理することで、熱処理温度を低温
化できることを述べている。
【０００７】更に、この場合は溝の内壁が酸化されるこ
とから、これに起因して溝内に応力が発生して結晶欠陥
を生じることも、同時に指摘している。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、溝埋設に用いられるＣＶＤ（気層成長
法）によるシリコン酸化膜が緻密でないため、ウエット
エッチングレートが大きい。このため、図４に示すよう
に、ＣＭＰ法（化学的機械研磨法）による平坦化後に、
溝埋設膜に窪み（くびれ）１０６が生じたり、又溝部の
中央にスリット（図示せず）が発生するという不都合が
あった。
【０００９】一方、かかる不都合を改善するには、例え
ば当該箇所の緻密化を図る必要があり、そのためには、
例えば１２００〔℃〕若しくはそれ以上の高温熱処理が
必要となる。しかしながら、かかる手法を従来のものに
適用すると、基板に大きな熱応力が生じ、基板にスリッ
プや結晶欠陥が発生するという不都合があった。
【００１０】更に、上記従来例にあっては、熱処理によ
る緻密化を低温で行うため、ウエット雰囲気で処理する
と、溝の内壁が酸化されて溝自体に大きなストレスが発
生し、これがため基板に欠陥が生じる、という不都合が
あった。
【００１１】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、溝埋設膜を高圧雰囲気を用いることに
よって低温で十分に緻密化し、又、水蒸気雰囲気で熱処
理する場合には、シリコン窒化膜を溝側壁に形成するこ
とによって溝内壁の酸化を防止する等の手法を採り、こ
れによって平坦加工後のくびれの発生を防止し、基板内
のおける欠陥の発生を抑制し、同時に基板上における素
子相互間の分離を有効に成し得る半導体装置の製造方法
を提供することを、その目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明における半導体装置の製造方法では、溝によ
る素子分離を持つ半導体装置において、基板上に半導体
素子を分離する溝を形成する工程と、該溝の内壁に熱酸
化膜（シリコン酸化膜）を形成する工程と、該基板上に
化学気層成長法（ＣＶＤ法）によりシリコン酸化膜を形
成する工程とを備え、更に、これらの工程を経た後に、
当該シリコン酸化膜を高圧雰囲気中で熱処理することと
した。
【００１３】この高圧雰囲気中での熱処理は、ＣＶＤ法
によって形成されたシリコン酸化膜が基板と共に高圧雰
囲気中で実行される。これにより、常圧に比べて低い温
度でシリコン酸化膜の緻密化が行われる。
【００１４】また、本発明では、更に、溝による素子分
離を持つ半導体装置において、基板上に半導体素子を分
離する溝を形成する工程と、該溝の内壁に熱酸化膜（シ
リコン酸化膜）を形成する工程と、該シリコン酸化膜上
にシリコン窒化膜を形成する工程と、該基板上に化学気
層成長法によりシリコン酸化膜を形成する工程とを備
え、更に、これらの工程を経た後に、当該シリコン酸化
膜を高圧雰囲気中で熱処理する、という構成を採っても
よい。
【００１５】この場合も、常圧に比べて低い温度でシリ
コン酸化膜の緻密化が行われる。そして、この場合の構
造、即ち溝側壁にシリコン窒化膜が形成されている構造
の場合は、高圧熱処理の雰囲気として水蒸気を含む雰囲
気の方がより低温で緻密化できるという利点がある。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図１を参照して詳細に説明する。
【００１７】本発明の最良の実施形態にあっては、基板
上にパターニングされたシリコン酸化膜及びシリコン窒
化膜をマスクにして、素子間に溝が形成され、その上に
ＣＶＤ法によるシリコン酸化膜が形成されている。
【００１８】その後、高圧雰囲気中て熱処理を行うこと
により、シリコン酸化膜を緻密化する。そして、更に
に、ＣＭＰ法によりシリコン酸化膜を平坦化し、溝内だ
けにシリコン酸化膜を形成する。
【００１９】雰囲気としては、溝側壁にシリコン窒化膜
がない構造の場合は、水蒸気を含まない窒素，水素，不
活性ガス及びその混合ガス雰囲気で行うことが望まし
い。
【００２０】溝側壁にシリコン窒化膜がある構造の場合
は、水蒸気，酸素，窒素，水素，Ｎ2 Ｏ及びその混合ガ
ス雰囲気で行うことが望ましい。
【００２１】
【実施例１】以下、本発明の第１実施例を図１に基づい
て説明する。この図１における（ａ）〜（ｅ）は、この
第１実施例における半導体装置の製造工程を示す工程断
面図である。
【００２２】まず、基板１上に熱酸化膜２を介してシリ
コン窒化膜３を形成する。この場合、ホトリソグラフィ
ー法とドライエッチング法とにより、シリコン窒化膜３
及び熱酸化膜２を所望の溝パターンに加工する。
【００２３】次に、シリコン窒化膜３をマスクとして基
板１のシリコンをドライエッチング法によって所望の形
状の溝４に加工する。そして、この溝４形成後に、当該
溝４を保護するための熱酸化膜１Ａを溝４の内壁に形成
する（図１（ａ）参照）。
【００２４】そして次に、基板１上に減圧ＣＶＤ法によ
り、シリコン酸化膜５を形成し、溝内部を埋設する（図
１（ｂ）参照）。
【００２５】更にその後、このシリコン酸化膜５を緻密
化するために、水蒸気及び酸素を含まない高圧雰囲気で
熱処理を行う。
【００２６】ここで、かかる雰囲気での熱処理について
詳述すると、シリコン酸化膜は一般に粘性の高い液体で
あり、室温のような温度が低い場合は個体のように固ま
っている。これが温度の上昇に伴い、粘性が低下し、融
点近傍では液体のような流れる性質を示すようになる。
この粘性の低下は、比較的低温でも起こっており、例え
ば１０００〔℃〕では約１０12ポアズ以下である。そし
て、この時、シリコン酸化膜の表面に圧力を加えること
により、酸化膜の構造が再配列される。
【００２７】これに対し、常圧では、外部からの力が加
わらず、より高温で初めて構造の再配列が行われる。こ
れにより、高圧雰囲気で熱処理を行うことにより、より
低量でシリコン酸化膜を緻密化することができる。
【００２８】また、高圧熱処理を水蒸気及び酸素を含ま
ない雰囲気で行うため、溝内部のシリコンが酸化され
ず、酸化による溝側壁に成長するシリコン酸化膜による
溝内部の応力の増加を防ぐことができる。
【００２９】高圧雰囲気の熱処理による緻密化後、ＣＭ
Ｐ法による平坦化を行う。この時、シリコン窒化膜３が
ＣＭＰのストッパー層として働き、最適な研磨形状を得
ることができる（図１（ｃ）参照）。この場合、ＣＭＰ
法による平坦化は、フッ酸を含む溶液による洗浄工程に
ておこなわれる。このため、十分に緻密化されたシリコ
ン酸化膜５は、膜べりが少なく窪みも生じない。
【００３０】その後、ストッパー層として用いたシリコ
ン窒化膜３を湿式法もしくはプラズマを用いたドライエ
ッチングにより除去し、さらに熱酸化膜２を除去する
（図１（ｄ）参照）。
【００３１】そして、十分に緻密化されたシリコン酸化
膜５は、この後のゲート酸化膜形成工程でのフッ酸を含
む溶液による洗浄工程においても、膜べりが少なく平坦
な形状を得ることができる。
【００３２】
【実施例２】次に、本発明の第２実施例を図２に基づい
て説明する。この図２における（ａ）〜（ｅ）は、この
第２実施例における半導体装置の製造工程を示す工程断
面図である。
【００３３】まず、基板１１上には、前述した図１の場
合と同様に、熱酸化膜１２を介してシリコン窒化膜１３
を形成する。ここで、熱酸化膜１２の厚さは、１００オ
ングストロームに設定されている。
【００３４】次に、ホトリソグラフィー法とドライエッ
チング法により、シリコン窒化膜１３及び熱酸化膜１２
を所望のパターンに加工する。その後、シリコン窒化膜
１３をマスクとして基板１１のシリコンをドライエッチ
ング法によって所望の形状に溝１４を加工する。そし
て、溝形成後、当該溝１４を保護するため当該溝１４の
内壁に熱酸化膜１１Ａを形成する（図２（ａ）参照）。
【００３５】次に、減圧ＣＶＤ法によるシリコン窒化膜
１６を形成する（図２（ｂ）参照）。この場合、シリコ
ン窒化膜１６の厚さは、厚すぎるとＣＭＰ後にシリコン
窒化膜を除去する際、エッチングが進んでしまい、くび
れが生じてしまうので、注意を要する。また、薄すぎる
と熱処理時の耐酸化性が劣化してしまう。このため、シ
リコン窒化膜１６の厚さは、５０〜１００オングストロ
ーム程度が望ましい。
【００３６】又、図２（ｃ）に示すように、シリコン窒
化膜１６を形成後、ドライエッチング法により、エッチ
バックすることによって溝１４の内壁のみにシリコン窒
化膜１６を形成する。これにより、シリコン窒化膜１６
の応力を低減することが可能となる。その後、基板１上
に減圧ＣＶＤ法によるＣＶＤシリコン酸化膜１７を形成
し、溝１４内部を埋設する（図２（ｄ）参照）。
【００３７】次に、このシリコン酸化膜１７を緻密化す
るために、水蒸気を含む高圧雰囲気により熱処理を加え
る。
【００３８】ここで、水蒸気を含む雰囲気中では、シリ
コン酸化膜１７中に大量の水分が侵入する。図３に膜中
の水分と膜の粘性との関係を示す。この図３より、水分
の増加と共に粘性が急激に減少することが判る。この事
実から、水蒸気雰囲気で行うことにより、シリコン酸化
膜１７が低温で軟化するため、比較的低温に設定してお
いて且つ高圧を加えることにより、シリコン酸化膜を緻
密化することができる。
【００３９】又この時、溝１４の壁面のシリコン窒化膜
１６は、シリコンの酸化を防止する。このため、側壁の
シリコンの酸化による溝１４の内部の応力の増加を防ぐ
点で都合がよい。
【００４０】続いて、熱処理による緻密化の後、ＣＭＰ
法による平坦化を行う。この時、シリコン窒化膜１３が
ＣＭＰ処理時のストッパー層として働き、最適な研磨形
状を得ることができる（図２（ｅ）参照）。この場合、
ＣＭＰ後のフッ酸を含む溶夜による洗浄工程において、
シリコン酸化膜１７は熱処理によって既に十分に緻密化
されており、膜べりが少なく窪みも生じない。
【００４１】その後、ストッパー層として用いたシリコ
ン窒化膜１３を湿式法もしくはプラズマを用いたドライ
エッチングにより除去し、更に熱酸化膜１２を除去する
（図２（ｆ）参照）。
【００４２】十分に緻密化されたシリコン酸化膜１７
は、この後のゲート酸化膜形成工程でのフッ酸を含む溶
液による洗浄工程でも、膜べりが少なく平坦な形状を得
ることができる。
【００４３】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、溝埋設に用いられるＣＶＤ法によ
るシリコン酸化膜が高圧雰囲気の熱処理により、充分緻
密化されているため、従来技術で生じていた平坦化後の
溝埋設膜の両端のくびれを完全に排除することができ、
これがため、基板内における欠陥の発生を抑制し、同時
に基板上における素子相互間の分離を確実に成し得ると
いう従来にない優れた半導体装置の製造方法を提供する
ことができる。更に、溝側壁にシリコン窒化膜を形成す
ると、溝側面のシリコンの酸化をより一層有効に防ぐこ
とができ、このため、経時的に生じ易い溝内の応力の発
生を予め有効に防止することができ、かかる点において
装置全体の耐久性増大を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明するための工程順断
面図である。
【図２】本発明の第２実施例を説明するための工程順断
面図である。
【図３】シリコン酸化膜の粘性の膜中水分に対する依存
性を示す図表である。
【図４】従来技術により形成した溝による素子分離状態
を示す説明図である。
【符号の説明】
１，１１ 基板 １Ａ，２，１１Ａ，１２ 熱酸化膜 ３，１３，１６ シリコン窒化膜 ４，１４ 溝 ５，１７ ＣＶＤ法によるシリコン酸化膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板上の複数の半導体素子を分離する分
    離溝を形成するための溝形成工程と、この溝形成工程で
    形成された溝の壁面に熱酸化膜を形成する熱酸化膜形成
    工程と、前記基板上に化学気層成長法によってシリコン
    酸化膜を形成するシリコン酸化膜形成工程とを備え、 前記基板全体を高圧雰囲気中で熱処理すること特徴とし
    た半導体装置の製造方法。
  2. 【請求項２】 基板上の複数の半導体素子を分離する分
    離溝を形成するための溝形成工程と、この溝形成工程で
    形成された溝の壁面に熱酸化膜を形成する熱酸化膜形成
    工程と、前記基板上にシリコン窒化膜を形成するシリコ
    ン窒化膜形成工程と、前記基板上に化学気層成長法によ
    ってシリコン酸化膜を形成するシリコン酸化膜形成工程
    とを備え、 前記基板全体を高圧雰囲気中で熱処理すること特徴とし
    た半導体装置の製造方法。
  3. 【請求項３】 基板上の複数の半導体素子を分離する分
    離溝を形成するための溝形成工程と、この溝形成工程で
    形成された溝の壁面に熱酸化膜を形成する熱酸化膜形成
    工程と、当該溝壁面の熱酸化膜上部分にシリコン窒化膜
    を形成するシリコン窒化膜工程と、前記基板上に化学気
    層成長法によってシリコン酸化膜を形成する工程とを備
    え、 前記基板全体を高圧雰囲気中で熱処理すること特徴とし
    た半導体装置の製造方法。
  4. 【請求項４】 前記請求項１記載の半導体装置の製造方
    法において、 前記基板全体の熱処理を、水蒸気及び酸素を含まない高
    圧雰囲気中で行うことを特徴とした半導体装置の製造方
    法。
  5. 【請求項５】 前記請求項２又は３記載の半導体装置の
    製造方法において、前記基板全体の熱処理を、水蒸気，
    酸素，窒素，水素，Ｎ2 Ｏ，又は不活性ガス若しくはそ
    の混合ガスの高圧雰囲気中で行うことを特徴とした半導
    体装置の製造方法。
JP9156256A 1997-06-13 1997-06-13 半導体装置の製造方法 Pending JPH113936A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9156256A JPH113936A (ja) 1997-06-13 1997-06-13 半導体装置の製造方法
US09/093,383 US6277706B1 (en) 1997-06-13 1998-06-08 Method of manufacturing isolation trenches using silicon nitride liner
KR1019980022185A KR19990006961A (ko) 1997-06-13 1998-06-13 반도체 장치 제조 방법
CN98102274A CN1105400C (zh) 1997-06-13 1998-06-15 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9156256A JPH113936A (ja) 1997-06-13 1997-06-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH113936A true JPH113936A (ja) 1999-01-06

Family

ID=15623826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156256A Pending JPH113936A (ja) 1997-06-13 1997-06-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6277706B1 (ja)
JP (1) JPH113936A (ja)
KR (1) KR19990006961A (ja)
CN (1) CN1105400C (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825848A (en) * 1986-11-12 1989-05-02 Macias Paul C Exhaust system for cooking appliances
KR20010059658A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치의 게이트산화막 형성방법
US6291300B1 (en) 1999-09-14 2001-09-18 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor devices
KR100302878B1 (ko) * 1999-09-15 2001-11-07 황인길 반도체 소자 분리를 위한 트렌치 제조 방법
US6333232B1 (en) 1999-11-11 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2002058132A1 (en) * 2001-01-20 2002-07-25 Trikon Holdings Limited A method of filling trenches
KR100394504B1 (ko) * 1999-09-01 2003-08-14 가부시끼가이샤 한도따이 프로세스 켄큐쇼 절연막의 막질 개선방법 및 반도체 장치
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
US7060588B2 (en) 2001-10-09 2006-06-13 Elpida Memory, Inc. Semiconductor device using shallow trench isolation and method of fabricating the same
CN111430293A (zh) * 2020-04-28 2020-07-17 长江存储科技有限责任公司 浅沟槽隔离结构制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315441B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100315452B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100338771B1 (ko) * 1999-11-12 2002-05-30 윤종용 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
US6817903B1 (en) * 2000-08-09 2004-11-16 Cypress Semiconductor Corporation Process for reducing leakage in an integrated circuit with shallow trench isolated active areas
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
KR100429555B1 (ko) * 2002-06-29 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
JP3586268B2 (ja) * 2002-07-09 2004-11-10 株式会社東芝 半導体装置及びその製造方法
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005142319A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置の製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004020834B4 (de) * 2004-04-28 2010-07-15 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
KR100714306B1 (ko) * 2005-07-25 2007-05-02 삼성전자주식회사 반도체소자 및 그 제조방법
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100731097B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체소자의 격리막 및 그의 형성방법
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20080054409A1 (en) * 2006-08-31 2008-03-06 Cheon-Man Shim Fabricating method of semiconductor device
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5319247B2 (ja) * 2008-11-14 2013-10-16 株式会社東芝 半導体装置の製造方法
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8679940B2 (en) * 2012-02-17 2014-03-25 GlobalFoundries, Inc. Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
US8816431B2 (en) 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
CN104517884B (zh) * 2013-09-27 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN107768308B (zh) * 2016-08-23 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10991619B2 (en) 2019-04-18 2021-04-27 International Business Machines Corporation Top via process accounting for misalignment by increasing reliability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455325A (en) * 1981-03-16 1984-06-19 Fairchild Camera And Instrument Corporation Method of inducing flow or densification of phosphosilicate glass for integrated circuits
JPS60124840A (ja) 1983-12-09 1985-07-03 Fujitsu Ltd 半導体装置の製造方法
JPH01128527A (ja) 1987-11-13 1989-05-22 Fujitsu Ltd 半導体装置の製造方法
JPH06252259A (ja) 1993-02-26 1994-09-09 Ricoh Co Ltd 半導体装置とその製造方法
JPH0786393A (ja) 1993-09-17 1995-03-31 Toshiba Corp 半導体素子の素子分離方法
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825848A (en) * 1986-11-12 1989-05-02 Macias Paul C Exhaust system for cooking appliances
KR100394504B1 (ko) * 1999-09-01 2003-08-14 가부시끼가이샤 한도따이 프로세스 켄큐쇼 절연막의 막질 개선방법 및 반도체 장치
US6291300B1 (en) 1999-09-14 2001-09-18 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor devices
KR100302878B1 (ko) * 1999-09-15 2001-11-07 황인길 반도체 소자 분리를 위한 트렌치 제조 방법
US6333232B1 (en) 1999-11-11 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
KR20010059658A (ko) * 1999-12-30 2001-07-06 박종섭 반도체장치의 게이트산화막 형성방법
JP2002076113A (ja) * 2000-08-31 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2002058132A1 (en) * 2001-01-20 2002-07-25 Trikon Holdings Limited A method of filling trenches
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
US7060588B2 (en) 2001-10-09 2006-06-13 Elpida Memory, Inc. Semiconductor device using shallow trench isolation and method of fabricating the same
CN111430293A (zh) * 2020-04-28 2020-07-17 长江存储科技有限责任公司 浅沟槽隔离结构制造方法

Also Published As

Publication number Publication date
KR19990006961A (ko) 1999-01-25
CN1202727A (zh) 1998-12-23
US6277706B1 (en) 2001-08-21
CN1105400C (zh) 2003-04-09

Similar Documents

Publication Publication Date Title
JPH113936A (ja) 半導体装置の製造方法
KR100568100B1 (ko) 트렌치형 소자 분리막 형성 방법
US8221642B2 (en) Methods for removing dielectric materials
US4971925A (en) Improved method of manufacturing a semiconductor device of the "semiconductor on insulator" type
US5930646A (en) Method of shallow trench isolation
JPH11330227A (ja) トレンチ隔離部形成方法及びその構造
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US6875670B2 (en) Trench isolation method
TW434786B (en) Method for fabricating a trench isolation
US6376893B1 (en) Trench isolation structure and fabrication method thereof
JP3974286B2 (ja) 浅いトレンチアイソレーション方法
US6649488B2 (en) Method of shallow trench isolation
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
US6303467B1 (en) Method for manufacturing trench isolation
JPS59232437A (ja) 半導体装置の製造方法
JPH04150030A (ja) 半導体装置の製造方法
KR100505608B1 (ko) 반도체장치의 트렌치 소자분리 구조 및 그 제조방법
US6190995B1 (en) Method of fabricating shallow trench isolation structure
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100511903B1 (ko) 에스오아이 기판의 제조방법
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR100511896B1 (ko) 에스오아이 기판의 제조방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR20030056154A (ko) 반도체 소자 제조 방법
JPH11111838A (ja) シリコン含量が多いシリコン窒化膜を使用するトレンチ素子分離方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000606