KR20010059658A - 반도체장치의 게이트산화막 형성방법 - Google Patents
반도체장치의 게이트산화막 형성방법 Download PDFInfo
- Publication number
- KR20010059658A KR20010059658A KR1019990067179A KR19990067179A KR20010059658A KR 20010059658 A KR20010059658 A KR 20010059658A KR 1019990067179 A KR1019990067179 A KR 1019990067179A KR 19990067179 A KR19990067179 A KR 19990067179A KR 20010059658 A KR20010059658 A KR 20010059658A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- heat treatment
- gate oxide
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 239000002244 precipitate Substances 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract 2
- 239000013078 crystal Substances 0.000 abstract 1
- 239000002245 particle Substances 0.000 abstract 1
- 238000005498 polishing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005247 gettering Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체장치의 게이트산화막 형성방법에 관한 것으로서, 트렌치 소자분리막(55)을 사용하는 반도체장치에서 희생산화막(60) 제거후 수소 열처리에 의한 진성게터링을 사용함으로써 액티브 영역에 존재하는 COP나 산소석출물 및 금속관련 불순물을 제거하여 게이트산화막(80)의 품질과 소자의 수율을 향상시킬 수 있도록 한 이점이 있다.
Description
본 발명은 반도체장치의 게이트산화막 형성방법에 관한 것으로서, 보다 상세하게는 트렌치 소자분리막을 사용하는 반도체장치에서 희생산화막 제거후 수소 열처리에 의한 진성게터링을 사용함으로써 액티브 영역에 존재하는 COP나 산소석출물 및 금속관련 불순물을 제거하여 게이트 산화막의 품질과 소자의 수율을 향상시킬 수 있도록 한 반도체장치의 게이트산화막 형성방법에 관한 것이다.
게이트산화막은 반도체장치에서 주전류를 제어하기 위한 신호가 입력되는 게이트전극과 반도체 기판과의 절연을 위해 형성되는 산화막으로 이 게이트산화막 위해 게이트전극을 형성하게 된다.
도 1내지 도 7은 종래의 반도체장치의 게이트산화막 형성 방법을 설명하기 위한 단면도들이다.
도 1에 도시된 바와 같이 반도체 기판(10)상에 액티브 영역의 스트레스에 의한 결함방지를 위하여 패드산화막(20)을 증착한 후 평탄화 공정의 정지막 물질로 질화막(30)을 증착한다음 그위로 감광막(35)을 도포한 후 필드마스크를 통해 트랜치 식각할 부분을 오픈한다.
그런다음 도 2와 같이 하부 기판을 트랜치식각하여 트랜치부(40)를 형성한 후 감광막을 제거한다.
그리고, 도 3과 같이 CVD방법에 의한 갭필산화막(50)으로 트랜치부(40)를 완전히 충진시킨후 CMP에 의해 질화막(30)이 노출될 때까지 평탄화를 수행한다.
그런다음, 도 4와 같이 질화막(30)과 패드산화막(20)을 제거하여소자분리막(55)을 형성한다.
그런다음, 도 5와 같이 소자분리막(55)을 형성한 후 전면에 질화잔유물 및 식각 손상을 제거하기 위해 희생산화막(60)을 형성하고, 웰(70)을 형성하기 위한 인플란트공정 및 웰 열처리를 실시한다.
그런다음 도 6과 같이 희생산화막(60)을 제거한 다음 도 7과 같이 게이트산화막(80)을 증착한다.
위와 같이 반도체장치의 소자분리막(55) 형성시 소자가 형성되는 액티브 영역의 특성을 향상시키기 위해 희생산화막(60)을 사용하였으나 희생산화막(60)에 의한 방법은 액티브 영역의 웨이퍼 표면이나 표면근처에 존재하는 기공이나 핏과 같은 COP와 산소석출물을 완전히 제거하지 못하고 일부 잔유물을 남겨두어 금속 불순물의 게터링 싱크로 작용했기 때문에 액티브 영역에 형성되는 게이트산화막(80) 뿐만 아니라 게이트산화막(80)이 형성되는 바로 아래부분의 실리콘 기판(10)의 열화를 가져오는 문제점이 있다.
또한, 종래의 진성게터링 기술은 소자 제작 공정전에 고온에서 장시간 실리콘 웨이퍼를 산화시킨 후 산화막을 제거하고 소자를 제작하기 때문에 추가의 공정이 필요하며 고온의 공정을 장시간 진행함으로 인해 실리콘웨이퍼의 슬립을 유발하기도 하였으며, 산화막 제거후 다시 공정을 진행하는 관계로 액티브 영역의 열화를 가져오는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 게이트산화막 형성공정에서 진성게터링 공정을 트렌치 소자분리막을 형성한 후 액티브 영역을 고온의 수소 분위기에서 열처리를 하거나 급속열처리장치를 사용하여 액티브 영역의 특성을 향상시키고 고밀도의 산소석출물들을 소자동작 영역 밖으로 생성되도록 하여 진성게터링 효과 및 게이트 산화막의 특성을 향상시킬 수 있도록한 반도체장치의 게이트산화막 형성방법을 제공함에 있다.
도 1내지 도 7은 종래의 반도체장치의 게이트산화막 형성 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 15는 본 발명에 의한 반도체장치의 게이트산화막 형성방법을 설명하기 위한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 패드산화막
30 : 질화막 40 : 트랜치부
50 : 갭필산화막 55 : 소자분리막
60 : 희생산화막 70 : 웰
80 : 게이트산화막 90 : 디누드존층(90)
상기와 같은 목적을 실현하기 위한 본 발명은 기판상부에 패드산화막과 질화막과 감광막을 차례로 형성한 후 트렌치 식각부분을 오픈하고 하부 기판을 트렌치식각하여 트랜치부를 형성하는 단계와, 트랜치부를 형성한 후 감광막을 제거하고 갭필산화막으로 트랜치부를 충진시킨후 CMP에 의해 질화막이 노출될 때까지 평탄화하는 단계와, 평탄화후 질화막과 패드산화막을 제거하여 소자분리막을 형성하는 단계와, 소자분리막을 형성한 후 전면에 희생산화막을 형성하고 웰을 형성하는 단계와, 웰을 형성한 후 상기 희생산화막을 제거한 후 수소열처리를 진행하여 디누드존을 형성하는 단계와, 수소열처리를 수행한 후 게이트산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
위와 같이 이루어진 본 발명은 희생산화막 제거후 수소열처리를 수행하여 게이트산화막 제작공정시 실리콘 웨이퍼에 존재하는 침입형 산소원자에 의해 발생하는 산소석출물이 생기는 영역을 조절함으로써 금속불순물과 같은 불순물이 소자의열화를 야기시키지 못하도록 하여 게이트산화막의 신뢰도를 향상시킬 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 8 내지 도 15는 본 발명에 의한 반도체장치의 게이트산화막 형성방법을 설명하기 위한 단면도들이다.
먼저, 도 8에 도시된 바와 같이 반도체 기판(10)상에 액티브 영역의 스트레스에 의한 결함방지를 위하여 패드산화막(20)을 증착한 후 평탄화 공정의 정지막 물질로 질화막(30)을 증착한다음 그 위로 감광막(35)을 도포한 후 필드마스크를 통해 트랜치 식각할 부분을 오픈한다.
그런다음 도 9와 같이 하부 기판을 트랜치식각하여 트랜치부(40)를 형성한 후 감광막을 제거한다.
그리고, 도 10과 같이 CVD방법에 의한 갭필산화막(50)으로 트랜치부(40)를 완전히 충진시킨후 CMP에 의해 질화막(30)이 노출될 때까지 평탄화를 수행한다.
그런다음, 도 11과 같이 질화막(30)과 패드산화막(20)을 제거하여 소자분리막(55)을 형성한다.
그런다음, 도 12와 같이 소자분리막(55)을 형성한 후 전면에 질화잔유물 및 식각 손상을 제거하기 위해 희생산화막(60)을 형성하고, 웰(70)을 형성하기 위한인플란트공정 및 웰 열처리를 실시한다.
그런다음 도 13과 같이 희생산화막(60)을 제거한 드러난 실리콘 영역의 표면특성을 향상시키고 진성게터링 효과를 얻기 위해 확산로 및 급속열처리장치를 사용하여 수소 분위기 상태에서 열처리를 진행한다.
이때 확산로를 사용할 경우 950∼1050℃ 범위에서 30∼80분 동안 수소분위기에서 진행하며, 급속열처리장치를 사용할 경우 900∼1100℃ 온도범위에서 1∼15분 동안 수소분위기에서 실시한다.
또한, 급속열처리장치 대신 RP CVD장비를 사용할 수도 있다.
이 공정에서 수소 열처리에 의해 실리콘 표면의 COP가 제거되고 열처리에 의해 표면과 소자 작동영역에 존재하는 침입형 산소원자들이 표면에서 밖으로 확산되어 제거되며 소자 작동영역보다 깊은 곳에 존재하는 침입형 산소원자들은 산소석출물을 형성하여 진성게터링의 싱크로 작용하게 된다.
이때 형성된 무결함 실리콘층을 디누드존(denuded zone)라 부른다. 이 디누드존층(90)은 5∼8㎛ 이상이 형성되어야 한다. 이때 수소 열처리 대신 아르곤 기체를 사용하여 열처리를 할 수도 있다.
그런다음 도 15와 같이 수소열처리가 진행된 액티브 영역에 게이트산화막(80)을 형성한다.
상기한 바와 같이 본 발명은 수소열처리에 의해 실리콘웨이퍼의 표면에 존재하는 COP와 같은 표면결함을 제거하며 반도체소자 제작공정시 실리콘 웨이퍼에 존재하는 침입형 산소원자에 의해 발생하는 산소석출물이 생기는 영역을 조절함으로써 금속불순물과 같은 불순물이 소자의 열화를 야기시키지 못하도록 함으로써 소자동작영역의 실리콘 표면의 특성을 향상시켜 게이트 산화막의 신뢰도를 향상시킬뿐만 아니라 소자의 수율을 향상시킬 수 있는 이점이 있다.
Claims (7)
- 기판상부에 패드산화막과 질화막과 감광막을 차례로 형성한 후 트렌치 식각부분을 오픈하고 하부 기판을 트렌치식각하여 트랜치부를 형성하는 단계와,상기 트랜치부를 형성한 후 감광막을 제거하고 갭필산화막으로 상기 트랜치부를 충진시킨후 CMP에 의해 질화막이 노출될 때까지 평탄화하는 단계와,상기와 같이 평탄화후 상기 질화막과 상기 패드산화막을 제거하여 소자분리막을 형성하는 단계와,상기 소자분리막을 형성한 후 전면에 희생산화막을 형성하고 웰을 형성하는 단계와,상기 웰을 형성한 후 상기 희생산화막을 제거한 후 열처리를 진행하여 디누드존을 형성하는 단계와,열처리를 수행한 후 게이트산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 열처리는 확산로나 급속열처리장치에서 진행하는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 2항에 있어서, 상기 열처리를 확산로에서 진행할 950∼1050℃ 범위에서30∼80분 동안 수소분위기에서 진행하는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 2항에 있어서, 상기 열처리를 급속열처리장치에서 진행할 경우 900∼1100℃ 온도범위에서 1∼15분 동안 수소분위기에서 진행하는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 3항 내지 제 4항에 있어서, 상기 열처리는 아르곤 가스 분위기에서 진행하는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 열처리를 RP CVD장비에서 진행하는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
- 제 1항에 있어서, 상기 디누드존층은 5∼8㎛ 이상 형성되는 것을 특징으로 하는 반도체장치의 게이트산화막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067179A KR20010059658A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트산화막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067179A KR20010059658A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트산화막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010059658A true KR20010059658A (ko) | 2001-07-06 |
Family
ID=19634297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067179A KR20010059658A (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트산화막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010059658A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645866B2 (en) * | 1999-11-12 | 2003-11-11 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step |
| CN104810268A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 沟槽型功率器件栅氧化层的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113936A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
| KR19990026622A (ko) * | 1997-09-25 | 1999-04-15 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
| KR19990085853A (ko) * | 1998-05-22 | 1999-12-15 | 윤종용 | 어닐링을 이용한 트랜치형 소자분리막 형성방법 |
| US6013559A (en) * | 1998-07-17 | 2000-01-11 | United Microelectronics Corp. | Method of forming trench isolation |
| US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
| KR20010046447A (ko) * | 1999-11-12 | 2001-06-15 | 윤종용 | 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법 |
-
1999
- 1999-12-30 KR KR1019990067179A patent/KR20010059658A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH113936A (ja) * | 1997-06-13 | 1999-01-06 | Nec Corp | 半導体装置の製造方法 |
| KR19990026622A (ko) * | 1997-09-25 | 1999-04-15 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
| KR19990085853A (ko) * | 1998-05-22 | 1999-12-15 | 윤종용 | 어닐링을 이용한 트랜치형 소자분리막 형성방법 |
| US6013559A (en) * | 1998-07-17 | 2000-01-11 | United Microelectronics Corp. | Method of forming trench isolation |
| US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
| KR20010046447A (ko) * | 1999-11-12 | 2001-06-15 | 윤종용 | 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645866B2 (en) * | 1999-11-12 | 2003-11-11 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step |
| CN104810268A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 沟槽型功率器件栅氧化层的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037238A (en) | Process to reduce defect formation occurring during shallow trench isolation formation | |
| US6881646B2 (en) | Semiconductor device and process for producing the same | |
| KR0183860B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR20040096365A (ko) | 반도체소자의 제조방법 | |
| JP2007258266A (ja) | 半導体装置の製造方法 | |
| US6444541B1 (en) | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step | |
| JP3063705B2 (ja) | 半導体装置の製造方法 | |
| KR20050003019A (ko) | Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법 | |
| KR20010059658A (ko) | 반도체장치의 게이트산화막 형성방법 | |
| JP3994856B2 (ja) | 半導体装置の製造方法 | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| JPH10214844A (ja) | 半導体基板の製造方法 | |
| KR100333714B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR100408862B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
| KR20010026744A (ko) | 수소 열처리를 사용하는 반도체장치 제조방법 | |
| KR100274350B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR20000001910A (ko) | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| KR100317330B1 (ko) | 반도체 소자 제조방법 | |
| KR20010014793A (ko) | 반도체 장치의 제조 방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990004577A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20080088680A (ko) | 반도체 소자의 ｓｔｉ 형성공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |