CN104810268A - 沟槽型功率器件栅氧化层的制备方法 - Google Patents
沟槽型功率器件栅氧化层的制备方法 Download PDFInfo
- Publication number
- CN104810268A CN104810268A CN201410043035.3A CN201410043035A CN104810268A CN 104810268 A CN104810268 A CN 104810268A CN 201410043035 A CN201410043035 A CN 201410043035A CN 104810268 A CN104810268 A CN 104810268A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- semiconductor substrate
- magnesium oxide
- groove
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000000395 magnesium oxide Substances 0.000 claims abstract description 34
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims abstract description 34
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims abstract description 34
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 239000011261 inert gas Substances 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000002253 acid Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 239000000243 solution Substances 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000003595 mist Substances 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 6
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 235000019270 ammonium chloride Nutrition 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 238000012876 topography Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明提供一种沟槽型功率器件栅氧化层的制备方法,包括:在半导体衬底上形成氧化镁层;在氧化镁层上形成带有图案的掩膜;采用所述掩膜对氧化镁层进行干法刻蚀;去除所述掩膜;以所述氧化镁层为掩膜,对所述半导体衬底进行干法刻蚀,形成沟槽;去除氧化镁层;以惰性气体、氨气和氢气的混合气体作为保护气体,对半导体衬底进行退火处理,并通过热氧化处理,在形成牺牲氧化层;利用酸性溶液,去除牺牲氧化层;以所述混合气体作为保护气体,对半导体衬底进行退火处理,并通过热氧化处理,形成栅氧化层。通过本发明提供的制备方法,能有效改善沟槽表面形貌,提高后续在所述沟槽表面上形成的栅氧化层的质量,进而提高器件的器件性能和可靠性。
Description
技术领域
本发明涉及半导体工艺领域,尤其涉及一种沟槽型功率器件栅氧化层的制备方法。
背景技术
密集沟槽是沟槽型功率器件常用的结构。制备这些器件需要在沟槽的表面上覆盖栅氧化层,然后填充导电多晶硅以形成栅极。具体的,现有的一种栅氧化层的制备方法包括:通过在半导体衬底的表面上形成图案化掩膜,然后根据所述图案化掩膜,对所述半导体衬底进行刻蚀,形成沟槽,进而在所述沟槽的表面上生长栅氧化层。
但是,上述方案通常会对沟槽的内壁造成损伤,形成损伤层,并在沟槽的底部形成突起。而对功率器件而言,损伤层和底部突起则会降低后续在沟槽表面生长的栅氧化层的质量,继而影响器件的器件性能和可靠性。
发明内容
本发明提供一种沟槽型功率器件栅氧化层的制备方法,用于解决基于现有方案生成的栅氧化层质量不高,继而影响器件性能和可靠性的问题。
本发明提供一种沟槽型功率器件栅氧化层的制备方法,包括:
在半导体衬底的表面上形成氧化镁层;
在所述氧化镁层的表面上形成带有图案的掩膜;
采用所述掩膜对所述氧化镁层进行干法刻蚀,以露出所述图案处对应的所述半导体衬底;
去除所述掩膜;
以所述氧化镁层为掩膜,对所述半导体衬底进行干法刻蚀,形成沟槽;
去除所述氧化镁层;
以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成牺牲氧化层;
利用酸性溶液,去除所述牺牲氧化层;
以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成栅氧化层。
本发明提供的沟槽型功率器件栅氧化层的制备方法,采用氧化镁作为掩膜,对半导体衬底进行刻蚀,形成沟槽,能够减少刻蚀过程中对沟槽侧壁的损伤,并且在制备栅氧化层之前,通过形成和去除质量较好的牺牲氧化层,有效改善沟槽的表面形貌,从而提高后续在所述沟槽表面上形成的栅氧化层的质量,进而提高器件的器件性能和可靠性。
附图说明
图1为本发明实施例一提供的一种沟槽型功率器件栅氧化层的制备方法的流程示意图;
图2-图9为实施例一执行过程中沟槽型功率器件栅氧化层的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明,放大或者缩小了不同层和区域的尺寸,所以图中所示大小和比例并不一定代表实际尺寸,也不反映尺寸的比例关系。
图1为本发明实施例一提供的一种沟槽型功率器件栅氧化层的制备方法的流程示意图,为了对本实施例中的方法进行清楚系统的描述,图2-图9为实施例一执行过程中沟槽型功率器件栅氧化层的剖面示意图,如图1所示,所述方法包括:
101、在半导体衬底的表面上形成氧化镁层。
具体地,执行101之后的所述沟槽型功率器件栅氧化层的剖面示意图如图2所示,其中,所述半导体衬底用标号11表示,所述氧化镁层用标号12表示。
其中,所述半导体衬底可以为半导体元素,例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe),也可以为混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
在实际应用中,所述半导体衬底具体还可以为在半导体上生长了一层或多层半导体薄膜的外延片。具体的,所述半导体衬底的类型可以包括N型半导体衬底和P型半导体衬底。
其中,所述氧化镁的厚度可以根据实际工艺需要确定,例如,所述氧化镁层的厚度可以为0.01μm~1μm,本实施例在此不对其进行限制。
102、在所述氧化镁层的表面上形成带有图案的掩膜。
具体地,执行102之后的所述沟槽型功率器件栅氧化层的剖面示意图如图3所示,其中,所述带有图案的掩膜用标号13表示。
在实际应用中,可以选用光刻胶,氧化硅或氮化硅等作为刻蚀的掩膜材料,例如,所述带有图案的掩膜的材料可以采用光刻胶,本实施例在此不对其进行限制。相应的,所述带有图案的掩膜可以为带有图案的光刻胶,具体的,形成所述带有图案的光刻胶的具体方法可以包括:
在所述氧化镁层的表面上涂覆光刻胶;
通过曝光显影,去除预设区域内的所述光阻胶,以形成所述带有图案的光刻胶。
103、采用所述掩膜,对所述氧化镁层进行干法刻蚀,以露出所述图案处对应的所述半导体衬底。
具体地,执行103之后的所述沟槽型功率器件栅氧化层的剖面示意图如图4所示。
其中,所述干法刻蚀的方式可以包括但不限于反应离子刻蚀(Reactive-IonEtching,简称RIE)和感应耦合等离子体刻蚀(Inductively Coupled Plasma,简称ICP)。具体的,采用所述掩膜刻蚀掉的氧化镁层为,所述掩膜没有覆盖到的氧化镁层,则相应的,露出的所述图案处对应的所述半导体衬底区域,为所述掩膜未覆盖的区域。
104、去除所述掩膜。
具体地,执行104之后的所述沟槽型功率器件栅氧化层的剖面示意图如图5所示。
105、以所述氧化镁层为掩膜,对所述半导体衬底进行干法刻蚀,形成沟槽。
具体地,执行105之后的所述沟槽型功率器件栅氧化层的剖面示意图如图6所示。
同样的,所述干法刻蚀的方式可以包括但不限于反应离子刻蚀(RIE)和感应耦合等离子体刻蚀(ICP)。
可以理解,以所述氧化镁层作为掩膜,通过干法刻蚀形成的沟槽侧壁陡直,刻蚀的残留物较少,因此,能够减少在刻蚀过程中对沟槽侧壁造成的损伤,改善沟槽的表面形貌,从而提高栅氧化层的质量,进而提高器件的器件性能和可靠性。
其中,所述沟槽的深度可以根据实际器件结构的需要确定,例如,所述沟槽的深度可以为0.1μm~10μm,本实施例在此不对其进行限制。
106、去除所述氧化镁层。
具体地,执行106之后的所述沟槽型功率器件栅氧化层的剖面示意图如图7所示。
可以理解,氧化镁层的制备工艺简单,并且易于去除,刻蚀选择比好。具体的,在实际应用中,106具体可以包括:
利用盐酸(HCL)、氯化铵(NH4CL)和过氧化氢(H2O2)的混合溶液,去除所述氧化镁层。
107、以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成牺牲氧化层。
具体地,执行107之后的所述沟槽型功率器件栅氧化层的剖面示意图如图8所示,其中,所述牺牲氧化层用标号14表示。
可以理解,在本实施例中,在形成栅氧化层之前,先在所述沟槽的表面制备牺牲氧化层。进一步的,在形成所述牺牲氧化层之前,使用惰性气体、氨气和氢气的混合气体作为保护气体,进行退火处理,有效减少沟槽侧壁的缺陷和陷阱数量,改善沟槽的表面形貌,提高后续形成的牺牲氧化层的质量。此外,沟槽表面形貌的有效改善,还能够大幅减小需要形成的牺牲氧化层的厚度,例如,所述牺牲氧化层的厚度可以为0.01μm~0.1μm。所述牺牲氧化层的厚度较小,则相应的,在形成所述牺牲氧化层的过程中需要消耗的半导体衬底的厚度也会减少,这就能够进一步保证沟槽的尺寸不受影响,提高芯片面积利用率,降低了器件制造成本。由于沟槽形貌得到改善,最终制成器件的性能和可靠性都大幅提高。
108、利用酸性溶液,去除所述牺牲氧化层。
具体地,执行108之后的所述沟槽型功率器件栅氧化层的剖面示意图又如图7所示。
其中,所述酸性溶液可以包括硫酸、盐酸、硝酸和氢氟酸(HF)中的一种或多种的组合。也就是说,所述酸性溶液可以包括上述溶液中的任一种,或者,也可以包括上述溶液中的任意两种或两种以上溶液的组合,本实施例在此不对其进行限制。
109、以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成栅氧化层。
具体地,执行109之后的所述沟槽型功率器件栅氧化层的剖面示意图如图9所示,其中,所述栅氧化层用标号15表示。
其中,所述热氧化处理的方式可以包括干氧氧化和湿氧氧化。
可以理解,在本实施例中,在形成栅氧化层之前,使用惰性气体、氨气和氢气的混合气体作为保护气体,再次进行退火处理,能够进一步有效改善沟槽的表面形貌,提高栅氧化层的形成质量,最终提高器件的器件性能和可靠性。
此外,在实际应用中,为了改善沟槽的表面形貌,目前使用的方法主要有两种,一种是在高温惰性气体环境下进行退火,以修复沟槽表面的损伤。但是,该方法无法有效修复沟槽的表面形貌。另一种方法为通过热氧化处理在沟槽表面形成牺牲氧化层,再使用湿法腐蚀去除该牺牲氧化层。该方法尽管可以有效改善表面形貌,但为了有效修复沟槽表面形貌,牺牲氧化层的厚度不能太薄,则相应的需要消耗较大厚度的硅层,这就会对沟槽的尺寸造成影响,导致器件的有效区域减少,进而增大了器件制造成本且影响器件的性能。同时,这进一步限制了该方法在高密度沟槽器件中的应用。
可以理解,相对上述方法,在本实施例中,采用氧化镁作为掩膜,对半导体衬底进行刻蚀,能够减少刻蚀过程中对沟槽侧壁的损伤,保证沟槽表面的形貌不受破坏,并且,在通过热氧化处理形成牺牲氧化层之前,以惰性气体、氨气和氢气的混合气体作为保护气体,对硅片进行退火处理,从而在对沟槽的表面形貌有效修复后,形成厚度较小的牺牲氧化层,既能有效改善沟槽的表面形貌,又不会导致对沟槽尺寸的影响,从而减小器件制造的成本,并能提高器件的器件性能和可靠性。
本实施例提供的沟槽型功率器件栅氧化层的制备方法,采用氧化镁作为掩膜,对半导体衬底进行刻蚀,形成沟槽,能够减少刻蚀过程中对沟槽侧壁的损伤,并且在制备栅氧化层之前,通过形成和去除质量较好的牺牲氧化层,有效改善沟槽的表面形貌并避免对沟槽的尺寸产生影响,从而在降低器件制造成本的同时,提高在所述沟槽表面上形成的栅氧化层质量,进而提高器件的器件性能和可靠性。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种沟槽型功率器件栅氧化层的制备方法,其特征在于,包括:
在半导体衬底的表面上形成氧化镁层;
在所述氧化镁层的表面上形成带有图案的掩膜;
采用所述掩膜对所述氧化镁层进行干法刻蚀,以露出所述图案处对应的所述半导体衬底;
去除所述掩膜;
以所述氧化镁层为掩膜,对所述半导体衬底进行干法刻蚀,形成沟槽;
去除所述氧化镁层;
以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成牺牲氧化层;
利用酸性溶液,去除所述牺牲氧化层;
以惰性气体、氨气和氢气的混合气体作为保护气体,对所述半导体衬底进行退火处理,并通过对所述半导体衬底进行热氧化处理,在所述半导体衬底和所述沟槽的表面形成栅氧化层。
2.根据权利要求1所述的方法,其特征在于,所述氧化镁层的厚度为0.01μm~1μm。
3.根据权利要求1所述的方法,其特征在于,所述牺牲氧化层的厚度为0.01μm~0.1μm。
4.根据权利要求1所述的方法,其特征在于,所述沟槽的深度为0.1μm~10μm。
5.根据权利要求1所述的方法,其特征在于,所述去除所述氧化镁层,具体包括:
利用盐酸、氯化铵和过氧化氢的混合溶液,去除所述氧化镁层。
6.根据权利要求1所述的方法,其特征在于,所述酸性溶液包括硫酸、盐酸、硝酸和氢氟酸中的一种或多种的组合。
7.根据权利要求1-6中任一项所述的方法,其特征在于,所述带有图案的掩膜的材料为光刻胶。
8.根据权利要求1-6中任一项所述的方法,其特征在于,所述热氧化处理的方式包括干氧氧化和湿氧氧化。
9.根据权利要求1-6中任一项所述的方法,其特征在于,所述干法刻蚀的方式包括反应离子刻蚀和感应耦合等离子体刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410043035.3A CN104810268A (zh) | 2014-01-29 | 2014-01-29 | 沟槽型功率器件栅氧化层的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410043035.3A CN104810268A (zh) | 2014-01-29 | 2014-01-29 | 沟槽型功率器件栅氧化层的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104810268A true CN104810268A (zh) | 2015-07-29 |
Family
ID=53695003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410043035.3A Pending CN104810268A (zh) | 2014-01-29 | 2014-01-29 | 沟槽型功率器件栅氧化层的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104810268A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060919A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN111801804A (zh) * | 2018-03-01 | 2020-10-20 | 株式会社田村制作所 | 沟槽mos型肖特基二极管及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976970A (en) * | 1996-03-29 | 1999-11-02 | International Business Machines Corporation | Method of making and laterally filling key hole structure for ultra fine pitch conductor lines |
KR20010059658A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 게이트산화막 형성방법 |
US20010051411A1 (en) * | 2000-06-09 | 2001-12-13 | Hiroyasu Ito | Manufacturing method of semiconductor device |
CN201408748Y (zh) * | 2008-11-04 | 2010-02-17 | 西安工业大学 | 高深宽比的硅基深槽结构 |
CN102867774A (zh) * | 2011-07-06 | 2013-01-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法 |
CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
WO2013161753A1 (ja) * | 2012-04-27 | 2013-10-31 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-01-29 CN CN201410043035.3A patent/CN104810268A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976970A (en) * | 1996-03-29 | 1999-11-02 | International Business Machines Corporation | Method of making and laterally filling key hole structure for ultra fine pitch conductor lines |
KR20010059658A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 게이트산화막 형성방법 |
US20010051411A1 (en) * | 2000-06-09 | 2001-12-13 | Hiroyasu Ito | Manufacturing method of semiconductor device |
CN201408748Y (zh) * | 2008-11-04 | 2010-02-17 | 西安工业大学 | 高深宽比的硅基深槽结构 |
CN102867774A (zh) * | 2011-07-06 | 2013-01-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法 |
CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
WO2013161753A1 (ja) * | 2012-04-27 | 2013-10-31 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110060919A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110060919B (zh) * | 2018-01-18 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN111801804A (zh) * | 2018-03-01 | 2020-10-20 | 株式会社田村制作所 | 沟槽mos型肖特基二极管及其制造方法 |
CN111801804B (zh) * | 2018-03-01 | 2024-03-15 | 株式会社田村制作所 | 沟槽mos型肖特基二极管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI565074B (zh) | 半導體結構與其製備方法 | |
US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
CN106057671A (zh) | 制造FinFET器件的工艺 | |
US20140361336A1 (en) | Fin Structure of Semiconductor Device | |
US20100267172A1 (en) | Formation of Shallow Trench Isolation Using Chemical Vapor Etch | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
US10868180B2 (en) | Method and structure for FinFET devices | |
CN106229288A (zh) | 有源区制备方法 | |
US9362176B2 (en) | Uniform exposed raised structures for non-planar semiconductor devices | |
CN103227111B (zh) | 半导体器件的制造方法 | |
CN108110043A (zh) | 晶圆弯曲度的优化方法 | |
US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
CN104810268A (zh) | 沟槽型功率器件栅氧化层的制备方法 | |
CN105374680A (zh) | 半导体结构的形成方法 | |
CN105719972A (zh) | 半导体结构的形成方法 | |
CN104078346A (zh) | 半导体器件的平坦化方法 | |
US9431528B2 (en) | Lithographic stack excluding SiARC and method of using same | |
JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
CN103943487A (zh) | 半导体区的生长中的化学机械抛光 | |
CN105702724B (zh) | 半导体器件及其形成方法 | |
CN104576539A (zh) | 半导体结构形成方法 | |
CN104022063A (zh) | 浅槽的形成方法 | |
CN115360193B (zh) | 一种半导体结构及其制造方法 | |
CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
TWI786490B (zh) | 半導體結構及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |
|
RJ01 | Rejection of invention patent application after publication |