TWI786490B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI786490B
TWI786490B TW109144129A TW109144129A TWI786490B TW I786490 B TWI786490 B TW I786490B TW 109144129 A TW109144129 A TW 109144129A TW 109144129 A TW109144129 A TW 109144129A TW I786490 B TWI786490 B TW I786490B
Authority
TW
Taiwan
Prior art keywords
pad layer
forming
oxide structure
oxide
semiconductor
Prior art date
Application number
TW109144129A
Other languages
English (en)
Other versions
TW202207308A (zh
Inventor
莊英政
黃仲麟
田來成
黃智霖
黃至毅
姜序
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202207308A publication Critical patent/TW202207308A/zh
Application granted granted Critical
Publication of TWI786490B publication Critical patent/TWI786490B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種形成半導體結構之方法包括以下步驟。在基板上形成半導體材料結構。在半導體材料結構上形成第一墊層。蝕刻第一墊層與半導體材料結構，以形成溝槽。在半導體材料結構的側壁上執行氧化製程，以在半導體結構的側壁上形成第一氧化物結構。在溝槽中形成第二氧化物結構。

Description

半導體結構及其形成方法
本揭露內容是有關於一種半導體結構以及形成半導體結構的方法。
隨著電子工業的快速發展，積體電路(IC)的發展朝向高性能與微型化。在執行沉積製程時，通常形成圍繞主動區的氧化物結構，然後進行退火製程。然而，應力在退火製程中會增加，並且引起主動區圖案的散射(scattering)，從而引起主動區圖案的偏移問題。
圖案散射可通過增加圖案尺寸的方法解決，但此方法可能不利地增加積體電路的尺寸。因此，如何有效解決圖案的散射是目前亟需解決的課題。
本揭露之一技術態樣為一種形成半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之 方法包括以下步驟。在基板上形成半導體材料結構。在半導體材料結構上形成第一墊層。蝕刻第一墊層與半導體材料結構，以形成溝槽。在半導體材料結構的側壁上執行氧化製程，以在半導體結構的側壁上形成第一氧化物結構。在溝槽中形成第二氧化物結構。
在本揭露一些實施方式中，氧化製程被執行，使得第一墊層的一側壁無第一氧化物結構。
在本揭露一些實施方式中，形成第二氧化物結構被執行，使得第一氧化物結構接觸第二氧化物結構。
在本揭露一些實施方式中，形成半導體結構之方法更包括在蝕刻第一墊層與半導體材料結構之前，在第一墊層上形成第二墊層。
在本揭露一些實施方式中，形成半導體結構之方法更包括蝕刻第二墊層。
在本揭露一些實施方式中，在溝槽中形成第二氧化物結構更包括在第二墊層上形成第二氧化物結構。
在本揭露一些實施方式中，形成半導體結構之方法更包括在形成第二氧化物結構之後，移除第二墊層。
在本揭露一些實施方式中，氧化製程被執行係通過熱氧化製程。
在本揭露一些實施方式中，形成第二氧化物結構被執行係通過流動式化學氣相沉積製程。
本揭露之另一技術態樣為一種半導體結構。
根據本揭露一些實施方式，一種半導體結構包括基 板、半導體材料結構、墊層、第一氧化物結構以及第二氧化物結構。半導體材料結構位於基板上。墊層位於半導體材料結構上。第一氧化物結構位於半導體材料結構的側壁上。第二氧化物結構位於第一氧化物結構的側壁與墊層的側壁上。
在本揭露一些實施方式中，第二氧化物結構接觸第一氧化物結構的側壁與墊層的側壁。
在本揭露一些實施方式中，第二氧化物結構與半導體材料結構被第一氧化物結構分隔。
在本揭露一些實施方式中，第二氧化物結構的頂面與墊層的頂面實質上位於相同的水平位置。
在本揭露一些實施方式中，第一氧化物結構與第二氧化物結構由相同的材料製成。
根據本揭露上述實施方式，由於在半導體材料結構的側壁上執行氧化製程，以形成第一氧化物結構，可達到釋放應力的效果，並且可抑制高應力所造成之問題，從而可避免偏移(shift)之問題。如此一來，可以改善半導體結構的效能。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
110:基板
120:半導體材料結構
122:側壁
130:第一墊層
132:側壁
134:頂面
140:第二墊層
142:側壁
144:頂面
150:圖案化光阻層
160:第一氧化物結構
162:側壁
170:第二氧化物結構
174:頂面
9-9:線
T:溝槽
本揭露之態樣可從以下實施方式的詳細說明及隨附的 圖式理解。
第1圖至第9圖繪示根據本揭露一些實施方式在各個階段形成半導體結構之方法的剖面圖。
第10圖繪示第9圖的半導體結構的上視圖。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下面」或「下面」可以包括上 方和下方的取向。
在本文中，「大約」、「約」、「大致」或「實質上」通常意旨給定值或範圍的20%以內、10%以內或5%以內。若沒有明確地敘明，此給定值或範圍可被推論為是「大約」、「約」、「大致」或「實質上」。
第1圖至第9圖繪示根據本揭露一些實施方式在各個階段形成半導體結構之方法的剖面圖。應理解到半導體結構可包括陣列區(array area)與鄰近陣列區的周邊區(periphery area)。為了清楚起見，本揭露在第1圖至第9圖中繪示半導體結構的陣列區，而在第1圖至第9圖中未繪示半導體結構的周邊區，合先敘明。
參閱第1圖與第2圖。在基板110上形成半導體材料結構120。在一些實施方式中，基板110及/或半導體材料結構120可包括半導體元素，例如：鍺或矽；包括半導體化合物，例如：碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenic)、及/或銻化銦(indium antimonide)；或包括其他半導體合金，例如：矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、及/或磷砷化銦鎵(GaInAsP)，以及以上之任意組合。再者，基板110可以是P型(p-type)基板，例如摻雜P型摻雜劑(例如，硼)的矽材料。
在一些實施方式中，基板110的厚度大於半導體材料結構120的厚度。在一些實施方式中，基板110與半導體材料結構120為一體成形。
而後，在半導體材料結構120上可形成第一墊層130，並且可隨後在第一墊層130上形成第二墊層140。在一些實施方式中，第一墊層130可通過適當的技術沉積在半導體材料結構120上，例如可通過原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、熱氧化(thermal oxidation)及/或其組合，或其他適當的技術。第一墊層130可以是一薄墊氧化物層，並且第一墊層130可以由氧化矽或其他適當的材料製成。在一些實施方式中，第二墊層140可通過適當的技術沉積在第一墊層130上，例如可通過原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)及/或其組合，或其他適當的技術。第二墊層140的厚度可大於第一墊層130的厚度。第二墊層140可以由氮化矽或其他適當的材料製成。在一些實施方式中，第二墊層140與第一墊層130由不同的材料製成。舉例來說，第一墊層130由氧化矽製成，而第二墊層140由氮化矽製成。
參閱第3圖。在第一墊層130上形成第二墊層140之後，在第二墊層140上形成圖案化光阻層150。詳細來說，形成圖案化光阻層150之方法可先在第二墊層140上形成光阻層，而後通過使用適當的顯影技術來圖案化前述的光阻層。舉例來說，在將光阻層旋塗(spin-on coating) 到第二墊層140上之後，將光阻層暴露於光輻射的圖案。在一些實施方式中，圖案化光阻層150覆蓋第二墊層140的一部分，並且第二墊層140的其餘部分被暴露。
參閱第4圖。使用圖案化光阻層150作為蝕刻遮罩來蝕刻第二墊層140，以形成第一溝槽。蝕刻第二墊層140，直到暴露下面的第一墊層130。舉例來說，可使用各向異性(anisotropic)蝕刻製程，例如是反應性離子蝕刻(reactive ion etching；RIE)，並使用氯(Cl2)、溴化氫(HBr)或四氟化碳(CF4)作為第二墊層140的蝕刻劑。
在蝕刻第二墊層140之後，使用圖案化光阻層150作為蝕刻遮罩來蝕刻第一墊層130，以形成第二溝槽，其中第二溝槽連通前述的第一溝槽。蝕刻第一墊層130，直到暴露出下面的半導體材料結構120。而後，使用圖案化光阻層150作為蝕刻遮罩來蝕刻半導體材料結構120，以形成第三溝槽，其中第三溝槽連通前述的第二溝槽。蝕刻半導體材料結構120，直到暴露出下面的基板110。因此，形成第4圖的溝槽T。溝槽T包括前述的第一溝槽、前述的第二溝槽與前述的第三溝槽。在一些實施方式中，蝕刻第二墊層140、蝕刻第一墊層130與蝕刻半導體材料結構120可分別使用不同的蝕刻劑，而使用圖案化光阻層150作為相同的蝕刻遮罩。
在一些實施方式中，半導體材料結構120可視為在陣列區中的主動區(active area)。
參閱第4圖與第5圖。移除圖案化光阻層150。在一些實施方式中，移除圖案化光阻層150可以通過使用光阻剝離製程，例如灰化(ashing)製程、蝕刻製程或其他適當的製程。
參閱第6圖。在半導體材料結構120的側壁122上執行氧化製程，以在半導體材料結構120的側壁122上形成第一氧化物結構160。詳細來說，通過執行熱氧化製程(thermal oxidation process)來形成第一氧化物結構160，例如可通過執行臨場蒸氣產生(in-situ stream generation；ISSG)氧化製程。第一氧化物結構160可以被稱為在半導體材料結構120的側壁122上的氧化物襯墊層(oxide liner layer)。
在一些實施方式中，第一氧化物結構160可由矽與氧之組合製成，其中第一氧化物結構160中的矽之比率在從約45%至約50%的範圍間，並且第一氧化物結構160中的氧之比率在從約50%至約55%的範圍間。舉例來說，第一氧化物結構160中的矽之比率為約47%，並且第一氧化物結構160中的氧之比率為約53%。在一些實施方式中，第一氧化物結構160中的矽之比率實質上等於第一氧化物結構160中的氧之比率。
在一些實施方式中，執行氧化製程，使得第一墊層130的側壁132無(不具有)第一氧化物結構160。再者，執行氧化製程，使得第二墊層140的側壁142無(不具有)第一氧化物結構160。換句話說，在第一墊層130與第二 墊層140上的氧化製程可以被忽略，因此第一氧化物結構160不會在第一墊層130的側壁132與第二墊層140的側壁142上形成。
參閱第6圖與第7圖。在半導體材料結構120的側壁122上形成第一氧化物結構160之後，在溝槽T中形成第二氧化物結構170。詳細來說，在第一氧化物結構160的側壁162上、第一墊層130的側壁132上以及第二墊層140的側壁142上形成第二氧化物結構170。再者，第二氧化物結構170形成於第二墊層140上，並且第二氧化物結構170覆蓋第二墊層140。進一步來說，第二氧化物結構170在基板110上的垂直投影與第二墊層140在基板110上的垂直投影重疊。在一些實施方式中，第二氧化物結構170可通過沉積製程，在溝槽T中與在第二墊層140上形成第二氧化物結構170，隨後執行退火製程。透過第一氧化物結構160的配置，可以釋放陣列區中的半導體材料結構120(主動區)的應力，並且可以有效地抑制在退火製程中可能導致的高應力問題，從而避免偏移(shift)之問題。因此，陣列區中的兩個相鄰的半導體材料結構120(主動區)可被佈置成彼此對齊，並且可以改善半導體結構的效能。
在一些實施方式中，可以通過執行化學氣相沉積(CVD)來形成第二氧化物結構170。舉例來說，第二氧化物結構170可以通過執行流動式化學氣相沉積(flowable chemical vapor deposition；FCVD)來形成。
在一些實施方式中，形成第二氧化物結構170被執行，使得第二氧化物結構170接觸第一氧化物結構160。詳細來說，第二氧化物結構170接觸第一氧化物結構160的側壁162、第一墊層130的側壁132以及第二墊層140的側壁142。
在一些實施方式中，第一氧化物結構160與第二氧化物結構170由不同的材料製成。第二氧化物結構170與半導體材料結構120被第一氧化物結構160分隔。也就是說，第二氧化物結構170不接觸半導體材料結構120。在一些其他的實施方式中，第二氧化物結構170與第一氧化物結構160由相同的材料製成，例如是二氧化矽(SiO2)。
參閱第8圖。在形成第二氧化物結構170之後，可執行平坦化製程，例如是化學機械研磨(CMP)製程，以移除第二氧化物結構170的上部。如此一來，第二氧化物結構170的頂面174與第二墊層140的頂面144實質上位於相同的水平位置。亦即，第二氧化物結構170的頂面174與第二墊層140的頂面144實質上齊平。
參閱第9圖與第10圖，第10圖是第9圖的半導體結構的上視圖。換句話說，第9圖是沿著第10圖的線9-9繪示之半導體結構的剖面圖。為了清楚起見，第9圖的第一墊層130未繪示於第10圖中。在執行平坦化製程之後，移除第二墊層140以及鄰接第二墊層140的第二氧化物結構170的一部份，使得第一墊層130被暴露。在一 些實施方式中，第二氧化物結構170的頂面174與第一墊層130的頂面134實質上位於相同的水平位置。亦即，第二氧化物結構170的頂面174與第一墊層130的頂面134實質上齊平。
在一些實施方式中，位元線接觸件可以形成於半導體材料結構120(主動區)的中央部分上，並且單元接觸件可以形成於半導體材料結構120(主動區)的邊緣部分上。基於上述的製程，可解決偏移的問題，因此可精確地佈置半導體材料結構120(主動區)上的位元線接觸件與單元接觸件，並且可以避免短路問題。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
110:基板
120:半導體材料結構
130:第一墊層
134:頂面
160:第一氧化物結構
170:第二氧化物結構
174:頂面

Claims (10)

  1. 一種形成半導體結構之方法，包含：形成一半導體材料結構於一基板上；形成一第一墊層於該半導體材料結構上；形成一第二墊層於該第一墊層上；在形成該第二墊層之後，依序蝕刻該第二墊層、該第一墊層與該半導體材料結構，以形成一溝槽；執行一氧化製程於該半導體材料結構的一側壁上，以形成一第一氧化物結構於該半導體材料結構的該側壁上；形成一第二氧化物結構於該溝槽中；以及在形成該第二氧化物結構之後，移除該第二墊層，使得該第二氧化物結構的一最高頂面與該第一墊層的一最高頂面實質上位於相同的水平位置且位於該第一氧化物結構的一最高頂面上方。
  2. 如請求項1所述之形成半導體結構之方法，其中該氧化製程被執行，使得該第一墊層的一側壁無該第一氧化物結構。
  3. 如請求項1所述之形成半導體結構之方法，其中形成該第二氧化物結構被執行，使得該第一氧化物結構接觸該第二氧化物結構。
  4. 如請求項1所述之形成半導體結構之方法，其中形成該第二氧化物結構於該溝槽中更包含形成該第二氧化物結構於該第二墊層上。
  5. 如請求項1所述之形成半導體結構之方法，其中該氧化製程被執行係通過一熱氧化製程。
  6. 如請求項1所述之形成半導體結構之方法，其中形成該第二氧化物結構被執行係通過一流動式化學氣相沉積製程。
  7. 一種半導體結構，包含：一基板；一半導體材料結構，位於該基板上；一墊層，位於該半導體材料結構上；一第一氧化物結構，位於該半導體材料結構的一側壁上；以及一第二氧化物結構，位於該第一氧化物結構的一側壁與該墊層的一側壁上，其中該第二氧化物結構的一最高頂面與該墊層的一最高頂面實質上位於相同的水平位置且位於該第一氧化物結構的一最高頂面上方。
  8. 如請求項7所述之半導體結構，其中該第二氧化物結構接觸該第一氧化物結構的該側壁與該墊層的該 側壁。
  9. 如請求項7所述之半導體結構，其中該第二氧化物結構與該半導體材料結構被該第一氧化物結構分隔。
  10. 如請求項7所述之半導體結構，其中該第一氧化物結構與該第二氧化物結構由相同的材料製成。
TW109144129A 2020-08-13 2020-12-14 半導體結構及其形成方法 TWI786490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/993,251 2020-08-13
US16/993,251 US11450553B2 (en) 2020-08-13 2020-08-13 Semiconductor structure and method of forming the same

Publications (2)

Publication Number Publication Date
TW202207308A TW202207308A (zh) 2022-02-16
TWI786490B true TWI786490B (zh) 2022-12-11

Family

ID=80223062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144129A TWI786490B (zh) 2020-08-13 2020-12-14 半導體結構及其形成方法

Country Status (3)

Country Link
US (2) US11450553B2 (zh)
CN (1) CN114078740A (zh)
TW (1) TWI786490B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142745A1 (en) * 2003-12-27 2005-06-30 Dongbuanam Semiconductor Inc. Trench isolation method in flash memory device
US20180033626A1 (en) * 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Doping Through Diffusion and Epitaxy Profile Shaping
US20200098632A1 (en) * 2017-08-30 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for Reducing Contact Depth Variation in Semiconductor Fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US6069057A (en) * 1998-05-18 2000-05-30 Powerchip Semiconductor Corp. Method for fabricating trench-isolation structure
US10340343B2 (en) * 2017-10-31 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050142745A1 (en) * 2003-12-27 2005-06-30 Dongbuanam Semiconductor Inc. Trench isolation method in flash memory device
US20180033626A1 (en) * 2016-07-29 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Doping Through Diffusion and Epitaxy Profile Shaping
US20200098632A1 (en) * 2017-08-30 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for Reducing Contact Depth Variation in Semiconductor Fabrication

Also Published As

Publication number Publication date
US20220051931A1 (en) 2022-02-17
US20220384246A1 (en) 2022-12-01
CN114078740A (zh) 2022-02-22
US11450553B2 (en) 2022-09-20
TW202207308A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
JP4996155B2 (ja) 半導体装置及びその製造方法
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
CN107346759B (zh) 半导体结构及其制造方法
US9589800B2 (en) Method for integrated circuit patterning
TW201639015A (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI713089B (zh) 積體電路結構的形成方法
TWI593105B (zh) 半導體裝置結構之形成方法
CN114446769A (zh) 半导体器件的制备方法
US10475649B2 (en) Patterning method
KR20100068789A (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
KR20060097082A (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
US9773682B1 (en) Method of planarizing substrate surface
TWI786490B (zh) 半導體結構及其形成方法
CN110648959A (zh) 半导体器件及其制造方法
US11569121B2 (en) Methods for forming semiconductor devices
CN112908836B (zh) 半导体结构及其形成方法
CN111725137B (zh) 一种半导体器件的形成方法
CN113140500B (zh) 半导体结构的制作方法
TWI688012B (zh) 半導體結構的製造方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
CN118073192A (zh) 半导体结构的制备方法及半导体结构
KR100609228B1 (ko) 얕은 트렌치 절연체의 식각 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
CN117954384A (zh) 半导体结构及其形成方法