CN113140500B - 半导体结构的制作方法 - Google Patents
半导体结构的制作方法 Download PDFInfo
- Publication number
- CN113140500B CN113140500B CN202110420332.5A CN202110420332A CN113140500B CN 113140500 B CN113140500 B CN 113140500B CN 202110420332 A CN202110420332 A CN 202110420332A CN 113140500 B CN113140500 B CN 113140500B
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow trench
- photoresist layer
- negative photoresist
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构的制作方法。包括步骤:提供基底,于基底上形成刻蚀阻挡层;于刻蚀阻挡层上形成正光刻胶层,利用有源区光罩对正光刻胶层进行曝光显影以在正光刻胶层内形成开口,对开口内的刻蚀阻挡层及基底进行刻蚀以于基底内形成浅沟槽,浅沟槽位于有源区之间;去除残余的正光刻胶层以暴露出刻蚀阻挡层,于浅沟槽内及刻蚀阻挡层的表面形成绝缘材料层;于绝缘材料层的表面形成负光刻胶层,利用有源区光罩对负光刻胶层进行曝光显影以去除位于有源区上方的负光刻胶层;去除位于有源区上方的绝缘材料层;去除浅沟槽上方的负光刻胶层。本发明可以有效降低光罩成本,简化制备工艺。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种半导体结构的制作方法。
背景技术
浅沟槽隔离结构(Shallow Trench Isolation,简称STI)是半导体芯片制造中常用的一种隔离技术,常用于有源区隔离。目前行业内在有源区内制作浅沟槽隔离结构的常用方法为,先采用有源区光罩对有源区进行曝光显影,经刻蚀形成浅沟槽,然后进行氧化物填充,之后再利用一块独立的反有源区光罩进行曝光。该反有源区光罩的曝光区域和有源区光罩的曝光区域相反,目的是为了通过刻蚀去除有源区表面的氧化物,降低后续浅沟槽化学机械研磨的工艺难度。但这个过程中需要用到两个不同的光罩,导致生产成本上升。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种半导体结构的制作方法,用于解决现有技术中在有源区制作浅沟槽结构时,需利用有源区光罩和反有源区光罩两个不同的光罩,导致生产成本上升等问题。
为实现上述目的及其他相关目的,本发明提供一种半导体结构的制作方法,包括步骤:
提供基底,所述基底上定义有多个有源区,于所述基底上形成刻蚀阻挡层;
于所述刻蚀阻挡层上形成正光刻胶层,利用有源区光罩对所述正光刻胶层进行曝光显影以在所述正光刻胶层内形成开口,对所述开口内的所述刻蚀阻挡层及基底进行刻蚀以于基底内形成浅沟槽,所述浅沟槽位于所述有源区之间;
去除残余的正光刻胶层以暴露出所述刻蚀阻挡层,于所述浅沟槽内及刻蚀阻挡层的表面形成绝缘材料层;
于所述绝缘材料层的表面形成负光刻胶层,利用所述有源区光罩对所述负光刻胶层进行曝光显影以去除位于所述有源区上方的负光刻胶层;
去除位于所述有源区上方的绝缘材料层;
去除所述浅沟槽上方的所述负光刻胶层。
可选地,利用所述有源区光罩对所述负光刻胶层进行曝光显影以去除位于所述有源区上方的负光刻胶层的过程中,在大于标准曝光能量的条件下进行曝光以使曝光显影后的负光刻胶层的表面积大于浅沟槽的开口面积,其中,标准曝光能量为使曝光显影后的负光刻胶层的表面积等于浅沟槽的开口面积时所需要的曝光能量。
可选地,所述正光刻胶层和负光刻胶层的厚度为5000埃~7000埃,所述刻蚀阻挡层的厚度为1000埃~2000埃。
可选地,所述浅沟槽的深度为3000埃~5000埃,形成的绝缘材料层的厚度比所述浅沟槽的深度大1000埃~2000埃。
可选地,所述制作方法还包括在去除所述浅沟槽上方的负光刻胶层后,对得到的结构进行化学机械研磨,之后去除所述刻蚀阻挡层的步骤。
可选地,所述刻蚀阻挡层包括氮化硅层,去除所述刻蚀阻挡层的方法包括湿刻法,采用的刻蚀液包括热磷酸。
可选地,去除位于所述有源区上方的绝缘材料层的过程中,使位于浅沟槽上方的绝缘材料层延伸到刻蚀阻挡层的表面,延伸距离为100~200nm。
可选地,所述制作方法还包括在形成所述刻蚀阻挡层之前,于所述基底表面形成缓冲层的步骤,所述刻蚀阻挡层形成于所述缓存层的表面,所述浅沟槽贯穿所述缓冲层并延伸至所述基底内。
可选地,所述缓冲层包括氧化层,形成所述缓冲层的方法包括热氧化法,形成的所述缓冲层的厚度为100埃~200埃。
可选地,所述浅沟槽的上部开口大于下部开口。
如上所述,本发明的半导体结构的制作方法,具有以下有益效果:本发明通过改善的流程设计,在不同的步骤中使用同一光罩,可以有效降低光罩成本,同时因使用同一光罩,可以减少不同步骤中对准的工作量,有助于简化制备工艺。
附图说明
图1显示为本发明提供的半导体结构的制作方法于一示例中的流程图。
图2至9显示为依实施例一中的制作方法于各步骤中所呈现出的例示性结构示意图。
图10至17显示为依实施例二中的制作方法于各步骤中所呈现出的例示性结构示意图。
元件标号说明
11 基底
111 有源区
12 有源区光罩
13 刻蚀阻挡层
14 正光刻胶层
141 开口
15 浅沟槽
16 绝缘材料层
17 负光刻胶层
18 缓冲层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
目前行业内在有源区内制作浅沟槽隔离结构的常用方法为,先采用有源区光罩对有源区进行曝光显影,经刻蚀形成浅沟槽,然后进行氧化物填充,之后再利用一块独立的反有源区光罩进行曝光。该反有源区光罩的曝光区域和有源区光罩的曝光区域相反,目的是为了通过刻蚀去除有源区表面的氧化物,降低后续浅沟槽化学机械研磨的工艺难度。但这个过程中需要用到两个不同的光罩,导致生产成本上升。为此,本发明提出了一种改善方法。
实施例一
具体地,如图1所示,本发明提供一种半导体结构的制作方法,包括步骤:
S1:提供基底11,所述基底11上定义有多个有源区111,于所述基底11上形成刻蚀阻挡层13;
S2:于所述刻蚀阻挡层13上形成正光刻胶层14,利用有源区光罩12对所述正光刻胶层14进行曝光显影以在所述正光刻胶层14内形成开口141,对所述开口141内的所述刻蚀阻挡层13及基底11进行刻蚀以于基底11内形成浅沟槽15,所述浅沟槽15位于所述有源区111之间,具体可以参考图2及图3所示;
S3:去除残余的正光刻胶层14以暴露出所述刻蚀阻挡层13,于所述浅沟槽15内及刻蚀阻挡层13的表面形成绝缘材料层16,即本步骤中形成的绝缘材料层16在所述沟槽和刻蚀阻挡层13表面连续,得到的结构如图4所示;
S4:于所述绝缘材料层16的表面形成负光刻胶层17,利用所述有源区光罩12对所述负光刻胶层17进行曝光显影以去除位于所述有源区111上方的负光刻胶层17而仅保留位于所述浅沟槽15上方的负光刻胶层17,即本步骤与步骤S2中使用同一个光罩,负光刻胶经曝光显影后变得不溶于显影液,该步骤可参考图5及图6所示;在一优选的方案中,利用所述有源区光罩12对所述负光刻胶层17进行曝光显影以去除位于所述有源区上方的负光刻胶层17的过程中,在大于标准曝光能量的条件下进行曝光以使曝光显影后的负光刻胶层的表面积大于浅沟槽的开口面积,其中,标准曝光能量为使曝光显影后的负光刻胶层的表面积等于浅沟槽的开口面积时所需要的曝光能量;即本实施例中,通过调节曝光能量以使曝光显影后的负光刻胶层17自所述浅沟槽15的表面延伸到所述刻蚀阻挡层13的表面,比如如图6中所示的截面结构示意图中,残余的负光刻胶层自浅沟槽表面向外延伸了L1的距离。即,使曝光显影后留下的负光刻胶层17自各个方向上都能完全覆盖下面的浅沟槽15,由此可以避免在后续干刻过程中浅沟槽15里的绝缘材料层16没有被刻蚀,或者说避免刻蚀过程中对浅沟槽15内的绝缘材料层16造成损伤,确保浅沟槽15的隔离性能;
S5:以残余的负光刻胶层17为掩膜,去除位于所述有源区111上方的绝缘材料层16,即仅保留位于所述浅沟槽15内的绝缘材料层16,由于前述步骤中对曝光能量进行了调节,浅沟槽周围的部分绝缘材料层经仍被负光刻胶层覆盖,经光刻刻蚀后绝缘材料层16可以自浅沟槽15延伸到刻蚀阻挡层13的表面,得到的结构如图7所示;
S6:去除所述浅沟槽15上方残余的所述负光刻胶层17,得到的结构如图7所示。
作为示例,所述基底11包括但不限于硅、锗、锗硅、绝缘体上硅、氮化镓、砷化镓及碳化硅中的任意一种或多种的结合。在形成所述刻蚀阻挡层13之前,可以对所述基底11进行清洗,比如采用超声清洗,之后采用惰性气体进行烘干。
作为示例,所述刻蚀阻挡层13包括但不限于氮化硅层和氮化钛中的一种或两种的结合,优选氮化硅层。形成所述刻蚀阻挡层13的方法包括但不限于气相沉积法。所述刻蚀阻挡层13的厚度可以根据工艺需要设置,但优选在1000埃~2000埃(包括端点值,本说明书中涉及数值范围的描述时,如无特殊说明,均包括端点值),较优地为1500埃。
需要说明的是,步骤S2中利用有源区光罩12对所述正光刻胶层14进行曝光显影以在所述正光刻胶层14内形成开口141时,有源区光罩12的曝光开口大小(也即光罩图形大小)通常是与浅沟槽的开口大小完全一致的。而步骤S4与步骤S2使用同一个光罩,故曝光开口是一样的,理论上采用标准曝光能量使曝光能量垂直入射至光刻胶层上,即可使曝光显影后残余的光刻胶层正好覆盖于浅沟槽的上表面,也即使残余的光刻胶层正好与光罩图形大小相同。但本申请的发明人在步骤S4中,创造性地调大了曝光能量,即在大于该标准曝光能量的情况下曝光,使得曝光出的实际图形略大于光罩图形,从而对浅沟槽内的绝缘材料层形成良好的保护,避免后续刻蚀过程中被损伤。较佳地,使曝光出的实际图形为光罩图形的1.01~1.2倍,更优地为1.05~1.1倍,这可以确保浅沟槽内的绝缘材料层得到良好的保护而又不至于对有源区造成不良影响。
在另一示例中,也可以在曝光能量不变的情况下,调整曝光角度而使曝光能量经曝光开口倾斜入射至负光刻胶层表面,比如曝光能量沿与水平面的夹角为75°~85°的方向入射,以增大曝光面积。
作为示例,可以采用包括但不限于旋涂法于所述刻蚀阻挡层13上形成所述正光刻胶层14,其厚度较优地为5000埃~7000埃,更优地为6500埃。正光刻胶(简称正胶)经曝光显影后可溶于显影液,其具有很好的对比度,所以用在此步骤中,可精确定义出浅沟槽15的位置和形貌,此外正光刻胶还具有图形边缘陡直、去胶容易等优点,当然缺点是价格相对于负光刻胶高。有源区光罩12为对应有源区111的上方为不透光区域而非有源区111上方则透光,因此经曝光显影后非有源区111上方的正光刻胶层14被去除而在正光刻胶层14内形成单个或多个开口141,这些开口141暴露出所述刻蚀阻挡层13,开口141对应的区域即为后续要形成浅沟槽15的区域。之后以残余的正光刻胶层14为掩膜,对开口141内的刻蚀阻挡层13进行刻蚀以显露出其底部的基底11,去除所述刻蚀阻挡层13的方法包括但不限于湿刻法,比如如果所述刻蚀阻挡层13为氮化硅层,则可以采用体积百分比浓度为85%~88%,温度为155℃~165℃的热磷酸作为刻蚀液进行刻蚀。磷酸对硅等基底11具有良好的刻蚀选择性,可以避免对基底11造成损伤。之后再采用包括但不限于干法刻蚀和/或湿法刻蚀中的一种或两种的结合对基底11进行刻蚀,以在基底11内形成浅沟槽15。比如如果基底11为硅,则可以采用Cl2和HBr气体作为主刻蚀气体,再辅以氧气和氮气进行干法刻蚀,或者采用氢氧化钾、氢氧化氨或四甲基羟胺(TMAH)溶液等碱性刻蚀液进行湿法刻蚀。比如先采用各向同性的湿法刻蚀,之后采用各向异性的干法刻蚀以形成上部开口大于下部开口(截面为类似梯形结构)的浅沟槽15,以便于后续的绝缘材料的填充。
作为示例,所述绝缘材料层16包括氧化硅和氮氧化硅中的一种或两种的结合,形成所述绝缘材料层16的方法包括但不限于气相沉积法。在形成所述绝缘材料层16之前,还可以对所述浅沟槽15表面进行热处理以于所述浅沟槽15表面(包括侧壁和底部表面)形成一层薄薄的氧化硅层的步骤(比如为100埃~200埃),这有助于后续的绝缘材料的填充。当然,在其他示例中,所述绝缘材料层16还可以为高K介质材料,具体不做限制。通常位于浅沟槽15上方的绝缘材料层16会形成一个凹口,所以为便于后续调节,填充的绝缘材料层16的厚度通常大于浅沟槽15的深度,但差异也不宜太大。在一较佳的示例中,所述浅沟槽15的深度为3000埃~5000埃,形成的绝缘材料层16的厚度比所述浅沟槽15的深度大1000埃~2000埃。
本发明中,步骤S4和步骤S2中采用同一块有源区光罩,这相较于现有技术中采用不同的光罩的方法,可以减少光罩使用量,可以显著降低生产成本。同时,由于两个步骤中使用同一个光罩,无需频繁调整对准位置,因而可以降低对准难度,简化制备工艺。另外,本步骤中使用的是负光刻胶,而负光刻胶通常比正光刻胶便宜,因而相较于现有技术中使用正光刻胶的方式,有助于进一步降低生产成本。较佳地,负光刻胶层17的厚度为5000埃~7000埃,形成负光刻胶层17的方法包括但不限于旋涂法,即边涂布光刻胶边旋转基底11和/或涂布装置,以确保均匀涂布。
作为示例,去除位于所述有源区111上方的绝缘材料层16的方法包括但不限于刻蚀法,比如如果所述绝缘材料层16为氧化硅层,则可以采用对氮化硅和氧化硅具有良好刻蚀选择比的氢氟酸进行湿法刻蚀。
作为示例,所述制作方法还包括在去除所述浅沟槽15上方的负光刻胶层17后,对得到的结构进行化学机械研磨,之后去除所述刻蚀阻挡层13的步骤。具体地,可以先采用化学机械研磨法将所述浅沟槽15内的绝缘材料层16研磨至与所述刻蚀阻挡层13的上表面位于同一水平面上,得到的结构如图8所示,以消除绝缘材料层16内的凹口,之后采用热磷酸进行湿法刻蚀以去除所述刻蚀阻挡层13,得到如图9所示的结构。
在一示例中,去除位于所述有源区111上方的绝缘材料层16的过程中,使位于浅沟槽15上方的绝缘材料层16延伸到刻蚀阻挡层13的表面,因而在后续的化学机械研磨过程中,可以避免水汽沿垂直方向渗透至浅沟槽15与基底11之间的间隙,确保绝缘材料层16与基底11之间紧密粘附。当然,该延伸距离不宜过大,否则会给后续的化学机械研磨工艺带来诸多不便,也不能过小,否则起不到良好的避免水汽渗透至浅沟槽15与基底11之间的作用。发明人经大量实验发现,该延伸距离d1(如图7)较佳地为100~200nm。当然,该延伸距离通常由步骤S4中残余的负光刻胶层延伸到浅沟槽表面外的距离L1决定。
本发明可以广泛应用于各种需在有源区111之间制备浅沟槽15的器件制作工艺中,可以有效降低生产成本。
实施例二
如图10至图17所所示,本发明还提供另一种半导体结构的制作方法,本实施例的制作方法与实施例一的主要区别在于,本实施例的制作方法还包括在形成所述刻蚀阻挡层13之前,于所述基底11表面形成缓冲层18的步骤,所述刻蚀阻挡层13形成于所述缓存层的表面,所述浅沟槽15贯穿所述缓冲层18并延伸至所述基底11内。具体地,本实施例在提供定义有多个有源区111的基底11后,先于基底11表面形成缓冲层18(具体可以参考图10),所述缓存层包括但不限于氧化硅层,形成氧化硅层的方法优选热氧化法,比如将基底11放置于炉管设备内,通入氧气或水蒸气,以于所述基底11表面形成100埃~200埃左右的所述缓冲层18。所述缓冲层18可以对所述基底11形成良好的保护,便于后续的刻蚀阻挡层13的生长,同时可以对所述基底11形成良好的保护。形成浅沟槽15的过程中,先以所述正光刻胶层14为掩膜对所述刻蚀阻挡层13进行刻蚀以在刻蚀阻挡层13中形成暴露所述缓冲层18的开口,之后对暴露出的缓冲层18进行刻蚀直至暴露出基底11,最后继续对基底11进行刻蚀以最终形成所述浅沟槽15。
形成浅沟槽15后,去除残余的正光刻胶层14以暴露出所述刻蚀阻挡层13,之后于所述浅沟槽15内及刻蚀阻挡层13的表面形成所述绝缘材料层16,具体可以参考图11及图12所示,并继续执行如实施例一的步骤S4至S6中的步骤,包括S4:于所述绝缘材料层16的表面形成负光刻胶层17,利用所述有源区光罩12对所述负光刻胶层17进行曝光显影以去除位于所述有源区111上方的负光刻胶层17而仅保留位于所述浅沟槽15的绝缘材料层16表面的负光刻胶层17,具体可以参考图13及图14所示;S5:去除位于所述有源区111上方的绝缘材料层16而仅保留位于所述浅沟槽15内及上方的绝缘材料层16,当然,绝缘材料层16可以自浅沟槽15表面延伸至刻蚀阻挡层13表面,延伸距离为100nm~200nm;S6:去除所述浅沟槽15上方的所述负光刻胶层17,得到的结构可以参考图15所示。各步骤的方法和/或参数均可参考实施例一,出于简洁的目的不赘述。并且在去除所述浅沟槽15上方的负光刻胶层17后,同样可以对得到的结构进行化学机械研磨,得到的结构如图16所示,之后先采用湿法刻蚀去除所述刻蚀阻挡层13,然后再采用湿法刻蚀去除所述缓冲层18,由于湿法刻蚀为各向同性刻蚀,因此在刻蚀缓冲层18的过程中,可以去除浅沟槽15表面的部分绝缘材料层16而将其调整为预设高度。
本实施例中,同样由于步骤S4和步骤S2中采用同一块有源区光罩,相较于现有技术中采用不同的光罩的方法,可以显著降低生产成本。同时,由于两个步骤中使用同一个光罩,因而可以降低对准难度,简化制备工艺。另外,本步骤中使用的是负光刻胶,相较于现有技术中使用正光刻胶的方式,有助于进一步降低生产成本。
综上所述,本发明提供一种半导体结构的制作方法。该工艺方法包括步骤:提供基底,所述基底上定义有多个有源区,于所述基底上形成刻蚀阻挡层;于所述刻蚀阻挡层上形成正光刻胶层,利用有源区光罩对所述正光刻胶层进行曝光显影以在所述正光刻胶层内形成开口,对所述开口内的所述刻蚀阻挡层及基底进行刻蚀以于基底内形成浅沟槽,所述浅沟槽位于所述有源区之间;去除残余的正光刻胶层以暴露出所述刻蚀阻挡层,于所述浅沟槽内及刻蚀阻挡层的表面形成绝缘材料层;于所述绝缘材料层的表面形成负光刻胶层,利用所述有源区光罩对所述负光刻胶层进行曝光显影以去除位于所述有源区上方的负光刻胶层;去除位于所述有源区上方的绝缘材料层;去除所述浅沟槽上方的所述负光刻胶层。本发明通过改善的流程设计,在不同的步骤中使用同一光罩,可以有效降低光罩成本,同时因使用同一光罩,可以减少不同步骤中对准的工作量,有助于简化制备工艺。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种半导体结构的制作方法,其特征在于,包括步骤:
提供基底,所述基底上定义有多个有源区,于所述基底上形成刻蚀阻挡层;
于所述刻蚀阻挡层上形成正光刻胶层,利用有源区光罩对所述正光刻胶层进行曝光显影以在所述正光刻胶层内形成开口,对所述开口内的所述刻蚀阻挡层及基底进行刻蚀以于基底内形成浅沟槽,所述浅沟槽位于所述有源区之间;
去除残余的正光刻胶层以暴露出所述刻蚀阻挡层,于所述浅沟槽内及刻蚀阻挡层的表面形成绝缘材料层;
于所述绝缘材料层的表面形成负光刻胶层,利用所述有源区光罩对所述负光刻胶层进行曝光显影以去除位于所述有源区上方的负光刻胶层;
去除位于所述有源区上方的绝缘材料层;
去除所述浅沟槽上方的所述负光刻胶层;
利用所述有源区光罩对所述负光刻胶层进行曝光显影以去除位于所述有源区上方的负光刻胶层的过程中,在大于标准曝光能量的条件下进行曝光,以使曝光显影后的负光刻胶层的表面积大于浅沟槽的开口面积,其中标准曝光能量为使曝光显影后的负光刻胶层的表面积等于浅沟槽的开口面积时所需要的曝光能量。
2.根据权利要求1所述的制作方法,其特征在于,所述正光刻胶层和负光刻胶层的厚度为5000埃~7000埃,所述刻蚀阻挡层的厚度为1000埃~2000埃。
3.根据权利要求1所述的制作方法,其特征在于,所述浅沟槽的深度为3000埃~5000埃,形成的绝缘材料层的厚度比所述浅沟槽的深度大1000埃~2000埃。
4.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括在去除所述浅沟槽上方的负光刻胶层后,对得到的结构进行化学机械研磨,之后去除所述刻蚀阻挡层的步骤。
5.根据权利要求1所述的制作方法,其特征在于,所述刻蚀阻挡层包括氮化硅层,去除所述刻蚀阻挡层的方法包括湿刻法,采用的刻蚀液包括热磷酸。
6.根据权利要求1所述的制作方法,其特征在于,去除位于所述有源区上方的绝缘材料层的过程中,使位于浅沟槽上方的绝缘材料层延伸到刻蚀阻挡层的表面,延伸距离为100~200nm。
7.根据权利要求1所述的制作方法,其特征在于,所述制作方法还包括在形成所述刻蚀阻挡层之前,于所述基底表面形成缓冲层的步骤,所述刻蚀阻挡层形成于所述缓冲层的表面,所述浅沟槽贯穿所述缓冲层并延伸至所述基底内。
8.根据权利要求7所述的制作方法,其特征在于,所述缓冲层包括氧化层,形成所述缓冲层的方法包括热氧化法,形成的所述缓冲层的厚度为100埃~200埃。
9.根据权利要求1-8任一项所述的制作方法,其特征在于,所述浅沟槽的上部开口大于下部开口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110420332.5A CN113140500B (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110420332.5A CN113140500B (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113140500A CN113140500A (zh) | 2021-07-20 |
CN113140500B true CN113140500B (zh) | 2023-08-22 |
Family
ID=76812683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110420332.5A Active CN113140500B (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113140500B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200627686A (en) * | 2004-11-30 | 2006-08-01 | Daewoo Electronics Corp | Method for manufacturing organic electroluminescence display |
KR100763713B1 (ko) * | 2006-08-29 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 소자의 제조 방법 |
CN101446768A (zh) * | 2007-11-27 | 2009-06-03 | 中芯国际集成电路制造(上海)有限公司 | 零层对准标记及制作方法 |
CN101459108A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 |
CN103309164A (zh) * | 2012-03-09 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
TWI460534B (zh) * | 2013-06-25 | 2014-11-11 | Rexchip Electronics Corp | Double exposure mask structure and exposure development method |
CN105914178A (zh) * | 2016-05-11 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
CN110379714A (zh) * | 2019-07-15 | 2019-10-25 | 武汉新芯集成电路制造有限公司 | 半导体结构的形成方法及半导体结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4826841B2 (ja) * | 2009-01-15 | 2011-11-30 | 信越化学工業株式会社 | パターン形成方法 |
-
2021
- 2021-04-19 CN CN202110420332.5A patent/CN113140500B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200627686A (en) * | 2004-11-30 | 2006-08-01 | Daewoo Electronics Corp | Method for manufacturing organic electroluminescence display |
KR100763713B1 (ko) * | 2006-08-29 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 소자의 제조 방법 |
CN101446768A (zh) * | 2007-11-27 | 2009-06-03 | 中芯国际集成电路制造(上海)有限公司 | 零层对准标记及制作方法 |
CN101459108A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 |
CN103309164A (zh) * | 2012-03-09 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
TWI460534B (zh) * | 2013-06-25 | 2014-11-11 | Rexchip Electronics Corp | Double exposure mask structure and exposure development method |
CN105914178A (zh) * | 2016-05-11 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
CN109461696A (zh) * | 2018-10-15 | 2019-03-12 | 上海华虹宏力半导体制造有限公司 | 一种浅沟槽隔离结构的制作方法 |
CN110379714A (zh) * | 2019-07-15 | 2019-10-25 | 武汉新芯集成电路制造有限公司 | 半导体结构的形成方法及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
CN113140500A (zh) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759214B2 (en) | Semiconductor including STI and method for manufacturing the same | |
US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
US6159822A (en) | Self-planarized shallow trench isolation | |
JPH04268747A (ja) | 半導体基板のアクティブ領域間にフィールド酸化物を形成する方法 | |
KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
JP2000277605A (ja) | 半導体装置の製造方法 | |
US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
CN113140500B (zh) | 半导体结构的制作方法 | |
JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
US20070197038A1 (en) | Method for manufacturing semiconductor device | |
TWI717637B (zh) | 半導體結構中的凹槽的製作方法 | |
CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
US6383936B1 (en) | Method for removing black silicon in semiconductor fabrication | |
KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
US20230145732A1 (en) | Trench Fabrication Method | |
US7339251B2 (en) | Shallow trench isolation structure and formation method thereof | |
TWI786490B (zh) | 半導體結構及其形成方法 | |
KR100620702B1 (ko) | 반도체 소자의 sti의 상부 모서리 라운딩 방법 | |
CN111725137B (zh) | 一种半导体器件的形成方法 | |
JPS59202648A (ja) | 半導体装置の製造方法 | |
KR100536805B1 (ko) | 반도체 소자 및 그 제조방법 | |
US20120299157A1 (en) | Semiconductor process and fabricated structure thereof | |
KR100831676B1 (ko) | 반도체 디바이스의 소자 분리막 제조방법 | |
US7595254B2 (en) | Method of manufacturing a semiconductor device | |
CN115083997A (zh) | 衬底、半导体结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |