JP2000277605A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000277605A
JP2000277605A JP11078766A JP7876699A JP2000277605A JP 2000277605 A JP2000277605 A JP 2000277605A JP 11078766 A JP11078766 A JP 11078766A JP 7876699 A JP7876699 A JP 7876699A JP 2000277605 A JP2000277605 A JP 2000277605A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
island
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11078766A
Other languages
English (en)
Other versions
JP3443358B2 (ja
Inventor
Yuuji Satou
裕時 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07876699A priority Critical patent/JP3443358B2/ja
Priority to TW089100619A priority patent/TW495901B/zh
Priority to KR1020000006253A priority patent/KR100365036B1/ko
Priority to US09/501,573 priority patent/US6245642B1/en
Publication of JP2000277605A publication Critical patent/JP2000277605A/ja
Application granted granted Critical
Publication of JP3443358B2 publication Critical patent/JP3443358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B6/00—Retainers or tethers for neckties, cravats, neckerchiefs, or the like, e.g. tie-clips, spring clips with attached tie-tethers, woggles, pins with associated sheathing members tetherable to clothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ヒュームドシリカでウエハ表面が露出するま
で埋め込み酸化膜を研磨する際、研磨ストッパーが無い
ためトレンチの深さが浅くなる。 【解決手段】 シリコン基板１上に第１のシリコン窒化
膜３を形成する。エッチングすることにより、第１の島
状領域１ａ及び第２の島状領域１ｄを形成し、且つ、第
１の島状領域１ａ間に第１の溝１ｂ及び第１の島状境域
１ａと第２の島状領域１ｄとの間に第２の溝１ｃを形成
する。第１の溝１ｂと第２の溝１ｃとを埋設するように
全面にシリコン酸化膜４を堆積する。全面に第２のシリ
コン窒化膜５を形成する。第１のスラリーを用いたＣＭ
Ｐ法により、第２の島状領域１ｄ上の第１のシリコン窒
化膜３上表面を露出させる。第２のスラリーを用いたＣ
ＭＰ法により、第１の島状領域１ａ上の第１のシリコン
窒化膜３上表面を露出させる。シリコン酸化膜４を所定
の量だけエッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳しくはトレンチ素子分離領域形成を
行う半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、トレンチ素子分離領域形成方法の
１つに、特開平９−１５３５４３号公報に記載の方法が
開示されている。以下、図５を用いて、上記従来技術を
説明する。
【０００３】まず、シリコンウエハ３１の表面に所定の
フォトリソグラフィプロセスを用いて、所定の幅、所定
の深さのトレンチ３２を所定の位置に形成する（図５
（ａ））。次に、このシリコンウエハ３１表面をシリコ
ン酸化膜３３で覆う。シリコン酸化膜３３でトレンチ３
２を埋めるとともに、シリコンウエハ３１の表面全面を
所定厚さのシリコン酸化膜３３で被覆するものである
（図５（ｂ））。
【０００４】そして、このシリコン酸化膜３３の表面を
平坦に加工する（図５（ｃ））。ＣｅＯ2（酸化セリウ
ム）を含む研摩剤を使用して化学的機械研磨を行う。更
に、この後、ヒュームドシリカを含む研磨剤を使用し
て、この平坦なシリコン酸化膜を研磨し、シリコンウエ
ハ３１の表面を露出させる（図５（ｄ））。この場合の
化学的機械研磨の終点は、疎水性のシリコン表面が露出
することで、容易に判断することができる。
【０００５】次に、アミンの入ったシリコンの研摩剤を
用いて、このシリコンウエハ表面に仕上げ研磨を施す。
この結果、ディッシングが生じなく、平坦なシリコン表
面と、角が丸みを帯びたシリコン酸化膜の分離部分とが
形成されたトレンチ分離構造を有するシリコンウエハを
得ることができる（図５（ｅ））。
【０００６】
【発明が解決しようとする課題】しかし、上述の特開平
９−１５３５４３号公報に記載の、酸化セリウムを含む
研磨剤を用いた研磨の後、ヒュームドシリカを含む研磨
剤を用いた研磨を行う方法でシリコン酸化膜で埋め込ま
れたトレンチ素子分離領域を形成する場合、シリコン酸
化膜を研磨して活性領域のシリコン表面が露出させるた
めに、研磨剤をして、ヒュームドシリカを使用する。と
ころが、ヒュームドシリカはシリコン酸化膜に対するシ
リコンの選択比が小さいので、シリコンは研磨ストッパ
とはならない。このため、シリコン表面が必要以上に研
磨され、結果としてトレンチの深さが浅くなるという問
題点がある。
【０００７】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置の製造方法は、複数の第１の島状領域から
なる島状領域群と、該島状領域群端から所定の距離離れ
た、少なくとも１つの、前記第１の島状領域より幅の広
い第２の島状領域とを有する半導体装置の製造方法にお
いて、半導体基板上に第１のシリコン窒化膜を形成する
工程と、パターニングにより、前記シリコン窒化膜を所
定の形状にした後、前記シリコン窒化膜をマスクに上記
半導体基板をエッチングすることにより、前記第１の島
状領域及び前記第２の島状領域を形成し、且つ、前記第
１の島状領域間に第１の溝及び前記島状領域群端と第２
の島状領域との間に第２の溝を形成する工程と、少なく
とも、前記第１の溝と第２の溝とを埋設するように全面
にシリコン酸化膜を堆積する工程と、全面に第２のシリ
コン窒化膜を形成する工程と、第１のスラリーを用いた
ＣＭＰ法により、前記第２の島状領域上の第１のシリコ
ン窒化膜上表面が露出するまで、前記第２のシリコン窒
化膜及びシリコン酸化膜を研磨する工程と、第２のスラ
リーを用いたＣＭＰ法により、前記第１の島状領域上の
第２のシリコン窒化膜上表面が露出するまで、前記第２
のシリコン窒化膜及びシリコン酸化膜を研磨する工程
と、前記シリコン酸化膜を所定の量だけエッチングする
工程と、前記第１のシリコン窒化膜と前記第２のシリコ
ン窒化膜とを除去する工程とを有することを特徴とする
ものである。
【０００８】また、請求項２に記載の本発明の半導体装
置の製造方法は、前記第２の溝上平坦領域における前記
第２のシリコン窒化膜表面が前記第１の溝上平坦化領域
における第１のシリコン窒化膜表面と同一面上になるよ
うに、前記第２のシリコン窒化膜を形成することを特徴
とする、請求項１に記載の半導体装置の製造方法であ
る。
【０００９】また、請求項３に記載の本発明の半導体装
置の製造方法は、前記第２のシリコン窒化膜の膜厚が第
１のシリコン窒化膜の膜厚より薄くなるように、前記第
２のシリコン窒化膜を形成することを特徴とする、請求
項２に記載の半導体装置の製造方法である。
【００１０】また、請求項４に記載の本発明の半導体装
置の製造方法は、前記第２のシリコン窒化膜形成後、マ
スクを用いて、前記第１のシリコン窒化膜が露出するま
で前記第２の島状領域上の前記第２のシリコン窒化膜及
び前記シリコン酸化膜をエッチングして、前記第２の島
状領域上に開口部を設けることを特徴とする、請求項１
乃至請求項３のいずれかに記載の半導体装置の製造方法
である。
【００１１】更に、請求項５に記載の本発明の半導体装
置の製造方法は、前記第１のスラリーとしてシリカ系ス
ラリーを用い、且つ、前記第２のスラリーとしてセリウ
ム系スラリーを用いたことを特徴とする、請求項１乃至
請求項４のいずれかに記載の半導体装置の製造方法であ
る。
【００１２】
【発明の実施の形態】以下、一実施の形態に基づいて、
本発明の半導体装置の製造方法を詳細に説明する。図１
乃至図４は本発明の半導体装置の製造工程の第１ステッ
プ乃至第４ステップを示す製造工程説明図である。
【００１３】まず、シリコン基板１上にパッド酸化膜２
を熱酸化にて、１４０Å形成した上に、１６００Åの第
１のシリコン窒化膜３を形成する（図１（ａ））。この
第１のシリコン窒化膜３は、後の工程での熱処理の際
に、活性領域となるシリコン基板１表面が酸化されるの
を防止するためのものである。
【００１４】次に、素子分離領域を形成するために、レ
ジストを塗布し、露光、現像する。次に、素子分離領域
領域のシリコン窒化膜３とパッド酸化膜２のエッチング
を、ガス流量をＣＨＦ3が１０ｓｃｃｍ、ＣＦ4が２２ｓ
ｃｃｍ、Ｏ2が８ｓｃｃｍとして行う。その後、シリコ
ン基板１をエッチングすることにより、深さ３５００Å
の複数の溝部を形成する（図１（ｂ））。本実施の形態
では、複数の活性領域となる第１の島状領域１ａと素子
分離領域となる第１の溝部１ｂとからなる領域とこの領
域端の第１の島状領域１ａに隣接して設けられた第１の
溝部１ｂより幅の広い、素子分離領域となる第２の溝部
１ｃ及び第２の溝部１ｃに囲まれた活性領域となる第２
の島状領域１ｄとが形成される。本実施の形態において
は、第１の島状領域１ａの幅を０．２２〜０．４μｍ、
第１の溝部１ｂの幅を０．２８〜０．７μｍ、第２の島
状領域１ｄの幅を第１の島状領域１ａよりも広い幅、第
２の溝部１ｃの幅を２〜４ｍｍとする。
【００１５】次に、レジストのアッシング工程及び洗浄
工程の後、第１の溝部１ｂ及び第２の溝部１ｃに埋め込
み酸化膜を埋設する。このとき、第２の溝部１ｃの埋め
込み酸化膜４の膜厚は、シリコン基板の第１の島状領域
１ａ表面と同一の高さ又は、それ以上となるようにする
必要がある。このため、埋め込み酸化膜４を膜厚３５０
０〜５１００Å、例えば、４０００Å形成する。
【００１６】次に、第２のシリコン窒化膜５を１０００
Å形成する。この第２のシリコン窒化膜５は、第２の溝
部１ｃ上の平坦部の第２のシリコン窒化膜５表面が第２
の島状領域１ｄ上の第１のシリコン窒化膜３表面と同一
面上にあることが、均一に表面研磨を行う上で望まし
い。すなわち、第１のシリコン窒化膜３の方が、第２の
シリコン窒化膜５に比べて厚くなるようにすることが望
ましい。
【００１７】次に、レジストを塗布し、露光、現像した
所定の形状のレジストパターン６を形成した（図２
（ａ））後、第２の島状領域上の第２のシリコン窒化膜
５及び埋め込み酸化膜４をエッチングし、第２の島状領
域１ｄ上の第１のシリコン窒化膜３上表面を露出させる
（図２（ｂ））。この際、第２の島状領域１ｄ上におい
て、第２のシリコン窒化膜５が平坦である領域をエッチ
ングすることが望ましい。第２の島状領域１ｄ内の外周
領域では、埋め込み酸化膜４の膜厚が変化しているた
め、第２の島状領域１ｄ内の外側に行くにつれてオーバ
ーエッチングの量が増加するという問題が生じるからで
ある。例えば、所定の形状のレジストパターンによる開
口部を形成する必要があるのは、第２の島状領域１ｄの
両側それぞれ０．３μｍの部分では、酸化膜の厚さが一
定でないため、避ける必要があること、開口部の最小加
工寸法０．５５μｍを考慮すると、第２の島状領域１ｄ
の幅が１．１５μｍ以上の場合となる。
【００１８】次に、第１のＣＭＰ法による研磨には、Ｐ
Ｈ１０．３、濃度１２ｗｔ％、ＳｉＯ2の粒子径が５０
〜２００ｎｍのシリカ系スラリーであるフュームドシリ
カスラリー、圧力を３５０ｇＦ／ｃｍ2、研磨盤の回転
数５０ｒｐｍ、ウエハ側の定盤の回転数６．９ｒｐｍ、
スラリー流量２０００ｓｃｃｍの研磨条件を用いて、第
２の島状領域１ｄ上の第１のシリコン窒化膜３全上表面
が露出するまで、本実施の形態では２５００Å（シリコ
ン窒化膜とシリコン酸化膜との積層膜をシリコン酸化膜
の単一層に換算した場合の研磨量）相当の研磨を行う
（図３（ａ））。この研磨によって、第２の島状領域１
ｄ上の第１のシリコン窒化膜３表面と第２の溝部１ｃ上
の第２のシリコン窒化膜５表面との第１の段差は２００
Å以下、第１の島状領域１ａ上の第２のシリコン窒化膜
５表面と第１の溝部１ｂ上の第２のシリコン窒化膜５表
面との第２の段差は１０００Å程度まで平坦化される。
この第１のＣＭＰ法に用いるスラリーは機械的研磨作用
の方が、化学的研磨作用より強く作用するものであり、
段差の解消に効果が大きい。
【００１９】このとき、第２の溝部１ｃの研磨ストッパ
ー膜としての第２のシリコン窒化膜の残膜は５００〜９
００Å、第２の島状領域１ｄにおける第１のシリコン窒
化膜３の残膜は１０００〜１３００Åである。
【００２０】次に、第２のＣＭＰ法による研磨には、シ
リコン窒化膜のシリコン酸化膜に対する選択比を１５０
より大きく、ＰＨは６〜６．２５、粒子径を２５０ｎｍ
の、セリウム系スラリーである酸化セリウム系スラリー
を用いて、第１の島状領域１ａ上の第１のシリコン窒化
膜３の上表面が露出するまで、本実施の形態では４００
０〜６０００Å（シリコン窒化膜とシリコン酸化膜との
積層膜をシリコン酸化膜の単一層に換算した場合の研磨
量）相当の研磨を行う（図３（ｂ））。研磨条件は、第
１の研磨と同じ条件である。この研磨によって、上述の
第１の段差及び第２の段差は２００Å以下となる。この
第２のＣＭＰ法に用いるスラリーはシリコン酸化膜に対
するシリコン窒化膜の選択比が１５０以上のものが望ま
しい。これにより、シリコン窒化膜の研磨を抑えつつ、
シリコン酸化膜の研磨を行うことができる。
【００２１】このときの第２の溝部１ｃ上の第２のシリ
コン窒化膜５の残膜は４００〜６００Å、第２の島状領
域１ｄの残膜は７５０〜８００Å、第１の島状領域１ａ
の残膜は９００〜１０００Åである。その後、ＨＦ処理
を行い、島状領域近傍の埋め込み酸化膜を４００Å程度
エッチングして、次工程の為に段差を低減する（図４
（ａ））。
【００２２】その後、第１及び第２の島状領域１ａ、１
ｄ上の第１のシリコン窒化膜３を熱リン酸を用いて除去
する（図４（ｂ））。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、トレンチ構造の素子分離領域の酸化
膜を膜減りなく基板表面を平坦化することができるの
で、ディッシングによる素子特性を劣化を抑制すること
ができる。
【００２４】また、請求項２乃至請求項５に記載の本発
明を用いることにより、更に基板表面を平坦化すること
ができるので、素子特性が向上する。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例の製造工程の第１ス
テップの前半を示す製造工程説明図であり、（ｂ）は同
後半を示す製造工程説明図である。
【図２】（ａ）は本発明の一実施例の製造工程の第２ス
テップの前半を示す製造工程説明図であり、（ｂ）は同
後半を示す製造工程説明図である。
【図３】（ａ）は本発明の一実施例の製造工程の第３ス
テップの前半を示す製造工程説明図であり、（ｂ）は同
後半を示す製造工程説明図である。
【図４】（ａ）は本発明の一実施例の製造工程の第４ス
テップの前半を示す製造工程説明図であり、（ｂ）は同
後半を示す製造工程説明図である。
【図５】従来例の製造工程説明図である。
【符号の説明】
１ シリコン基板 １ａ 第１の島状領域 １ｂ 第１の溝部 １ｃ 第２の溝部 １ｄ 第２の島状領域 ２ パッド酸化膜 ３ 第１のシリコン窒化膜 ４ 埋め込み酸化膜 ５ 第２のシリコン窒化膜 ６ レジストパターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の第１の島状領域からなる島状領域
    群と、該島状領域群端から所定の距離離れた、少なくと
    も１つの、前記第１の島状領域より幅の広い第２の島状
    領域とを有する半導体装置の製造方法において、 半導体基板上に第１のシリコン窒化膜を形成する工程
    と、 パターニングにより、前記シリコン窒化膜を所定の形状
    にした後、前記シリコン窒化膜をマスクに上記半導体基
    板をエッチングすることにより、前記第１の島状領域及
    び前記第２の島状領域を形成し、且つ、前記第１の島状
    領域間に第１の溝及び前記島状領域群端と第２の島状領
    域との間に第２の溝を形成する工程と、少なくとも、前
    記第１の溝と第２の溝とを埋設するように全面にシリコ
    ン酸化膜を堆積する工程と、 全面に第２のシリコン窒化膜を形成する工程と、 第１のスラリーを用いたＣＭＰ法により、前記第２の島
    状領域上の第１のシリコン窒化膜上表面が露出するま
    で、前記第２のシリコン窒化膜及びシリコン酸化膜を研
    磨する工程と、 第２のスラリーを用いたＣＭＰ法により、前記第１の島
    状領域上の第２のシリコン窒化膜上表面が露出するま
    で、前記第２のシリコン窒化膜及びシリコン酸化膜を研
    磨する工程と、 前記シリコン酸化膜を所定の量だけエッチングする工程
    と、 前記第１のシリコン窒化膜と前記第２のシリコン窒化膜
    とを除去する工程とを有することを特徴とする、半導体
    装置の製造方法。
  2. 【請求項２】 前記第２の溝上平坦領域における前記第
    ２のシリコン窒化膜表面が前記第１の溝上平坦化領域に
    おける第１のシリコン窒化膜表面と同一面上になるよう
    に、前記第２のシリコン窒化膜を形成することを特徴と
    する、請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記第２のシリコン窒化膜の膜厚が第１
    のシリコン窒化膜の膜厚より薄くなるように、前記第２
    のシリコン窒化膜を形成することを特徴とする、請求項
    ２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記第２のシリコン窒化膜形成後、マス
    クを用いて、前記第１のシリコン窒化膜が露出するまで
    前記第２の島状領域上の前記第２のシリコン窒化膜及び
    前記シリコン酸化膜をエッチングして、前記第２の島状
    領域上に開口部を設けることを特徴とする、請求項１乃
    至請求項３のいずれかに記載の半導体装置の製造方法。
  5. 【請求項５】 前記第１のスラリーとしてシリカ系スラ
    リーを用い、且つ、前記第２のスラリーとしてセリウム
    系スラリーを用いたことを特徴とする、請求項１乃至請
    求項４のいずれかに記載の半導体装置の製造方法。
JP07876699A 1999-03-24 1999-03-24 半導体装置の製造方法 Expired - Fee Related JP3443358B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07876699A JP3443358B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法
TW089100619A TW495901B (en) 1999-03-24 2000-01-17 Process for manufacturing a semiconductor structure
KR1020000006253A KR100365036B1 (ko) 1999-03-24 2000-02-10 반도체장치의 제조방법
US09/501,573 US6245642B1 (en) 1999-03-24 2000-02-10 Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07876699A JP3443358B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000277605A true JP2000277605A (ja) 2000-10-06
JP3443358B2 JP3443358B2 (ja) 2003-09-02

Family

ID=13671037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07876699A Expired - Fee Related JP3443358B2 (ja) 1999-03-24 1999-03-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6245642B1 (ja)
JP (1) JP3443358B2 (ja)
KR (1) KR100365036B1 (ja)
TW (1) TW495901B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408864B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100476037B1 (ko) * 2002-12-11 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100548547B1 (ko) * 1999-12-23 2006-02-02 주식회사 하이닉스반도체 웨이퍼 전면 평탄화 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026119A (ja) * 2000-07-10 2002-01-25 Sharp Corp 半導体装置の製造方法
DE10041084A1 (de) * 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
US6593210B1 (en) * 2000-10-24 2003-07-15 Advanced Micro Devices, Inc. Self-aligned/maskless reverse etch process using an inorganic film
KR100421037B1 (ko) * 2001-03-14 2004-03-03 삼성전자주식회사 반도체소자의 제조방법
KR100611064B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
US7504044B2 (en) * 2004-11-05 2009-03-17 Cabot Microelectronics Corporation Polishing composition and method for high silicon nitride to silicon oxide removal rate ratios
KR100619394B1 (ko) * 2004-12-22 2006-09-08 동부일렉트로닉스 주식회사 반도체 소자의 디싱 방지 방법
KR100590383B1 (ko) * 2005-03-09 2006-06-19 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US9177815B2 (en) * 2012-05-04 2015-11-03 Applied Materials, Inc. Methods for chemical mechanical planarization of patterned wafers
US11951587B2 (en) * 2018-09-26 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Zone-based CMP target control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799237A (ja) * 1993-06-24 1995-04-11 Northern Telecom Ltd 集積回路の製造方法
JPH07221054A (ja) * 1994-01-31 1995-08-18 Sony Corp 研磨方法
JPH0951034A (ja) * 1995-05-29 1997-02-18 Fujitsu Ltd 半導体装置の製造方法
JP2000068371A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663107A (en) * 1994-12-22 1997-09-02 Siemens Aktiengesellschaft Global planarization using self aligned polishing or spacer technique and isotropic etch process
US5665202A (en) * 1995-11-24 1997-09-09 Motorola, Inc. Multi-step planarization process using polishing at two different pad pressures
JPH09153543A (ja) 1995-11-29 1997-06-10 Mitsubishi Materials Shilicon Corp トレンチ分離構造を有するシリコンウェ−ハの製造方法
KR100190048B1 (ko) * 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US5817567A (en) * 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
KR100224700B1 (ko) * 1997-04-30 1999-10-15 윤종용 반도체장치의 소자분리방법
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
TW434804B (en) * 1998-04-18 2001-05-16 United Microelectronics Corp Chemical mechanical polishing method of shallow trench isolation
TW379406B (en) * 1998-04-27 2000-01-11 United Microelectronics Corp Shallow trench isolation method
US6146975A (en) * 1998-07-10 2000-11-14 Lucent Technologies Inc. Shallow trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799237A (ja) * 1993-06-24 1995-04-11 Northern Telecom Ltd 集積回路の製造方法
JPH07221054A (ja) * 1994-01-31 1995-08-18 Sony Corp 研磨方法
JPH0951034A (ja) * 1995-05-29 1997-02-18 Fujitsu Ltd 半導体装置の製造方法
JP2000068371A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548547B1 (ko) * 1999-12-23 2006-02-02 주식회사 하이닉스반도체 웨이퍼 전면 평탄화 방법
KR100408864B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100476037B1 (ko) * 2002-12-11 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법

Also Published As

Publication number Publication date
TW495901B (en) 2002-07-21
KR100365036B1 (ko) 2002-12-16
US6245642B1 (en) 2001-06-12
KR20000062541A (ko) 2000-10-25
JP3443358B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
US5492858A (en) Shallow trench isolation process for high aspect ratio trenches
KR100213196B1 (ko) 트렌치 소자분리
JP4593521B2 (ja) 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法
TW452879B (en) Method for removing polishing stop layer
JP3443358B2 (ja) 半導体装置の製造方法
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
JP2000068371A (ja) 半導体装置の製造方法
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
US20020014677A1 (en) Semiconductor device having trench isolation layer and method for manufacturing the same
JP2000036533A (ja) 半導体装置の製造方法
US7060573B2 (en) Extended poly buffer STI scheme
US6703270B2 (en) Method of manufacturing a semiconductor device
US20040087106A1 (en) Method for forming isolation film in silicon substrate
KR100470724B1 (ko) 반도체 장치의 제조에서 필링막 형성 방법 및 이를 이용한트랜치 소자 분리 방법
JP2001185612A (ja) Ｓｏｉウェーハの製造方法
KR100967670B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100451499B1 (ko) 반도체소자의소자분리막형성방법
US20040147091A1 (en) Method of fabricating trench isolation structure of a semiconductor device
KR100967672B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100979228B1 (ko) 반도체소자의 소자분리막 형성방법
KR20040087457A (ko) 반도체소자의 소자분리막 형성방법
JP2001210710A (ja) 犠牲層を使用する浅いトレンチ分離の形成プロセス
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
JPH11233516A (ja) 半導体装置の製造方法
JPH08111405A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees