KR100190048B1 - 반도체 소자의 소자 분리 방법 - Google Patents

반도체 소자의 소자 분리 방법 Download PDF

Info

Publication number
KR100190048B1
KR100190048B1 KR1019960023681A KR19960023681A KR100190048B1 KR 100190048 B1 KR100190048 B1 KR 100190048B1 KR 1019960023681 A KR1019960023681 A KR 1019960023681A KR 19960023681 A KR19960023681 A KR 19960023681A KR 100190048 B1 KR100190048 B1 KR 100190048B1
Authority
KR
South Korea
Prior art keywords
region
pattern
insulating film
active region
forming
Prior art date
Application number
KR1019960023681A
Other languages
English (en)
Other versions
KR980006047A (ko
Inventor
조상연
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960023681A priority Critical patent/KR100190048B1/ko
Priority to JP30298196A priority patent/JP3632804B2/ja
Priority to US08/748,865 priority patent/US5750433A/en
Publication of KR980006047A publication Critical patent/KR980006047A/ko
Application granted granted Critical
Publication of KR100190048B1 publication Critical patent/KR100190048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 소자의 소자 분리 방법에 관하여 개시되어 있다. 본 발명에 의한 소자 분리 방법에서는 STI 방법에 의한 소자 분리 공정을 행하는 데 있어서 반도체 기판상에 활성 영역을 한정하는 단계에서 TEG 영역에는 활성 영역의 주위에 형성되고 반도체 소자의 작동에는 영향을 미치지 않는 더미 활성 영역을 동시에 한정한다. 그에 따라, STI 방법에 의한 소자 분리 공정에서 평탄화 공정을 행할 때에 폴리싱 패드의 압력이 활성 영역에 집중되는 현상을 방지할 수 있고, TEG 영역에서 측정한 전기적 특성에 의해 셀 어레이 영역에서의 전기적 특성을 정확하게 평가할 수 있다.

Description

반도체 소자의 소자 분리 방법
제1도 내지 제3도는 종래 기술에 따른 소자 분리 방법을 설명하기 위한 도면이다.
제4도 내지 제8도는 본 발명의 바람직한 실시예에 따른 소자 분리 방법을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 기판 110, 110a : 마스크 패턴
125 : 트렌치 영역 130 : 절연막
132 : 스파이크 150 : 소프트 패드
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 STI(Shallow Trench Isolation)에 의한 소자 분리 공정중 트렌치 매립 물질의 평탄화 단계에서 TEG(Test Element Group) 영역에 오버 폴리싱 현상이 발생하는 것을 방지할 수 있는 반도체 소자의 소자 분리 방법에 관한 것이다.
256M DRAM을 넘어서 1기가(giga) DRAM급의 고집적 메모리 소자기 개발됨에 따라 디자인 룰(design rule)도 점차 줄어들게 되었다. 따라서, 각 소자간의 간격도 좁아지게 되어 소자간 절연 방법을 보다 효과적으로 모색할 필요가 있다. 소자 분리 방법으로서 기존에 사용되었던 LOCOS(Local Oxidation of Silicon) 방법은 소자 분리막인 필드 산화막 형성시 발생하는 버즈비크(bird's beak)로 인하여 필드 산화막 사이의 활성 영역 면적이 감소하는 문제점이 있다. 따라서, 불필요한 부분에 의한 면적 손실을 최대한 줄이면서 좁은 면적에서도 원하는 소자 분리를 이룰 수 있는 새로운 소자 분리 방법이 제안되었는데, 그중 하나가 STI에 의한 소자 분리 방법이다.
STI 방법은 실리콘 기판에서 절연시킬 부분에 해당하는 영역을 에칭한 후에 산화막을 적당히 증착하고, 상기 산화막의 평탄화 공정을 거쳐서 소자간의 절연을 이루는 방법이다. STI 방법은 상기한 LOCOS 방법에서와는 달리 버즈비크가 존재하지 않으므로, 제한된 면적 내에서 활성 영역의 면적을 감소시키지 않으면서 소자 분리 특성이 우수한 소자 분리막을 제공한다.
STI를 형성하는 공정중에서 가장 중요한 것은 평탄화 공정이다. 즉, 실리콘 기판의 표면에 영향을 미치지 않으면서 트렌치 매립용 산화막의 표면을 편평하게 형성하는 것이 중요하다. 이를 위하여 주로 사용하는 평탄화 방법으로는 에치백 공정과 CMP(Chemical Mechanical Polishing) 공정이 있다. 그중에서도 CMP 공정에 의한 평탄화 방법은 기계적인 방법과 화학적인 방법을 동시에 사용하여 산화막을 연마하여 웨이퍼 전면을 편평하게 하는 것이다. 이 방법에서는 폴리싱 패드(polishing pad)를 이용하므로 평탄도가 우수하고 균일성(uniformity)도 양호한 편이다. 그리고, 이 방법을 행할 때에 화학 작용을 하는 슬러리(slurry)를 첨가시키므로 선택비를 조절할 수 있는 효과도 있다. 따라서, STI에 의한 소자 분리 공정에서 평탄화 방법으로서 CMP 공정이 주로 사용된다.
CMP 공정에 사용되는 폴리싱 패드로는 소프트 패드와 하드 패드가 있으나, 일반적으로 STI에 의한 소자 분리 공정중에서 평탄화 공정시에는 웨이퍼 표면 상태에 따라 어느 정도 유연성을 가지는 소프트 패드를 사용한다. 이와 같이, STI 평탄화 공정에서 소프트 패드를 사용하는 경우에, 웨이퍼상의 활성 영역이 의해 형성된 표면의 굴곡에 의해 그위에 증착된 산화막 표면도 굴곡이 형성되고, 결과적으로 산화막 표면에서 디싱(dishing) 현상을 야기할 수 있다. 이와 같은 현상을 방지하기 위하여 종래에는 STI 평탄화 공정 전에 웨이퍼상의 활성 영역에 해당하는 부분의 산화막을 일부 에칭하여 제거한 후 평탄화 공정을 행하는 방법을 사용하였다(B. H. Roh 등, Highly Manufacturable Trench Isolation for Giga Bit DRAM, Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials, Osaka, 1995, pp. 590-592).
제1도 내지 제3도는 상기 언급한 종래 기술에 따른 STI 방법에 의한 소자 분리 방법을 설명하기 위한 단면도이다. 상기 제1도 내지 제3도에 있어서, (a)는 셀 어레이 영역을 도시한 것이고, (b)는 TEG 영역을 도시한 것이다.
먼저 제1도 (a) 및 (b)를 참조하면, 반도체 기판(10)상에 트렌치(12)를 형성하여 활성 영역과 필드 영역을 정의하고 상기 트렌치(12) 측벽을 산화시킨 후에, 상기 트렌치(12)를 산화물(14)로 매립한다. 그 후, 상기 결과물에 대하여 바로 CMP에 의한 평탄화 공정을 행하는 경우에 발생할 수 있는 디싱 현상을 방지하기 위하여, 상기 산화물(14)을 선택적으로 에칭하기 위한 공정을 진행한다. 이를 위하여, 일단 상기 반도체 기판(10)의 활성 영역에 해당하는 부분만을 선택적으로 오픈시킨 포토레지스트 패턴(16)을 형성한다.
제2도 (a) 및 (b)를 참조하면, 상기 포토레지스트 패턴(16)을 마스크로 하여 상기 산화뭄ㄹ(14)을 소정의 깊이 만큼 에칭한다. 그 결과, 셀 어레이 영역에서는 제2도 (a)에 도시한 바와 같이 부분적으로 산화물에 의한 기둥(20)이 형성되고, TEG 영역에서는 제2도 (b)에 도시한 바와 같이 활성 영역과 필드 영역 사이의 경계를 따라서 산화물로 이루어진 폭이 좁은 스파이크(22)가 형성된다.
상기와 같은 결과물에 대하여 소프트 패드(30)를 사용하여 CMP 공정을 행한다.
제3도 (a) 및(b)는 상기 소프트 패드(30)를 사용하여 상기 반도체 기판(10)에 대하여 평탄화 공정을 행한 결과를 도시한 것이다. 제3도 (a)에서 알 수 있는 바와 같이, 셀 어레이 영역에서는 CMP에 의한 평탄화 공정시에 폴리싱될 산화물의 양이 최소로 되어, 결과적으로 디싱 현상이 없는 평탄한 반도체 기판을 얻을수 있다.
그러나, TEG 영역에서는 실제로 어레이 영역과는 패턴의 갯수, 면적 등이 현저히 다르다. 즉, TEG 영역에서는 활성 영역이 필드 영역에 비하여 매우 작은 면적을 갖는다. 따라서, CMP 공정시에는 상기 소프트 패드(30)가 TEG 영역의 대부분을 차지하고 있는 필드 영역 표면에 집중하여 닿게 된다. 그 결과, 상대적으로 작은 면적을 갖는 활성 영역 부분에 형성된 상기 스파이크(22)에 상기 소프트 패드(30)의 압력이 집중하여 닿게 된다. 따라서, TEG 영역에서는 CMP에 의한 산화물의 제거량이 셀 어레이 영역에서보다 더 많아지고, 그 결과 제3도 (b)에 도시한 바와 같이 TEG 영역에서는 필드 영역에서의 산화물의 높이가 활성 영역에 해당하는 반도체 기판의 높이보다 낮게 형성된다.
상기한 바와 같이, 종래 기술에 따른 평탄화 공정을 이용하여 STI 방법에 의한 소자 분리 공정을 행하는 경우에, TEG 영역에서의 소자 분리막은 셀 어레이 영역에서의 소자 분리막에 비하여 얇은 두께를 갖는다. 따라서, 실제로 TEG 영역에서 측정한 전기적 특성에 의거하여 어레이 영역에서의 전기적 특성을 신뢰성있게 평가할 수 없는 문제가 있다.
따라서, 본 발명의 목적은 STI 방법에 의한 소자 분리 공정을 행할 때 셀 어레이 영역에서의 전기적 특성을 정확하게 평가할 수 있도록 TEG 영역에서의 전기적 특성을 신뢰성 있게 측정할 수 있는 반도체 소자의 소자 분리 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 셀 어레이 영역과 주변 회로 영역으로 구성된 메인 패턴 영역과, 상기 메인 패턴 영역에 형성되는 패턴들의 공정 변수를 간접적으로 측정하기 위한 테스트 패턴으로 구성된 TEG 영역을 포함하는 반도체 소자의 소자 분리 방법에 있어서, 상기 TEG 영역 내의 반도체 기판 사에 활성 영역 및 상기 활성 영역의 주위에 더미 활성 영역을 한정하기 위한 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 식각 마스크로하여 상기 반도체 기판을 식각하여 일정 깊이를 갖는 트렌치 영역을 형성하는 단계, 상기 결과물 전면에 트렌치 영역을 채우는 절연막을 형성하는 단계, 상기 절연막 상에 상기 활성 영역 상의 절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 노출된 절연막을 식각함으로써, 상기 활성 영역 상에 소정의 두께를 갖는 절연막이 남겨진 절연막 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 및 상기 활성 영역이 노출될 때까지 상기 절연막 패턴을 평탄화시켜서 상기 트렌치 영역 내에 소자 분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법을 제공한다.
바람직하게는, 상기 마스크 패턴은 질화막으로 형성하고, 상기 절연막은 TEOS(tetra-ethyl-ortho-silicate)막으로 형성한다.
또한 바람직하게는, 상기 소자분리막은 상기 절연막 패턴을 CMP 공정으로 평탄화시켜서 형성하고, 상기 CMP 공정에서는 소프트 패드를 사용한다.
본 발명에 의하면, TEG 영역에서 측정한 전기적 특성에 의해 셀 어레이 영역에서의 전기적 특성을 정확하게 평가할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제4도 내지 제8도는 본 발명의 바람직한 실시예에 따른 반도체 소자의 소자 분리 방법을 설명하기 위한 단면도들이다. 여기서, 각 도면에서는 TEG(test element group) 영역만을 도시하였다.
제4도는 마스트 패턴(110, 110a)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 실리코으로 이루어진 반도체 기판(100) 상에 활성 영역(A)을 한정하기 위한 마스크 패턴(110) 및 상기 마스크 패턴(100)의 주위에 더미 활성 영역(B)을 한정하기 위한 마스크 패턴(110a)을 형성한다. 여기서, 상기 마스크 패턴(110, 110a)은 반도체 기판(100)에 대하여 식각 선택도(etch selectivity)가 우수한 실리콘 질화막으로 형성하는 것이 바람직하다. 이와 같이, 활성 영역(A) 주위에 더미 활성 영역(B)을 추가로 한정함으로써, 이들 사이에 한정되는 비활성 영역의 폭을 일정 크기 이하로 조절할 수 있다.
제5도는 트렌치 영역(125)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 마스크 패턴(110, 110a)을 식각 마스크로하여 이들 사이의 반도체 기판(100)을 식각하여 소정의 깊이를 갖는 트렌치 영역(125)을 형성한다. 다음에, 상기 마스크 패턴(110, 110a)을 제거하여 상기 트렌치 영역(125) 사이에 돌출된 활성 영역(A) 및 더미 활성 영역(B)을 형성한다. 상기 제4도에서 설명한 바와 같이, 활성 영역(A)의 주위에 더미 활성 영역(B)을 형성함으로써, 트렌치 영역(125)의 폭을 일정 크기 이하로 조절할 수 있다.
제6도는 상기 트렌치 영역(125)을 채우는 절연막(130) 및 상기 활성 영역(A) 상부의 절연막(130)을 노출시키는 포토레지스트 패턴(140)을 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 트렌치 영역(125)이 형성된 결과를 전면에 상기 트렌치 영역(125)을 충분히 채우기에 적합한 절연막(130), 예컨대 단차도포성이 우수한 TEOS(tetra-ethyl-ortho-silicate)막을 형성한다. 다음에, 상기 절연막(130) 상에 포토레지스트막을 도포한 후, 이를 통상의 사진 공정으로 패터닝하여 상기 활성 영역(A) 상의 절연막(130)을 노출시키는 포토레지스트 패턴(140)을 형성한다.
제7도는 절연막(130)을 CMP 방법으로 평탄화시키는 단계를 설명하기 위한 단면도이다. 좀 더 구체적으로 설명하면, 상기 포토레지스트 패턴(140)을 식각 마스크로하여 상기 노출된 절연막(130)을 식각함으로써, 상기 활성 영역(A) 상에 소정의 두께를 갖는 절연막 패턴(130a)을 형성한다. 그 결과, 활성 영역(A) 부분에는 활성 영역(A)과 그 활성 영역(A)을 포위하는 필드 영역 사이의 경계를 따라서 상기 절연막 패턴(130a)에 의해 폭이 좁은 스파이크(132)가 형성되고, 더미 활성 영역(B)상에는 상기 절연막 패턴(130a)이 원래 적층된 두께 그대로 남아 있게 된다. 이어서, 상기 포토레지스트 패턴(140)을 제거한 후, 상기 절연막 패턴(130a)을 평탄화시키기 위하여 상기 절연막 패턴(130a)이 형성된 결과물 전면에 CMP 공정을 실시하기 위한 폴리싱 패드, 바람직하게는 소프트 패드(150)를 올려놓는다. 이 때, 소프트 패드(150)는 화살표 방향으로 물리적인 힘이 가해지고, 제7도에 도시된 바와 같이 상기 절연막 패턴(130A)이 형성된 결과물의 표면 굴곡을 따라 접해진다.
제8도는 트렌치 영역(125)을 채우는 소자분리막(130b)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 소프트 패드(150)를 사용하여 상기 활성 영역(A)이 노출될 때까지 상기 절연막 패턴(130a)을 연마함으로써, 상기 트렌치 영역(125)을 채우는 소자분리막(130b)을 형성한다. 이때, 상기 트렌치 영역(125) 내의 절연막 패턴(130a)의 표면은 상기 더미 활성 영역(B) 상에 남아있는 절연막 패턴(130b)의 높이에 비하여 매우 낮으므로 소프트 패드(150)에 의해 완화된 압력이 가해진다. 따라서, CMP 공정에 의한 평탄화 공정시 상기 트렌치 영역(125) 내의 절연막 패턴(130a)의 식각률은 상대적으로 느리므로, 도시된 바와 같이 상기 트렌치 영역(125) 내에 형성된 소자분리막(130b)의 표면은 상기 노출된 활성 영역(A)의 표면과 동일한 높이를 갖는다.
상술한 바와 같이 본 발명의 실시예에 의하면, TEG 영역 내에 더미 활성 영역을 형성함으로써, TEG 영역 내의 트렌치 영역에 실제의 반도체 소자 내에 형성되는 소자분리막과 동일한 두께를 갖는 소자분리막을 형성할 수 있다. 따라서, TEG 영역에서 측정한 전기적 특성에 의해 셀 어레이 영역에서의 전기적 특성을 정확하게 평가할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (5)

  1. 셀 어레이 영역과 주변 회로 영역으로 구성된 메인 패턴 영역과, 상기 메인 패턴 영역에 형성되는 패턴들의 공정 변수를 간접적으로 측정하기 위한 테스크 패턴으로 구성된 TEG 영역을 포함하는 반도체 소자의 소자 분리 방법에 있어서, 상기 TEG 영역 내의 반도체 기판 상에 활성 영역 및 상기 활성 영역의 주위에 더미 활성 영역을 한정하기 위한 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 식각 마스크로하여 상기 반도체 기판을 식각하여 일정 깊이를 갖는 트렌치 영역을 형성하는 단계, 상기 결과물 전면에 트렌치 영역을 채우는 절연막을 형성하는 단계, 상기 절연막 상에 상기 활성 영역 상의 절연막을 노출시키는 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로하여 상기 노출된 절연막을 식각함으로써, 상기 활성 영역 상에 소정의 두께를 갖는 절연막이 남겨진 절연막 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 및 상기 활성 영역이 노출될 때까지 상기 절연막 패턴을 평탄화시켜서 상기 트렌치 영역 내에 분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법.
  2. 제1항에 있어서, 상기 마스크 패턴은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법.
  3. 제1항에 있어서, 상기 절연막은 TEOS(tetra-ethyl-ortho-silicate)막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법.
  4. 제1항에 있어서, 상기 소자분리막은 상기 절연막 패턴을 CMP 공정으로 평탄화시켜서 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법.
  5. 제4항에 있어서, 상기 CMP 공정은 소프트 패드를 사용하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법.
KR1019960023681A 1996-06-25 1996-06-25 반도체 소자의 소자 분리 방법 KR100190048B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960023681A KR100190048B1 (ko) 1996-06-25 1996-06-25 반도체 소자의 소자 분리 방법
JP30298196A JP3632804B2 (ja) 1996-06-25 1996-11-14 半導体素子の素子分離方法
US08/748,865 US5750433A (en) 1996-06-25 1996-11-14 Methods of forming electrically isolated active region pedestals using trench-based isolation techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023681A KR100190048B1 (ko) 1996-06-25 1996-06-25 반도체 소자의 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR980006047A KR980006047A (ko) 1998-03-30
KR100190048B1 true KR100190048B1 (ko) 1999-06-01

Family

ID=19463394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023681A KR100190048B1 (ko) 1996-06-25 1996-06-25 반도체 소자의 소자 분리 방법

Country Status (3)

Country Link
US (1) US5750433A (ko)
JP (1) JP3632804B2 (ko)
KR (1) KR100190048B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0813239A1 (en) * 1996-02-21 1997-12-17 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
US6150197A (en) * 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
US5972793A (en) * 1997-06-09 1999-10-26 Vanguard International Semiconductor Corporation Photolithography alignment mark manufacturing process in tungsten CMP metallization
US6124183A (en) * 1997-12-18 2000-09-26 Advanced Micro Devices, Inc. Shallow trench isolation formation with simplified reverse planarization mask
US6153918A (en) * 1998-04-20 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarity and reduced parasitic capacitance
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6180525B1 (en) 1998-08-19 2001-01-30 Micron Technology, Inc. Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
JP2000124305A (ja) 1998-10-15 2000-04-28 Mitsubishi Electric Corp 半導体装置
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP3443358B2 (ja) * 1999-03-24 2003-09-02 シャープ株式会社 半導体装置の製造方法
JP2000340529A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置
US6207533B1 (en) * 1999-10-08 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Method for forming an integrated circuit
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
KR20010059029A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 소자분리막 형성방법
JP4667559B2 (ja) 2000-05-30 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置、フォトマスクおよび半導体装置の製造方法
JP2004111527A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法／マスクパターンの生成方法
KR100604875B1 (ko) * 2004-06-29 2006-07-31 삼성전자주식회사 스트랩 영역을 갖는 비휘발성 반도체 메모리 소자 및 그제조방법
WO2011114905A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR102212556B1 (ko) 2014-10-08 2021-02-08 삼성전자주식회사 반도체 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618946A (ja) * 1984-06-25 1986-01-16 Toshiba Corp 半導体装置の製造方法
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
JPH01205439A (ja) * 1988-02-10 1989-08-17 Sanyo Electric Co Ltd 素子分離方法
US5006485A (en) * 1988-12-09 1991-04-09 U.S. Philips Corporation Method of manufacturing an intergrated circuit including steps for forming interconnections between patterns formed at different levels
DE58908781D1 (de) * 1989-09-08 1995-01-26 Siemens Ag Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen.
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5139608A (en) * 1991-04-01 1992-08-18 Motorola, Inc. Method of planarizing a semiconductor device surface
KR960008518B1 (en) * 1991-10-02 1996-06-26 Samsung Electronics Co Ltd Manufacturing method and apparatus of semiconductor device
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
KR960004443B1 (ko) * 1992-03-19 1996-04-03 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 그 제조방법
US5292689A (en) * 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5665202A (en) * 1995-11-24 1997-09-09 Motorola, Inc. Multi-step planarization process using polishing at two different pad pressures

Also Published As

Publication number Publication date
JPH1022376A (ja) 1998-01-23
US5750433A (en) 1998-05-12
KR980006047A (ko) 1998-03-30
JP3632804B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
KR100190048B1 (ko) 반도체 소자의 소자 분리 방법
US6004862A (en) Core array and periphery isolation technique
KR100213196B1 (ko) 트렌치 소자분리
KR0155835B1 (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR100224700B1 (ko) 반도체장치의 소자분리방법
JP2001176959A (ja) 半導体装置およびその製造方法
JP4037597B2 (ja) トレンチ素子分離方法
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
US6087262A (en) Method for manufacturing shallow trench isolation structure
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100792709B1 (ko) 반도체소자의 제조방법
KR100195237B1 (ko) 개선된 트렌치와 로코스 조합형 소자분리방법
KR0165343B1 (ko) 반도체장치의 소자분리방법
KR100525300B1 (ko) 소자분리막 형성 방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR20040060560A (ko) 반도체 소자의 제조방법 및 구조
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100557962B1 (ko) 반도체소자의 소자분리막 형성방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100520177B1 (ko) 반도체소자의 소자분리막 형성방법
KR100967672B1 (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee