JPH07221054A - 研磨方法 - Google Patents

研磨方法

Info

Publication number
JPH07221054A
JPH07221054A JP1014694A JP1014694A JPH07221054A JP H07221054 A JPH07221054 A JP H07221054A JP 1014694 A JP1014694 A JP 1014694A JP 1014694 A JP1014694 A JP 1014694A JP H07221054 A JPH07221054 A JP H07221054A
Authority
JP
Japan
Prior art keywords
polishing
substrate
conditions
temperature
sliding contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1014694A
Other languages
English (en)
Inventor
Masakazu Muroyama
雅和 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1014694A priority Critical patent/JPH07221054A/ja
Publication of JPH07221054A publication Critical patent/JPH07221054A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 【構成】 機械的研磨が優勢である研磨条件にて所望量
の途中まで基板を研磨した後、化学的研磨が優勢である
研磨条件へ研磨条件を切り替えて所望量まで研磨する。
研磨条件の切り替えは、研磨圧力を小さくすること、研
磨粒子の硬度を低くすること等により機械的な研磨力を
低減させ、且つ、ヒータ28により回転定盤23の表面
温度を上げること、供給する研磨剤22の温度を上げる
こと、研磨粒子を基板の被研磨面との親和性が高いもの
に切り替えること等により化学的な研磨力を増大させて
行えばよい。 【効果】 高い研磨速度と面内均一性を確保しつつ、基
板へのダメージが抑制された研磨が行える。このため、
半導体装置の製造プロセスにおける平坦化に適用する
と、半導体装置の信頼性を高めることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は研磨方法に関し、特に半
導体装置の製造プロセスにおいて、例えばトレンチアイ
ソレーションにおける埋め込み絶縁膜を平坦化する際に
用いられる研磨方法に関する。
【0002】
【従来の技術】近年、半導体装置の分野ではデバイスの
大容量化が進んでおり、チップ面積をなるべく小さくし
て大容量化を図るために多層配線技術が重要なものとな
っている。この多層配線技術においては、下地の平坦化
が必要となる。下地に凹凸があると、これにより段差が
生じ、この段差上に形成される配線が切れる、いわゆる
断切れ等の不都合が発生するからである。この平坦化を
良好に行うには、初期工程からの平坦化が重要である。
【0003】一般的な半導体装置の製造プロセスにおい
て、最初に基板上に凹凸が発生し得る工程は、素子分離
工程である。素子分離領域は、例えば、シリコン基板の
選択酸化、いわゆるLOCOS法により形成されるが、
この方法により形成された素子分離領域は素子形成領域
より一段高くなるのが普通である。そこで、素子分離工
程における凹凸の発生を防止するために、トレンチアイ
ソレーションによる平坦化が提案されている。トレンチ
アイソレーションとは、半導体基板に形成した溝(トレ
ンチ)に絶縁膜を埋め込んで素子分離を行うものであ
る。そして、上記絶縁膜を埋め込んだ後、溝以外に形成
された絶縁膜よりなる凸部を除去することにより基板表
面を平坦化する。
【0004】図2,図3,図5を用い、トレンチアイソ
レーションの形成工程を説明する。先ず、図2に示すよ
うに、シリコン基板11上に薄いシリコン酸化膜12お
よびシリコン窒化膜13を形成した後、フォトリソグラ
フィおよび反応性イオンエッチング(RIE)により溝
15を形成し、その後、熱酸化により溝15の底面およ
び側面に内壁酸化膜14を形成する。
【0005】次いで、図3に示すように、有機シリコン
化合物であるテトラエトキシシラン(TEOS)を用い
たプラズマCVDにより酸化シリコン膜を埋め込み絶縁
膜16として形成する。さらに、溝15より上部にある
埋め込み絶縁膜16をシリコン窒化膜13をストッパー
として研磨除去すると、図5に示すように埋め込み絶縁
膜16が平坦化して、溝15の内部に埋め込まれた状態
となる。なお、ストッパーはシリコン窒化膜13に限ら
れず、埋め込み絶縁膜16よりも研磨レートが遅い材料
より構成されればよい。
【0006】上記埋め込み絶縁膜16の研磨には、例え
ば図6に示すような研磨装置が用いられる。この研磨装
置は、上述のようにして埋め込み絶縁膜が形成されたウ
ェハ(基板25)の被研磨面を下にしてこれを保持する
基板保持部と、該基板保持部の下方に位置し、該基板保
持部に保持された基板25と摺接させる基板研磨部より
構成される。
【0007】上記基板保持部は、基板25を密着保持す
るための金属からなるウェハ保持台26、図示しないモ
ータ等の駆動機構により該基板保持台26を回転可能と
なす保持台回転軸27よりなる。一方、基板研磨部は、
スラリー状の研磨剤22を展開させるための研磨布2
9、この研磨布29が張着された回転定盤23、図示し
ないモータ等の駆動機構により該回転定盤23を回転可
能となす定盤回転軸24、研磨剤22を研磨布29上に
供給するための研磨剤供給管21よりなる。
【0008】上述の研磨装置によって実際に研磨を行う
には、先ず、基板保持台26に基板25を保持させ、こ
れを保持台回転軸27により回転させる。また、回転定
盤23も定盤回転軸24によって回転させ、研磨剤供給
管21より研磨布29上に研磨剤22を供給する。そし
て、この研磨剤22を介して基板25の被研磨面と研磨
布29とを摺接させることによって、この基板25の被
研磨面の研磨を行う。
【0009】このとき、基板25の被研磨面上のある1
点の軌跡は、基板保持台26により自転しながら、回転
定盤23の回転により公転することになるため、基板2
5の被研磨面はかなり均一に研磨できるとされている。
【0010】
【発明が解決しようとする課題】ところで、より高い均
一性を確保するには、上述の研磨装置における研磨布の
硬度をある程度高くすることが有効である。しかし、高
硬度の研磨布の使用は基板に大きな応力を発生させるた
め、特に、半導体装置の製造プロセスにおける研磨工程
では、この応力がシリコン基板の熱酸化誘起積層欠陥を
誘発し、暗電流の均一性,ライフタイム,キャパシター
の緩和時間に悪影響を与えることにもなる。
【0011】上述の問題を解決するには、例えば、高硬
度の研磨布と低硬度の研磨布との2種の研磨布を用いる
ことが考えられる。これは、初めは高硬度の研磨布によ
り研磨の均一性を確保し、途中からは低硬度の研磨布に
より基板へのダメージの低減を意図したものである。し
かしながら、研磨途中で研磨布を交換する必要があるた
め、2以上の研磨布を装着したハンドラーが必要となる
等、装置が複雑になるという欠点がある。また、低硬度
の研磨布に交換した後、研磨レートが低下してしまうの
で、生産性が劣化するという問題もある。
【0012】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、研磨レートを低下させること
なく、且つ、基板にダメージを与えることのない研磨方
法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は上述の目的を達
成するために提案されたものであり、回転定盤に張着さ
れた研磨布上に研磨剤を供給しながら、該研磨布に基板
の被研磨面を摺接させることにより、該基板の平坦化を
行う研磨方法において、機械的研磨が優勢である研磨条
件にて行われる研磨と、化学的研磨が優勢である研磨条
件にて行われる研磨とによって、前記基板の所望量を除
去するものである。
【0014】ここで行われる研磨は、定盤と被研磨材料
層とが摺接することによる物理的な研磨力、即ち機械的
な研磨力と、化学反応による研磨、即ち化学的な研磨力
との相乗効果によって進むものである。したがって、
「機械的研磨が優勢である研磨条件」とは、化学的な研
磨力に比して機械的な研磨力が優勢な条件のことを示
し、「化学的研磨が優勢である研磨条件」とは、機械的
な研磨力に比して化学的な研磨力が優勢な条件のことを
示す。
【0015】なお、機械的な研磨力の強弱に寄与する要
素としては、研磨布と基板の被研磨面との摺接面におけ
る研磨圧力の大小、研磨布の硬度の大小、研磨剤に含有
される研磨粒子の硬度の大小等が挙げられる。一方、化
学的な研磨力の強弱に寄与する要素としては、基板の被
研磨面と研磨剤との親和性の大小、反応性の大小等が挙
げられる。
【0016】そして、本発明においては、前記機械的研
磨が優勢である研磨条件にて、前記基板の途中まで除去
した後、前記化学的研磨が優勢である研磨条件に切り替
えて、前記基板の所望量まで除去するものである。
【0017】研磨条件を切り替えるには、研磨布と基板
の被研磨面との摺接面における温度を上昇させればよ
い。研磨布と基板の被研磨面との摺接面における温度を
上昇させると、温度に依存して基板の被研磨面と研磨剤
との親和性や反応性が増大し、化学的な研磨力を強める
ことになるため、化学的研磨が優勢である研磨条件にす
ることができる。また、研磨布が上記温度上昇によって
硬度を低減させるような樹脂からなる場合、上記摺接面
における温度を上昇させることによって機械的な研磨力
を弱めることもでき効果的である。
【0018】なお、前記摺接面における温度を上昇させ
るには、回転定盤の加熱及び/又は研磨剤の加熱により
行えばよい。
【0019】さらに、研磨条件の切り替えには、摺接面
における研磨圧力を小さくすること、研磨剤に含有され
る研磨粒子の硬度を小さくすることも有効である。これ
らを実行すると、機械的な研磨力を低減させることにな
るため、相対的に化学的研磨が優勢である研磨条件にす
ることができる。なお、上記研磨圧力の低減は、基板の
被研磨面を研磨布に押さえつける力を弱めることにより
実現できる。研磨粒子の硬度の低減は、例えばシリカの
代わりに酸化セリウムのような硬度の小さい研磨粒子へ
切り替えることによって実現できる。
【0020】ところで、上述のような研磨方法は、半導
体装置の製造プロセスに用いられて好適である。例え
ば、平坦化された素子分離領域を形成するに際し、溝を
有する半導体基板上に形成された埋め込み絶縁膜につい
て、溝内部以外の部分を除去するための方法として本発
明を適用できる。この場合、溝を有する半導体基板にお
いて、溝以外の表面には埋め込み絶縁膜より研磨スピー
ドの遅い耐摩耗性の層が形成され、該耐摩耗性の層が研
磨に対してストッパとされるとよい。
【0021】また、層間平坦化膜を形成するために、段
差を有するウェハ上に形成された絶縁膜を平坦化するに
際して本発明を適用してもよい。
【0022】
【作用】本発明を適用すると、研磨途中で機械的な研磨
力を低減させても、その代わりに化学的な研磨力を増大
させるため、トータルの研磨所要時間は同等もしくはあ
まり増加しない。また、機械的研磨が優勢である研磨条
件にて、所望量に達する少し前まで研磨することによっ
て、高い面内均一性が確保できる。
【0023】さらに、所望量に達する前に機械的な研磨
力が低減され、基板に大きな応力を発生させないため、
基板へのダメージが抑制できる。
【0024】
【実施例】以下、本発明に係る研磨方法を適用した具体
的な実施例について説明する。
【0025】先ず、本発明を実施するために用いられた
研磨装置の構成例について、図1を参照しながら説明す
る。この研磨装置は、基板25の被研磨面を下にしてこ
れを保持する基板保持部と、該基板保持部の下方に位置
し、該基板保持部に保持された基板25と摺接させる基
板研磨部とから構成される。
【0026】上記基板保持部は、基板25を密着保持す
るための金属からなる基板保持台26、図示しないモー
タ等の駆動機構により該基板保持台26を回転可能とな
す保持台回転軸27よりなる。なお、上記基板保持台2
6は上下に可動し、上記基板研磨部へ押さえつける力
(研磨圧力)を制御できるようになされている。
【0027】一方、基板研磨部は、スラリー状の研磨剤
22を載置するための研磨布29、この研磨布29が張
着された回転定盤23、該回転定盤23に内蔵されこの
回転定盤23の上面の温度を制御するヒータ28、図示
しないモータ等の駆動機構により上記回転定盤23を回
転可能となす定盤回転軸24、研磨剤22を研磨布29
上に供給するための研磨剤供給管21よりなる。
【0028】このような研磨装置を用いて実際に研磨を
行うには、基板保持台26に基板25を保持させ、これ
を保持台回転軸27により回転させる。また、回転定盤
23も定盤回転軸24によって回転させ、研磨剤供給管
21より研磨布29上に研磨剤22を供給する。そし
て、上記研磨剤22を介して基板25の被研磨面と研磨
布とを摺接させることによって、基板25の被研磨面を
研磨する。
【0029】実施例1 上述の研磨装置を用いて半導体装置の製造プロセスにお
ける平坦化を行った。本実施例は、トレンチアイソレー
ションの形成工程において埋め込み絶縁膜の除去を行う
に際し、研磨途中で研磨プレート23上面の温度を上昇
させ、研磨圧力を低減させることによって、研磨条件を
切り替えた例である。
【0030】このトレンチアイソレーションの形成工程
を図2〜図5を用いて説明する。先ず、図2に示される
ように、シリコン基板11上に薄いシリコン酸化膜12
およびシリコン窒化膜13を形成した後、フォトリソグ
ラフィおよび反応性イオンエッチング(RIE)により
溝15を形成し、その後、熱酸化により溝15の底面お
よび側面に内壁酸化膜14を形成した。
【0031】次いで、図3に示すように、下記のCVD
条件にて酸化シリコン膜を成膜し、ウェハ全面に埋め込
み絶縁膜16を形成した。
【0032】酸化シリコン膜の成膜条件 原料ガス TEOS 1000sccm(Heバブ
リング) O3 2000sccm 圧力 79800Pa(600Torr) 温度 390℃
【0033】さらに、上述した研磨装置を用い、溝15
より上部にある埋め込み絶縁膜16をシリコン窒化膜1
3をストッパーとして研磨除去した。具体的には、図4
に示されるように、下記の研磨条件Aに示される機械的
研磨が優勢である研磨条件にて、溝15の上方約100
nmまで研磨を行い、続いて、図5に示されるように、
下記の研磨条件Bに示される化学的研磨が優勢である研
磨条件にて、シリコン窒化膜13の上面に達するまで研
磨した。
【0034】研磨条件A 回転定盤23の表面温度 20℃ 研磨圧力 42000Pa 回転定盤23の回転数 37rpm 基板保持台26の回転数 17rpm 研磨剤22の組成 シリカ/水酸化カリウム/
水 研磨剤22の温度 20℃
【0035】研磨条件B 回転定盤23の表面温度 80℃ 研磨圧力 14000Pa 回転定盤23の回転数 37rpm 基板保持台26の回転数 17rpm 研磨剤22の組成 シリカ/水酸化カリウム/
水 研磨剤22の温度 20℃
【0036】なお、ここでは、研磨圧力を下げることに
より、機械的な研磨力が低減しており、一方、回転定盤
23の表面温度を上昇させることにより、埋め込み絶縁
膜16の被研磨面と研磨剤22との親和性、反応性が増
大して化学的な研磨力が増大している。
【0037】上述のような研磨を行うことにより、埋め
込み絶縁膜16が平坦化され、溝15の内部に埋め込ま
れた状態となり、トレンチアイソレーションが形成され
た。
【0038】以上のように研磨条件を切り替えて研磨を
行うと、研磨レートを劣化させることなく、シリコン基
板11に与えるダメージが抑制できた。
【0039】実施例2 本実施例では、研磨条件の切り替えを、供給する研磨剤
22の温度を上げること、研磨剤22に含有される研磨
粒子を変更することによっても行った。
【0040】具体的には、トレンチアイソレーションの
形成工程における埋め込み絶縁膜16の形成までは、実
施例1と同様にして行った。次いで、実施例1に示され
た研磨条件Aに示される研磨条件にて、溝15の上方約
100nmまでの埋め込み絶縁膜16を研磨した後、下
記の研磨条件Cに示される研磨条件にて、シリコン窒化
膜13の上面に達するまで研磨を行った。
【0041】研磨条件C 回転定盤23の表面温度 80℃ 研磨圧力 14000Pa 回転定盤23の回転数 37rpm 基板保持台26の回転数 17rpm 研磨剤22の組成 酸化セリウム/水酸化カリ
ウム/水 研磨剤22の温度 20℃
【0042】なお、研磨条件の切り替えに際して、研磨
圧力を低減したのみならず、研磨粒子をシリカから酸化
セリウムに変更して研磨粒子の硬度も低くしたため、さ
らに機械的な研磨力が低減している。また、回転定盤2
3の表面温度の上昇のみならず、研磨剤22の温度を高
くしたため、埋め込み絶縁膜16の被研磨面と研磨剤と
の親和性や反応性もさらに増大して化学的な研磨力が増
大している。さらに、酸化セリウムはシリカに比して埋
め込み絶縁膜16を構成する酸化シリコンとの親和性が
高く、一層、化学的な研磨力を増大させることになる。
【0043】上述の研磨を行うことにより、埋め込み絶
縁膜16が平坦化され、溝15の内部に埋め込まれた状
態となり、トレンチアイソレーションが形成された。
【0044】以上のように研磨条件を切り替えて研磨を
行うと、研磨レートを劣化させることなく、シリコン基
板11に与えるダメージが抑制できた。
【0045】以上、本発明に係る研磨方法について説明
したが、本発明は上述の実施例に限定されるものではな
く、種々の変形変更が可能である。例えば、トレンチア
イソレーションの形成に際して、ストッパーとして使用
できる材料はシリコン窒化膜に限られず、埋め込み絶縁
膜よりも研磨レートが遅い材料であればよいし、埋め込
み絶縁膜を構成する酸化シリコン膜の成膜条件等も特に
限定されない。
【0046】また、本発明はトレンチアイソレーション
の形成以外にも、層間平坦化膜の形成等に適用されても
よく、高い研磨レートを確保しつつ、基板へのダメージ
が抑制された研磨を行うに際していずれの場合に適用さ
れてもよい。
【0047】
【発明の効果】以上の説明から明らかなように、本発明
に係る研磨方法を適用すると、高い研磨レートと面内均
一性を確保しつつ、基板へのダメージが抑制された研磨
を行うことができる。
【0048】このため、本発明を例えば半導体装置の製
造プロセスにおける平坦化に適用すると、研磨工程で問
題となっていたシリコン基板への熱酸化誘起積層欠陥の
誘発が抑制される。したがって、暗電流の均一性,ライ
フタイム,キャパシターの緩和時間に優れた信頼性の高
い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明にて用いられる研磨装置の一例を示す模
式図である。
【図2】トレンチアイソレーションの形成工程におい
て、シリコン酸化膜とシリコン窒化膜が形成されたシリ
コン基板に溝を形成し、溝の底面および側面に内壁酸化
膜が形成された状態を示す断面図である。
【図3】図2のウェハに対して埋め込み絶縁膜を形成し
た状態を示す断面図である。
【図4】図3のウェハの埋め込み絶縁膜を機械的研磨が
優勢である研磨条件にて途中まで研磨した状態を示す断
面図である。
【図5】図4のウェハの埋め込み絶縁膜を化学的研磨が
優勢である研磨条件にて最後まで研磨した状態を示す断
面図である。
【図6】従来の研磨方法に用いられる研磨装置を示す模
式図である。
【符号の説明】
11 シリコン基板 12 シリコン酸化膜 13 シリコン窒化膜 14 内壁酸化膜 15 溝 16 埋め込み絶縁膜 21 スラリー供給管 22 スラリー 23 研磨プレート 24 プレート回転軸 25 ウェハ 26 ウェハ保持台 27 保持台回転軸 28 ヒータ 29 研磨パッド

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 回転定盤に張着された研磨布上に研磨剤
    を供給しながら、該研磨布に基板の被研磨面を摺接させ
    ることにより、該基板の平坦化を行う研磨方法におい
    て、 機械的研磨が優勢である研磨条件にて行われる研磨と、
    化学的研磨が優勢である研磨条件にて行われる研磨とに
    よって、前記基板の所望量を除去することを特徴とする
    研磨方法。
  2. 【請求項2】 前記機械的研磨が優勢である研磨条件に
    て、前記基板の途中まで除去した後、前記化学的研磨が
    優勢である研磨条件に切り替えて、前記基板の所望量ま
    で除去することを特徴とする請求項1記載の研磨方法。
  3. 【請求項3】 前記研磨条件の切り替えは、前記研磨布
    と前記基板との摺接面における温度を上昇させることに
    よって行うことを特徴とする請求項2記載の研磨方法。
  4. 【請求項4】 前記摺接面における温度上昇は、定盤の
    加熱によって行うことを特徴とする請求項3記載の研磨
    方法。
  5. 【請求項5】 前記摺接面における温度上昇は、供給す
    る研磨剤を予め加熱することによって行うことを特徴と
    する請求項3または請求項4に記載の研磨方法。
  6. 【請求項6】 前記研磨条件の切り替えは、前記摺接面
    における研磨圧力を低減させることによって行うことを
    特徴とする請求項2ないし請求項5のいずれか1項に記
    載の研磨方法。
  7. 【請求項7】 前記研磨条件の切り替えは、前記研磨剤
    に含有される研磨粒子の硬度を低減させることによって
    行うことを特徴とする請求項2ないし請求項6のいずれ
    か1項に記載の研磨方法。
  8. 【請求項8】 前記研磨粒子の硬度の低減は、前記研磨
    粒子をシリカから酸化セルウムに切り替えることによっ
    て行うことを特徴とする請求項7記載の研磨方法。
JP1014694A 1994-01-31 1994-01-31 研磨方法 Withdrawn JPH07221054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1014694A JPH07221054A (ja) 1994-01-31 1994-01-31 研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1014694A JPH07221054A (ja) 1994-01-31 1994-01-31 研磨方法

Publications (1)

Publication Number Publication Date
JPH07221054A true JPH07221054A (ja) 1995-08-18

Family

ID=11742150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1014694A Withdrawn JPH07221054A (ja) 1994-01-31 1994-01-31 研磨方法

Country Status (1)

Country Link
JP (1) JPH07221054A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757378A1 (en) * 1995-08-01 1997-02-05 Shin-Etsu Handotai Co., Ltd. Process of polishing silicon wafers
KR980006087A (ko) * 1996-06-29 1998-03-30 김주용 반도체 소자의 트랜치 소자분리 산화막 제조방법
US6062952A (en) * 1997-06-05 2000-05-16 Robinson; Karl M. Planarization process with abrasive polishing slurry that is selective to a planarized surface
JP2000277605A (ja) * 1999-03-24 2000-10-06 Sharp Corp 半導体装置の製造方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
KR100451499B1 (ko) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
DE19726307B4 (de) * 1996-06-21 2005-07-28 Hynix Semiconductor Inc., Ichon Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757378A1 (en) * 1995-08-01 1997-02-05 Shin-Etsu Handotai Co., Ltd. Process of polishing silicon wafers
DE19726307B4 (de) * 1996-06-21 2005-07-28 Hynix Semiconductor Inc., Ichon Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes
KR980006087A (ko) * 1996-06-29 1998-03-30 김주용 반도체 소자의 트랜치 소자분리 산화막 제조방법
US6062952A (en) * 1997-06-05 2000-05-16 Robinson; Karl M. Planarization process with abrasive polishing slurry that is selective to a planarized surface
US6379225B1 (en) 1997-06-05 2002-04-30 Micron Technology, Inc. Planarization process with abrasive polishing slurry that is selective to a planarized surface
KR100451499B1 (ko) * 1998-12-28 2004-12-13 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
JP2000277605A (ja) * 1999-03-24 2000-10-06 Sharp Corp 半導体装置の製造方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
US7101252B2 (en) 2002-04-26 2006-09-05 Applied Materials Polishing method and apparatus

Similar Documents

Publication Publication Date Title
US5913712A (en) Scratch reduction in semiconductor circuit fabrication using chemical-mechanical polishing
US6423640B1 (en) Headless CMP process for oxide planarization
US5779521A (en) Method and apparatus for chemical/mechanical polishing
US6435942B1 (en) Chemical mechanical polishing processes and components
JP3145010B2 (ja) 半導体ウェハ処理装置及び半導体ウェハ処理方法
JP2000301454A5 (ja)
US20050170760A1 (en) Polishing apparatus
US20060166487A1 (en) Method and apparatus for chemical mechanical polishing of semiconductor substrates
US7063597B2 (en) Polishing processes for shallow trench isolation substrates
JP2000183004A (ja) 半導体の化学機械研摩プロセス中の金属除去レ―トを増大させる方法及びcmp方法
JP2013042066A (ja) 半導体装置の製造方法
JP5015696B2 (ja) 半導体装置の製造方法及び製造装置
KR100356125B1 (ko) 반도체 장치의 제조 방법
US6863593B1 (en) Chemical mechanical polishing a substrate having a filler layer and a stop layer
JPH07221054A (ja) 研磨方法
KR100241537B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20080220585A1 (en) Method of manufacturing a semiconductor device
JPH083540A (ja) 化学機械研磨用微粒子およびその製造方法ならびにこれを用いた研磨方法
US6461226B1 (en) Chemical mechanical polishing of a metal layer using a composite polishing pad
JP2009038232A (ja) 半導体製造装置および半導体装置の製造方法
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
WO2006047088A1 (en) Methods and compositions for chemical mechanical polishing substrates
US6551922B1 (en) Method for making a semiconductor device by variable chemical mechanical polish downforce
JP2000091415A (ja) Stiの形成方法
JP2006190784A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010403