DE19726307B4 - Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes - Google Patents

Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes Download PDF

Info

Publication number
DE19726307B4
DE19726307B4 DE19726307A DE19726307A DE19726307B4 DE 19726307 B4 DE19726307 B4 DE 19726307B4 DE 19726307 A DE19726307 A DE 19726307A DE 19726307 A DE19726307 A DE 19726307A DE 19726307 B4 DE19726307 B4 DE 19726307B4
Authority
DE
Germany
Prior art keywords
wafer
polishing
platen
polishing step
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19726307A
Other languages
English (en)
Other versions
DE19726307A1 (de
Inventor
Sang Yong Ichon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE19726307A1 publication Critical patent/DE19726307A1/de
Application granted granted Critical
Publication of DE19726307B4 publication Critical patent/DE19726307B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes unter Verwendung einer chemischen/mechanischen Poliervorrichtung, die eine drehbare Auflageplatte, eine an der Auflageplatte befestigte Polierscheibe und einen drehbaren Träger mit einer Ausnehmung zum Halten eines Wafers umfasst, wobei der drehbare Träger betätigbar ist, um den Wafer auf der Polierscheibe zu positionieren, gekennzeichnet durch die folgenden Schritte:
bei einem ersten Polierschritt Drehen der Auflageplatte und des drehbaren Trägers, der den Wafer mit der an der Auflageplatte befestigten Polierscheibe in Berührung hält, Zugabe von Stickstoffgas (N2) zur rückseitigen Oberfläche des Wafers, um eine Oberfläche des Wafers mit der Polierscheibe in Berührung zu bringen, und Aufgabe einer Kraft auf den Wafer über den sich drehenden Träger, um den Wafer gegen die Polierscheibe zu drücken; und
bei einem zweiten Polierschritt Erhöhung der Drehzahl der Auflageplatte und des drehbaren Trägers und Verringerung des auf den Wafer ausgeübten Druckes.

Description

  • Die Erfindung betrifft ein Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes und insbesondere ein Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes unter Verwendung einer chemisch/mechanischen Poliervorrichtung.
  • Bei der Herstellung eines Halbleiterbauelementes wird die leitende Schicht im allgemeinen als Mehrschichtstruktur ausgebildet. Eine elektrische Isolierung zwischen den leitenden Schichten und deren Glättung ist daher unbedingt erforderlich. Zum Zwecke der Isolierung und Glättung wird die isolierende Schicht aus einem Isoliermaterial gebildet, das ausgezeichnete Glättungseigenschaften besitzt, wie BPSG (Bor-Phosphor-Silikatglag), SOG (Spin-on-glass) etc..
  • Dabei ist aus folgende Druckschriften US 4680893 , JP 07221054 A , US 5486265 EP 0639858 A2 , JP 0711236 A sowie der nicht vorveröffentlichten Druckschrift EP 0757 378 A1 grundsätzlich bekannt: a) zwischen einem ersten Polierschritt und einem zweiten Polierschritt eine Verringerung eines auf einen Wafer ausgeübten Druckes und eine Änderung der Drehzahl einer Auflageplatte und eines drehbaren Trägers vorzusehen, wobei die Drehzahl heraufgesetzt wird; b) zwischen dem ersten und zweiten Polierschritt die Temperatur der Polierscheibe zu erhöhen; c) ohne Änderung der Drehzahl einer Auflage zwischen dem ersten und zweiten Polierschritt den ausgeübten Druck herabzusetzen; auf die rückseitige Oberfläche eines Wafers Luft zuzuführen; d) zwischen dem ersten und zweiten Polierschritt den Druck auf den Wafer zu verringern und gleichzeitig die Drehzahl einer Auflageplatte zu erhöhen, wobei kein Stickstoffgas zugegeben wird.
  • Je höher die Integration des Halbleiterbauelementes ist, umso geringer wird die Breite des Musters der leitenden Schicht und umso grösser wird die Dicke der isolierenden Schicht. Daher erfährt die Oberflächentopologie der isolierenden Schicht eine Vergrösserung, was die weitere Bearbeitung aufgrund einer insgesamt schlechten Planarität oder Glättung erschwert.
  • Im Hinblick auf diese Umstände wurde in den vergangenen Jahren nach der Bildung der Isolierschicht deren Oberfläche mittels einer chemischen/mechanischen Poliervorrichtung geglättet bzw. planiert. Die chemisch/mechanische Poliervorrichtung, wie sie im allgemeinen benutzt wird, wird nachfolgend anhand von 1 erläutert.
  • 1 zeigt den grundsätzlichen Aufbau einer chemisch/mechanischen Poliervorrichtung (CMP). Die CMP-Vorrichtung 10 umfasst eine Polierscheibe 3, die an einer Auflageplatte 2 befestigt ist. Während des Polierens wird die Auflageplatte 2 durch eine Welle 1 in Drehbewegung versetzt. Die CMP-Vorrichtung 10 umfasst ferner einen an einer Welle 7 befestigten rotierenden Träger 6. An der Unterseite des rotierenden Trägers 6 ist eine Ausnehmung zum Halten eines Wafers 5 vorgesehen. Der rotierende Träger 6 wird in Drehbewegung versetzt, um den Wafer zu drehen, und kann ferner betätigt werden, dass der Wafer 5 in Position zur Polierscheibe 3 gebracht wird.
  • Beim Betrieb werden der rotierende Träger 6 und die Polierscheibe 3 gedreht und ein Schlamm oder Poliermittel 4 kontinuierlich auf die Oberfläche der Polierscheibe 3 geführt. Dabei wird die Auflageplatte 2 mit einer Drehzahl von 26 bis 30 U/min und der rotierende Träger 6 mit einer Drehzahl von 28 bis 34 U/min gedreht. Der Träger 6 übt ferner einen Druck von 34,3 bis 61,8 kPa aus, um den Wafer 5 gegen die Polierscheibe 3 zu drüken. Ein Gas, z.B. Stickstoff (N2) wird auf die rückseitige Fläche des Wafers 5 über eine im rotierenden Träger 6 gebildete Passage eingeführt, um eine Oberfläche des Wafers 5 mit der Polierscheibe 3 in Berührung zu bringen.
  • Danach wird die auf dem Wafer 5 gebildete Isolierschicht in Reaktion mit dem Poliermittel 4 gebracht und die mit dem Poliermittel 4 in Berührung stehende Isolierschicht durch die Polierscheibe 3 poliert. Im Ergebnis wird eine Glättung oder Ebnung der auf dem Wafer 5 vorgesehenen Isolierschicht erhalten.
  • Wenn die vorerwähnte chemisch-mechanische Poliervorrichtung 10 zur Glättung der Isolierschicht zum Einsatz kommt, hängt der Grad des Polierens von der Menge an auf die Oberfläche der Polierscheibe 3 geführtem Poliermittel 4 (chemischer Faktor) und von dem auf den Wafer 5 ausgeübten Druck (mechanischer Faktor) ab.
  • Da jedoch ein mittlerer Bereich und die Kantenbereiche des Wafers nicht in gleicher Weise poliert werden, entstehen Glättungsunterschiede zwischen dem mittleren Bereich und den Kantenbereichen des Wafers, wie dies in 2 gezeigt ist.
    •
  • Ziel der Erfindung ist daher die Schaffung eines Verfahrens zur Glättung einer Isolierschicht in einem Halbleiterbauelement, mit dem die vorerwähnten Probleme behoben werden können.
  • Zur Erreichung dieses Zieles werden der auf den Wafer ausgeübte Druck und die Drehzahl des rotierenden Trägers (d.h. des Wafers) und der Auflageplatte (d.h. der Polierscheibe) gesteuert. Die Erfindung verwendet eine herkömmliche chemisch/mechanische Poliervorrichtung. Das erfindungsgemässe Verfahren umfasst als ersten Polierschritt das Drehen der Auflageplatte und des drehbaren Trägers, der den Wafer in Berührung mit der an der Auflageplatte befestigten Polierscheibe hält, die Zuführung eines Stickstoffgases (N2) zur rückseitigen Fläche des Wafers, um eine Berührung einer Oberfläche des Wafers mit der Polierscheibe zu schaffen, und das Anlegen eines Druckes an den Wafer über den sich drehenden Träger, um den Wafer gegen die Polierscheibe zu drücken. Nach erfolgtem ersten Polierschritt werden in einem zweiten Polierschritt die Drehzahl der Auflageplatte und des drehbaren Trägers heraufgesetzt und der auf den Wafer ausgeübte Druck herabgesetzt, wobei der erste und zweite Polierschritt kontinuierlich übergehen.
  • Der auf den Wafer durch den sich drehenden Träger ausgeübte Druck beträgt 34,3 bis 61,8 kPa beim ersten Polierschritt. Der auf den Wafer ausgeübte Druck wird beim zweiten Polierschritt auf 6,87 bis 27,5 kPa herabgesetzt. Die Drehzahl der Auflageplatte und des sich drehenden Trägers beträgt beim ersten Polierschritt 26 bis 0 U/min bzw. 28 bis 34 U/min. Die Drehzahl der Auflageplatte und des drehbaren Trägers wird beim zweiten Polierschritt auf 28 bis 32 U/min bzw. 64 bis 94 U/min heraufgesetzt.
    •
  • Die Erfindung wird nachfolgend anhand der Zeichnung und eines Ausführungsbeispieles näher erläutert. Es zeigen:
  • 1 in schematischer Ansicht den Aufbau einer üblichen chemisch/mechanischen Poliervorrichtung,
  • 2 eine Grafik zur Darstellung einer Oberfläche eines Wafers mit einer isolierenden Schicht, die mittels einer herkömmlichen Methode poliert wurde, und
  • 3 eine Grafik zur Darstellung einer Oberfläche des Wafers mit einer Isolierschicht, die mittels des Verfahrens nach der vorliegenden Erfindung geglättet wurde.
  • Im Rahmen der vorliegenden Erfindung wird auch die chemisch/mechanische Poliervorrichtung mit einem Aufbau verwendet, der in 1 gezeigt ist. Bei der vorliegenden Erfindung wird das Polieren in zwei Schritten durchgeführt, um den Unterschied im Grad der Planheit zwischen dem mittleren Bereich und den Kantenbereichen des Wafers zu beseitigen.
  • Erster Polierschritt
  • Der rotierende Träger 6 und die Polierscheibe 3 werden in Drehbewegung versetzt und ein Schlamm oder Poliermittel 4 auf die Oberfläche der Polierscheibe 3 geleitet. Dabei drehen sich die Auflageplatte 2 mit einer Drehzahl von 26 bis 30 U/min und der rotierende Träger 6 mit einer Drehzahl von 28 bis 34 U/min. Ferner drückt der rotierende Träger 6 mit einem Druck von 34,3 bis 61,8 kPa den Wafer 5 gegen die Polierscheibe 3. Ein Gas, z.B. Stickstoff (N2) wird auf die rückseitige Oberfläche des Wafers 5 über eine Passage gegeben, die im rotierenden Träger 6 ausgebildet ist, um eine Oberfläche des Wafers 5 mit der Polierscheibe 3 in Berührung zu bringen.
  • Danach wird die auf dem Wafer 5 vorgesehene Isolierschicht in Reaktion mit dem Schlamm 4 gebracht und die mit dem Schlamm 4 in Reaktion gebrachte Isolierschicht durch die Polierscheibe 3 poliert.
  • Zweiter Polierschritt
  • Der rotierende Träger 6 und die Polierscheibe 3 werden kontinuierlich in Drehbewegung gesetzt und der Schlamm 4 wird kontinuierlich auf die Oberfläche der Polierscheibe 3 geführt. Beim zweiten Polierschritt drehen sich die Auflageplatte 2 mit einer Drehzahl von 28 bis 32 U/min und der rotierende Träger 6 mit einer Drehzahl von 64 bis 94 U/min gedreht. Der rotierende Träger 6 übt einen Druck von 6,87 bis 27,5 kPa aus, um den Wafer 5 gegen die Polierscheibe 3 zu drücken. N2-Gas wird dem Wafer 5 nicht zugegeben. Das Ergebnis dieser Massnahmen ist, dass die Glättung der auf dem Wafer 5 ausgebildeten Isolierschicht komplettiert wird. Bei der vorliegenden Erfindung wird der zweite Schritt kontinuierlich ohne zeitliche Verzögerung nach Durchführung des ersten Schrittes vorgenommen.
  • Wie in 3 gezeigt ist, wird die gesamte Oberfläche des Wafers gleichförmig durch die erfindungsgemässen Massnahmen geglättet. Unter Anwendung des vorerwähnten Verfahrens kann, selbst wenn die isolierende Schicht während des ersten Polierschrittes nicht geglättet wird, diese Schicht beim zweiten Polierschritt gleichförmig plan ausgebildet werden.
  • Die isolierende Schicht kann, wie erwähnt, gleichförmig planarisiert werden, indem der auf den Wafer ausgeübte Druck und die Drehzahl des Wafers (des rotierenden Trägers) sowie der Polierscheibe bei der Durchführung der beiden Polierschritte gesteuert werden.

Claims (7)

  1. Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes unter Verwendung einer chemischen/mechanischen Poliervorrichtung, die eine drehbare Auflageplatte, eine an der Auflageplatte befestigte Polierscheibe und einen drehbaren Träger mit einer Ausnehmung zum Halten eines Wafers umfasst, wobei der drehbare Träger betätigbar ist, um den Wafer auf der Polierscheibe zu positionieren, gekennzeichnet durch die folgenden Schritte: bei einem ersten Polierschritt Drehen der Auflageplatte und des drehbaren Trägers, der den Wafer mit der an der Auflageplatte befestigten Polierscheibe in Berührung hält, Zugabe von Stickstoffgas (N2) zur rückseitigen Oberfläche des Wafers, um eine Oberfläche des Wafers mit der Polierscheibe in Berührung zu bringen, und Aufgabe einer Kraft auf den Wafer über den sich drehenden Träger, um den Wafer gegen die Polierscheibe zu drücken; und bei einem zweiten Polierschritt Erhöhung der Drehzahl der Auflageplatte und des drehbaren Trägers und Verringerung des auf den Wafer ausgeübten Druckes.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der auf den Wafer über den sich drehenden Träger beim ersten Polierschritt ausgeübte Druck zwischen etwa 34,3 und 61,8 kPa beträgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Stickstoffgas (N2) über eine im rotierenden Träger ausgebildete Passage mit einem Druck von 3,43 und 6,18 kPa zugeführt wird.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Drehzahl der Auflageplatte und des rotierenden Trägers beim ersten Polierschritt zwischen etwa 26 und 30 U/min bzw. 28 und 34 U/min liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der auf den Wafer über den sich drehenden Träger beim zweiten Polierschritt ausgeübte Druck 6,87 bis 27,5 kPa beträgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Drehzahl der Auflageplatte und des rotierenden Trägers beim zweiten Polierschritt zwischen etwa 28 und 32 U/min bzw. 64 und 94 U/min beträgt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Polierschritt und der zweite Polierschritt kontinuierlich durchgeführt werden.
DE19726307A 1996-06-21 1997-06-20 Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes Expired - Fee Related DE19726307B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-22804 1996-06-21
KR1019960022804A KR100241537B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 층간 절연막 평탄화 방법

Publications (2)

Publication Number Publication Date
DE19726307A1 DE19726307A1 (de) 1998-01-02
DE19726307B4 true DE19726307B4 (de) 2005-07-28

Family

ID=19462806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19726307A Expired - Fee Related DE19726307B4 (de) 1996-06-21 1997-06-20 Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes

Country Status (5)

Country Link
US (1) US5853604A (de)
JP (1) JP2980868B2 (de)
KR (1) KR100241537B1 (de)
DE (1) DE19726307B4 (de)
GB (1) GB2314455B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187286A (ja) * 1997-09-05 1999-03-30 Lsi Logic Corp 半導体ウエハの二段階式化学的機械的研磨方法及び装置
US6113465A (en) * 1998-06-16 2000-09-05 Speedfam-Ipec Corporation Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
SG96263A1 (en) * 1998-09-25 2003-05-23 Tdk Corp Method for processing slider
US6555466B1 (en) 1999-03-29 2003-04-29 Speedfam Corporation Two-step chemical-mechanical planarization for damascene structures on semiconductor wafers
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치
US6410440B1 (en) * 1999-05-05 2002-06-25 Vlsi Technology, Inc. Method and apparatus for a gaseous environment providing improved control of CMP process
KR20010064394A (ko) * 1999-12-29 2001-07-09 박종섭 화학기계적 연마 방법
US6503767B2 (en) * 2000-12-19 2003-01-07 Speedfam-Ipec Corporation Process for monitoring a process, planarizing a surface, and for quantifying the results of a planarization process
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6613591B1 (en) * 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP5407748B2 (ja) * 2009-10-26 2014-02-05 株式会社Ｓｕｍｃｏ 半導体ウェーハの研磨方法
CN107052984A (zh) * 2017-06-14 2017-08-18 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 化学机械平坦化工艺中晶圆边缘区域平整度优化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680893A (en) * 1985-09-23 1987-07-21 Motorola, Inc. Apparatus for polishing semiconductor wafers
EP0639858A2 (de) * 1993-08-18 1995-02-22 Harris Corporation SOI-Technik für die Herstellung von Siliziuminseln mit gleichmässiger Dicke
JPH07112364A (ja) * 1993-10-18 1995-05-02 Shin Etsu Handotai Co Ltd ウエーハの研磨方法および研磨装置
JPH07221054A (ja) * 1994-01-31 1995-08-18 Sony Corp 研磨方法
US5486265A (en) * 1995-02-06 1996-01-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using a pulse polishing technique
EP0757378A1 (de) * 1995-08-01 1997-02-05 Shin-Etsu Handotai Co., Ltd. Verfahren zum Polieren von Siliziumscheiben

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5536202A (en) * 1994-07-27 1996-07-16 Texas Instruments Incorporated Semiconductor substrate conditioning head having a plurality of geometries formed in a surface thereof for pad conditioning during chemical-mechanical polish
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680893A (en) * 1985-09-23 1987-07-21 Motorola, Inc. Apparatus for polishing semiconductor wafers
EP0639858A2 (de) * 1993-08-18 1995-02-22 Harris Corporation SOI-Technik für die Herstellung von Siliziuminseln mit gleichmässiger Dicke
JPH07112364A (ja) * 1993-10-18 1995-05-02 Shin Etsu Handotai Co Ltd ウエーハの研磨方法および研磨装置
JPH07221054A (ja) * 1994-01-31 1995-08-18 Sony Corp 研磨方法
US5486265A (en) * 1995-02-06 1996-01-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using a pulse polishing technique
EP0757378A1 (de) * 1995-08-01 1997-02-05 Shin-Etsu Handotai Co., Ltd. Verfahren zum Polieren von Siliziumscheiben

Also Published As

Publication number Publication date
KR100241537B1 (ko) 2000-02-01
US5853604A (en) 1998-12-29
KR980005725A (ko) 1998-03-30
GB2314455B (en) 2001-03-28
JPH1055989A (ja) 1998-02-24
GB2314455A (en) 1997-12-24
JP2980868B2 (ja) 1999-11-22
GB9712516D0 (en) 1997-08-20
DE19726307A1 (de) 1998-01-02

Similar Documents

Publication Publication Date Title
DE19726307B4 (de) Verfahren zur Glättung der Isolierschicht eines Halbleiterbauelementes
DE69830944T3 (de) Polierkissen mit Rillenmuster zur Verwendung in einer chemisch-mechanischen Poliervorrichtung
DE60015513T2 (de) Verfahren und vorrichtung zum plattieren und polieren eines halbleiterbauelements
DE4105145C2 (de) Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE60005816T2 (de) Polierkissen mit rillenmuster zur verwendung in einer chemisch-mechanischen poliervorrichtung
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE3112019C2 (de)
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE2661099C2 (de)
DE2017613C3 (de) Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen
DE19928570B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE19727397B4 (de) Verfahren zum Herstellen eines Flashspeicherelementes mit Hochspannungs-Transistorbereich und Niederspannungs-Transistorbereich
DE60008985T2 (de) Herrichtungsanordnung einer chemisch-mechanischen polierscheibe und dazugehöriges verfahren
DE60116148T2 (de) System zur endpunktbestimmung beim chemisch-mechanischen polieren
DE2430097C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE60113972T2 (de) Halbleiterpolierhalter und poliervefahren
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe
DE69730577T2 (de) Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19839086B4 (de) Rückhaltering für eine chemisch-mechanische Poliervorrichtung und chemisch-mechanische Poliervorrichtung damit
DE3410797C2 (de) Verfahren zur Herstellung eines Trägers für photographisches Papier

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee