DE4105145C2 - Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums - Google Patents

Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums

Info

Publication number
DE4105145C2
DE4105145C2 DE4105145A DE4105145A DE4105145C2 DE 4105145 C2 DE4105145 C2 DE 4105145C2 DE 4105145 A DE4105145 A DE 4105145A DE 4105145 A DE4105145 A DE 4105145A DE 4105145 C2 DE4105145 C2 DE 4105145C2
Authority
DE
Germany
Prior art keywords
dielectric
substrate
abrasive
cooling
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4105145A
Other languages
English (en)
Other versions
DE4105145A1 (de
Inventor
Seiichi Morimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE4105145A1 publication Critical patent/DE4105145A1/de
Application granted granted Critical
Publication of DE4105145C2 publication Critical patent/DE4105145C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/14—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the temperature during grinding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
    • B24B55/02—Equipment for cooling the grinding surfaces, e.g. devices for feeding coolant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Planarisieren der Oberfläche eines auf einem Substrat aufgebrachten Dielektrikums in einem Halbleiterprozeß sowie eine Vorrichtung zur Durchführung eines solchen Verfahrens nach dem Oberbegriff des Anspruchs 12.
Jede heutzutage gefertigte integrierte Schaltung (IC) beruht auf einem ausgeklügelten System metallischer Leitbahnen zum Zu­ sammenschalten der verschiedenen Bauelemente, die in dem Halb­ leiter-Substrat ausgebildet sind. Die Technologie zum Herstel­ len dieser metallischen Leitbahnen ist extrem hoch entwickelt und durchaus bekannt. Üblicherweise wird Aluminium oder irgend­ ein anderes Metall aufgebracht und sodann strukturiert, um Leitbahnen auf der Oberfläche des Substratmaterials zu bilden. Bei den meisten Verfahren wird anschließend eine Isolierschicht auf die erste Metall-Schicht aufgebracht. Daraufhin werden Durchgangsöffnungen durch die Isolierschicht geätzt, und es wird eine zweite Metallisierungsschicht niedergeschlagen. Die zweite Metallschicht überdeckt die Isolierschicht und füllt die Durchgangsöffnungen abwärts bis zur ersten Metall-Schicht aus. Der Zweck der dielektrischen Schicht besteht zweifelsfrei darin, als Isolation zwischen den Leitbahnen der ersten und den Leitbahnen der zweiten Metallisierungsebene zu wirken.
Bei vielen IC's besteht das Zwischenschicht-Dielektrikum aus chemisch aus der Dampfphase abgeschiedenem (CVD-) Siliziumdio­ xid. Die Schicht aus Siliziumdioxid wird normalerweise in einer Dicke von annähernd 1 µm ausgebildet. Die darunter befindliche erste Metall-Schicht wird ebenfalls in einer Dicke von annä­ hernd 1 µm hergestellt. Die Siliziumdioxid-Schicht bildet eine konforme Abdeckung der Leitbahnen der ersten Metall-Schicht, so daß sich die Oberfläche der Siliziumdioxid-Schicht auszeichnet durch eine Reihe von Stufen, die in ihrer Höhe und Breite den darunter befindlichen Metall-Leitbahnen entsprechen.
Diese abgestuften Höhenunterschiede in der Oberfläche des Zwischenschicht-Dielektrikums führen zu mehreren unerwünschten Effekten. Erstens stört eine unebene Oberfläche des Dielektri­ kums die optische Auflösung nachfolgender photolithographischer Prozeßschritte. Dies macht es extrem schwierig, Leitbahnen ho­ her Auflösung abzubilden. Ein zweites Problem liegt in der Stufenüberdeckung der zweiten Metall-Lage auf dem Zwischenschicht-Dielektrikum. Wenn die Stufenhöhe zu groß ist, besteht die ernste Gefahr, daß in der zweiten Metall-Schicht Unterbrechungen der Leitbahnen entstehen.
Um diesen Problemen zu begegnen, wurden verschiedene Techni­ ken entwickelt in dem Bestreben, die Oberfläche des Zwischen­ schicht-Dielektrikums besser zu planarisieren oder planar zu schleifen. Ein Versuch in dieser Richtung besteht darin, abra­ siv zu polieren, um die vorspringenden Stufen auf der Oberflä­ che des Dielektrikums zu entfernen. Bei diesem Verfahren wird das Silizium-Substrat mit der Oberseite nach unten auf einen Tisch gesetzt, der mit abrasivem Material überzogen ist. Sowohl der Wafer als auch der Tisch werden sodann schleifend relativ zueinander gedreht, um die vorspringenden Abschnitte zu entfer­ nen. Dieses abrasive Polierverfahren wird so lange fortgesetzt, bis die Oberfläche der dielektrischen Schicht im großen und ganzen geglättet ist. Bei bestimmten Verfahren wird das Polie­ ren bei erhöhter Temperatur durchgeführt, nämlich oberhalb der Raum- oder Umgebungstemperatur. Ein solches Verfahren ist bei­ spielsweise in US 4,45,652 beschrieben, ein anderes Verfah­ ren zum mechanischen Polieren von Substratoberflächen ist aus GB 2072550 A bekannt. Die verwendeten Vorrichtungen verfügen jeweils Mittel zum Kühlen des Tisches.
Zwar verbessert das abrasive Polierverfahren erheblich die gesamte Ebenheit der Oberfläche des Dielektrikums, jedoch erge­ ben sich bestimmte Nachteile. Anstelle der Erzeugung einer vollständig planaren Oberfläche, hängt die Menge des durch den Poliervorgang abgetragenen Materials an einer vorgegebenen Stelle von der darunter befindlichen Metall-Topologie ab. In denjenigen Bereichen, in denen eine schmale Leitbahn (in der Größenordnung von 10 µm) über eine weite Feldregion (in der Grö­ ßenordnung von 1 mm bis 10 mm) läuft, kann das Zwischenschicht- Dielektrikum drastisch abgedünnt werden im Vergleich zu solchen Regionen, in denen die Metallbreite beträchtlich größer ist (beispielsweise 1 mm bis 10 mm). In einigen Fällen kann die Dic­ kenverminderung des Dielektrikums ein Ausmaß erreichen, bei dem die darunterliegende Leitbahn der ersten Metall-Schicht freige­ legt wird. Am häufigsten führt das Problem der Dickenunter­ schiede zu einer Ätztiefendifferenz, die das Durchätzen und das durchgängige Füllen (nämlich mit Metall der zweiten Metallisie­ rungs-Schicht) schwieriger macht. Wenn die Dicke des Dielektri­ kums abhängig ist von der Topologie, so behindert dies auch das Schaltungsdesign und die Bestrebungen zur Simulation.
Aufgabe der Erfindung ist es, bei einem mechanischen Polier­ verfahren eine höhere Ebenheit einer dielektrischen Schicht auf einem Substrat in einem Halbleiterprozeß zu erreichen.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. durch eine Vorrichtung mit den Merkmalen des Anspruchs 12 gelöst.
Offenbart wird also ein verbessertes Verfahren zum Planari­ sieren oder Planar-Schleifen der Oberfläche einer dielektri­ schen Schicht in einem Halbleiterprozeß. Nach einer Ausfüh­ rungsform der Erfindung wird eine dielektrische Schicht dadurch eingeebnet, daß man erst ein Halbleiter-Substrat mit der Ober­ seite nach unten auf einen Tisch setzt, der mit einem abrasiven Material überzogen ist. Das Substrat wird nach unten gegen den Tisch gedrückt, so daß die Fläche des Zwischenschicht-Dielek­ trikums das Schleifmittel innig berührt. Eine Drehbewegung des Substrates relativ zum Tisch erleichtert das Entfernen der vor­ springenden Abschnitte des Zwischenschicht-Dielektrikums durch das Schleifmittel.
Die nach dem Planschleifen verbleibenden Höhenunterschiede werden minimiert durch gleichzeitiges Kühlen des Tisches und des Schleifmittels während des Schleif- oder Polierprozesses. Hält man den Tisch in einem Temperaturbereich beträchtlich un­ terhalb der Raumtemperatur, so können die Stufenhöhenunter­ schiede um den Faktor 2 vermindert werden, bezogen auf das nor­ malerweise durch bekannte Verfahren erzielbare Ergebnis.
Das erfindungsgemäße Ver­ fahren kann verwendet werden zum Einebnen oder Planar-Schleifen ei­ nes Dielektrikums, das über einem Polysilizium-Gate-Element niedergeschlagen worden ist und/oder der Feldoxid-Topographie unterhalb einer Metall-Leitbahn.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen gekennzeichnet.
Die Erfindung selbst sowie deren weitere Merkmale und Vor­ teile ergeben sich aus der folgenden detallierten Beschreibung im Zusammenhang mit der beiliegenden Zeichnung. Die Zeichnung zeigt in:
Fig. 1 einen Querschnitt durch ein Substrat im Anschluß an ein Planarisieren oder Planar-Schleifen nach einem be­ kannten Verfahren;
Fig. 2 eine Poliervorrichtung, wie sie nach einer derzeit bevorzugten Ausführungsform der Erfindung verwendet wird;
Fig. 3 einen Querschnitt eines Halbleiter-Substrates nach dem Auftragen eines Zwischenschicht-Dielektrikums;
Fig. 4 einen Querschnitt des Substrates nach Fig. 3 im An­ schluß an das Planschleifen nach dem erfindungsgemä­ ßen Verfahren;
Fig. 5 ein Diagramm des Stufenhöhenverhältnisses (SHR) und der Polierrate, aufgetragen als Funktion der Temperatur, für eine dielektrische Schicht, die nach der derzeit be­ vorzugten Ausführungsform der Erfindung geebnet wor­ den ist;
Fig. 6 einen Grundriß der Vorrichtung nach Fig. 2, wobei die Relativbewegungen des Trägers und des Tisches während des Planar-Schleif-Verfahrens dargestellt sind.
Im folgenden wird ein Verfahren zum Einebnen oder Planar- Schleifen einer dielektrischen Schicht beschrieben, die auf einem Halbleiter-Substrat ausgebildet ist. Die Beschreibung enthält viele spezifische Details, wie etwa spezielle Materia­ lien, Dickenangaben, Temperaturen, etc., um ein gründliches Verständnis der Erfindung zu vermitteln. Es sei jedoch darauf hingewiesen, daß der Fachmann diese spezifischen Details nicht anwenden muß, um die Erfindung zu praktizieren. An anderen Stellen wurden durchaus bekannte Strukturen und Verfahrens­ schritte nicht im einzelnen beschrieben, um unnötige Schwierig­ keiten beim Verständnis der Erfindung zu vermeiden.
Fig. 1 zeigt einen Querschnitt eines Halbleiter-Substrats 5 im Anschluß an das Planschleifen eines Zwischenschicht-Dielek­ trikums 3 nach einem gebräuchlichen Polierverfahren. Im Ideal­ fall würde ein perfekt ebenes Dielektrikum eine Flächenkontur haben, die der gestrichelten Linie 4 folgt. Wegen der unter­ schiedlichen Breite der Leitbahnen 6 und 7 der ersten Metalli­ sierungsebene und deren umgebender Regionen ist jedoch die Dicke der Schicht 3 im Bereich oberhalb der Metall-Leitbahn 7 wesentlich dünner, verglichen mit dem Bereich oberhalb der Me­ tall-Leitbahn 6. In Fig. 1 ist dies durch die jeweiligen Dicken 9 und 8 des Dielektrikums 3 oberhalb der Linien 6 und 7 darge­ stellt, wobei die Dicke 9 größer als die Dicke 8 ist. Wie oben erläutert, hängt diese Variation in der Dicke des Dielektrikum in hohem Maße ab von der Gesamt-Topologie der darunter befind­ lichen ersten Metall-Leitbahnebene.
Fig. 2 zeigt eine Poliervorrichtung zum Planarisieren oder Pla­ nar-Schleifen einer dielektrischen Schicht nach der Erfindung. Während des Planarisierens wird ein Halbleiter-Substrat 23 mit der Oberseite nach unten auf einen Tisch 20 aufgesetzt. Der Tisch 20 umfaßt ein Kissen 21, welches fest auf seiner oberen Fläche angeordnet ist. Das Kissen 21 besteht aus porösem Material, welches die Oberfläche des auf dem Substrat 23 ausge­ bildeten Zwischenschicht-Dielektrikums berührt. Das Material des Kissens kann Teilchen-Material absorbieren, beispielsweise Kieselerde oder andere Schleifmaterialien. Nach der derzeit be­ vorzugten Ausführungsform des erfindungsgemäßen Prozesses wird ein Polyurethan-Kissen verwendet, das von der Firma Rodel, Inc. hergestellt wird und unter der Bezeichnung "SUBA 500" bekannt ist.
Ein Träger 24, auch als "Pinole" bezeichnet, dient dazu, einen nach unten gerichteten Druck F1 auf die Rückseite des Substrates 23 auszuüben. Diese Rückseite wird mit dem Boden des Trägers 24 durch Vakuum in Berührung gehalten oder einfach durch die Oberflächenspannung der benetzenden Flüssigkeit. Vorzugsweise federt ein Einsatzkissen 30 den Wafer 23 gegen den Träger 24 ab. Ein gewöhnlicher Haltering 29 dient dazu, den Wa­ fer 23 daran zu hindern, seitlich unterhalb des Trägers 24 her­ auszugleiten. Der angelegte Druck F1 beträgt vorzugsweise etwa 0,35.10-5 Pa und wird mittels einer Welle 27 aufgebracht, die an der Rückseite des Trägers 24 befestigt ist. Diese Druck dient dazu, das Schleif-Polieren der Oberfläche des Zwischenschicht- Dielektrikums zu erleichtern.
Während des Betriebes wird der Träger 24 vorzugsweise mit einer Drehzahl von etwa 36 U/min relativ zum Tisch 20 in Dre­ hung versetzt. Die Drehung wird üblicherweise durch Ankoppeln eines normalen Motors an die Welle 27 erzielt. Nach der derzeit bevorzugten Ausführungsform dreht sich auch der Tisch mit etwa 36 U/min, und zwar in derselben Richtung, bezogen auf die Bewe­ gung des Substrats. Auch hier wird die Drehung des Tisches 20 durch bekannte mechanische Mittel erzielt. Auf diese Weise wird der Vorgang des Schleif-Polierens fortgesetzt, bis eine in ho­ hem Maße planare Oberfläche des Dielektrikums erzielt ist.
Fig. 6 zeigt des Grundriß der Poliervorrichtung nach Fig. 2, wobei die relativen Drehbewegungen des Trägers 24 und des Ti­ sches 20 jeweils durch Pfeile 34 und 35 angegeben sind. Es sei darauf hingewiesen, daß der Träger 24 nach der derzeit bevor­ zugten Ausführungsform in einer ortsfesten Position relativ zum Mittelpunkt 40 des Tisches 20 verbleibt. Derjenige Bereich der Kissenfläche (nämlich des Kissens 21, welches den Tisch 20 überdeckt), der während des Polierens benutzt wird, ist als Bahn 41 in Fig. 6 bezeichnet. Es sei darauf hingewiesen, daß alternative Ausführungsformen andere Mittel zum Bewegen des Substrates 23 relativ zum Tisch 20 verwenden können, ohne daß der Rahmen der vorliegenden Erfindung verlassen würde.
Die Vorrichtung nach Fig. 2 verwendet ferner eine übliche Kühleinrichtung 35 zum Abkühlen eines Kühlmittels, welches durch eine Leitung 32 strömt. Die Leitung 32 führt durch das Innere des Tisches 20, so daß die Temperatur des Tisches wäh­ rend des Poliervorgangs unter die Raumtemperatur abgesenkt wer­ den kann. Nach der derzeit bevorzugten Ausführungsform besteht das Kühlmittel aus gewöhnlichem Wasser, dessen Temperatur durch die Kühleinrichtung 35 so gesteuert wird, daß die Temperatur des Tisches während des gesamten Poliervorganges bei etwa 10°C verbleibt. Die Kühleinrichtung 35 stellt ferner diejenige Vor­ richtung dar, mit der das Kühlmittel durch die Leitung 32 und den Tisch 20 zirkuliert wird. Bei anderen Ausführungsformen können andere Kühlmittel und/oder Kühleinrichtungen verwendet werden, ohne daß dadurch der Rahmen der Erfindung verlassen würde.
Die Vorrichtung nach Fig. 2 umfaßt ferner eine Leitung 36 zum Liefern von Schleifmaterial auf die Fläche des Kissens 21 während des Poliervorgangs. Das Schleifmittel wird vorzugsweise als flüssige Suspension, genannt "Schlamm", geliefert, um den Schleifvorgang zu erleichtern. Die Aufschlämmung wird durch die Leitung 36 gepumpt und sodann von einer Düse 38 auf die Ober­ fläche des Kissens 21 gerichtet.
Die abrasive Aufschlämmung wird gleichfalls durch die Kühl­ einrichtung 35 gekühlt, und zwar unter Einsatz eines Wärmetau­ schers 26. Der Wärmetauscher 26 bildet eine thermische Kupplung zwischen den Leitungen 33 und 36, so daß die durch die Leitung 36 hindurchgehende Aufschlämmung auf derselben Temperatur ge­ halten wird wie das durch die Leitung 33 strömende Kühlmittel. Anders ausgedrückt, wird das durch die Leitung 33 zirkulierende Kühlmittel auch dazu verwendet, die durch die Leitung 36 flie­ ßende Aufschlämmung zu kühlen. Es sei darauf hingewiesen, daß der Wärmetauscher 26 beliebige Materialien oder Vorrichtungen umfassen kann, die geeignet sind, eine wirksame Übertragung thermischer Energie zwischen den Leitungen 36 und 33 herbeizu­ führen.
Fig. 3 zeigt einen Querschnitt eines Substrats 10, und zwar direkt nach dem Aufbringen eines Zwischenschicht-Dielektrikums 14. Fig. 3 zeigt das Dielektrikum 14 vor dem Planschleifen. Das Substrat 10 ist mit einer Auswahl von Metall-Leitbahnen 11 und 12 versehen, die über seine Oberfläche verlaufen. Diese Metall- Leitbahnen schaffen elektrische Verbindungen zwischen den ein­ zelnen Bauelementen der integrierten Schaltung. Das Zwischen­ schicht-Dielektrikum 14 besteht üblicherweise aus einer CVD- Schicht aus Siliziumdioxid.
Es sei darauf hingewiesen, daß die Topologie der Oberfläche des Dielektrikums 14 dem Aussehen der darunter befindlichen Me­ tall-Leiter entspricht. Als Folge davon zeichnet sich die Ober­ fläche des Dielektrikums 14 durch eine Reihe von Stufen aus. Die Stufenhöhe vor dem Polieren ist in Fig. 3 mit der Höhenan­ gabe 17 bezeichnet. Die Größe der Stufenhöhe 17 ist gleich der Höhe der Metall-Leitbahnen 11 und 12 (nämlich etwa 1 µm).
Fig. 4 zeigt einen Querschnitt des Substrats nach Fig. 3 im Anschluß an das erfindungsgemäße Planschleifen. Es sei darauf hingewiesen, daß nach dem Polieren eine Höhendifferenz 18 gege­ ben ist, und zwar aufgrund der unterschiedlichen Breite der Me­ tall-Leitbahnen 11 und 12 sowie der sie umgebenden Bereiche. Ein perfekt geebnetes Dielektrikum ist durch die gestrichelte Linie 19 bezeichnet. Wie dargestellt, wird das Abtragen des Di­ elektrikums im wesentlichen in denjenigen Zonen gefördert, in denen die darunter befindliche Metall-Leitbahn relativ schmal ist und vereinzelt in einem breiten Zwischenraum verläuft oder in einer Region mit entsprechend geringer Metallverteilung. Aufgrund der Tatsache, daß die Metall-Leitbahn 12 viel schmaler als die Metall-Leitbahn 11 ist, entsteht in dem Dielektrikum 14 oberhalb der Leitbahn 12 eine allmählich vertiefte Zone. Diese Vertiefungszone ergibt eine Höhenänderung 18 auf der Oberfläche des Dielektrikums 14. Die Differenz 18 ist ein Maß dafür, um wieviel das Planschleifverfahren von der Ideallinie (wiederge­ geben durch die Linie 19) aufgrund der darunter befindlichen Topologie der ersten Metall-Leitbahnebene abgewichen ist.
Ein Maß für die Wirksamkeit des Planschleifverfahrens wird angegeben durch das Verhältnis der Höhe 18 nach dem Polieren zur Höhe 17 vor dem Polieren. Mathematisch wird dies ausge­ drückt als:
Nach dem Stande der Technik lag das SHR typischerweise in der Größenordnung von 0,5 bis 1,0. Dies bedeutet, daß die Hö­ henänderung nach dem Polieren im wesentlichen zwischen 0,5 µm und 1,0 µm betrug. Wie oben bereits erläutert, bringt diese große Dickenabweichung des Zwischenschicht-Dielektrikums be­ trächtliche Verfahrensprobleme mit sich. Im Vergleich dazu ist die Erfindung in der Lage, das SHR bis herab auf etwa 0,25 zu vermindern. (Diese Zahlenangaben sind repräsentativ für ge­ bräuchliche Messungen, die an einem großflächigen strukturier­ ten Prüfstück durchgeführt wurden, wobei die Metall-Leitbahn 11 eine Breite von größenordnungsmäßig 10 mm und die Leitbahn 12 eine Breite von etwa 1 um besaßen, während der Abstand zwischen der Metall-Leitbahn 12 und der nächstgelegenen Metall-Leitbahn 11 eine Breite von größenordnungsmäßig 10 mm hatte.) Es sei dar­ auf hingewiesen, daß die SHR-Ergebnisse beträchtlich variieren können in Abhängigkeit von dem speziell verwendeten Muster und den Relativgrößen der Metall-Leitbahnen und deren Abstände. Ist beispielsweise der Abstand zwischen den Metall-Leitbahnen 11 und 12 sehr viel kleiner als 1 µm, so kann mit dem Polierverfah­ ren tatsächlich ein SHR nahe 0 erzielt werden. Diese SHR-Anga­ ben werden also nur gemacht als Zeichen dafür, daß die Erfin­ dung das SHR bei integrierten Schaltungen verbessert; dies ins­ besondere in solchen Fällen, in denen mit relativ großen Leit­ bahnbreiten und -abständen (beispielsweise etwa 10 mm) in der ersten Metallisierungsebene gearbeitet wird.
Um ein derartig niedriges SHR-Niveau zu erzielen, bedient sich die Erfindung einer Kühlung des Tisches 20 und der Schleif-Aufschlämmung, die auf die Fläche des Kissens 21 abge­ legt wird, mittels der Kühleinrichtung 35. Grundsätzlich gilt, daß zur Erzielung eines niedrigen SHR-Pegels der Tisch und das Schleifmaterial im wesentlichen unterhalb der Raumtemperatur gehalten werden müssen. Dies wird bei der derzeit bevorzugten Ausführungsform erzielt durch Verwendung gewöhnlicher Kühl­ schlangen und eines Wärmtauschelements. Alternative Ausfüh­ rungsformen können sich einer Vielzahl anderer Kühlmechanismen bedienen. Beispielsweise kann die gesamte Planiervorrichtung - einschließlich des Trägers, des Kissens, des Substrats und des Tisches - in einer Kühlkammer eingeschlossen sein, um ähnliche Resultate zu erzielen.
Fig. 5 zeigt ein Diagramm des SHR und der Polierrate, auf­ getragen über der Temperatur. Wie sich aus dieser Darstellung ergibt, wird die Stufenhöhenvariation radikal vermindert durch Absenken der Temperatur des Tisches 20. Bei der bevorzugten Temperatur von 10°C wird ein Stufenhöhenverhältnis von 0,25 er­ zeugt. Es sei darauf hingewiesen, daß die Temperaturabsenkung keine merkliche Beeinträchtigung der Polierrate bewirkt - die Polierrate bei 10°C beträgt annähernd 225 nm pro Minute im Ver­ gleich zu annähernd 230 nm pro Minute bei 40°C. (Die Daten für Fig. 4 wurden an 6 Wafern ermittelt, wobei für jede Temperatur 5 Stellen pro Wafer gemessen wurden.)
Das Kühlen des Tisches 20 während des Planschleifverfahrens verbessert auch die Gleichmäßigkeit, und zwar sowohl über dem Wafer, als auch von Wafer zu Wafer. Dies ergibt sich aus der folgenden Tabelle 1:
TABELLE 1
Zwar wurde die Erfindung in Verbindung mit dem Planarisieren oder Planar-Schleifen einer dielektrischen Zwischenmetall- Schicht (nämlich zwischen der ersten und der zweiten Metalli­ sierungsebene) beschrieben, jedoch sei darauf hingewiesen, daß die Erfindung nicht nur auf diese Anwendungsmöglichkeit be­ grenzt ist. So kann die Erfindung auch zum Planschleifen ande­ rer dielektrischer Schichten dienen, beispielsweise für ein Feldoxid oder ein Polysilizium-Gate-Dielektrikum in einem Ver­ fahren zum Herstellen von Feldeffekt-Transistoren.
Dementsprechend sei darauf hingewiesen, daß die speziellen Ausführungsformen, die zur Erläuterung gezeigt und beschrieben worden sind, in keiner Weise als Einschränkungen gedacht sind. Die Bezugnahme auf die Einzelheiten der bevorzugten Ausfüh­ rungsform soll die Ansprüche nicht beschränken, die ihrerseits lediglich diejenigen Merkmalen enthalten, die für die Erfindung wesentlich sind.

Claims (12)

1. Verfahren zum Planarisieren der Oberfläche eines auf einem Substrat aufgebrachten Dielektrikums in einem Halbleiter­ prozeß mit den folgenden Verfahrensschritten:
Aufsetzen des Substrats auf einen Tisch, der mit einem Schleifmittel überzogen wird;
Andrücken des Substrats gegen den Tisch derart, daß die Oberfläche des Dielektrikums das Schleifmittel berührt;
Bewegen des Substrats relativ zu dem Tisch, um das Dielek­ trikum durch das Schleifmittel abtragen zu lassen; und
gleichzeitiges Kühlen des Tisches wesentlich unter Raumtem­ peratur zum Minimieren topologiebedingter Dickenunterschiede in dem Dielek­ trikum.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Kühlen auf eine Temperatur von etwa 10°C durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat relativ zu dem Tisch und/oder der Tisch rela­ tiv zu dem Substrat gedreht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß das Dielektrikum Siliziumdioxid enthält.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß beim Kühlen ein gekühltes Kühlmittel durch den Tisch geleitet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge­ kennzeichnet, daß das Substrat ein Silizium-Substrat ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß das Schleifmittel der Oberfläche des Tisches nach Aufsetzen und Andrücken des Subtrats zugeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Schleifmittel bei seiner Zufuhr zur Oberfläche des Ti­ sches gekühlt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Tisch und das Schleifmittel auf eine Temperatur von etwa 10°C gekühlt werden.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeich­ net, daß beim Kühlen folgende Schritte durchgeführt werden:
Leiten eines gekühlten Kühlmittels durch den Tisch und ein Wärmetauschelement;
Leiten des Schleifmittels vor seiner Zufuhr durch das Wär­ metauschelement derart, daß das Kühlmittel die thermische Ener­ gie des Schleifmittels über den Wärmetauscher absorbiert und dadurch das Schleifmittel kühlt.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß das Dielektrikum ein auf dem Substrat aufgebrachtes Zwi­ schenschicht-Dielektrikum ist, das in einem Halbleiterprozeß aufgebracht wird, der die Herstellung von Metall-Leitbahnen auf der Substratoberfläche und das Aufbringen des Zwischenschicht- Dielektrikums auf die Metall-Leitbahnen beinhaltet, wobei das Zwischenschicht-Dielektrikum eine Oberfläche aufweist, deren Topologie in Abhängigkeit von den darunter liegenden Metall- Leitbahnen in der Höhe variiert.
12. Vorrichtung zum Planarisieren der Oberfläche eines Die­ lektrikums (14), welches auf ein Halbleiter-Substrat (10) auf­ gebracht ist, mit
einem Tisch (20) mit einer Oberfläche aus porösem Material (21), welches partikelförmiges Material absorbieren kann,
Mitteln (27) zum Andrücken des Substrats (10) gegen den Tisch (20) derart, daß die Oberfläche des Dielektrikums (14) die Ober­ fläche des Tisches (20) berührt,
Mitteln (36, 38) zum Zuführen eines Schleifmittels zur Oberfläche des Tisches (20) und
Mitteln zum Bewegen des Substrats (10) über die Oberfläche, um dem Schleifmittel die Möglichkeit zu geben, Abschnitte des Die­ lektrikums (14) durch Reibung abzutragen, so daß die Oberfläche des Dielektrikums (14) im wesentlichen planar wird,
gekennzeichnet durch:
Mittel (26, 32) zum Kühlen des Tisches (20) und Mittel (26, 36) zum Kühlen des Schleifmittels derart, daß sich der Tisch (20) und das der Oberfläche des Tisches (20) zugeführte Schleifmittel auf einer Temperatur wesentlich unterhalb der Raumtemperatur befinden.
DE4105145A 1990-03-01 1991-02-20 Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums Expired - Fee Related DE4105145C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/487,418 US5104828A (en) 1990-03-01 1990-03-01 Method of planarizing a dielectric formed over a semiconductor substrate

Publications (2)

Publication Number Publication Date
DE4105145A1 DE4105145A1 (de) 1991-09-05
DE4105145C2 true DE4105145C2 (de) 1998-07-02

Family

ID=23935652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4105145A Expired - Fee Related DE4105145C2 (de) 1990-03-01 1991-02-20 Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums

Country Status (5)

Country Link
US (1) US5104828A (de)
JP (1) JP3047127B2 (de)
KR (1) KR0180018B1 (de)
DE (1) DE4105145C2 (de)
GB (1) GB2241607B (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399528A (en) * 1989-06-01 1995-03-21 Leibovitz; Jacques Multi-layer fabrication in integrated circuit systems
US5234867A (en) * 1992-05-27 1993-08-10 Micron Technology, Inc. Method for planarizing semiconductor wafers with a non-circular polishing pad
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5245796A (en) * 1992-04-02 1993-09-21 At&T Bell Laboratories Slurry polisher using ultrasonic agitation
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5300155A (en) * 1992-12-23 1994-04-05 Micron Semiconductor, Inc. IC chemical mechanical planarization process incorporating slurry temperature control
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
KR0166404B1 (ko) * 1993-03-26 1999-02-01 사토 후미오 연마방법 및 연마장치
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
JP3139877B2 (ja) * 1993-04-14 2001-03-05 株式会社東芝 半導体装置の製造装置およびその製造方法
US5433650A (en) * 1993-05-03 1995-07-18 Motorola, Inc. Method for polishing a substrate
US5486129A (en) * 1993-08-25 1996-01-23 Micron Technology, Inc. System and method for real-time control of semiconductor a wafer polishing, and a polishing head
US5658183A (en) * 1993-08-25 1997-08-19 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing including optical monitoring
US5643060A (en) * 1993-08-25 1997-07-01 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing including heater
US5700180A (en) 1993-08-25 1997-12-23 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5725413A (en) * 1994-05-06 1998-03-10 Board Of Trustees Of The University Of Arkansas Apparatus for and method of polishing and planarizing polycrystalline diamonds, and polished and planarized polycrystalline diamonds and products made therefrom
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
JP3278532B2 (ja) * 1994-07-08 2002-04-30 株式会社東芝 半導体装置の製造方法
US5562530A (en) * 1994-08-02 1996-10-08 Sematech, Inc. Pulsed-force chemical mechanical polishing
US5783497A (en) * 1994-08-02 1998-07-21 Sematech, Inc. Forced-flow wafer polisher
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
US5635414A (en) * 1995-03-28 1997-06-03 Zakaluk; Gregory Low cost method of fabricating shallow junction, Schottky semiconductor devices
TW400567B (en) * 1995-04-10 2000-08-01 Matsushita Electric Ind Co Ltd The polishing device and its polishing method for the substrate
US20070123151A1 (en) * 1995-05-23 2007-05-31 Nova Measuring Instruments Ltd Apparatus for optical inspection of wafers during polishing
IL113829A (en) 1995-05-23 2000-12-06 Nova Measuring Instr Ltd Apparatus for optical inspection of wafers during polishing
US7169015B2 (en) * 1995-05-23 2007-01-30 Nova Measuring Instruments Ltd. Apparatus for optical inspection of wafers during processing
US5722875A (en) * 1995-05-30 1998-03-03 Tokyo Electron Limited Method and apparatus for polishing
US5893754A (en) * 1996-05-21 1999-04-13 Micron Technology, Inc. Method for chemical-mechanical planarization of stop-on-feature semiconductor wafers
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
JP3741523B2 (ja) 1997-07-30 2006-02-01 株式会社荏原製作所 研磨装置
US6146241A (en) * 1997-11-12 2000-11-14 Fujitsu Limited Apparatus for uniform chemical mechanical polishing by intermittent lifting and reversible rotation
US5957750A (en) * 1997-12-18 1999-09-28 Micron Technology, Inc. Method and apparatus for controlling a temperature of a polishing pad used in planarizing substrates
US6248651B1 (en) 1998-06-24 2001-06-19 General Semiconductor, Inc. Low cost method of fabricating transient voltage suppressor semiconductor devices or the like
US6129610A (en) * 1998-08-14 2000-10-10 International Business Machines Corporation Polish pressure modulation in CMP to preferentially polish raised features
EP1052060A3 (de) * 1999-05-03 2001-04-18 Applied Materials, Inc. Verfahren zum chemisch-mechanischen Planarisieren
US6620725B1 (en) 1999-09-13 2003-09-16 Taiwan Semiconductor Manufacturing Company Reduction of Cu line damage by two-step CMP
US6488571B2 (en) * 2000-12-22 2002-12-03 Intel Corporation Apparatus for enhanced rate chemical mechanical polishing with adjustable selectivity
JP4695771B2 (ja) * 2001-04-05 2011-06-08 ニッタ・ハース株式会社 研磨スラリーの製造方法
US6672940B1 (en) * 2002-01-22 2004-01-06 Scratch Off, A Division Of Austin Graham, Inc. Surface polishing slurry cooling system
US6705923B2 (en) * 2002-04-25 2004-03-16 Taiwan Semiconductor Manufacturing Co., Ltd Chemical mechanical polisher equipped with chilled wafer holder and polishing pad and method of using
US6772784B1 (en) 2003-04-11 2004-08-10 Mac Valves, Inc. Proportional pressure regulator having positive and negative pressure delivery capability
US7223697B2 (en) 2004-07-23 2007-05-29 International Business Machines Corporation Chemical mechanical polishing method
JP4787063B2 (ja) * 2005-12-09 2011-10-05 株式会社荏原製作所 研磨装置及び研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2072550A (en) * 1980-03-27 1981-10-07 Monsanto Co Method and apparatus for improving flatness of polished wafers
US4450652A (en) * 1981-09-04 1984-05-29 Monsanto Company Temperature control for wafer polishing
EP0366027A2 (de) * 1988-10-28 1990-05-02 International Business Machines Corporation Polieren von Wafern in einem Flüssigkeitsbad

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615955A (en) * 1969-02-28 1971-10-26 Ibm Method for polishing a silicon surface
NL7114274A (de) * 1970-10-21 1972-04-25
US4256535A (en) * 1979-12-05 1981-03-17 Western Electric Company, Inc. Method of polishing a semiconductor wafer
US4600469A (en) * 1984-12-21 1986-07-15 Honeywell Inc. Method for polishing detector material
US4879258A (en) * 1988-08-31 1989-11-07 Texas Instruments Incorporated Integrated circuit planarization by mechanical polishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2072550A (en) * 1980-03-27 1981-10-07 Monsanto Co Method and apparatus for improving flatness of polished wafers
US4450652A (en) * 1981-09-04 1984-05-29 Monsanto Company Temperature control for wafer polishing
EP0366027A2 (de) * 1988-10-28 1990-05-02 International Business Machines Corporation Polieren von Wafern in einem Flüssigkeitsbad

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Beyer, K.D. et.al.: Glass Planarization by Stop-Layer Polishing, in: IBM TDB, Vol. 27, No. 8, Jan. 1985, pp. 4700-4701 *
JP 1-1 50 327 A2, in: Patent Abstracts of Japan, E-819, 11.9.1989, Vol. 13, No. 410 *
Lift-Off Pattern Compensation as a Planarization Aid., in: IBM TDB, Vol. 32, No. 9B, Feb. 1990, pp. 165-166 *

Also Published As

Publication number Publication date
GB2241607A (en) 1991-09-04
KR910017562A (ko) 1991-11-05
GB2241607B (en) 1994-01-12
US5104828A (en) 1992-04-14
JPH04216627A (ja) 1992-08-06
JP3047127B2 (ja) 2000-05-29
KR0180018B1 (ko) 1999-04-15
GB9101090D0 (en) 1991-02-27
DE4105145A1 (de) 1991-09-05

Similar Documents

Publication Publication Date Title
DE4105145C2 (de) Verfahren und Vorrichtung zum Planarisieren der Oberfläche eines Dielektrikums
DE4125732C2 (de) Verfahren und Gerät zum Polieren eines flachen Wafers
DE4434230C2 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
DE60127884T2 (de) Poliermaschine mit Dickemessvorrichtung
DE60124252T2 (de) Zweistufiges chemisch-mechanisches polierverfahren
DE60315257T2 (de) Polierverfahren und polierflüssigkeit
DE102005002167B4 (de) Gerilltes Polierkissen
DE19629286B4 (de) Polierkissen und Poliervorrichtung
DE102007063232B4 (de) Verfahren zum Polieren eines Substrats
DE60128768T2 (de) Polierverfahren und vorrichtung
DE60201515T2 (de) Polierscheibe mit endpunkterfassungsöffnung
DE4317750A1 (de) Vorrichtung zum Planarisieren von Halbleiterplättchen
DE69729590T2 (de) Verfahren und Vorrichtung zum Abrichten eines Poliertuches
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE112012001943B4 (de) Verfahren zum Einstellen der Höhenposition eines Polierkopfs und Verfahren zum Polieren eines Werkstücks
DE19723060A1 (de) Verfahren und Vorrichtung zum chemisch-mechanischen Polieren
DE60008985T2 (de) Herrichtungsanordnung einer chemisch-mechanischen polierscheibe und dazugehöriges verfahren
DE19748020A1 (de) Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
DE19928570A1 (de) Herstellungsverfahren für Halbleitervorrichtungen, Ätz-Zusammensetzungen zur Herstellung von Halbleitervorrichtungen, und Halbleitervorrichtungen, welche unter Verwendung des Verfahrens hergestellt sind
DE10208414A1 (de) Polierkopf und Vorrichtung mit einem verbesserten Polierkissenaufbereiter für das chemisch mechanische Polieren
DE4302067C2 (de) Verfahren zur chemisch-mechanischen Planierung (CMP) eines Halbleiter-Wafers
DE69816146T2 (de) Poliervorrichtung
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
DE102017210423A1 (de) Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE69814241T2 (de) Halbleiterscheibe Polierverfahren und Polierkissen Abrichtverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee