DE4434230C2

DE4434230C2 - Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten

Info

Publication number: DE4434230C2
Application number: DE4434230A
Authority: DE
Inventors: Trung Tri Doan; Scott Meikle
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1993-09-29
Filing date: 1994-09-21
Publication date: 2002-03-21
Anticipated expiration: 2014-09-22
Also published as: DE4434230A1; JPH07153726A; US5395801A; JP3032684B2

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer planaren Isolierschicht auf einem Halbleiter-Wafer gemäß dem Oberbegriff der Patentansprüche 1 und 2.

Es ist bekannt, integrierte Schaltungen chemisch und physi kalisch in einem Substrat, wie einer Silicium- oder Gallium arsenidscheibe zu integrieren, indem Bereichs- und/oder Schichtmuster im oder auf dem Substrat angeordnet werden. Diese Bereiche und Schichten können elektrisch leitfähig sein, auch elektrisch halbleitend sein oder unterschiedliche Leitfähigkeiten aufweisen. Solche Bereiche werden zur Aus bildung elektronischer Komponenten und Schaltungen benutzt, wie Transistoren, Dioden und Kondensatoren. Tausende solcher Komponenten werden für gewöhnlich gleichzeitig auf der Ober fläche einer einzigen Scheibe eines Halbleiterwerkstoffs ausgebildet.

Zunächst sind die einzelnen elektronischen Komponenten von einander elektrisch isoliert. Schreitet die Herstellung fort, so werden bestimmte Komponenten elektrisch verbunden, um die gewünschte Schaltfunktion zu erzielen. Während des Aufbaus der integrierten Schaltungen hat das Skalieren der Komponenten im wesentlichen zwei Ziele: erstens, die Leitfä higkeit der Schaltung (hauptsächlich durch höhere Schaltge schwindigkeiten) zu erhöhen, und zweitens die funktionelle Vielfalt der Schaltungen zu steigern. Anfänglich konnte durch Skalieren, also im vorliegenden Fall durch Verkleinern der Komponentengrößen jedes dieser Ziele leichter erreicht werden. Letztendlich wurde jedoch das Verkleinern der Komponenten weniger profitabel, weil die Arbeitsgeschwindigkeit und die maximale funktionale Dichte mehr und mehr von den Eigenschaften der elektrischen Verbindungen und weniger von der Verkleinerung der Komponenten selbst abhängig wurde. Ferner haben Beschränkungen in den elektrischen Verbindungs technologien die Verwendung von Silicium, die Kosten der Chips und die Flexibilität der integrierten Schaltungen nachteilig beeinflußt. Zur Überschreitung dieser Grenzen hat man hauptsächlich Anordnungen getroffen, in denen die Kompo nenten und ihre elektrischen Verbindungen vertikal überein anderliegen oder integriert sind.

Ein Nachteil solcher mehrschichtigen Aufbauten liegt darin, daß die topologische Planarität oder Ebenheit verloren geht. Dies führt zu entsprechenden Problemen der Photolithographie und beim Ätzen und auch zu anderen Problemen. Deshalb wird der Wafer im Laufe der Herstellung mehrfach "planarisiert" oder planiert, um eine nicht-ebene Topographie und ihre Nachteile zu minimieren. Werden zusätzliche Ebenen diesen ohnehin schon mit mehreren Ebenen versehenen Aufbauten hin zugefügt, und schreitet die Verkleinerung zu Mikroabmessun gen fort, so erhöht sich der Bedarf zu planieren. Dies kann entweder im Leiter oder den dielektrischen Schichten erfol gen. Die Erfindung richtet sich darauf, die elektrischen Isolierwerkstoffe zu planieren.

Ein Verfahren zum Herstellen einer ebenen Wafer-Ober fläche an einer dielektrischen Schicht besteht darin, daß auf einer Wafer-Fläche eine Oxidschicht, wie Borphosphorsi likatglas (BPSG) gebildet wird, dann der Wafer zum Schmelzen (Reflow) und Planieren der Oxidschicht erhitzt wird. Diese Technik bezeichnet man für gewöhnlich als "Reflow" und hat sich beim Planieren von verhältnismäßig großen Komponenten als wirksam erwiesen. Für kleinere Komponentengrößen ergaben sich jedoch mit diesem bekannten Verfahren unzureichende Ebenheiten.

Bei einem anderen Verfahren zum Herstellen ebener Wafer-Flä chen wird der Wafer zunächst mit einem Photoresist beschich tet. Die durch Schleudern aufgebrachte Beschichtung füllt Eintiefungen aus und erzeugt eine ebene Oberfläche, von der aus die weitere Verarbeitung erfolgt. Anschließend entfernt eine Trockenätzung das Photoresist und Oxid in einem Ver hältnis von etwa 1 : 1, so daß das Photoresist und die hohen Stellen am Wafer entfernt werden, und sich damit eine im we sentlichen ebene Oxidschicht auf der Wafer-Fläche ergibt.

Kürzlich hat man chemisch-mechanische Polierverfahren (CMP) zum Planieren von Wafer-Flächen in Vorbereitung der Herstel lung benutzt. Bei dem CMP-Verfahren wird eine dünne und fla che Halbleiterscheibe mit einem gesteuerten Abwärtsdruck an eine rotierende, nasse Polierschicht gehalten. Ein Polier schlamm, wie eine Mischung entweder aus einer basischen oder sauren Lösung dient als chemischer Ätzbestandteil in Kombi nation mit Aluminium oder Silikapartikeln. Ein rotierender Polierkopf oder Wafer-Träger wird typischerweise verwendet, um den Wafer mit einem bestimmten Druck an die rotierende Polierfläche anzudrücken. Die Polierfläche ist typischer weise mit einem Polierbelag, wie geschäumtem Polyurethan versehen. Dieses Polieren erfolgt sowohl chemisch wie auch mechanisch. Einerseits entfernt die flüssige Phase des Schlammes auf chemischem Wege das zu entfernende Material, löst es auf oder modifiziert seine Zusammensetzung. Die Schleifpartikel im Polierschlamm in Verbindung mit dem ro tierenden Polierkopf entfernen dann das chemisch modifi zierte Material vom Wafer auf physikalischem Weg. Die Lei stungsfähigkeit des chemisch-mechanischen Polierens zum Pla nieren hängt teilweise von seiner Fähigkeit ab, höhere Be reiche schneller als niedrige Bereiche zu entfernen, wobei diese Erscheinung als CMP-"Selektivität" bezeichnet werden kann. Sie läßt sich typischerweise durch das Verhältnis zwi schen Abtragung der hohen Bereiche zur Abtragung der niedri gen Bereiche definieren. Vorzugsweise soll die CMP-Selektivität möglichst hoch sein, um Buckelbildung zu vermeiden, und um dünnere Oxidablagerungen über der Topographie zu er möglichen.

Die CMP-Selektivität ist eine Funktion der Schleifflächen kompressibilität, des Schlamms, des Polierdruckes, der Dreh zahl, des Höhenunterschiedes und des Abstandes zwischen ge messenen niedrigen und hohen Bereichen und der Musterdichte. Bei bekannten Planierungsverfahren, wie auch bei CMP, wird eine unerwünschte dicke Oxidschicht abgelagert, bevor che misch-mechanisch poliert wird, um die Topographie voll zu planieren. Die minimale Oxidschichtdicke vor dem Polieren bestimmt sich für gewöhnlich durch folgenden Ausdruck:

Oxid = X0 + X1 + S(t) . T (1),

worin:
X0 = höchste Unterschichtstufe,
X1 = verbleibende BPSG-Dicke über der höchsten Stufe,
S(t) = zeitabhängige Abtragungsgeschwindigkeit niedriger Bereiche,
H(t) = zeitabhängige Abtragungsgeschwindigkeit hoher Be reiche,
T = Polierzeit in Minuten = X0/H(t) + t',
t' = CMP-Überzeit zur Berücksichtigung von Film/CMP- Gleichmäßigkeit.

Aus der Gleichung (1) ist ersichtlich, daß es wünschenswert ist, eine kleine Entfernungsgeschwindigkeit S(t) für die niedrigen Bereiche zu haben, um die für das volle Planieren erforderliche Oxiddicke zu minimieren.

Der Ausdruck S(t) . T kann als Ausdruck der Selektivität wie folgt umgeformt werden:
T = X0/H(t) + t',
S(t) . T = S(t) . (X0/H(t) + t') = (S(t)/H(t)) . X0 + S(t) . t',
S(t) . T - S(t) . t' = S(t)/H(t) . X0
S(t) . (T - t') = S(t)/H(t) . X0
wegen
sel = H(t)/S(t)
S(t) = (1/sel) . X0/(T - t').

Da die Niederbereichabtragungsrate S(t) umgekehrt proportio nal zur Selektivität ist, wird bei einer Verbesserung der Selektivität die Nettoabtragung der Niederbereiche verrin gert.

Alternativ betrachtet ist es für die gegenwärtige CMP-Tech nologie im wesentlichen erforderlich, daß die über der höchsten Erhebung abgetragene Nettodicke größer ist als 1,5 mal der größte topographische Abstand, um ein ausreichendes Planieren zu erzielen. Dies ist anhand der Fig. 1 und 2 er läutert. Dort ist ein Halbleiter-Wafer-Fragment 10 darge stellt, das aus einem Substrat 12 und einer elektrisch leit fähigen Leiterbahn 14 aus Metall oder Polysilicium besteht. Eine konforme Schicht 16 aus Isolierwerkstoff ist auf dem Substrat 12 in einer ersten Dicke aufgebracht, das also in folge der Leiterbahn 14 eine nicht-ebene Topographie auf weist. Hieraus folgt die Erhebung 18 des Isolierwerkstoffes 16 über der Leiterbahn 14. Das Isoliermaterial 16 ist typi scherweise SiO₂ dotiert mit Bor und/oder Phosphor. Die Lei terbahn 14 hat eine Oberseite 20, welche die höchste Erhe bung über dem Wafer 10 darstellen soll. Die Substratober seite 12 ist mit dem Bezugszeichen 22 versehen und stellt in der nachfolgenden Erläuterung die unterste Fläche oder den Niedrigbereich dar, um die nicht-planare Topographie darzu stellen. Die beiden Flächen besitzen einen definierten maxi malen Abstand "A". Die Dicke der abgelagerten BPSG-Schicht 16 ist mit "B" bezeichnet. Der größte topologische Abstand der Schicht 16 (d. h. der Unterschied zwischen den höchsten und niedrigsten Bereichen der Schicht 16) unmittelbar vor dem CMP-Schritt ist mit "F" bezeichnet.

Infolge der sich vergrößernden Schaltungsdichte ist in vielen Fällen "F" größer als "A". Dies ergibt sich aus der konformen Abdeckung von weniger als 100% bei der Ablagerung der Schicht 16. Verringert sich beispielsweise der Abstand zwischen benachbarten Leiterbahnen 14, so wird weniger Mate rial auf den Niedrigbereichen (Flächen 22) abgelagert als auf den hohen Bereichen (Flächen 20). Nachfolgende Bearbeitungs schritte wie Schmelzen oder andere Wärmebehandlungen führen zu einem Abstand "F", der typischerweise größer sein kann als der Abstand "A".

Fig. 2 zeigt den Wafer nach dem chemisch-mechanischen Polie ren. Der Abstand "E" bezeichnet die nachträgliche CMP-Dicke der Schicht 16 über der höchsten Erhebungsfläche 20. Das Maß "E" ist ein Parameter, den der Prozeß-Ingenieur aufgrund von Kriterien auswählt, die die Erfindung an sich nicht berüh ren. Man bestimmt die Dicke "B", um das gewünschte Maß "E" zu erhalten. Diese Auswahl hängt von den gegenwärtigen Fä higkeiten des chemisch-mechanischen Polierens ab. Gegenwär tig wird die Dicke "B" so gewählt, daß B-E größer ist als 1,5 mal F mit F als dem größten topographischen Abstand un mittelbar vor dem CMP-Schritt.

Damit läßt sich das vertikale Volumen des Prozeßmaterials auf dem Wafer erheblich vergrößern. Wenn möglich, wäre es wünschenswert, die vertikale Menge des dielektrischen Mate rials 16 in der Zwischenebene zu verringern, jedoch einen hohen Grad an Ebenheit beim chemisch-mechanischen Polieren zu erhalten.

Um die Menge des polierten Materials zu verringern, ist es nötig, eine unerwünschte Materialabtragung von den unteren Ebenen des Wafers zu verringern, das gleichzeitig mit dem Polieren der oberen Ebenen des Wafers auftritt. Dies folgt teilweise daraus, weil der Polierbelag nicht völlig flach oder fest ist, sondern zum Berühren unterer Ebenen wie auch der oberen Ebenen biegsam ist. Der Polierdruck ist natürlich an den hohen Bereichen am größten. Trotzdem übt der Polier druck aber auch Polierwirkung an den niedrigeren Bereichen aus. Es ist wünschenswert, die Materialabtragung an den niedrigeren Bereichen zu minimieren, beispielsweise in den Anreißerbereichen zwischen zwei Formhälften.

Fig. 3 ist eine dreidimensionale Darstellung eines bekannten CMP-Verfahrens. Es handelt sich um einen Halbleiter-Wafer mit einem durchschnittlichen Abstand von 0,8 µm zwischen der höchsten Erhebung und der untersten Eintiefung, der Wafer bildet also eine sehr unebene Topographie. Eine BPSG-Schicht von einer Dicke mit 2,6 µm liegt über dem Wafer und wurde in bekannter Weise chemisch-mechanisch poliert, um eine Ebene zu erzielen. Der Polierschlamm bestand aus einem kolloidalen Silikaschlamm und der Polierbelag aus Polyethylenpolymer. Fig. 3 zeigt im wesentlichen sieben zeitlich beabstandete Schritte bei dem Planierverfahren der BPSG-Schicht in dem Polierpro zeß, um eine möglichst ebene Wafer-Oberfläche zu erzielen. Der Ausgangszustand ist in Fig. 3 ganz links und der Endzu stand ganz rechts gezeigt. Die Z-Achse gibt die Höhe der Wa fer-Oberfläche an. Die Nullfläche der Z-Achse definiert den Anfang der Niedrigbereiche der Oxidschicht vor dem Polieren. Es wäre ideal, wenn die Abtragung der dargestellten Höcker ausschließlich bis zur Null-Ebene der Z-Achse erfolgen würde, d. h. keiner der Unterbereiche wird abgetragen, wäh rend die höheren Bereiche auf die Null-Ebene poliert werden. Wie jedoch die Darstellung ganz rechts (7.) zeigt, erfolgte eine beträchtliche Abtragung unterhalb der Null-Ebene, um die gewünschte Planierung zu erreichen. Weiterhin beginnt die Abtragung unterhalb der Null-Ebene der Z-Achse fast unmittelbar zu Beginn des Verfahrens, wie die Darstellung des zweiten Höckers zeigt, der sich von unterhalb der Null-Ebene aus erhebt.

Ein Verfahren nach dem Oberbegriff der Patentansprüche 1 und 2 ist aus der EP 0 621 630 A1 bekannt. Die EP 0 540 444 A1 offenbart ein ähnliches Verfahren, bei dem eine Schutzschicht zum Schluss des Herstellungsverfahrens mittels "oxygen ashing", also einem Ätzprozess oder mittels Polierens entfernt wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff der Patentansprüche 1 und 2 so weiterzubilden, dass trotz großer Einfachheit eine möglichst planare Isolierschicht entsteht.

Die Erfindung ist in den Patentansprüchen 1 und 2 definiert. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen definiert.

Bevorzugte Ausführungsbeispiele der Erfindung werden unter Bezugnahme auf die Zeichnung erläutert. Es zeigt:

Fig. 1 einen schematischen Schnitt eines Halbleiter-Wafers, der nach vorbekannten Verfahren verarbeitet wird und weiter oben beschrieben wurde;

Fig. 2 eine Ansicht des Waferse nach Fig. 1 bei einem Verarbeitungsschritt, der dem in Fig. 1 folgt;

Fig. 3 eine graphische Darstellung von Aspekten eines vorbekannten chemisch- mechanischen Polierverfahrens, das weiter oben erläutert wurde;

Fig. 4 einen schematischen Schnitt durch ein Halbleiter-Wafer-Fragment, das gemäß der Erfindung verarbeitet wird;

Fig. 5 eine schematische Darstellung des Wafer-Fragmentes der Fig. 4, das bei einem Verarbeitungsschritt dargestellt ist, der auf den in Fig. 4 gezeigten folgt;

Fig. 6 eine schematische Ansicht des Wafer-Fragments der Fig. 4 bei einem Verarbeitungsschritt, der dem in Fig. 5 gezeigten folgt;

Fig. 7 eine graphische Darstellung, die Verfahren gemäß der Erfindung mit vorbekannten chemisch-mechani schen Polierverfahren vergleicht;

Fig. 8 eine graphische Darstellung eines chemisch-mecha nischen Polierverfahrens gemäß der Erfindung;

Fig. 9 eine graphische Darstellung eines anderen che misch-mechanischen Polierverfahrens gemäß der Erfindung.

In den Fig. 4 bis 6 ist ein Halbleiter-Wafer-Fragment 30 dargestellt, das aus einem Substrat 32 und einer elektrisch leitfähigen Leiterbahn 34 aus Metall oder Polysilicium be steht. Eine konforme Schicht 36 aus Isoliermaterial ist in einer ersten Dicke auf dem Substrat 32 abgelagert, so daß sich eine nicht-ebene Topographie infolge der Leiterbahn 34 ergibt. Dies führt zu einer Erhöhung 38 aus Isoliermaterial 36 über der Leiterbahn 34. Das Isoliermaterial 36 ist ein Material, das gemäß der Erfindung chemisch-mechanisch po liert werden kann. Vorzugsweise ist SiO₂ vorgesehen. Am mei sten bevorzugt ist ein Isoliermaterial aus SiO₂ mit einer Dosierung von Bor und/oder Phosphor. Das erfindungsgemäße Verfahren wurde mit BPSG praktisch durchgeführt. Zu Zwecken der nachstehenden Erläuterung besitzt die Leiterbahn 34 eine Oberseite 40, welche die höchste Erhebung der Topographie des Wafers 30 bildet. Ferner ist die Oberseite 32 des Sub strats mit 42 bezeichnet und bildet die unterste Fläche zur Beschreibung der Topographie. Der maximale Abstand dieser Flächen ist mit "A" gekennzeichnet, während "B" die Dicke der abgelagerten BPSG-Schicht 36 bezeichnet.

Eine chemisch-mechanische Polierschutzschicht 44 liegt über der konformen Isolierschicht 36 in einer zweiten Dicke (mit "C" bezeichnet). Sie besteht aus einer gegenüber der Schicht 36 unterschiedlichen Zusammensetzung. Die Gründe für die un terschiedliche Zusammensetzung ergeben sich aus der folgen den Beschreibung. Mit einer Schicht 36 aus BPSG sind bevor zugte beispielhafte Werkstoffe für die Schutzschicht 44 die Metalle Titan und Wolfram (entweder elementar oder als Le gierung), undotiertes SiO₂ (wie es bei der Zerlegung von Te traethylorthosilikat (TEOS) erzeugt wird) sowie Nitrid-Zu sammensetzungen (wie Si₃N₄). Wie man sieht, beträgt die zweite Dicke "C" weniger als die erste Dicke "B".

In den Fig. 5 und 6 ist die Schutzschicht 44 und die kon forme Schicht 36 in einem einzigen chemisch-mechanischen Po lierschritt poliert worden, wobei ein einziger chemisch-me chanischer Polierschlamm derart benutzt wurde, daß in Kombi nation mit dem Schlamm die konforme Materialschicht schnel ler als die Schutzschicht 44 abgetragen wurde. Alternativ ausgedrückt dienen der chemisch-mechanische Polierschlamm und andere Polierbedingungen dazu, daß die untere Schicht 36 in einer Weise getragen wird, die in starkem Maße selektiv zur Abtragung der darüberliegenden Schicht 44 ist. Für eine Schicht 36 aus BPSG und eine Schicht 44 aus Titan, Wolfram, Nitrid oder undotiertem SiO₂ wird beispielsweise ein Polier schlamm gewählt, der von Cabot Company unter der Bezeichnung SC-1 Chemisch-mechanischer Polierschlamm erhältlich ist. Dieser Schlamm enthält offensichtlich Silika, KOH, Glycerin und H₂O.

Fig. 5 stellt die zunächst erfolgende Abtragung der Außen schichten der Schutzschicht 44 dar, wenn die Außenbereiche der unteren BPSG-Schicht 36 bereits offenliegen. Für diesen Poliervorgang wird ein höherer Druck auf die Erhöhung als auf die unteren Ebenen des Wafers ausgeübt, derart, daß die Schicht 44 ein hohes Maß an Schutz innerhalb der unteren An reißbereiche vermittelt. Nach Bloßlegen der konformen Schicht 36 in Fig. 5 ist der Bereich der bloßgelegten kon formen Schicht 36 innerhalb der dargestellten Hochdruckzone "D" der Größe nach größer als die bloßgelegte Fläche der Schutzschicht 44. Dies begünstigt eine gleichermaßen wirk same Abtragung der bloßgelegten konformen Schicht 36 im Be reich "D" im Vergleich zur Schutzschicht 44 im Bereich "D", so daß dies zu einer ebenen Abtragung führt. Besonders vor teilhaft ist auch, daß die Schutzschicht 44 außerhalb des Bereiches "D" das chemisch-mechanische Polieren in diesen Bereichen minimiert.

Der Poliervorgang dauert an, bis eine Ebene erreicht ist, die im wesentlichen mit der Oberseite des Bereiches 44 ko planar ist. Das Polieren wird dann fortge setzt werden, um das gesamte Schutzschichtmaterial zu ent fernen, bis die verbleibende Isolierschicht 36 noch eine vorbestimmte dritte Dicke "E" über der Erhöhung aufweist. Wie bereits vorstehend erwähnt, definiert die Dicke "E" den vorgewählten Parameter, bis zu dem der Wafer poliert wird.

Gemäß einem anderen Aspekt der Erfindung werden die in den Fig. 5 und 6 erläuterten chemisch-mechanischen Polier schritte in mindestens zwei Schritten durchgeführt, in denen erste und zweite Polierschlämme verwendet werden. Der erste Schritt mit dem ersten Schlamm soll zum Abtragen der Außen schichten der Schutzschicht 44 dienen, also im Beispiel we sentlich nur im Bereich "D" und in der Weise, daß die Abtragung selektiv zur darunterliegenden Materialschicht 36 erfolgt. Damit wird die konforme Schicht 36 in den Erhö hungsbereichen, wie im Bereich "D" in Fig. 5 nach außen hin offengelegt. Als Beispiel für einen Schlamm, der entweder Si₃N₄ oder undotiertes SiO₂ entfernt, das durch eine Zerle gung von TEOS abgelagert wurde, ist ein Schlamm mit 30 Vol-% H₂O₂, 1 Vol-% KOH, 1 Vol-% Al₂O₃, Rest H₂O.

In dem zweiten chemisch-mechanischen Polierschritt wird der Schlamm und die anderen Polierbedingungen dazu benutzt, die konforme Schicht 36 schneller abzutragen als die Schutz schicht 44. In dem beschriebenen Beispiel ermöglicht der vorgenannte Cabot-SC-1-Schlamm diese gewünschte Maßnahme.

Gemäß einem weiteren Aspekt der Erfindung werden drei che misch-mechanische Polierschritte durchgeführt. Die ersten beiden sind mit den gerade erläuterten Verfahren mit zwei Schritten und zwei Schlämmen identisch. Sie werden dazu be nutzt, um im wesentlichen durch die Schicht 44 hindurch in die unteren topographischen Bereiche nahe dem gewünschten Planierpunkt abzutragen. Anschließend erfolgt ein dritter chemisch mechanischer Polierschritt, bei dem der erste Schlamm und die Bedingungen des ersten Polierschrittes be nutzt werden, um hartnäckige Reste des Schutzschichtmate rials 44 zu entfernen, die nicht vollständig abgetragen wor den sind.

Die vorbeschriebenen Verfahren liefern erhebliche Vorteile. Als Beispiel sei angegeben, daß die konforme Isolierschicht 36 wie beim Stand der Technik den größten topographischen Abstand "F" unmittelbar vor dem chemisch-mechanischen Po lierschritt aufweist. Mit dem erfindungsgemäßen Verfahren kann die erste Dicke "B" so gewählt werden, daß die erste Dicke minus der dritten Dicke "E" kleiner ist als 1,5 mal der größte topographische Abstand "F" und sogar kleiner als oder gleich 1,1 mal "F". Dies führt zu einer verringerten Gesamtdicke und einer entsprechenden volumetrischen Schal tungsdichte in einem fertiggestellten Halbleiter-Wafer-Chip.

Fig. 7 zeigt ein bekanntes chemisch-mechanisches Polierver fahren im Vergleich mit zwei erfindungsgemäßen Verfahren. Die Kurve 100 gilt für das in Fig. 3 dargestellte bekannte chemisch-mechanische Polierverfahren, bei dem eine BPSG- Schicht mit 2,6 µm Dicke keine Schutzschichtüberdeckung hat und der vorgenannte Cabot-SC-1-Schlamm benutzt wurde. Die Kurvenzüge 200 und 300 gelten für erfindungsgemäße CMP-Ver fahren. Die Wafer aller drei Beispiele hatten einen maxima len Abstand zwischen den Erhöhungen und der Unterschicht von 0,8 µm. Bei den Wafern der Kurvenzüge 200 und 300 war jeweils eine 2,6 µm dicke Schicht aus BPSG abgelagert und die Schutz schichtüberdeckung betrug 100 nm bzw. 20 nm. Die Schutzschichtüberdeckung des Kurvenzuges 200 bestand aus un dotiertem SiO₂, das durch Zerlegung von TEOS abgelagert wurde, während die Schutzschichtüberdeckung des Kurvenzuges 300 aus Si₃N₄ bestand.

Es zeigt sich, daß das bekannte Verfahren mit einer ver gleichsweise schwachen Selektivität der Erhöhungen (Arraybe reich) gegenüber den tieferen Schichten (Scribebereich) be ginnt und diese Selektivität wird mit fortschreitender che misch mechanischer Polierzeit immer schlechter. Mit dem er findungsgemäßen Verfahren jedoch, wie es in den Kurven 200 und 300 dargestellt ist, wird die Anfangsselektivität zwi schen hoch und tief beträchtlich vergrößert und erhöht sich tatsächlich bis zu einem Maximum nach dem Bloßlegen der un ten liegenden konformen Schicht im Bereich der höchsten Er hebungen in Form von Flachbereichen. Anschließend verringert sich die Selektivität auf einen Wert, der es erlaubt, die gewünschte Planierung zu erhalten, wobei der Wert jedoch stets oberhalb der Kurve 100 bleibt, bis die gesamte Schutz schicht abgetragen ist, wie dies durch den am weitesten rechts liegenden Punkt der Kurven 200 und 300 nachgewiesen ist. Dieser ganz rechts liegende Datenpunkt entspricht der vollständigen Abtragung der Schutzschicht, woraus sich die gleichmäßige Selektivität ergibt, die auch von dem letzten Datenpunkt der Kurve 100 erreicht wird, doch zeitlich weiter entfernt.

Die Fig. 8 und 9 zeigen das erfindungsgemäße Verfahren im Vergleich zum Stand der Technik der Fig. 3. Fig. 8 liefert Daten beim Polieren eines Wafers gemäß dem Kurvenzug 200 und Fig. 9 gemäß dem Kurvenzug 300. Vergleicht man diese Dar stellungen unabhängig von Fig. 3, so läßt sich folgendes be obachten. Erstens liegt der sechste, am weitesten rechts liegende fertige Abschnitt sowohl in Fig. 8 als auch in Fig. 9 wesentlich näher an der Z-Null-Ebene als in Fig. 3. Zwei tens reichen die zweiten, dritten, vierten und fünften Höcker von links aus gesehen in den Fig. 8 und 9 nicht so weit unter die Z-Null-Ebene wie die entsprechenden Höcker 2 bis 5 in Fig. 3.

Claims

1. Verfahren zum Herstellen einer planaren Isolierschicht auf einem Halbleiter-Wafer mit mindestens einem Leiter durch chemisch-mechanisches Polieren, wobei auf dem Halbleiter-Wafer eine durchgehende, zur nicht-planaren Topographie des Halbleiter-Wafers konforme Isolierschicht aufgetragen ist, deren Höhe B über der Substratoberfläche größer als die Höhe A des Leiters ist, bei welchem Verfahren auf der Isolierschicht eine Schutzschicht aufgetragen wird, die eine von der Isolier schicht abweichende Zusammensetzung hat und die die Isolierschicht, die ausge hend von den Leiterseiten bis zu ihrer Oberfläche homogen ist, beim Polieren im wesentlichen in den topographisch niederen Bereichen schützt, dadurch gekenn zeichnet, dass das Polieren unter Verwendung zweier Polierschlämme in mindes tens zwei Polierschritten erfolgt, wobei der erste Polierschritt mit dem ersten Polier schlamm die äußersten Schichten der Schutzschicht in einer Weise entfernt, die im wesentlichen selektiv zur darunterliegenden Isolierschicht ist, um diese in topogra phisch hohen Bereichen freizulegen, wobei der zweite Polierschritt mit dem zweiten Polierschlamm die Isolierschicht schneller als die Schutzschicht abträgt und die Schutzschicht nach dem Freilegen der Isolierschicht in den topographisch hohen Bereichen das Abtragen in den topographisch niederen Bereichen einschränkt, und wobei der zweite Polierschritt fortgesetzt wird, bis die Schutzschicht vollkommen entfernt ist.

2. Verfahren zum Herstellen einer planaren Isolierschicht auf einem Halb leiter-Wafer mit mindestens einem Leiter durch chemisch-mechanisches Polieren, wobei auf dem Halbleiter-Wafer eine durchgehende, zur nicht-planaren Topogra phie des Halbleiter-Wafers konforme Isolierschicht aufgetragen ist, deren Höhe B über der Substratoberfläche größer als die Höhe A des Leiters ist, bei welchem Ver fahren auf der Isolierschicht eine Schutzschicht aufgetragen wird, die eine von der Isolierschicht abweichende Zusammensetzung hat und die die Isolierschicht, die ausgehend von den Leiterseiten bis zu ihrer Oberfläche homogen ist, beim Polieren im wesentlichen in den topographisch niederen Bereichen schützt, dadurch gekenn zeichnet, dass das Polieren unter Verwendung zweier Polierschlämme in mindestens drei Polierschritten erfolgt, wobei der erste Polierschritt mit dem ersten Polier schlamm die äußersten Schichten der Schutzschicht in einer Weise entfernt, die im wesentlichen selektiv zur darunterliegenden Isolierschicht ist, um diese in topogra phisch hohen Bereichen freizulegen, wobei der zweite Polierschritt mit dem zweiten Polierschlamm die Isolierschicht schneller als die Schutzschicht abträgt und die Schutzschicht nach dem Freilegen der Isolierschicht in topographisch hohen Berei chen das Abtragen aus topographisch niederen Bereichen während des zweiten Po lierschrittes einschränkt und wobei der dritte Polierschritt mit dem ersten Polier schlamm erfolgt, bis die Schutzschicht vollkommen entfernt ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Di cke der Isolierschicht größer als die Dicke der Schutzschicht ist.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in der nicht-planaren Wafer-Topographie eine höchste Erhöhungsfläche defi niert wird, die konforme Isolierschicht einen größten topographischen Ab stand unmittelbar vor dem Polieren aufweist, und die Isolierschicht nach dem Po lieren eine vorbestimmte Dicke oberhalb der höchsten Erhöhungsfläche hat, wobei die Dicke der Isolierschicht so gewählt wird, dass die Dicke der Isolierschicht mi nus der vorbestimmten Dicke kleiner ist als 1,5 mal der größte topographische Ab stand.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in der nicht-planaren Wafer-Topographie eine höchste Erhöhungsfläche defi niert wird, die konforme Isolierschicht einen größten topographischen Ab stand unmittelbar vor dem Polieren aufweist, und die Isolierschicht nach dem Polie ren eine vorbestimmte Dicke oberhalb der höchsten Erhöhungsfläche hat, wobei die Dicke der Isolierschicht so gewählt wird, dass die Dicke der Isolierschicht minus der vorbestimmten Dicke kleiner als oder gleich 1,1 mal dem größten topographi schen Abstand ist.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht aus mit Bor und/oder Phosphor dotiertem SiO₂ und die Schutzschicht aus undotiertem SiO₂ besteht.

7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht aus mit Bor und/oder Phosphor dotiertem SiO₂ und die Schutzschicht aus einer Nitridverbindung besteht.

8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht aus mit Bor und/oder Phosphor dotiertem SiO₂ und die Schutzschicht aus Titanmetall besteht.

9. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht aus mit Bor und/oder Phosphor dotiertem SiO₂ besteht und das Material der Schutzschicht aus der Gruppe aus Wolframmetall, Wolframnitrid und Polysilizium oder deren Mischungen ausgewählt ist.