DE19716791B4 - Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur - Google Patents
Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur Download PDFInfo
- Publication number
- DE19716791B4 DE19716791B4 DE19716791A DE19716791A DE19716791B4 DE 19716791 B4 DE19716791 B4 DE 19716791B4 DE 19716791 A DE19716791 A DE 19716791A DE 19716791 A DE19716791 A DE 19716791A DE 19716791 B4 DE19716791 B4 DE 19716791B4
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- semiconductor substrate
- leveled
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren
zum Herstellen einer mehrschichtigen, auf einem Halbleitersubstrat
(110) ausgebildeten Halbleiterstruktur (120), die seitlich versetzt
und gegeneinander isoliert leitende Regionen (112) im Halbleitersubstrat
(110) und mittlere und obere leitende Strukturen (122, 124) auf
dem Halbleitersubstrat (110) aufweist, wobei eine Isolierschicht
(130) aufgebracht wird, deren Oberseite planiert wird, bis sie im
Wesentlichen eben ist, durch welche zu den tieferen leitenden Regionen
(112) und den mittleren leitenden Strukturen (124) eine Anzahl von
Kontaktöffnungen
(132) eingebracht werden, in denen Kontaktstopfen (136) ausgebildet
werden, die mit Metallleitungen (140) auf der Oberseite der Isolierschicht
(130) kontaktiert werden, und über
der planierten Isolierschicht (130) und den Metallleitungen (140)
eine weitere Isolierschicht (150) aufgebracht wird, dadurch gekennzeichnet,
dass dann durch die weitere Isolierschicht (150) eine weitere Anzahl
von Kontaktöffnungen
(152) zu jeweils einer der Metallleitungen (140) auf der Oberseite
der Isolierschicht (130) und einer der oberen Strukturen (122) gebildet
werden, und darin jeweils weitere Kontaktstopfen (156) ausgebildet...
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur nach dem Oberbegriff des Anspruchs 1.
- Vor Ausbildung einer ersten Metallschicht werden konventionelle Halbleiterkomponenten mit einer Isolierschicht bedeckt, die eine planere Oberseite aufweist als die unterlagerte Topographie der Halbleiterkomponente. Die überlagerte Isolierschicht ihrerseits isoliert die Halbleiterkomponente nach außen und bildet eine Stützstruktur, die für die herzustellenden Metallverbindungsleitungen benötigt wird.
- Ein Beispiel ist eine Halbleiterkomponente mit einer leitenden Region, wie einer Source- oder Drainregion auf einem Substrat. Die Halbleiterkomponente hat ferner gewöhnlich eine Mehrzahl von Schichten, etwa eine erste Schicht aus polykristallinem Silicium, eine zweite Schicht aus polykristallinem Silicium und eine dielektrische Schicht zwischen den beiden Schichten aus polykristallinem Silicium, die beispielsweise aus Oxid-Nitrid-Oxid (ONO) bestehen kann, während gewöhnlich die beiden Polysiliciumschichten und die leitende Region elektrisch mit Metalleitungen durch Kontakte verbunden sind.
- Die der aufgebrachten Isolierschicht unterlagerte Topographie der Halbleiterkomponente weist demgemäß erhebliche Höhenunterschiede auf. Diese Höhenunterschiede werden zwar durch das überlagerte isolierende Material etwas abgemildert, zeichnen sich jedoch immer noch ab. Zum Aufbringen der Isolierschicht kann man ein bekanntes Verfahren, wie das Aufspinnen von Glas, Aufschmelzen und Resistrückätzen verwenden. Ein wesentlicher Vorteil, der darauf zurückzuführen ist, daß die Oberfläche der Isolierschicht nicht vollständig planiert ist, besteht darin, daß die Tiefe von Kontakten grob gesagt ähnlich ist. Im Ergebnis ist weder eine der Schichten noch das Substrat einer bedrohlichen Überätzung ausgesetzt, wenn die Kontaktöffnungen gebildet werden.
- In jüngerer Zeit sind jedoch als Ergebnis abnehmender Auslegungsregeln (0,35-μ-Technik) und Verwendung von mehr metallischen Verbindungschichten die oben aufgeführten Techniken zur Bildung einer Isolierschicht einer Planierungstechnik gewichen, die als chemisch-mechanisches Polieren bekannt ist. Mit chemisch-mechanischem Polieren wird eine Isolierschicht über der Halbleiterkomponente gebildet und dann bis zu einer vollständig planen Oberfläche herunterpoliert. Bei einer solchen Isolierschicht besteht jedoch das Problem, daß die Tiefe der Kontakte nicht mehr einigermaßen ähnlich ist, sondern stattdessen stark unterschiedlich. Wenn infolgedessen die Isolierschicht geätzt wird, um Kontaktöffnungen zu bilden, werden die weiter oben liegenden Schichten während der Zeit, in der eine Kontaktöffnung zur leitenden Region des Substrats hergestellt wird, stark überätzt. Das Überätzen der Isolierschicht verändert die Durchmesser der Kontaktöffnungen, während das Überätzen etwa einer Schicht aus polykristallinem Silicium die elektrischen Eigenschaften der Komponente verändert.
- Eine Möglichkeit, das Überätzen zu begrenzen, besteht in der Verwendung von zwei Kontaktmasken, nämlich einer Maske für die flachliegenden und einer Maske für die tieferliegenden Kontakte. Zwar reduziert diese Technik das Problem des Überätzens, erfordert jedoch einen zusätzlichen Maskierungsschritt, der die Kosten und die Komplexität des Prozesses erhöht.
- Eine andere Technik, die man einsetzen kann, um das Überätzen zu begrenzen, besteht darin, einen Teil der oberen Schicht aus polykristallinem Silicium auf dasselbe Niveau wie die erste Schicht aus polykristallinem Silicium zu bringen. Dabei ist die Ätzzeit, die für das Exponieren beider polykristallinen Schichten erforderlich ist, etwa gleich. Im Ergebnis werden die beiden Schichten aus polykristallinem Silicium nur geringfügig während der zusätzlichen Ätzzeit überätzt, die zum Exponieren der leitenden Substratregion benötigt wird. Nachteilig ist jedoch, daß durch Bilden der zweiten oberen Schicht aus polykristallinem Silicium auf demselben Niveau wie die erste Schicht aus polykristallinem Silicium die Größe des Chips oft vergrößert werden muß, um Platz für die vergrößerte zweite polykristalline Schicht zu schaffen.
- Aufgabe der Erfindung ist, ein Verfahren nach dem Oberbegriff des Anspruchs 1 zu schaffen, mit dem Kontaktöffnungen in einer planierten Isolierschicht gebildet werden können, ohne die Isolierschicht oder unterlagerte leitende Strukturen zu überätzen, ohne daß zusätzliche Maskierschritte benötigt werden oder der Chip vergrößert werden muß.
- Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst. Die Merkmale des Oberbegriffes sind z.B. aus der
DE 44 41 898C1 bekannt. - Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
- Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.
-
1 bis7 zeigen in aufeinanderfolgenden Schritten das erfindungsgemäße Verfahren anhand von Querschnittsdiagrammen. -
8 und9 zeigen im Vergleich die Verhältnisse einerseits nach dem Stand der Technik und andererseits nach der Erfindung. - Gemäß
1 , besitzt eine mehrlagige Struktur100 eine Halb leiterstruktur120 auf einem Halbleitersubstrat110 und eine Isolierschicht130 , die auf der Halbleiterstruktur120 ausgebildet ist. Die Isolierschicht130 kann aus Oxid, Glas oder anderen üblichen Isoliermaterialien bestehen. - Wie ferner in
1 gezeigt, umfaßt das Halbleitersubstrat110 leitende Regionen112 , wie Source- und Drainregionen, die auf der Oberfläche des Halbleitersubstrats110 ausgebildet sind. Die Halbleiterstruktur120 besitzt eine Vielzahl von leitenden Strukturen, etwa eine obere leitende Struktur122 und eine mittlere leitende Struktur124 . Die obere bzw. mittlere leitende Struktur122 bzw.124 kann beispielsweise aus einer Schicht aus dotiertem polykristallinen Siliciums oder einer Schicht aus dotiertem polykristallinem Silicium mit einer überlagerten Schicht, wie Wolfram oder Wolframsilicid gebildet sein. Zusätzlich sind die obere leitende Struktur122 und die mittlere leitende Struktur124 durch eine Schicht aus dielektrischem Material126 , wie Oxid-Nitrid-Oxid (ONO), voneinander getrennt. - Die obere leitende Struktur
122 repräsentiert eine oder mehrere Strukturen, die sich in im wesentlichen ähnlichem Abstand zur Oberseite des Halbleitersubstrats110 befinden und am weitesten von der Oberseite des Halbleitersubstrats110 entfert sind. Beispielsweise kann die obere leitende Struktur122 sowohl die Wortleitungen einer Speichermatrix als auch die oberen Beläge von Interpoly-Kondensatoren enthalten, falls diese beiden Strukturen sich in im wesentlichen ähnlichem Abstand zur Oberseite des Halbleitersubstrats110 befinden. - Die mittlere leitende Struktur
124 repräsentiert ihrerseits eine oder mehrere Strukturen, die sich in im wesentlichen ähnlichem Abstand zur Oberseite des Halbleitersubstrats110 und nach der oberen leitenden Struktur122 am nächsten zur Oberseite des Halbleitersubstrats110 befinden. Demgemäß kann beispielsweise die mittlere leitende Struktur124 Gates von MOS-Transistoren und die unteren Lagen von Interpoly-Kondensatoren enthalten, wenn diese Strukturen sich in im wesentlichen ähnlichem Abstand zur Oberseite des Halbleitersubstrats110 befinden. - Zunächst erfolgt ein Planieren der Oberseite der Isolierschicht
130 , etwa mittels chemisch-mechanischen Polierens, bis die Oberseite im wesentlichen eben und die Dicke der Isolierschicht130 über der oberen leitenden Struktur122 etwa gleich einer vorbestimmten Dicke ist. Die Oberseite ist im wesentlichen plan, wenn sie nur geringfügige Abweichungen von vollständiger Ebenheit aufweist. - Die Isolierschicht
130 kann von der Oberseite der oberen leitenden Struktur122 vollständig abgetragen werden. Alternativ kann man jedoch einige nm bis einige tausend nm der Isolierschicht130 über der oberen leitenden Struktur122 stehen lassen, um die Struktur122 in nachfolgenden Verfahrensschritten zu schützen. Im Ergebnis kann die vorbestimmte Dicke von 0 bis zu einigen tausend nm des Materials reichen. - Die Dicke der Isolierschicht
130 , die über der oberen leitenden Struktur122 belassen wird, verändert das relative Ätzverhältnis. - Gemäß
2 wird nach Planierung der Isolierschicht130 eine Kontaktmaske (nicht dargestellt) auf der Isolierschicht130 gebildet und bemustert, um eine Serie von Isolationsöffnungen132 zu begrenzen. Als nächstes werden die unmaskierten Flächen der Isolierschicht130 geätzt, bis die mittlere leitende Struktur124 und alle anderen leitenden Strukturen, die näher am Halbleitersubstrat110 liegen, und ausgewählte leitende Regionen112 des Halbleitersubstrats110 exponiert sind. Die leitenden Regionen112 , die exponiert werden, hängen von der Komponente ab, die durch die Halbleiterstruktur120 gebildet wird. Nach Beendigung des Ätzvorganges wird die Kontaktmaske abgezogen. Danach wird gemäß3 eine (nicht dargestellte) Schicht aus Stopfenmaterial, wie Wolfram, über der gesamten Struktur aufgebracht. Infolge der sich stark anschmiegenden Natur von Wolfram fließt dieses in jede der Kontaktöffnungen132 und füllt sie auf, so daß das Wolfram mit der mittleren leitenden Struktur124 , irgendwelchen anderen leitenden Strukturen näher am Halbleitersubstrat110 und den ausgewählten leitenden Regionen112 des Halbleitersubstrats110 in Kontakt gelangt, die während des Kontaktätzschrittes exponiert worden waren. - Als nächstes wird die Wolframschicht gleichförmig geätzt, bis sie von der Oberseite der Isolierschicht
130 abgetragen ist. Hierdurch wird ein Kontaktstopfen136 in jeder der Kontaktöffnungen132 gebildet. - Gemäß
4 wird nach Bildung der Kontaktstopfen136 eine Schicht aus einem ersten Metall, wie Aluminium (nicht dargestellt), über der gesamten Struktur aufgetragen. Als nächstes wird eine Leitermaske (nicht gezeigt) gebildet und bemustert, um eine Serie von metallischen Verbindungsleitungen140 zu begrenzen, die einen oder mehrere der Kontaktstopfen136 kontaktieren. Danach werden die unmaskierten Flächen der metallischen Schicht geätzt, bis der unerwünschte Teil abgetragen ist. Die Leitermaske wird dann abgezogen. - Alternativ kann die metallische Schicht direkt verwendet werden, um die mittlere leitende Struktur
124 , irgendwelche anderen Schichten und Strukturen und die ausgewählten leitenden Bereiche112 zu kontaktieren, wodurch die Schritte eliminiert werden, die zur Bildung der Kontaktstopfen136 erforderlich waren. - Gemäß
5 wird nach Bildung der metallischen Leitungen140 eine weitere Isolierschicht150 , etwa ein Oxid oder Glas, über der Isolierschicht130 und den metallischen Leitungen140 aufgebracht. Danach wird die Oberseite der Isolierschicht150 etwa mittels chemisch-mechanischen Polierens planiert, bis die zweite Isolierschicht150 eine im wesentlichen ebene Oberseite aufweist. - Da die Oberseite der Isolierschicht
130 im wesentlichen planiert worden war, kann die Oberseite der Isolierschicht150 alternativ ebenfalls planiert werden, indem man Aufspinnglas (SOG), Rückfließenlassen, Resistrückätzen oder andere übliche Planierungstechniken anwendet. - Bekanntlich ist SOG ein dielektrisches Material, das in flüssiger Form aufgebracht wird; Aufschmelzen ist eine Technik, durch die ein isolierendes Material bis zu einer flüssigen oder halbflüssigen Form erhitzt wird, und Resistrückätzung ist eine Technik, durch die ein isolierendes Material mit Resist in flüssiger Form bedeckt wird und dann geätzt wird, bis das Resist abgetragen ist.
- Nach der Bildung der Isolierschicht
150 wird eine Durchkontaktiermaske (nicht dargestellt) auf der Isolierschicht150 gebildet und bemustert, um eine Reihe von Kontaktöffnungen152 zu begrenzen. Als nächstes werden die unmaskierten Flächen der Isolierschicht150 und irgendeine verbleibende Dicke der Isolierschicht130 geätzt, bis die obere leitende Struktur122 und ausgewählte erste Metalleitungen140 exponiert sind. Nach Beendigung des Ätzens wird die Durchkontaktiermaske abgezogen. - Danach wird eine zweite Schicht aus Stopfenmaterial, wie Wolfram, über der gesamten Struktur aufgebrach, wobei das Wolfram in jede der Kontaktöffnungen
152 fließt und diese füllt, so daß das Wolfram die obere leitende Struktur122 und die Metalleitungen140 kontaktiert, die während des Durchkontaktierätzschritts exponiert worden waren. Als nächstes wird die Schicht aus Wolfram gleichförmig geätzt, bis sie von der Oberseite der Isolierschicht150 abgetragen ist, so daß in jeder der Kontaktöffnungen152 ein Kontaktstopfen156 gebildet wird. - Gemäß
7 wird nach Bilden der Kontaktstopfen156 eine weitere Metallschicht (nicht dargestellt, etwa aus Aluminium, über der gesamten Struktur aufgebracht. Dann wird eine Metalleitermaske (nicht dargestellt) gebildet und bemustert, um eine Reihe von Verbindungsleitungen160 zu begrenzen, die einen oder mehrere der Kontaktstopfen156 kontaktieren. Danach werden die unmaskierten Flächen dieser Metallschicht geätzt, bis die unerwünschten Teile hiervon abgetragen sind. Die Maske wird dann abgezogen. - Alternativ kann, wie oben geschildert, die weitere Metallschicht verwendet werden, um direkt die obere leitende Schicht
122 und die Verbindungsleitungen140 zu kontaktieren, wodurch die Schritte eliminiert werden, die zur Bildung der Stopfen156 benötigt wurden. -
8 bzw.9 verdeutlichen die Vorteile der Erfindung. Wie in8 bzw.9 gezeigt, ist neben jeder Schicht die annähernde Dicke jeder Schicht einer mehrlagigen Struktur aufgelistet, und diese werden in den nachstehenden Tabellen 1 bzw. 2 zusammengefaßt. - Wie in
8 und Tabelle 1 gezeigt, muß, wenn eine Kontaktöffnung zur oberen leitenden Struktur122 gleichzeitig mit der Kontaktöffnung zum Halbleitersubstrat110 zu bilden ist, wie dies im Stand der Technik der Fall ist, 300 nm der Isolierschicht130 durchätzt werden, um die obere leitende Struktur122 zu erreichen, während 1130 nm der Isolierschicht130 durchätzt werden müssen, um die leitenden Regionen112 des Halbleitersubstrats110 zu erreichen. Demgemäß erzeugt das bekannte Vorgehen bei der Bildung von Kontaktöffnungen ein Ätzverhältnis von 3,77 : 1. -
- * Dielektrikum
126 zwischen den polykristallinen Schichten. - Da jedoch gemäß der vorliegenden Erfindung die Kontaktöffnung zu der oberen leitenden Struktur
122 während eines späteren Schrittes gebildet wird, werden gleichzeitig nur Kontaktöffnungen zu der mittleren leitenden Struktur124 , irgendwelchen näheren Strukturen und den leitenden Regionen112 des Halbleitersubstrats110 gleichzeitig ausgebildet. - Obwohl also 1130 nm der Isolierschicht
130 noch immer durchätzt werden müssen, um die leitenden Regionen112 des Halbleitersubstrats110 zu erreichen, müssen nun 630 nm der Isolierschicht130 durchätzt werden, um die mittlere leitende Struktur124 zu erreichen. Dies reduziert seinerseits deutlich das Ätzverhältnis von 3,77 : 1 auf 1,79 : 1. -
- ** Dielektrikum
126 zwischen den polykristallinen Schichten. - Zusätzlich zeigen
9 und Tabelle 2 auch, daß zwar das Ätzverhältnis für die Bildung der Durchkontaktierungen nun kleiner als optimal ist (eine Änderung von 1 : 1 auf 1,8 : 1, jedoch die Überätzung bei der Bildung der Durchkontaktierungen moderat ist, insbesondere im Hinblick auf die erhebliche Reduzierung des Ätzverhältnisses der Kontaktöffnungen. - Das erfindungsgemäße Verfahren erlaubt demgemäß die Bildung von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur, bei der das Überätzen erheblich verringert wird, das bei der Bildung der Kontaktöffnungen auftritt, indem die Anzahl von Strukturen ausgewählt wird, die vor der Bildung der ersten Metallschicht exponiert werden, und die Anzahl der Strukturen, die vor der Bildung der zweiten Metallschicht exponiert werden, im Hinblick darauf, welche Gruppierung die ersten Ätzverhältnisse ergibt.
Claims (15)
- Verfahren zum Herstellen einer mehrschichtigen, auf einem Halbleitersubstrat (
110 ) ausgebildeten Halbleiterstruktur (120 ), die seitlich versetzt und gegeneinander isoliert leitende Regionen (112 ) im Halbleitersubstrat (110 ) und mittlere und obere leitende Strukturen (122 ,124 ) auf dem Halbleitersubstrat (110 ) aufweist, wobei eine Isolierschicht (130 ) aufgebracht wird, deren Oberseite planiert wird, bis sie im Wesentlichen eben ist, durch welche zu den tieferen leitenden Regionen (112 ) und den mittleren leitenden Strukturen (124 ) eine Anzahl von Kontaktöffnungen (132 ) eingebracht werden, in denen Kontaktstopfen (136 ) ausgebildet werden, die mit Metallleitungen (140 ) auf der Oberseite der Isolierschicht (130 ) kontaktiert werden, und über der planierten Isolierschicht (130 ) und den Metallleitungen (140 ) eine weitere Isolierschicht (150 ) aufgebracht wird, dadurch gekennzeichnet, dass dann durch die weitere Isolierschicht (150 ) eine weitere Anzahl von Kontaktöffnungen (152 ) zu jeweils einer der Metallleitungen (140 ) auf der Oberseite der Isolierschicht (130 ) und einer der oberen Strukturen (122 ) gebildet werden, und darin jeweils weitere Kontaktstopfen (156 ) ausgebildet werden, die mit auf der weiteren Isolierschicht (150 ) aufgebrachten Metallleitungen (160 ) kontaktiert werden. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht (
130 ) bis auf eine vorbestimmte Dicke über der oberen leitenden Struktur (122 ), gegebenenfalls bis auf null, planiert wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Planieren durch chemisch-mechanisches Polieren vorgenommen wird.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die weitere Isolierschicht (
150 ) insbesondere durch chemisch-mechanisches Polieren planiert wird. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Isolierschicht (
150 ) durch Aufbringen von Aufspinnglas planiert wird. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht (
150 ) durch Aufschmelzen von Isoliermaterial gebildet wird. - Verfahren nach einem der Anspruch 1 bis 6, dadurch gekennzeichnet, dass über der Isolierschicht (
150 ) eine Resistschicht aufgebracht wird und diese und die Isolierschicht (150 ) geätzt werden, bis die Resistschicht abgetragen ist. - Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die obere leitende Struktur (
122 ) eine Wortleitung umfassend ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die obere leitende Struktur (
122 ) einen oberen Belag eines Interpoly-Kondensators umfasst. - Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die mittlere leitende Struktur (
124 ) ein MOS-Gate umfasst. - Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die leitende Region (
112 ) eine Drainregion umfasst. - Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die leitende Region (
112 ) eine Sourceregion umfasst. - Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die mittleren und/oder oberen leitenden Strukturen (
122 ,124 ) in wenigstens einer Schicht strukturiert sind. - Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Isolierschicht (
130 ) als Oxidschicht gebildet wird. - Verfahren nach Anspruch 1 bis 14, dadurch gekennzeichnet, dass die Isolierschicht (
150 ) als Oxidschicht gebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US637072 | 1996-04-24 | ||
US08/637,072 US5607873A (en) | 1996-04-24 | 1996-04-24 | Method for forming contact openings in a multi-layer structure that reduces overetching of the top conductive structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19716791A1 DE19716791A1 (de) | 1997-11-13 |
DE19716791B4 true DE19716791B4 (de) | 2006-03-16 |
Family
ID=24554431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19716791A Expired - Fee Related DE19716791B4 (de) | 1996-04-24 | 1997-04-22 | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur |
Country Status (3)
Country | Link |
---|---|
US (1) | US5607873A (de) |
KR (1) | KR100242365B1 (de) |
DE (1) | DE19716791B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731223A (en) * | 1996-09-24 | 1998-03-24 | Lsi Logic Corporation | Array of solder pads on an integrated circuit |
US5763307A (en) * | 1996-11-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Block select transistor and method of fabrication |
US6143640A (en) * | 1997-09-23 | 2000-11-07 | International Business Machines Corporation | Method of fabricating a stacked via in copper/polyimide beol |
US6057193A (en) * | 1998-04-16 | 2000-05-02 | Advanced Micro Devices, Inc. | Elimination of poly cap for easy poly1 contact for NAND product |
US6197639B1 (en) * | 1998-07-13 | 2001-03-06 | Samsung Electronics Co., Ltd. | Method for manufacturing NOR-type flash memory device |
US6284594B1 (en) | 2000-05-30 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Formation of an interpoly capacitor structure using a chemical mechanical polishing procedure |
KR100398037B1 (ko) * | 2000-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 제조 방법 |
US6358792B1 (en) * | 2001-06-15 | 2002-03-19 | Silicon Integrated Systems Corp. | Method for fabricating metal capacitor |
US9373582B1 (en) | 2015-06-24 | 2016-06-21 | International Business Machines Corporation | Self aligned via in integrated circuit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388179A2 (de) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung mit Mehrlagenverdrahtung und Verfahren zu ihrer Herstellung |
US5109267A (en) * | 1990-10-26 | 1992-04-28 | International Business Machines Corporation | Method for producing an integrated circuit structure with a dense multilayer metallization pattern |
US5254497A (en) * | 1992-07-06 | 1993-10-19 | Taiwan Semiconductor Manufacturing Company | Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit |
US5399533A (en) * | 1993-12-01 | 1995-03-21 | Vlsi Technology, Inc. | Method improving integrated circuit planarization during etchback |
DE4441898C1 (de) * | 1994-11-24 | 1996-04-04 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelementes |
US5549100A (en) * | 1993-09-30 | 1996-08-27 | Schott Glaswerke | Plate of glass ceramic as component of a cooking appliance |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970007831B1 (ko) * | 1993-12-21 | 1997-05-17 | 현대전자산업 주식회사 | 금속선과 콘택 플러그의 동시 형성방법 |
-
1996
- 1996-04-24 US US08/637,072 patent/US5607873A/en not_active Expired - Lifetime
-
1997
- 1997-04-22 DE DE19716791A patent/DE19716791B4/de not_active Expired - Fee Related
- 1997-04-23 KR KR1019970015130A patent/KR100242365B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0388179A2 (de) * | 1989-03-14 | 1990-09-19 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung mit Mehrlagenverdrahtung und Verfahren zu ihrer Herstellung |
US5109267A (en) * | 1990-10-26 | 1992-04-28 | International Business Machines Corporation | Method for producing an integrated circuit structure with a dense multilayer metallization pattern |
US5254497A (en) * | 1992-07-06 | 1993-10-19 | Taiwan Semiconductor Manufacturing Company | Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit |
US5549100A (en) * | 1993-09-30 | 1996-08-27 | Schott Glaswerke | Plate of glass ceramic as component of a cooking appliance |
US5399533A (en) * | 1993-12-01 | 1995-03-21 | Vlsi Technology, Inc. | Method improving integrated circuit planarization during etchback |
DE4441898C1 (de) * | 1994-11-24 | 1996-04-04 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelementes |
Non-Patent Citations (2)
Title |
---|
JP 07099245 A, in: Pat. Abstr. of Japan * |
JP 7-99245 A, in: Pat. Abstr. of Japan |
Also Published As
Publication number | Publication date |
---|---|
KR100242365B1 (ko) | 2000-03-02 |
DE19716791A1 (de) | 1997-11-13 |
KR970072106A (ko) | 1997-11-07 |
US5607873A (en) | 1997-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69721411T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
DE69531244T2 (de) | Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur | |
DE10245179B4 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung | |
DE10350510B4 (de) | Integrierte Schaltungsvorrichtungen mit Sicherungsstrukturen, die Pufferschichten enthalten, und Verfahren zur Herstellung derselben | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE10056871B4 (de) | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben | |
DE4310955C2 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE102008048651B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren | |
DE10316835A1 (de) | Halbleiterbaugruppe | |
DE19826031C2 (de) | Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils | |
DE60218442T2 (de) | Metall-isolator-metall-kondensator unter verwendung von kupfer | |
DE102004004532A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
DE10256346A1 (de) | Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren | |
DE102005057076A1 (de) | Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen | |
DE102005027234A1 (de) | Verbindungsstrukturen für Halbleitervorrichtungen und Verfahren zum Bilden derselben | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE68916166T2 (de) | Herstellen von selbstjustierenden Kontakten ohne Maske. | |
DE60203319T2 (de) | Verfahren zur entfernung von hohlräumen in wolframstiften | |
DE19716791B4 (de) | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE69930027T2 (de) | Metallisierungsverfahren für Halbleiter | |
DE10313793A1 (de) | Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren | |
DE10046915A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131101 |