DE69930027T2 - Metallisierungsverfahren für Halbleiter - Google Patents
Metallisierungsverfahren für Halbleiter Download PDFInfo
- Publication number
- DE69930027T2 DE69930027T2 DE69930027T DE69930027T DE69930027T2 DE 69930027 T2 DE69930027 T2 DE 69930027T2 DE 69930027 T DE69930027 T DE 69930027T DE 69930027 T DE69930027 T DE 69930027T DE 69930027 T2 DE69930027 T2 DE 69930027T2
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- metallization
- layer
- portions
- incisions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001465 metallisation Methods 0.000 title claims description 49
- 238000000034 method Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 Tungsten nitride Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 229910001952 rubidium oxide Inorganic materials 0.000 description 1
- CWBWCLMMHLCMAM-UHFFFAOYSA-M rubidium(1+);hydroxide Chemical compound [OH-].[Rb+].[Rb+] CWBWCLMMHLCMAM-UHFFFAOYSA-M 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Hintergrund der Erfindung
- Diese Erfindung betrifft im Allgemeinen Metallisierungssysteme und -verfahren für Halbleiter und genauer Metallisierungssysteme mit einer verringerten Kapazität zwischen den Leitern.
- Wie aus dem Stand der Technik bekannt ist, werden die gegenwärtigen Verfahren zum Ausbilden von elektrischen Leitern (d.h. leitenden Drähten) in die folgenden Verfahren eingeteilt: ein Verfahren des reaktiven Ionen-Ätzens (RIE); und ein doppeltes Damaszener-Verfahren. Mit dem RIE-Verfahren wird eine dielektrische Schicht
10 über einem Halbleitersubstrat12 ausgebildet, wie in1A dargestellt ist. Durchtrittslöcher14 werden durch ausgewählte Bereiche der dielektrischen Schicht10 unter Verwendung einer zu einem Muster ausgebildeten Photoresist-Maske geätzt, wie in1B dargestellt ist. Die Maske16 wird entfernt, wie in1C dargestellt ist. Eine Metallisierungsschicht18 wird über der Oberfläche der geätzten dielektrischen Schicht12 und durch die geätzten Durchtrittslöcher14 aufgebracht, wie in1D dargestellt ist. Eine zweite Photoresist-Schicht20 wird anschließend wie in1E dargestellt in einem Muster aufgebracht, um Abschnitte der Metallisierungsschicht18 bloßzulegen, die die in die Metallisierungsschicht18 als Muster auszubildenden Leiter trennen sollen. Anschließend wird ein RIE-Prozess angewendet, um die freiliegenden Abschnitte der Metallisierungsschicht18 zu entfernen, um dadurch die in1F dargestellten dielektrisch isolierten Leiter22 zu bilden. - Mit dem doppelten Damaszener-Verfahren wird wiederum eine dielektrische Schicht
10 über einem Halbleitersubstrat12 ausgebildet, wie in2A dargestellt ist. Durchtrittslöcher14 werden durch ausgewählte Abschnitte der dielektri schen Schicht10 unter Verwendung einer zu einem Muster ausgebildeten Photoresist-Maske16 geätzt, wie in2B dargestellt ist. Die Maske16 wird entfernt, wie in2C dargestellt ist. Eine zweite Photoresist-Schicht16' wird über der dielektrischen Schicht10 ausgebildet und besitzt ein derartiges Muster, dass Oberflächenabschnitte der dielektrischen Schicht10 , die entlang des Außenumfangs15 der Durchtrittslöcher14 angeordnet sind, bloßgelegt werden, wie in2D dargestellt ist. Die freiliegenden Oberflächenabschnitte der dielektrischen Schicht10 werden geätzt, um Einschnitte14' in der dielektrischen Schicht10 um die oberen Abschnitte der Durchtrittslöcher14 zu bilden, wie in2E dargestellt ist. Eine Metallisierungsschicht18 wird auf die Oberfläche der geätzten dielektrischen Schicht10 aufgebracht, wobei Abschnitte der Metallisierungsschicht durch die Durchtrittslöcher14 treten, andere Abschnitte der Metallisierungsschicht in den Einschnitten14' abgelagert werden und noch andere Abschnitte der Metallisierungsschicht18 auf der Oberfläche der dielektrischen Schicht10 verbleiben, wie in2F dargestellt ist. Die Abschnitte der Metallisierungsschicht18 , die auf der oberen Oberfläche der dielektrischen Schicht10 angeordnet sind, werden beispielsweise durch chemisch-mechanisches Polieren (CMP) entfernt, um dadurch die dielektrisch isolierten Leiter zu bilden, wie in2G dargestellt ist. Es sei bemerkt, dass die oberen Oberflächenabschnitte der Leiter22' für eine Verbindung mit anderen Vorrichtungen oder anderen nicht dargestellten Metallisierungsschichten, die über der Metallisierungsschicht18 ausgebildet sein können, freiliegen. - Bei diesen beiden Verfahren ist die Kapazität zwischen aneinandergrenzenden Leitern
22 ,22' umgekehrt proportional zum Abstand d zwischen solchen aneinandergrenzenden Leitern. Somit verringert eine Erhöhung der Dichte der Vorrichtung den Abstand d und erhöht die Kapazität zwischen aneinandergrenzenden Leitern. Diese Erhöhung der Kapazität führt zu einer Verzögerung von Signalen, die durch die Leiter22 ,22' laufen. - WO 97/47036 A offenbart eine Vielschicht-Zwischenverbindungsstruktur mit mehreren Leitungsebenen. Leiter einer Ebene sind versetzt zu den Leitern einer anderen Ebene angeordnet.
- Zusammenfassung der Erfindung
- Erfindungsgemäß wird ein Verfahren zum Bilden eines Metallisierungssystems vorgeschlagen. Das Verfahren beinhaltet die Bereitstellung eines Substrats. Eine dielektrische Schicht wird auf einer Oberfläche des Substrats ausgebildet. Eine Mehrzahl von Durchtrittslöchern wird in die Oberfläche der dielektrischen Schicht geformt, wobei die Löcher durch die dielektrische Schicht hindurchgehen. Einschnitte werden in der Oberfläche der dielektrischen Schicht ausgebildet, die in einem Abschnitt der Mehrzahl von Durchtrittslöchern enden, die durch die dielektrische Schicht hindurchgehen. Eine Metallisierungsschicht wird auf der Oberfläche der dielektrischen Schicht aufgebracht, wobei Abschnitte der Metallisierungsschicht durch die Durchtrittslöcher hindurch treten, Abschnitte der Metallisierungsschicht in den Einschnitten abgelagert werden und Einschnitte der Metallisierungsschicht auf der Oberfläche der dielektrischen Schicht abgelagert werden. Die Metallisierungsschicht wird musterförmig zu einer Mehrzahl von Leitern ausgebildet, wobei ein Abschnitt der Leiter auf der Oberfläche der dielektrischen Schicht angeordnet ist und ein anderer Abschnitt der Leiter in den Einschnitten angeordnet ist.
- Mit einem solchen Verfahren werden elektrische Leiter auf unterschiedlichen Ebenen ausgebildet, wobei lediglich ein Maskier-Ätz-Schritt angewendet wird, um die Durchtrittslöcher durch die dielektrische Schicht zu bilden, und lediglich ein Metallisierungsablagerungsschritt angewendet wird, um die Me tallisierungsschicht aufzubringen, die beide Ebenen von Leitern erzeugt.
- Gemäß einem anderen Merkmal der Erfindung wird jeweils ein auf der Oberfläche angeordneter Leiter angrenzend an einen Leiter ausgebildet, der in einen Abschnitt der Oberfläche der dielektrischen Schicht eingeschnitten ist.
- Gemäß noch einem anderen Merkmal der Erfindung wird die Mehrzahl von Leitern parallel zueinander ausgebildet.
- Gemäß noch einem weiteren Merkmal der Erfindung besitzt der zuerst erwähnte Abschnitt der Mehrzahl von Leitern untere Oberflächenabschnitte, die auf einer oberen Oberfläche der dielektrischen Schicht ausgebildet sind, und die Leiter, die in einen Abschnitt der Oberfläche der dielektrischen Schicht eingeschnitten sind, besitzen obere Oberflächenabschnitte, die entlang der oberen Oberfläche der dielektrischen Schicht ausgebildet sind.
- Kurze Beschreibung der Zeichnungen
- Andere Merkmale der Erfindung sowie die Erfindung selbst werden deutlicher aus der nachfolgenden detaillierten Beschreibung ersichtlich, wenn man diese zusammen mit den begleitenden Zeichnungen liest.
-
1A –1F sind schematische Querschnittsskizzen eines Halbleitermetallisierungssystems nach dem Stand der Technik; -
2A –2G sind schematische Querschnittsskizzen eines Halbleitermetallisierungssystems nach dem Stand der Technik; -
3A –3H sind schematische Querschnittsskizzen eines Halbleitermetallisierungssystems nach der Erfindung; und -
4 ist eine schematische Darstellung eines Abschnitts der Skizze aus3H . - Detaillierte Beschreibung
- Bezug nehmend auf
3A wird ein Substrat12 , hier beispielsweise ein Halbleitersubstrat, bereitgestellt, in das eine Mehrzahl von aktiven Vorrichtungen, die nicht dargestellt sind, geformt ist. Eine dielektrische Schicht10 wird über einer Oberfläche des Substrats12 ausgebildet. Eine Mehrzahl von Durchtrittslöchern14 wird durch die dielektrische Schicht ausgebildet, wie in3C dargestellt ist, und zwar unter Verwendung einer Ätzmaske16 , wie in3B dargestellt ist, und einer beliebigen konventionellen photolithographischen Ätztechnik. Die Durchtrittslöcher14 werden durch die dielektrische Schicht10 bis zum Substrat12 geätzt. Eine zweite Maske16'' wird über der Struktur ausgebildet, wie in3D dargestellt ist. Es sei bemerkt, dass die Maske16'' ähnlich zur Maske16' in2D ist. Hier liegen die Öffnungen in der Maske16" jedoch lediglich über bestimmten Löchern14 . Einschnitte14' werden in den oberen Abschnitten der oberen Oberfläche der dielektrischen Schicht10 ausgebildet, die von den Öffnungen in der Maske16'' bloßgelegt sind, wie in3E dargestellt ist. Die Einschnitte14' enden in einem oberen Abschnitt der Mehrzahl von Durchtrittslöchern14 , die durch die dielektrische Schicht10 hindurchgehen. Eine Metallisierungsschicht18 wird über der oberen Oberfläche der dielektrischen Schicht10 aufgebracht, wie in3F dargestellt ist. Abschnitte der Metallisierungsschicht18 treten durch die Durchtrittslöcher14 hindurch, andere Abschnitte der Metallisierungsschicht18 werden in den Einschnitten14' abgelagert und noch andere Abschnitte der Metallisierungsschicht verbleiben auf der oberen Oberfläche der dielektrischen Schicht10 , wie in3F dargestellt ist. Die Metallisierungsschicht18 wird mit einer Maske16''' maskiert, wie in3G dargestellt ist. Die Metallisierungsschicht18 wird mit einer Maske16''' unter Verwendung eines RIE-Prozesses musterförmig in eine Mehrzahl von Leitern22 ,22' unterteilt, um die in3H dargestellte Struktur zu bilden. Ein Abschnitt der Leiter22 wird auf der Oberfläche der dielektrischen Schicht10 angeordnet, und ein anderer Abschnitt der Leiter22' wird in den Einschnitten14' angeordnet, wie in3H dargestellt ist. - Genauer gesagt ist Bezug nehmend auf
3A die dielektrische Schicht10 , die über einem Halbleitersubstrat12 ausgebildet wird, Siliziumdioxid, wobei es klar ist, dass andere dielektrische Materialien ebenso verwendet werden können. Die Durchtrittslöcher14 werden unter Verwendung einer musterförmig ausgebildeten Photoresist-Maske durch die dielektrische Schicht10 geätzt, wie in3B dargestellt ist. Die Löcher werden in einem Abstand geätzt, der für die Trennung zwischen den auszubildenden elektrischen Leitern gewünscht ist. Die zweite Photoresist-Schicht16'' wird über der dielektrischen Schicht10 ausgebildet und besitzt ein derartiges Muster, dass Oberflächenabschnitte der dielektrischen Schicht10 , die um bestimmte Durchtrittslöcher14 herum angeordnet sind, bloßgelegt werden, wie in3D dargestellt ist. Es sei bemerkt, dass Öffnungen in der Maske16'' periodisch über den Durchtrittslöchern14 ausgebildet sind. Die freiliegenden Oberflächenabschnitte der dielektrischen Schicht10 werden geätzt, um Einschnitte14' der dielektrischen Schicht10 um die Durchtrittslöcher zu bilden, wie in3E dargestellt ist. Es sei bemerkt, dass die Einschnitte14' in den oberen Abschnitten lediglich bestimmter periodischer Durchtrittslöcher14 ausgebildet werden. - Die Metallisierungsschicht
18 (3F ) wird über der Oberfläche der geätzten dielektrischen Schicht10 aufgebracht, wobei Abschnitte der Metallisierungsschicht18 durch die Durchtrittslöcher14 hindurch treten, andere Abschnitte der Metallisierungsschicht18 sich in den Einschnitten14' ablagern und noch andere Abschnitte der Metallisierungsschicht18 auf der Oberfläche der dielektrischen Schicht10 verbleiben, wie in3G dargestellt ist. Eine dritte Photoresist-Schicht16''' wird über der Metallisierungsschicht18 angeordnet, wie in3G dargestellt ist. Es sei bemerkt, dass Öffnungen in der Maske16''' lediglich über den Einschnitten14' liegen, da eine solche Maske16''' über den Durchtrittslöchern14 angeordnet wird, die keine Einschnitte14' besitzen. Die Maske16''' wird als eine Ätzmaske verwendet, um ein Muster in der Metallisierungsschicht18 auszubilden, wie in3H dargestellt ist. Somit wird die Metallisierungsschicht18 (3G ) zu einem Muster elektrischer Leiter22 ,22' geformt. Genauer gesagt wird ein RIE-Verfahren angewendet, um die freiliegenden Abschnitte der Metallisierungsschicht18 zu entfernen, wodurch die dielektrisch isolierten Leiter22 ,22' gebildet werden, wie in3H dargestellt ist. - Somit wird, wie in
3H dargestellt ist, ein Metallisierungssystem für eine integrierte Schaltung bereitgestellt, wobei die dielektrische Schicht10 über dem Halbleitersubstrat12 angeordnet wird. Die Mehrzahl elektrischer Leiter22 ,22' wird geschaffen, wobei ein Teil der Leiter, d.h.22 , auf der Oberfläche der dielektrischen Schicht, hier der oberen Oberfläche der dielektrischen Schicht10 , angeordnet wird und ein anderer Teil der Leiter22' in einen Oberflächenabschnitt der dielektrischen Schicht10 eingeschnitten wird. Die Leiter22 grenzen jeweils an die Leiter22' an, die in einen Abschnitt der Oberfläche der dielektrischen Schicht10 eingeschnitten sind. Jeder aus der Mehrzahl von Leitern22 ,22' besitzt einen Abschnitt30 , der sich durch die dielektrische Schicht10 erstreckt. Die Mehrzahl von Leitern22 ,22' verläuft parallel zueinander in einer Richtung senkrecht zur Ebene des Papiers. Die Mehrzahl von Leitern22 besitzt untere Oberflächenabschnitte62 , die auf einer oberen Oberfläche33 der dielektrischen Schicht10 angeordnet sind, und die Leiter22' , die in einen Abschnitt der Oberfläche der dielektrischen Schicht10 eingeschnitten sind, besitzen oberen Oberflächenabschnitte34 , die entlang der oberen Oberfläche33 der dielektrischen Schicht10 angeordnet sind. Somit steigt der Abstand zwischen aneinandergrenzenden Leitern22 ,22' verglichen mit dem Abstand d zwischen den Seitenwänden aneinandergrenzender Leiter22' , wie oben in Verbindung mit2G beschrieben wurde. Bezug nehmend auf2 sei beispielsweise bemerkt, dass der Abstand d der Abstand zwischen aneinandergrenzenden Leitern22' ist; vorteilhafterweise ist der tatsächliche Abstand d', der die Strom führenden Abschnitte aneinandergrenzender Leiter22 ,22' trennt, größer als der Abstand d. - Es sollte klar sein, dass das beschriebene Verfahren auf viele verschiedene leitende Materialien angewendet werden kann, beispielsweise auf dotiertes amorphes oder polykristallines Silizium oder auf eines der folgenden Metalle oder eine Kombination hiervon: Titan, Titannitrid, Wolframnitrid, Aluminium, Kobalt, Tantal, Tantalnitrid, Kupfer, Silber, Gold, Platin, Rubidium, Rubidiumoxid, Iridium oder Iridiumoxid, um einige Beispiele zu nennen. Außerdem kann die Musterbildung der Metallisierungsschicht durch Ätzen einer solchen Metallisierungsschicht beispielsweise unter Anwendung des reaktiven Ionen-Ätzens durchgeführt werden, aber auch durch Ionenzermahlung, anisotropes Trockenätzen oder Nassätzen, wenn der Musterabstand relativ groß ist. Die Leiter können als Wortleitungen, Bitleitungen, Adressleitungen und Steuertaktleitungen in DRAM-Zellen verwendet werden, und auch beispielsweise für Datenbusleitungen und Eingangs-/Ausgangsleitungen in den meisten Halbleitervorrichtungen.
- Es sei bemerkt, dass das oben in Verbindung mit den
3A –3H beschriebene Verfahren verwendet werden kann, um eine zweite Schicht von Leitern zu erzeugen. - Andere Ausführungsformen liegen innerhalb des Schutzumfangs der beigefügten Ansprüche. Beispielsweise kann das Substrat eine Metallisierungsschicht sein, auch wenn das oben genannte Substrat
12 ein Halbleitersubstrat ist.
Claims (6)
- Verfahren zur Herstellung eines Metallisierungssystems mit folgenden Schritten: Bereitstellen eines Substrats (
12 ); Ausbilden einer dielektrischen Schicht (10 ) über einer Oberfläche des Substrats (12 ); Ausbilden einer Mehrzahl von Durchtrittslöchern (14 ) in der Oberfläche der dielektrischen Schicht (10 ), wobei die Durchtrittslöcher (14 ) sich durch die dielektrische Schicht (10 ) zum Substrat (12 ) hin erstrecken; Ausbilden von Einschnitten (14' ) in der Oberfläche der dielektrischen Schicht (10 ), wobei die Einschnitte (14' ) bei bestimmten Durchtrittslöchern (14 ) enden, die durch die dielektrische Schicht verlaufen; Aufbringen einer Metallisierungsschicht (18 ) über der Oberfläche der dielektrischen Schicht (10 ), wobei Abschnitte der Metallisierungsschicht (18 ) in den Durchtrittslöchern (14 ) abgelagert werden, Abschnitte der Metallisierungsschicht (18 ) in den Einschnitten (14' ) abgelagert werden und Abschnitte der Metallisierungsschicht (18 ) auf der Oberfläche der dielektrischen Schicht (10 ) abgelagert werden; Ausbilden eines Musters in der Metallisierungsschicht hin zu einer Mehrzahl von Leitern (22 ,22' ), so dass bestimmte (22 ) Leiter auf der dielektrischen Schicht (10 ) angeordnet werden und die anderen (22' ) Leiter in den Einschnitten (14' ) angeordnet werden, und dass jeder Leiter (22 ,22' ) sich in direktem Kontakt mit einem ent sprechenden Abschnitt der Metallisierungsschicht befindet, der in einem Durchtrittsloch abgelagert ist. - Verfahren nach Anspruch 1, wobei das Substrat (
12 ) ein Halbleitersubstrat ist. - Verfahren nach Anspruch 1, wobei das Substrat (
12 ) eine Metallisierungsschicht ist. - Verfahren nach Anspruch 1, wobei die Mehrzahl von Leitern (
22 ,22' ) parallel zueinander ausgebildet werden. - Verfahren nach Anspruch 1, wobei die Leiter (
22' ), die in den Einschnitten (14' ) angeordnet sind, obere Oberflächenabschnitte besitzen, die entlang der Oberfläche der dielektrischen Schicht (10 ) angeordnet werden. - Verfahren nach Anspruch 1, wobei die Leiter (
22 ), die auf der Oberfläche der dielektrischen Schicht (10 ) angeordnet werden, und die Leiter (22' ), die in den Einschnitten (14' ) angeordnet werden, abwechselnd ausgebildet werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/099,093 US6137178A (en) | 1998-06-17 | 1998-06-17 | Semiconductor metalization system and method |
US99093 | 2002-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69930027D1 DE69930027D1 (de) | 2006-04-27 |
DE69930027T2 true DE69930027T2 (de) | 2006-09-14 |
Family
ID=22272661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69930027T Expired - Lifetime DE69930027T2 (de) | 1998-06-17 | 1999-05-31 | Metallisierungsverfahren für Halbleiter |
Country Status (7)
Country | Link |
---|---|
US (1) | US6137178A (de) |
EP (1) | EP0966035B1 (de) |
JP (1) | JP2000031280A (de) |
KR (1) | KR100598256B1 (de) |
CN (1) | CN1139112C (de) |
DE (1) | DE69930027T2 (de) |
TW (1) | TW417204B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2786609B1 (fr) * | 1998-11-26 | 2003-10-17 | St Microelectronics Sa | Circuit integre a capacite interlignes reduite et procede de fabrication associe |
US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
US20060017162A1 (en) * | 1999-03-12 | 2006-01-26 | Shoji Seta | Semiconductor device and manufacturing method of the same |
US6420252B1 (en) * | 2000-05-10 | 2002-07-16 | Emcore Corporation | Methods of forming robust metal contacts on compound semiconductors |
US7892962B2 (en) * | 2007-09-05 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nail-shaped pillar for wafer-level chip-scale packaging |
JP2011527830A (ja) * | 2008-07-09 | 2011-11-04 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 導体間隙が縮小された超小型電子相互接続素子 |
TW201013961A (en) | 2008-07-16 | 2010-04-01 | Applied Materials Inc | Hybrid heterojunction solar cell fabrication using a metal layer mask |
US8673679B2 (en) | 2008-12-10 | 2014-03-18 | Applied Materials Italia S.R.L. | Enhanced vision system for screen printing pattern alignment |
US9064968B2 (en) * | 2013-08-19 | 2015-06-23 | Phison Electronics Corp. | Non-volatile memory device and operation and fabricating methods thereof |
US8772951B1 (en) | 2013-08-29 | 2014-07-08 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
US9159670B2 (en) | 2013-08-29 | 2015-10-13 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
KR102377372B1 (ko) * | 2014-04-02 | 2022-03-21 | 어플라이드 머티어리얼스, 인코포레이티드 | 인터커넥트들을 형성하기 위한 방법 |
US20190067178A1 (en) * | 2017-08-30 | 2019-02-28 | Qualcomm Incorporated | Fine pitch and spacing interconnects with reserve interconnect portion |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3057975B2 (ja) * | 1993-09-27 | 2000-07-04 | 日本電気株式会社 | 集積回路の配線 |
US5471093A (en) * | 1994-10-28 | 1995-11-28 | Advanced Micro Devices, Inc. | Pseudo-low dielectric constant technology |
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
US5846876A (en) * | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
US5753976A (en) * | 1996-06-14 | 1998-05-19 | Minnesota Mining And Manufacturing Company | Multi-layer circuit having a via matrix interlayer connection |
KR100219508B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
-
1998
- 1998-06-17 US US09/099,093 patent/US6137178A/en not_active Expired - Lifetime
-
1999
- 1999-05-31 EP EP99110469A patent/EP0966035B1/de not_active Expired - Lifetime
- 1999-05-31 DE DE69930027T patent/DE69930027T2/de not_active Expired - Lifetime
- 1999-06-08 TW TW088109515A patent/TW417204B/zh not_active IP Right Cessation
- 1999-06-17 KR KR1019990022670A patent/KR100598256B1/ko not_active IP Right Cessation
- 1999-06-17 JP JP11171020A patent/JP2000031280A/ja not_active Withdrawn
- 1999-06-17 CN CNB991086899A patent/CN1139112C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1139112C (zh) | 2004-02-18 |
JP2000031280A (ja) | 2000-01-28 |
KR100598256B1 (ko) | 2006-07-07 |
EP0966035B1 (de) | 2006-03-01 |
EP0966035A1 (de) | 1999-12-22 |
CN1254949A (zh) | 2000-05-31 |
KR20000006238A (ko) | 2000-01-25 |
DE69930027D1 (de) | 2006-04-27 |
US6137178A (en) | 2000-10-24 |
TW417204B (en) | 2001-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69531244T2 (de) | Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur | |
DE10318299B4 (de) | Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung | |
DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
DE102004003315B4 (de) | Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben | |
DE69826934T2 (de) | Verfahren zur Herstellung einer Doppel-Damaszener Struktur | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE10245179B4 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE69930027T2 (de) | Metallisierungsverfahren für Halbleiter | |
DE69618386T2 (de) | Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE19626039C2 (de) | Verfahren zum Herstellen einer Metalleitung | |
DE102018205693B4 (de) | Verfahren zum bilden von selbstausgerichteten schnitten | |
DE102019203224A1 (de) | Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen | |
DE10347428B4 (de) | Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich | |
DE102004001853B3 (de) | Verfahren zum Herstellen von Kontaktierungsanschlüssen | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE10046915A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE19924651B4 (de) | Verfahren zur Herstellung eines Kontakts eines Halbleiterspeicherbauelements | |
DE102019100014B4 (de) | Verfahren zum Strukturieren von dielektrischen Schichten für eine Metallisierung und entsprechende Strukturen | |
DE19716791B4 (de) | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur | |
DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
DE3888511T2 (de) | Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen. | |
DE10334406A1 (de) | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß | |
DE19920970C2 (de) | Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |