JP2011527830A - 導体間隙が縮小された超小型電子相互接続素子 - Google Patents

導体間隙が縮小された超小型電子相互接続素子 Download PDF

Info

Publication number
JP2011527830A
JP2011527830A JP2011517428A JP2011517428A JP2011527830A JP 2011527830 A JP2011527830 A JP 2011527830A JP 2011517428 A JP2011517428 A JP 2011517428A JP 2011517428 A JP2011517428 A JP 2011517428A JP 2011527830 A JP2011527830 A JP 2011527830A
Authority
JP
Japan
Prior art keywords
metal
metal line
layer
lines
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011517428A
Other languages
English (en)
Other versions
JP2011527830A5 (ja
Inventor
リュ，チャン・ミョン
仁誉 遠藤
ハーバ，ベルガセム
陽一 久保田
Original Assignee
テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ・インターコネクト・マテリアルズ，インコーポレイテッド filed Critical テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Publication of JP2011527830A publication Critical patent/JP2011527830A/ja
Publication of JP2011527830A5 publication Critical patent/JP2011527830A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

超小型電子相互接続素子は、複数の第１の金属線（１１０）および第１の金属線（１１０）とインターリーブされた複数の第２の金属線（１１０’）を含む。第１の金属線および第２の金属線のそれぞれは、同じ基準平面内に延在する表面（１２２）、（１２０’）を有している。第１の金属線（１１０）は、基準平面より上に、基準平面から離れている表面（１２０）を有し、第２の金属線（１１０’）は、基準平面より下に、基準平面から離れている表面（１２２’）を有する。誘電体層（１１４Ａ）は、第１の金属線の中の金属線を第２の金属線の中の隣接する金属線から分離する。

Description

［関連出願の相互参照］
本願は、２００８年７月９日付け出願の米国仮特許出願第６１／１３４，４５７号の出願日の利益を主張し、この出願の開示内容は参照によって本明細書に組み込まれる。
［発明の分野］
本願の主題は、超小型電子組立体およびその製造方法に関し、より具体的には、多層相互接続素子の構造体および製造方法に関する。
超小型電子相互接続素子がより高い配線密度を提供することが現在必要とされている。超小型電子相互接続は、たとえば、半導体チップのような超小型電子素子への直接的な相互接続のため使用されるパッケージ基板を含む。他のタイプの相互接続素子は、超小型電子素子へ直接的な接続、または、パッケージ化されたチップのパッケージ基板を経由するような間接的な接続をすることができる回路パネルを含む。特に、金属線のピッチ、および、隣接する金属線間の最小間隙によって測定されるような金属配線ライン、たとえば、誘電体素子上の導電性トレースの密度を改善する必要性が感じられる。
いくつかのパッケージ基板および回路パネルは、複数の誘電体層と、誘電体層の一部または全部に設けられている金属配線ラインとを有している。「高密度相互接続」と呼ばれる従来技術による多層配線基板１２は、図１〜２に示される。基板１２は、複数の誘電体層を有し、２つのこのような誘電体層１４および１４’が図１に示される。図１に示されるように、複数の金属線１０、１０’および１０’’のそれぞれは、ほぼ同じ幅ｗおよび厚さｔを有している。
図１に示された基板の１つの制限は、金属線１０、１０’および１０’’のそれぞれが垂直方向３０に、すなわち、各金属線の厚さの方向に（線１０、１０’および１０’’のうちの）最も近接した金属線から離間している幅である垂直距離ファクタｄである。金属線１０および１０’のそれぞれは、個別の誘電体層１４または１４’によって支持されている。図１に示されるように、金属線１０’および１０’’は、誘電体層１４’の厚さｔｄの一部分を経由して距離ｄの幅で基板１２の垂直方向３０に離間している。最小垂直間隙は、金属線および基板１２の誘電体層１４によって占められた容積内の金属配線密度を制約する。図２にさらに示されるように、水平方向４０に互いに隣接する複数のトレース１０’’の１つずつは、幅ｗを有し、隣接するトレース１０’’から間隙ｓによって離間している。よって、隣接するトレースの中心間で測定されたトレース１０’’の最小ピッチは、値ｗ＋ｓである。最小間隙ｓは、トレースの製造可能性のため要求される。たとえば、図２のトレース１０’’は、金属層をエッチングすることにより減法的に形成されてもよい。このような場合、最小間隙ｓの形成における制約は、エッチマスク、たとえば、フォトレジストマスクを画定するため使用されるフォトリソグラフィック露光プロセスの解像度と、厚さｔを有している金属層から離間したトレースを確実に製造するためのエッチングプロセスの必要性とによって課される。別の実施例では、図２のトレース１０’’が電気めっきによって加法的に形成されるとき、最小間隙ｓは、線を形成するため使用される電気めっきプロセスにおけるめっきマスク、たとえば、フォトレジストマスクを画定するため使用されるフォトリソグラフィック露光プロセスの解像度と、めっきプロセス後に利用されるプロセス、たとえば、フォトレジストマスク除去の要件とによって課される。したがって、ＨＤＩの実施では、結果として得られる多層基板１２は、最小間隙ｓによって基板の水平方向４０に離間した隣接するトレース１０’’を有している。さらに、最小距離ｄは、基板の垂直方向３０に隣接する誘電体層のトレースを分離する。
一実施形態によれば、本明細書において、超小型電子相互接続素子は、複数の第１の金属線および複数の第２の金属線を含むことができる。第１の金属線および第２の金属線のそれぞれは、同じ基準平面内に延在する表面を有している。第１の金属線は、基準平面より上に、基準平面から離れている表面を有し、第２の金属線は、基準平面より下に、基準平面から離れている表面を有している。誘電体層は、第１の金属線のうちの金属線を第２の金属線のうちの隣接する金属線から分離する。第１の金属線と第１の金属線に隣接する第２の金属線との間のピッチは、第１の金属線のうちの隣接する金属線間のピッチより小さく、第２の金属線のうちの隣接する金属線間のピッチより小さい。
一実施形態によれば、超小型電子相互接続素子は、基準平面内に延在する幅および長さをもつ下方表面と、基準平面から離れている上方表面と、上方表面と下方表面との間に延在するエッジとをそれぞれが有する複数の第１の金属線を有することができる。このような第１の金属線の上方表面と下方表面との間の第１の距離は、このような第１の金属線の厚さを画定することができる。超小型電子素子は、第１の金属線の幅の方向に第１の金属線とインターリーブ（interleave）された複数の第２の金属線をさらに含むことができる。第２の金属線のそれぞれは、基準平面内に延在する幅および長さをもつ上方表面と、基準平面から離れている下方表面とを有している。このような第２の金属線の上方表面と下方表面との間の第２の距離は、このような第２の金属線の厚さを画定することができる。誘電体層は、第１の金属線のうちの金属線を第２の金属線のうちの隣接する金属線から分離することができる。このような第１の金属線と第１の金属線に隣接する第２の金属線との間のピッチは、第１の金属線のうちの隣接する金属線間の第１のピッチより小さくすることができ、第２の金属線のうちの隣接する金属線間の第２のピッチより小さくすることができる。
第１のピッチは、第１の金属線のうちの１つの幅の少なくとも約２倍に等し、第２のピッチは、第１の金属線の幅の方向において、第２の金属線のうちの１つの幅の少なくとも約２倍に等しくあることができる。よって、第１の金属線のうちの少なくとも一部は、第２の金属線の少なくとも一部から絶縁され、第１の金属線のうちの１つの幅より遙かに小さい幅で離間されることができる。
具体的な一実施形態では、第１の金属線および第２の金属線のうちの少なくとも一部は、エッチングによって画定することができる。一実施形態では、第１の金属線および第２の金属線のうちの少なくとも一部はめっきによって画定することができる。
一実施形態では、第１の金属線の幅および第２の金属線の幅は、約６０ミクロン未満であることができる。具体的な一実施形態では、幅は、より一層小さくあることができる。よって、第１の金属線の幅および第２の金属線の幅は均一であることができ、最大で１０ミクロンとされることができる。幅は、均一である必要はなく、一実施形態では、最大で約２０ミクロンとされることができる。
第２の金属線のそれぞれは、このような第２の金属線の上方表面と下方表面との間に延在するエッジを有することができる。第１の金属線のうちの１つのエッジと第２の金属線のうちの１つの隣接するエッジとの間の間隙は、隣接する第１の金属線の幅および第２の金属線の幅より小さくすることができる。
一実施形態では、超小型電子相互接続素子は、基準平面の方向に延在する導電性パッドと、導電性パッドから誘電体層を通って延在する導電性ビアとをさらに含むことができる。導電性ビアは、中実金属バンプを含むことがあり、導電性パッドは、第１の金属線のうちの少なくとも１つに接続されている金属リングと、金属リング内部の導電性接合剤とを含むことができる。中実金属バンプは、導電性接合剤に接合することができる。一実施形態では、中実金属バンプは、エッチングされた金属バンプであることができる。具体的な一実施形態では、金属リングおよび第１の金属線は、同じ金属層から形成することができる。
別の実施形態では、超小型電子相互接続素子を形成する方法が提供される。このような方法では、積層素子は、第１の露出金属層および第２の露出金属層と、第１の金属層と第２の金属層との間に挟まれたエッチングバリア層とを含むことができる。第１の金属線は、第１の露出金属層のエッチングを含むプロセスによって画定することができる。誘電体層は、第１の金属線を覆うように形成することができる。第２の金属線は、第２の露出金属層のエッチングを含むプロセスによって画定することができる。
具体的な一実施形態では、エッチングバリア層は導電性であることが可能であり、この方法は、誘電体層を形成する前に第１の金属線の間のエッチングバリア層の一部分を除去するステップをさらに含むことができる。エッチングバリア層の一部分は、第２の金属線を形成した後に第２の金属線の間で除去することができる。
このような実施形態によれば、第１の金属線のうちの金属線と第２の金属線のうちの隣接する金属線との間のピッチは、第１の露出金属層をエッチングすることにより得られる第１の金属線の間の第１のピッチより小さくすることができ、第２の露出金属層をエッチングすることにより得られる第２の金属線の間の第２のピッチより小さくすることができる。
別の実施形態によれば、超小型電子相互接続素子を形成する方法が提供される。積層素子は、第１の厚さを有する第１の露出金属薄層と、第１の厚さより実質的に大きい第２の厚さを有する第２の露出金属層と、第１の金属層と第２の金属層との間に挟まれた剥離可能層とを含むことができる。複数の第１の金属線は、第１の金属層の第１の表面にめっきすることができる。誘電体層は、第１の金属線を覆うように形成することができる。第２の金属層および剥離可能層は、その後に、第１の金属層の第２の表面を露出させるため除去することができる。複数の第２の金属線は、第１の金属層の第２の表面にめっきすることができる。この方法は、第１の金属線と第２の金属線との間で露出した第１の金属層の少なくとも一部分を除去するステップをさらに含むことができる。
具体的な実施形態によれば、第１の金属線のうちの金属線と第２の金属線のうちの隣接する金属線との間のピッチは、めっきすることにより得られる第１の金属線間の第１のピッチより小さくすることができ、めっきにより得られる第２の金属線間の第２のピッチより小さくすることができる。
従来技術による第１の多層相互接続素子を示す断面図である。 従来技術による第２の相互接続素子を示す断面図である。 本明細書における一実施形態による多層相互接続素子を示す断面図である。 多層相互接続素子をさらに示す、図３Ａに対応する平面図である。 本明細書における一実施形態による多層相互接続を示す断面図である。 本明細書における一実施形態による多層相互接続を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子の製造中の段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子を示す断面図である。 図８に示された多層相互接続素子をさらに示す部分断面図である。 本明細書における一実施形態による多層相互接続素子を示す断面図である。 本明細書における一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。 本明細書における一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。 図１１Ｃは、本明細書における一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。図１１Ｃ’は、図１１Ｃに示された断面図に対応する平面図である。 発明の一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。 図１２Ｂは、発明の一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。図１２Ｂ’は、図１２Ｂに示された断面図に対応する平面図である。 発明の一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。 発明の一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。 発明の一実施形態による多層相互接続素子を製造する方法における段階を示す断面図である。
超小型電子相互接続素子が発明の１つ以上の実施形態により提供される。発明の具体的な実施形態では、超小型電子相互接続素子は、たとえば、内部に超小型電子回路を有するチップのような半導体チップのパッドまたは他の接点を接合するために、導電接続のための接点を有するパッケージ基板であることができる。半導体チップは、チップの接点支持面が相互接続素子から離れる方を向く状態でフェイスアップ方向にある相互接続素子に導電接続可能である。代替的に、チップは、チップの接点支持面が相互接続素子に対向する状態でフェイスダウン（フリップチップ）方向にある相互接続素子に接続可能である。別の変形例では、半導体チップは、端子を有するパッケージを画定する相互接続素子がこれの１つ以上の外面で露出された状態で、相互接続素子内の金属形体がチップの接点に導電接続されるように、超小型電子相互接続素子の内部に埋め込むことが可能である。別の変形例では、超小型電子相互接続素子は、半導体チップの接点に直接的に接続されるか、または、接続されないことができる回路パネルとして機能することができる。
一実施形態では、図３Ａに示されるような、第１の金属線１１０および第２の金属線１１０’が第１の誘電体層１１４Ａによって支持されている超小型電子相互接続素子が提供される。第１の誘電体層１１４Ａに接合された第２の誘電体層１１４Ｂは、第３の金属線１１０’’および第４の金属線１１０’’’を支持する。図３Ｂは、第１の金属線１１０および第２の金属線１１０’と、誘電体層１１４Ａの露出した表面との方を向く対応する平面図である。図３Ｂに示されるように、第１の金属線の組および第２の金属線の組は、誘電体層１１４Ａの面で露出したそれぞれの導電性パッドに接続できる。図３Ｂにおける誘電体層１１４Ａ上の導電性パッドのサイズ、形状および位置決めは、単なる例示である。これらは、相互接続素子の具体的な用途に応じて変化する可能性があり、そして、相互接続素子が接続されているか、または、接続されるべき回路パネルの対応する端子のサイズ、形状および位置決めに応じて変化する可能性がある。
図３Ａにおいてわかるように、隣接する金属線１１０、１１０’の間の垂直距離は、基本的に零まで縮小される。従来技術の基板の誘電体層１４’の厚さを挟む金属層１０’、１０’’の間の垂直分離距離ｄ（図１〜２）と比べて、相互接続素子１１２（図３Ａ）では、隣接する金属層１１０、１１０’の間に誘電体層１１４Ａを挟む垂直分離距離はもはや存在しない。図３Ａの断面図および金属線１１０’の方を向く対応する平面図（図３Ｂ）に示された実施形態では、複数の第１の金属線１１０は、基準平面１１６内で横方向に延在する幅ｗおよび長さｌ（図３Ｂ）を有する下方表面１２２を有している。第１の金属線は、基準平面から離れている上方表面１２０と、上方表面１２０および下方表面１２２との間に延在するエッジ１２４とをさらに有している。第１の金属線１１０の上方表面１２０と下方表面１２２との間の距離１２６は、第１の金属線の厚さ１２６を画定する。
複数の第２の金属線１１０’は、同様に基準平面１１６内で横方向に延在する幅ｗ’および長さｌ（図３Ｂ）を有する上方表面を有している。第２の金属線は、基準平面１１６から離れている下方表面１２２’をさらに有することが可能である。例示的に、第１の金属線および第２の金属製の幅ｗは、最小限で、数ミクロンから数十ミクロンまで可能である。具体的な実施例では、金属線は、最小幅１０ミクロン、または、代替的に２０ミクロン、または、代替的に６０ミクロンを有することが可能である。第１の金属線および第２の金属製の幅および長さは同じでなくてもよい。
第２の金属線１１０’の上方表面１２０’と下方表面１２２’との間の距離は、第２の金属線の厚さ１３２を画定する。第１の金属線および第２の金属線のそれぞれの厚さ１２６および１３２は、同じであることができ、異なることができる。一実施形態では、第１の金属線および第２の金属線の形成は、これらのそれぞれの厚さ１２６および１３２が同じであるか、または、数パーセントの差しかないように制御される。図３Ａ〜Ｂにおいてわかるように、第１の金属線１１０の一部または全部は、第１の金属線１１０の幅ｗの方向で第２の金属線１１０’の一部または全部とインターリーブすることが可能である。誘電体層１１４Ａは、第１の金属線の上方表面１２０およびエッジ１２４を覆うことができる。このような誘電体層１１４Ａは、第２の金属線１１０’の少なくとも上方表面１２０’をさらに覆うことができる。図３Ａには示されないが、発明の一実施形態では、誘電体層１１４Ａは、第２の金属線１１０’のエッジ１２４’を部分的または完全に覆うことができる。
超小型電子相互接続１１２の別の特性は、第１の金属線１１０と第１の金属線に隣接する第２の金属線１１０’との間に非常に小さい分離距離ａを有する能力である。第１の金属線１１０および第２の金属線１１０’の隣接する金属線のエッジ１２４、１２４’は、隣接する第１の金属線の隣接するエッジ１２４の間の最小間隙ｓより小さく、または、遙かに小さくすることができる小さい距離ａによって分離することができる。典型的に、小さい距離ａは、同様に、第２の金属線のうちの隣接する金属線のエッジ１２４’の間の間隙ｓ’より遙かに小さい。以下のプロセス実施例の説明（図６Ａ〜６Ｇ、または、図７Ａ〜７Ｈ）からわかるように、小さい距離ａは、エッチングプロセスの能力によって、フォトリソグラフィックオーバーレイ許容範囲未満に制約される。つまり、距離ａは、その後に実行されるフォトリソグラフィック・パターニング・プロセスを先行する独立したパターニング・プロセスから得られる構造体と整列する際に、位置合わせ誤り許容範囲の原因となるアライメントファクタを表現することができる。
図３Ａにおいてわかるように、１つの誘電体層１１４Ａに存在する第１の金属線１１０および第２の金属線１１０’の合成最小ピッチＰ３は、アライメントファクタａと第１の金属線および第２の金属線のそれぞれの幅の半分との和と同様に小さくすることが可能である。実際に、第１の金属線１１０および第２の金属線１１０’が同じ最小幅ｗをもち、距離ａによって接近してかつ一様に離間しているとき、第１の金属線および第２の金属線の合成ピッチＰ３は、この最小線幅ｗとアライメントファクタａとの和と等しくすることができる。具体的な実施例では、第１の金属線１１０は、第１の金属線のうちの１つの幅の少なくとも約２倍に等しい第１のピッチＰ１で配置することが可能である。同様に、第２の金属線１１０’は、第２の金属線のうちの１つの幅の少なくとも約２倍に等しい第２のピッチＰ２で配置することが可能である。アライメントファクタａが第１の金属線１１０のうちの１つの幅に関して小さいとき、第１の金属線は、隣接する第２の金属線の隣接するエッジから、第１の金属線のうちの１つの幅より遙かに小さい距離であるアライメントファクタａに等しい距離で、離間させることができることが明らかである。第１の金属線および第２の金属線が図３Ａ〜Ｂに示されるようにインターリーブされる一実施例では、第１の金属線の最小幅が２０ミクロンであり、第２の金属線の最小幅が２０ミクロンであり、アライメントファクタが１ミクロンであるとき、第１の金属線および第２の金属線の合成最小ピッチは、隣接する第１の金属線および第２の金属線がこれらの間にアライメントファクタａと同程度の大きさ、すなわち、１ミクロンの水平間隙を必要とするので、２１ミクロン程度に小さくすることができる。具体的な実施例では、単一誘電体層によって支持される金属線の密度は、相互接続素子１１２（図３Ａ〜Ｂ）において、従来技術（図１〜２）に対して５０％増加が達成可能である、と推定される。
後述されるように、相互接続素子の金属線は、金属層をエッチングすることにより減法的に（後述の図６Ａ〜Ｈを伴う説明を参照のこと）、または、犠牲金属層の露出部分に金属線を選択的にめっきすることにより準減法的に（後述の図７Ａ〜Ｇを伴う説明を参照のこと）形成することができる。
図４は、具体的な実施形態による超小型電子相互接続素子２１２を示す断面図である。相互接続素子２１２は、金属線２３２が支持誘電体層２１４の上面２３０に存在し、第１の金属線２１０および第２の金属線２１０’が誘電体層２１４の下面２１６にさらに存在するので、「２金属基板」と呼ぶことができる。誘電体層２１４の下面２１６は、前述の実施形態（図３Ａ〜Ｂ）と同様に、第２の金属線２１０’の上方表面２２０’が基本的に基準平面内に位置するように基準平面を画定する。その上、第１の金属線２１０の下方表面２２２は、さらに基準平面内に位置している。一事例では、誘電体層の下面２１６にある導電性パッド２３４は、下面２１６の基準平面内に位置している（金属層２３８に）表面を有することができる。導電性パッド２３４は、第１の金属線２１０を覆い、そして、直接的または金属の中間層２３８を介して第１の金属線に導電接続される主平面を有することができる。図４にさらに示されるように、隣接する金属形体２４１（金属線または導電性パッド）の大きな表面に導電接続されている導電性パッド２４０は、下面２１６の基準平面内に位置している下方表面２４２を有することができる。一実施例では、導電性パッド２４４、２４６の隣接する表面は、導電性パッド２４４、２４６が少なくともそれぞれの個別の導電性パッド２４４、２４６の厚さ２４８、２５０の組み合わせに等しい厚さ２５２を有するより厚い導電性パッドを形成するように、実際的に、または、基本的に、基準平面２１６内で寸法的に同じ広がりをもつ可能性がある。
「２金属基板」２１２と呼ばれることもあるタイプの相互接続素子では、金属層２３１は、誘電体層２１４の上面２３０と、誘電体層２１４の露出孔の中とに形成されている。金属層２３１は、基板２１２の下部で基準平面２１６に沿った導電性パッド２４０、２４４を上面２３０の金属形体、たとえば、金属線２３２と導電接続する中空導電性ビアライナを含む。フォトイメージャブルポリマ層、たとえば、半田マスクまたは他の誘電体コーティングもしくは層として設けられるような保護誘電体コーティング２６０、２６２は、第１の金属線２１０および第２の金属線２１０’と金属層２３１との露出表面を覆うことができる。図４に示されないが、保護誘電体コーティング２６０、２６２は、導電性パッドまたは他の形体を他の超小型電子素子の端子と相互接続するためアクセスできるようにするため、導電性パッドまたは基板２１２の他の形体と整列させられた開口部を有することができる。例示的には、図４に示された実施形態では、第１の金属線２１０および第２の金属線２１０’のそれぞれは、最小幅２０ミクロンを有することができる。一実施例では、第１の金属線および第２の金属線のうちの隣接する金属線のエッジ間の間隙は、２０ミクロンにすることができる。その結果、第１の金属線１１０の幅の方向における第１の金属線および第２の金属線のピッチは、４０ミクロンである。前述の原理によって（図３Ａ〜Ｂ）、第１の金属線および第２の金属線の隣接するエッジ間の間隙は、フォトリソグラフィックオーバーレイ許容範囲の原因であるアライメントファクタａに等しい値まで縮小することが可能である。よって、隣接する第１の金属線２１０および第２の金属線２１０’は、実質的により小さいピッチを有することが可能である。０．５ミクロン程度に小さいアライメントファクタは、達成可能であると考えられ、より小さいアライメントファクタもまた、適切に制御された条件下で達成可能である。したがって、第１の金属線２１０および第２の金属線２１０’の最小ピッチ２７０は、最小ピッチが１／２（２０）＋１／２（２０）＋０．５ミクロン＝２０．５ミクロンであることができるように、各金属線の幅の半分と、アライメントファクタの最小値（たとえば、０．５ミクロン）との和と同程度に小さくすることが可能である。
図５は、２つの支持誘電体層３１４Ａおよび３１４Ｂのそれぞれが、前述されているような第１の金属線および第２の金属線のインターリーブされた組３１０Ａと、第１の金属線および第２の金属線の別のインターリーブされた組３１０Ｂとを有している、図３Ａ〜Ｂに示された超小型電子相互接続素子と類似した超小型電子相互接続素子３１２を示す。各組３１０Ａ、３１０Ｂは、相互接続素子３１２のそれぞれの基準平面３１６、３１６’に配置されている。中実金属ポストまたはバンプは、基準平面３１６に配置された導電性パッドを導電性パッド３４６および３４６’のような金属形体とそれぞれの誘電体層３１４Ａおよび３１４Ｂの露出表面３１８および３１８’に配置された金属線とに接続する。
図６Ａ〜Ｇは、図４に関連して図示され記載された超小型電子相互接続素子に類似した超小型電子相互接続素子４１２（図６Ｇ）を形成するプロセスを示す断面図である。図６Ａでわかるように、製造の準備段階における、多層金属構造体４０２が示される。多層金属構造体は、第１の金属層４０４および第２の金属層４０６を含み、それぞれは、第１の金属線および第２の金属線をそれぞれに形成するためエッチングによってパターン形成される。第１の金属層４０４および第２の金属層４０６のそれぞれは、例示的に、数ミクロンでもよく、または、数十ミクロン以上でもよい厚さを有している。具体的な実施形態では、各金属層４０４および４０６の厚さは、約５ミクロンから約１８ミクロンの間で変化する。第１の金属層および第２の金属層は、基本的に同じ金属、たとえば、銅で構成されることができる。第１の金属層４０４と第２の金属層４０６との間に介挿されているのは、第１の金属層および第２の金属層を攻撃するエッチング液によって攻撃されない金属層であり得るエッチングバリア層４０８である。エッチングバリア層４０８は、第１の金属層および第２の金属層をパターン形成するため使用されるエッチングプロセスの選択性の程度に応じて、それほど厚くする必要がない。一実施形態では、エッチングバリア層は、エッチングプロセスにおいて銅より優れた選択性を呈示するニッケルのような金属であることができる。他の実施形態では、エッチングバリアは、アルミニウム、ニッケル、銀、金、パラジウム、鉛、および、スズ（ＡＬ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、Ｐｂ、Ｓｎ）からなる群より選択された少なくとも１つの金属であることができる。
その後、図６Ｂでわかるように、フォトレジストマスク４０９は、フォトレジスト層を堆積させ、フォトリソグラフィ的にパターン形成することによって形成される。フォトレジストマスクは、第１の金属層の部分だけを覆い、一方、第１の金属層の他の部分を露出させる。フォトリソグラフィック露光は、接点マスクを使用することにより、または、フォトマスクの像をフォトレジスト層に投影することにより形成することができる。後者の場合、ステッパが殆どの製造ステップ後に個々の超小型電子相互接続素子に切断される大きいサイズの金属構造体４０２の個々の部分間で移動するため使用されることができる。
その後、図示された構造体の第１の金属線４１０および第１の導電性パッド４４４を画定するためエッチングバリア層４０８に関して選択的に金属層４０４の露出部分をエッチングするエッチングプロセスが適用される（図６Ｂ）。たとえば、金属層４０４が銅層であるとき、アルカリ性エッチング液が金属線を画定するため使用できる。次に、図６Ｃに示されるように、フォトレジストマスク４０９およびエッチングバリア４０８の露出部分は、エッチングされた金属構造体４０２から除去される。一実施例では、エッチングバリア４０８は、下にある金属層４０６に関して選択的にエッチングすることにより除去することができる。金属線４１０および下にある金属層４０６の露出表面４０５は、その後に、典型的に例えば１分間のような短期間しか継続しないフラッシュ・ウェット・エッチング・プロセスなどを通じて、粘着を促進するため粗面化することができる。
図６Ｄに示されるように、誘電体層４１４は、金属線４１０および導電性パッド４４４の露出表面を覆うために形成される。誘電体層は、誘電体材料の厚さ４１６およびヤング率（弾性率）に依存して硬質、半硬質、または、可撓性を有するものであることができる。一実施例では、誘電体層は、グラスファイバエポキシ構造を有するプリプレグタイプの不硬化性または部分硬化性の層である。代替的に、誘電体層は、ＡＢＦ複合材料（有機シリカ充填樹脂）またはポリイミドベースの誘電体材料でもよい。このような誘電体層は、熱圧縮ボンディングによってエッチングされた金属構造体４０２に積層することができる。たとえば、不硬化性または部分硬化性のグラスファイバエポキシ樹脂誘電体層は、金属構造体４０２および誘電体層４１４の外面４１８、４１９に１ｃｍ２当たり約１０ｋｇの圧力を徐々に増加する温度約１６０℃で印加し、一定期間に亘ってこのような圧力および温度を維持することによって、エッチングされた金属構造体に積層することが可能である。具体的な実施例では、熱圧縮ボンディングプロセスは、実行するために２〜３時間を要する可能性がある。
他の変形例では、誘電体層４１４は、誘電体材料をスピンコーティング、ローラーコーティング、スクリーン印刷、ステンシル、または、吐出し、その後に続いて、加熱乾燥を含むことも含まないこともできる硬化のような適切な後処理をすることにより形成することができる。
次に、図６Ｅに示されるように、導電性ビア４３３および付加的な金属線４３２を形成するためにステップが実行される。レーザー穿孔、機械的穿孔、エッチング、または、他の適当な方法を用いて孔が誘電体層４１４に形成され、その後、導電性ビア４３３および金属線４３２が誘電体層にめっきされる。一実施例では、めっきは、典型的に１ミクロン未満の厚さを有している導電性シード層（図示せず）を無電解堆積させ、次に、シード層の一部分を覆うためにフォトレジストマスクを堆積させ、パターン形成し、次に、電気めっきによりシード層に金属線４３２および導電性ビア４３３を形成することによって実行できる。その後、たとえば、エッチング液を塗布することによって、フォトレジストマスクは除去され、導電性シード層の露出部分が除去される。一実施例では、シード層は、銅で構成されるか、または、本質的に銅により構成され、金属線４３２および導電性ビア４３３は、本質的に銅により構成することができる。このとき、シード層を除去するため使用されるプロセスは、金属線４３２およびビア４３３の露出表面を洗浄するためにも役立つ。
次に、金属層４０６は、図６Ｆに示されるように、第１の金属線４１０とインターリーブされた第２の金属線４１０’を形成するためパターン形成される。このようにして、第１の金属線の下方表面４２２および第２の金属線の上方表面４２０’は、同じ基準平面４１６内の方向に幅および長さを有し、このような基準平面４１６は、一般に、金属層４０４、４０６の界面によって画定されている（図６Ａ）。第２の金属線４１０’は、金属線４１０を形成するための金属層４０４（図６Ｂ）のパターン形成に類似したプロセスにおいて金属層４０６をパターン形成することによって形成することができる。フォトレジストマスクを形成することが可能であり、次に、金属層４０６を誘電体層４１４およびエッチングバリア４０８の材料に関して選択的にエッチングすることができる。導電性パッド４４６は金属層４０６から形成されることができる。一実施例では、導電性パッドは、金属層４０４から形成された導電性パッド４４４と部分的または完全に整列させることができる。第１の金属線４１０および第２の金属線４１０’は別個のエッチングプロセスによって形成されるので、第１の金属線と隣接する第２の金属線との間のピッチＰ ４５０（図６Ｇ）は、各金属線の幅の半分とアライメントファクタａとの和でもよい。具体的な実施形態では、第１の金属線と第１の金属線に隣接する第２の金属線との間のピッチ４５０は、エッチングプロセスによって第１の金属線４１０をパターン形成するときに実現できる第１の金属線間の最小ピッチより小さくすることができる。同様に、ピッチ４５０は、第２の金属線４１０’をパターン形成するときに実現できる第２の金属線４１０’の間のピッチより小さくすることができる。
続いて、図６Ｇに示されるように、このようなエッチングプロセス後に露出したエッチングバリア４０８（図６Ａ）の一部分は、図示されるような超小型電子相互接続素子を形成するために、たとえば、前述された短期間のフラッシュ・ウェット・エッチング（図６Ｃ）などを用いて次に除去することができる。
図７Ａ〜７Ｈは、発明の別の実施形態による超小型電子素子５１２（図７Ｇ）を形成するプロセスにおける段階を示す断面図である。超小型電子相互接続素子５１２を形成するため使用されるステップは、後述されるような点を除いて、超小型電子素子４１２（図６Ｇ）を形成するため使用されたステップと同じである。製造の準備段階（図７Ａ）では、上方金属層５０４がかなり薄く、たとえば、約１ミクロンと３ミクロンとの間の厚さを有する点を除いて、前述のプロセス（図６Ａ〜Ｇ）で使用された構造体４０２に類似した多層金属構造体５０２が設けられる。これに反して、構造体５０２の下方層５０６は、機械的支持のため設けられたキャリア層であることができ、したがって、比較的厚くすることができ、たとえば、約３５ミクロンの厚さを有することができる。具体的な実施形態では、金属層５０４、５０６は、本質的に銅または銅合金により構成することができ、エッチングバリア５０８は本質的にニッケルにより構成することができる。
続いて、図７Ｂに示されるように、フォトレジストマスクが金属層５０４の一部分を覆うために形成される。第１の金属層５１０および導電性パッド５４４は、次に、電気めっきによって金属層５０４の露出部分に形成される。電気めっきされた金属線は、エッチングによって形成された金属線４１０、４１０’（図６Ｆ）のエッジより直線的な、すなわち、より垂直のエッジと共に形成されることができる。いくつかの事例では、最高性能を要求する用途のため、エッチングではなく電気めっきによって金属線を形成することが有利であることができる。
その後、フォトレジストマスクが金属構造体５０２（図７Ｃ）からストリッピングされ、その後、誘電体層５１２が図６Ｄに関連して前述されている様なプロセスによって形成される（図７Ｄ）。
次に、導電性パッド５４４と整列した孔を誘電体層５１２に形成することができ、その後、たとえば、無電解めっきなどによって、導電性シード層５１８を誘電体層５１２の露出表面に堆積させることができる。下方金属層５０６は、除去することができ、図７Ｆに示されるような構造体が残る。下方金属層は、たとえば、エッチングバリア５０８（図７Ａ）に関して選択的にエッチングすることにより除去することができる。エッチングバリアは、その後、金属線５０４に関して選択的に実行されるさらなるエッチングプロセスによって除去することができる。
その後、図７Ｇに示されるように、たとえば、上に形成されたフォトレジストマスク５２５によって露出させられた金属層５０４の一部分に電気めっきすることなどによって、第２の金属線５１０’および導電性パッド５４６を形成することができる。たとえば、第２の金属線５１０’およびパッド５４６は、銅を金属層５０４に電気めっきすることにより形成することができる。同じステップ内で、または、異なるステップにおいて、金属線５３２および導電性ビア５３３は、別のフォトレジストマスク５３５によって露出した誘電体層５１２の反対向きの表面の一部分を覆うように電気めっきにより形成することができる。このような金属線５３２およびビア５３３は、たとえば、銅を電気めっきすることにより形成することができる。
前述の製造方法（図６Ａ〜Ｇ）と同様に、第１の金属線５１０と隣接する第２の金属線５１０’との間で実現できるピッチ５５０は、めっきプロセスを使用して設けられた隣接する第１の金属線５１０の間、または、隣接する第２の金属線５１０’の間で実現できる最小ピッチより小さくすることができる。
図７Ｈに示された製造の段階では、フォトレジストマスク５２５、５３５は除去され、金属線５１０および５１０’と導電性パッド５４６との間に露出した金属層５０４の一部分は、たとえば、時間制御エッチングプロセスなどによって除去される。同じまたは類似したプロセスが金属線５３２とビア５３３との間に露出した導電性シード層の一部分（図７Ｅ）を除去するため使用できる。
前述のプロセス（図７Ａ〜Ｈ）の変形例では、金属構造体５０２は、エッチングバリア５０８の代わりに、除去できる剥離可能な接着剤を含むことができる。剥離可能な接着剤は、下方金属層５０６がエッチングを必要とするのではなく剥離によって図６Ｆに示されたステップで除去することができるように、金属層へ剥離可能に付着するよう設計される。このような剥離可能な接着剤は、金属層５０４の大きな表面が接着剤の除去後に完全に露出するように、たとえば、キャリア金属層５０６と共に剥離することにより、または、水または他の溶剤中で溶解可能にすることによって、同様に完全に除去される。
図８は、前述の実施形態（図３Ａ〜Ｂ、４）の変形例による超小型電子相互接続素子６１４を示す断面図である。本実施形態では、基準平面６１６内にそれぞれの表面を有している第１の金属線６１０および第２の金属線６１０’は、各線の幅６４０の方向に互いに整列させられる。このような場合、整列させられた第１の金属線６１０および第２の金属線６１０’のペアは、たとえば、相互接続素子６１４の一方の場所からもう一方の場所へ信号を伝達するための単一の導体を形成することができる。一実施形態では、整列させられた線６１０、６１０’によって形成される単一の導体は、金属線が整列させられる適当なフォトレジストマスクを使用するだけで、前述のプロセス（図６Ａ〜Ｇ、図７Ａ〜Ｈ）を使用して製造することができる。
図９の部分拡大図は、たとえば、前述の方法（図６Ａ〜Ｇ、または、図７Ａ〜Ｈ）を使用することなどにより形成されるとき、整列させられた金属線のペアの内部に存在する可能性がある３層金属構造体を示す。線６１０、６１０’が形成された金属層が、例示的に、１２ミクロンといった、比較的薄いとき、整列させられた金属線６１０、６１０’によって形成される単一のより厚い導体は、信号伝達を改善することができる。このことは、信号導体の表皮効果および形状がより重大な影響を与え始める１ギガヘルツ（ＧＨｚ）より大きい周波数を有する信号を伝達するため特に重要である。
超小型電子素子６１４は、図８に示されたように整列させられた第１の金属線および第２の金属線だけを有する必要はない。これまでに図示され説明された金属線（図３Ａ〜Ｂ、図４〜５）のような第１の金属線１１０と第２の金属線１１０’とのインターリーブされた組によって形成された非常に密ピッチ化された金属線が整列させられた金属線と同時に形成されることも可能である。このような結果は、このような前述の処理（図６Ａ〜Ｇ、図７Ａ〜Ｈ）によって、かつ、第１の金属線および第２の金属線がある場所でインターリーブされ、他の場所で整列させられた適切なフォトレジストマスクを形成することによって実現することができる。
図１０は、導電性ライン状の孔ではなく、中実金属バンプまたはポスト７３５が誘電体層７１４の一方の面７３０の導電性パッド７３３を誘電体層の別の面７１８の導電性パッド７４６と導電的に相互接続するため使用される発明の別の実施形態による超小型電子相互接続素子７１２を示す断面図である。中実金属ポストは金属線７３２に接続されることがあり、パッド７３３は金属線７１０、７１０’に接続されることができる。この場合、金属ポストは、誘電体層の上面７３０の金属線７３２を下面７１８のインターリーブされた金属線７１０、７１０’と導電接続することができる。中実金属バンプまたはポスト、たとえば、中実銅ポストは、中空導電性ビア、すなわち、誘電体層内の孔の内側表面に金属ライニングすることによって形成されたビアと比較してより優れた熱伝導性を有する傾向がある。
図１０に示されるように、中実金属ポスト７３５は、導電性パッド７４６の材料とは異なる導電性接合材料７４８を介して導電性パッド７４６へ機械的かつ導電的に接合することができる。導電性接合材料は、たとえば、２５０℃未満の融解温度を有するスズ、インジウムのような比較的低い融点の金属または金属合金でもあることができ、または、代替的に、金属充填ペースト、たとえば、銀充填もしくは半田充填ペーストのような導電性ペーストであることができる。導電性接合材料は、たとえば、銅製の金属ポスト７３５を銅製の導電性パッド７４６と直接的に接合するため必要とされることができる温度および圧力より低い温度および圧力でポスト７３５と導電性パッド７４６との間の機械的かつ導電的に十分な接合の形成を助けることができる。
図１１Ａ〜Ｃは、断面図であり、図１１Ｃ’は線１１Ｃ−１１Ｃによる図１１Ｃに対応する平面図であり、相互接続素子７１４の金属構造体７０２の処理中の段階を示している。図１１Ａ〜Ｂに関して実行されるステップは、金属リング７４４（図７Ｂ、７Ｃ’）が平面的な導電性パッドの代わりに金属層７０４から形成される点を除いて、前述のプロセス（図６Ａ〜Ｂ）のステップと同じである。次に、図１１Ｃおよび１１Ｃ’に示されるように、金属リングは導電性接合材料７４８で充填される。低融解温度金属を含有する導電性ボールをリングの中にスクリーン印刷、ステンシル、吐出、または、設置し、そして、構造体７０２の金属リング７４４内で金属構造体を導電性ボールでリフローするような種々の技術がリングに導電性ペーストを充填するのに使用できる。
図１２Ａ〜Ｂは、断面図であり、図１２Ｂ’は線１２Ｂ−１２Ｂによる図１２Ｂに対応する平面図であり、金属キャリア層７５４（図１２Ｂ）とその表面の中実金属バンプ７３５とを有するエッチングされた金属構造体７６２を形成する段階を示している。図１２Ａに示されるように、前述の構造体（４０２）（図６Ａ）と類似しているが、より厚い金属層７５６、たとえば、厚さ約５０ミクロンを有する銅層を有している多層金属構造体７５２は、中実金属ポスト７３５（図１２Ｂ）を形成するため、フォトレジストマスク（図示せず）によるエッチングによってパターン形成される。ポストの形成中に、金属層７５６は、下にあるエッチングバリア７５８の高さまで完全にエッチングされる。一実施形態では、エッチバリア７５８はニッケルであることができる。例示的に、Ａｌ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、ＰｂまたはＳｎのうちの１つ以上のような１つ以上の金属がエッチングバリアとして使用できる。
その後、図１３Ａ〜Ｃに示されるように、エッチングされた金属構造体７６２とエッチングされた金属構造体７０２とは、２つの金属構造体の間に誘電体層７１４を用いて接合される。例示的に、誘電体層は５０ミクロンでもよいが、機能的要件およびフォームファクタ要件に応じてより薄くあることができ、または、より厚くあることができる。誘電体層７１４およびこの製造は、図６Ｄに関して前述されているとおりであることができる。
接合プロセス中に、中実金属ポストの先端７３８は、接合材料７４８に圧接し、接合材料を多少変形させることができる。下方金属構造体７０２の金属リング７４４とエッチングされた中実金属ポストの先細状の外形との組み合わせは、金属ポスト７３５の金属リング７４４の内面とのセルフアライメントに役立つことができる。このようにして、金属構造体７０２および７６２を互いに光学的に位置合わせする許容範囲を多少緩和することが可能である。
熱圧縮ボンディングプロセスは、図６Ｄに関して前述されているような金属構造体を誘電体層と接合するため使用されることができる。たとえば、約１５０℃〜約２５０℃までの温度のような適切に上昇する温度で構造体を加熱乾燥することは、ポスト７３５と導電性パッド７４６との間に接合材料７４８を介して機械的かつ導電的に十分な接合を形成するため行うことができる。
その後、前述されているような方法で（図６Ｅ〜Ｆ）、構造体の露出した金属層は、金属線７３２および導電性パッド７３３（図１３Ｂ）を画定するためパターン形成され、構造体７０２の露出した金属層は、金属線７１０’および導電性パッド７４６を画定するためパターン形成される。その後、図１３Ｃに示されるように、それぞれの金属線７３２とパッド７３３との間、および、それぞれの金属線７１０、７１０’とパッド７４６との間で露出している各バリア層の一部分は、たとえば、選択的エッチングプロセスなどによって除去することができる。
前述の説明は、具体的な用途の例示的な実施形態を参照しているが、請求項に係る発明はこれらの実施形態に限定されないことが理解されたい。本明細書中に記載された教示内容を利用できる当業者は、請求項に記載された事項の範囲内で付加的な変形、用途、および、実施形態を認めるはずである。

Claims (18)

  1. 基準平面内に延在する幅および長さをもつ下方表面と、前記基準表面から離れている上方表面と、前記上方表面と下方表面との間に延在するエッジとを第１の金属線毎に有し、この第１の金属線の前記上方表面と前記下方表面との間の第１の距離がこの第１の金属線の厚さを画定する複数の第１の金属線と、
    前記第１の金属線の前記幅の方向に前記第１の金属線とインターリーブされる複数の第２の金属線であって、前記基準平面内に延在する幅および長さをもつ上方表面と、前記基準平面から離れている下方表面とを第２の金属線毎に有し、この第２の金属線の前記上方表面と前記下方表面との間の第２の距離がこの第２の金属線の厚さを画定する複数の第２の金属線と、
    前記第１の金属線のうちの金属線を前記第２の金属線のうちの隣接する金属線から分離する誘電体層と、
    を備える、超小型電子相互接続素子。
  2. 前記第１の金属線と該第１の金属線に隣接する前記第２の金属線との間のピッチが前記第１の金属線のうちの隣接する金属線の間の第１のピッチより小さく、前記第２の金属線のうちの隣接する金属線の間の第２のピッチより小さくされている、請求項１に記載の超小型電子相互接続素子。
  3. 前記第１のピッチは前記第１の金属線のうちの１つの金属線の幅の少なくとも約２倍に等しく、前記第２のピッチは前記第２の金属線のうちの１つの金属線の幅の少なくとも約２倍に等しく、前記第１の金属線の前記幅の方向で、前記第１の金属線のうちの少なくとも一部は、前記第２の金属線のうちの少なくとも一部から絶縁され、前記第１の金属線のうちの１つの前記幅より遙かに小さい幅で離間されている、請求項１に記載の超小型電子相互接続素子。
  4. 前記第１の金属線および前記第２の金属線は、エッチングによって画定されている、請求項１に記載の超小型電子相互接続素子。
  5. 前記第１の金属線および前記第２の金属線のうちの少なくとも一部は、めっきによって画定されている、請求項１に記載の超小型電子相互接続素子。
  6. 前記第１の金属線の前記幅および前記第２の金属線の前記幅は、約６０ミクロン未満である、請求項１に記載の超小型電子相互接続素子。
  7. 前記第１の金属線の前記幅および前記第２の金属線の前記幅は、最大で約２０ミクロンである、請求項１に記載の超小型電子相互接続素子。
  8. 前記第１の金属線の前記幅および前記第２の金属線の前記幅は、最大で約１０ミクロンである、請求項１に記載の超小型電子相互接続素子。
  9. 前記第２の金属線のそれぞれは、この第２の金属線の前記上方表面と前記下方表面との間に延在するエッジを有し、前記第１の金属線のうちの１つのエッジと前記第２の金属線のうちの１つの隣接するエッジとの間の間隙は、隣接する前記第１の金属線の前記幅および前記第２の金属線の前記幅より小さくされている、請求項１に記載の超小型電子相互接続素子。
  10. 前記基準平面の方向に延在する導電性パッドと、前記導電性パッドから前記誘電体層を通って延在する導電性ビアとをさらに備える、請求項１に記載の超小型電子相互接続素子。
  11. 前記導電性ビアは中実金属バンプを含み、前記導電性パッドは、前記第１の金属線のうちの少なくとも１つに接続されている金属リングと、前記金属リング内部の導電性接合剤とを含み、前記中実金属バンプは、前記導電性接合剤に接合されている、請求項１０に記載の超小型電子相互接続素子。
  12. 前記中実金属バンプは、エッチングされた金属バンプである、請求項１１に記載の超小型電子相互接続素子。
  13. 前記金属リングおよび前記第１の金属線は、同じ金属層から形成されている、請求項１１に記載の超小型電子相互接続素子。
  14. （ａ）第１の露出金属層および第２の露出金属層と、前記第１の金属層と前記第２の金属層との間に挟まれたエッチングバリア層とを含む積層素子を提供するステップと、
    （ｂ）前記第１の金属線を覆う誘電体層を形成するステップと、
    （ｃ）前記第２の露出金属層をエッチングすることを含むプロセスによって第２の金属線を画定するステップと、
    を含む、超小型電子相互接続素子を形成する方法。
  15. エッチングバリア層は導電性であり、ステップ（ｂ）の前に前記第１の金属線の間の前記エッチングバリア層の一部分を除去するステップと、ステップ（ｃ）の後に前記第２の金属線の間の前記エッチングバリア層の一部分を除去するステップとをさらに含む、請求項１４に記載の超小型電子相互接続素子を形成する方法。
  16. 前記第１の金属線のうちの金属線と前記第２の金属線のうちの隣接する金属線との間のピッチが、前記第１の露出金属層をエッチングすることにより得られる前記第１の金属線の間の第１のピッチより小さく、前記第２の露出金属層をエッチングすることにより得られる前記第２の金属線の間のピッチより小さくされる、請求項１４に記載の超小型電子相互接続素子を形成する方法。
  17. （ａ）第１の厚さを有する第１の露出金属薄層と、前記第１の厚さより実質的に大きい第２の厚さを有する第２の露出金属層と、前記第１の金属層と前記第２の金属層との間に挟まれた剥離可能層と含む積層素子が与えられ、複数の第１の金属線を前記第１の金属層の第１の表面にめっきするステップと、
    （ｂ）前記第１の金属線を覆う誘電体層を形成するステップと、
    （ｃ）前記第１の金属層の第２の表面を露出させるため少なくとも前記第２の金属層および前記剥離可能層を除去するステップと、
    （ｄ）複数の第２の金属線を前記第１の金属層の前記第２の表面にめっきするステップと、
    （ｅ）前記第１の金属線と前記第２の金属線との間で露出した前記第１の金属層の少なくとも一部分を除去するステップと、
    を含む、超小型電子相互接続素子を形成する方法。
  18. 前記第１の金属線のうちの金属線と前記第２の金属線のうちの隣接する金属線との間のピッチが、めっきすることにより得られる前記第１の金属線の間のピッチより小さく、めっきにより得られる前記第２の金属線の間のピッチより小さくされる、請求項１７に記載の超小型電子相互接続素子を形成する方法。
JP2011517428A 2008-07-09 2009-07-08 導体間隙が縮小された超小型電子相互接続素子 Pending JP2011527830A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13445708P 2008-07-09 2008-07-09
US61/134,457 2008-07-09
PCT/US2009/004033 WO2010005592A2 (en) 2008-07-09 2009-07-08 Microelectronic interconnect element with decreased conductor spacing

Publications (2)

Publication Number Publication Date
JP2011527830A true JP2011527830A (ja) 2011-11-04
JP2011527830A5 JP2011527830A5 (ja) 2012-09-13

Family

ID=41396280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011517428A Pending JP2011527830A (ja) 2008-07-09 2009-07-08 導体間隙が縮小された超小型電子相互接続素子

Country Status (4)

Country Link
US (4) US8461460B2 (ja)
JP (1) JP2011527830A (ja)
KR (1) KR101654820B1 (ja)
WO (1) WO2010005592A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914296B1 (en) * 2010-01-05 2011-03-29 Exatron, Inc. Interconnecting assembly with conductive lever portions on a support film
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9159670B2 (en) * 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US9263349B2 (en) * 2013-11-08 2016-02-16 Globalfoundries Inc. Printing minimum width semiconductor features at non-minimum pitch and resulting device
US9609751B2 (en) 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
ITUB20155408A1 (it) * 2015-11-10 2017-05-10 St Microelectronics Srl Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti
US11063758B1 (en) 2016-11-01 2021-07-13 F5 Networks, Inc. Methods for facilitating cipher selection and devices thereof
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US11018024B2 (en) * 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
US11251117B2 (en) * 2019-09-05 2022-02-15 Intel Corporation Self aligned gratings for tight pitch interconnects and methods of fabrication
US11791320B2 (en) * 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110849A (ja) * 1989-09-25 1991-05-10 Nec Corp 半導体装置
JPH08330473A (ja) * 1995-05-31 1996-12-13 Samsung Electron Co Ltd ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
US5854128A (en) * 1996-04-29 1998-12-29 Micron Technology, Inc. Method for reducing capacitive coupling between conductive lines
JP2000031280A (ja) * 1998-06-17 2000-01-28 Siemens Ag 集積回路のためのメタライゼ―ション装置
JP2002198422A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置およびその製造方法
JP2002246466A (ja) * 2001-02-08 2002-08-30 Samsung Electronics Co Ltd 多層配線構造を有する半導体素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US5440805A (en) 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5287619A (en) 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
US5995328A (en) * 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US20040011555A1 (en) * 2002-07-22 2004-01-22 Chiu Tsung Chin Method for manufacturing printed circuit board with stacked wires and printed circuit board manufacturing according to the mehtod
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110849A (ja) * 1989-09-25 1991-05-10 Nec Corp 半導体装置
JPH08330473A (ja) * 1995-05-31 1996-12-13 Samsung Electron Co Ltd ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US5854128A (en) * 1996-04-29 1998-12-29 Micron Technology, Inc. Method for reducing capacitive coupling between conductive lines
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
JP2000031280A (ja) * 1998-06-17 2000-01-28 Siemens Ag 集積回路のためのメタライゼ―ション装置
JP2002198422A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置およびその製造方法
JP2002246466A (ja) * 2001-02-08 2002-08-30 Samsung Electronics Co Ltd 多層配線構造を有する半導体素子及びその製造方法

Also Published As

Publication number Publication date
US8461460B2 (en) 2013-06-11
US9524947B2 (en) 2016-12-20
KR101654820B1 (ko) 2016-09-06
WO2010005592A8 (en) 2011-02-10
WO2010005592A3 (en) 2010-10-07
US20100009554A1 (en) 2010-01-14
US8900464B2 (en) 2014-12-02
US20150087146A1 (en) 2015-03-26
KR20110039337A (ko) 2011-04-15
US9856135B2 (en) 2018-01-02
WO2010005592A2 (en) 2010-01-14
US20130341299A1 (en) 2013-12-26
US20170096329A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
US9856135B2 (en) Microelectronic interconnect element with decreased conductor spacing
US7911805B2 (en) Multilayer wiring element having pin interface
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
JP5010737B2 (ja) プリント配線板
US8610268B2 (en) Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2014229689A (ja) モジュールおよびその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2011035296A (ja) 半導体パッケージ及びその製造方法、並びに電子装置
JP5295211B2 (ja) 半導体モジュールの製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
TWI420989B (zh) 印刷電路板及其製造方法
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
JP2004207262A (ja) 薄膜多層回路基板及びその製造方法
JP2012204732A (ja) 配線基板およびその製造方法
KR20200105031A (ko) 미세 피치 회로구조를 갖는 인쇄회로기판 및 그 제조 방법
JP2013009006A (ja) 配線基板とその製造方法
KR20100104244A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430