JP2011527830A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011527830A5 JP2011527830A5 JP2011517428A JP2011517428A JP2011527830A5 JP 2011527830 A5 JP2011527830 A5 JP 2011527830A5 JP 2011517428 A JP2011517428 A JP 2011517428A JP 2011517428 A JP2011517428 A JP 2011517428A JP 2011527830 A5 JP2011527830 A5 JP 2011527830A5
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal line
- lines
- line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims 99
- 238000004377 microelectronic Methods 0.000 claims 22
- 238000005530 etching Methods 0.000 claims 7
- 238000007747 plating Methods 0.000 claims 5
- 239000007787 solid Substances 0.000 claims 3
- 239000007767 bonding agent Substances 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Claims (18)
- 基準平面内に延在する幅および長さをもつ下方表面と、前記基準表面から離れている上方表面と、前記上方表面と下方表面との間に延在するエッジとを第1の金属線毎に有し、この第1の金属線の前記上方表面と前記下方表面との間の第1の距離がこの第1の金属線の厚さを画定する複数の第1の金属線と、
前記第1の金属線の前記幅の方向に前記第1の金属線とインターリーブされる複数の第2の金属線であって、前記基準平面内に延在する幅および長さをもつ上方表面と、前記基準平面から離れている下方表面とを第2の金属線毎に有し、この第2の金属線の前記上方表面と前記下方表面との間の第2の距離がこの第2の金属線の厚さを画定する複数の第2の金属線と、
前記第1の金属線のうちの金属線を前記第2の金属線のうちの隣接する金属線から分離する誘電体層と、
を備え、前記第2の金属線のそれぞれが、当該第2の金属線の上方表面と下方表面との間に延在するエッジを有し、前記第1の金属線のうちの1つの金属線のエッジの1つと、前記第2の金属線のうちの1つの金属線の隣接するエッジの1つとの間隙が、隣接する前記第1の金属線の幅および前記第2の金属線の幅より小さい、超小型電子相互接続素子。 - 前記第1の金属線と該第1の金属線に隣接する前記第2の金属線との間のピッチが前記第1の金属線のうちの隣接する金属線の間の第1のピッチより小さく、前記第2の金属線のうちの隣接する金属線の間の第2のピッチより小さくされている、請求項1に記載の超小型電子相互接続素子。
- 前記第1のピッチは前記第1の金属線のうちの1つの金属線の幅の少なくとも約2倍に等しく、前記第2のピッチは前記第2の金属線のうちの1つの金属線の幅の少なくとも約2倍に等しく、前記第1の金属線の前記幅の方向で、前記第1の金属線のうちの少なくとも一部は、前記第2の金属線のうちの少なくとも一部から絶縁され、前記第1の金属線のうちの1つの前記幅より遙かに小さい幅で離間されている、請求項2に記載の超小型電子相互接続素子。
- 前記第1の金属線および前記第2の金属線は、エッチングによって画定されている、請求項1に記載の超小型電子相互接続素子。
- 前記第1の金属線および前記第2の金属線のうちの少なくとも一部は、めっきによって画定されている、請求項1に記載の超小型電子相互接続素子。
- 前記第1の金属線の前記幅および前記第2の金属線の前記幅は、約60ミクロン未満である、請求項1に記載の超小型電子相互接続素子。
- 前記第1の金属線の前記幅および前記第2の金属線の前記幅は、最大で約20ミクロンである、請求項1に記載の超小型電子相互接続素子。
- 前記第1の金属線の前記幅および前記第2の金属線の前記幅は、最大で約10ミクロンである、請求項1に記載の超小型電子相互接続素子。
- 前記第1の金属線のうちの少なくとも一部が、前記第2の金属線のうちの少なくとも一部から分離され、前記第1の金属線のうちの1つの金属線の幅の10%未満の間隔をおいている、請求項3に記載の超小型電子相互接続素子。
- 前記基準平面の方向に延在する導電性パッドと、前記導電性パッドから前記誘電体層を通って延在する導電性ビアとをさらに備える、請求項1に記載の超小型電子相互接続素子。
- 前記導電性ビアは中実金属バンプを含み、前記導電性パッドは、前記第1の金属線のうちの少なくとも1つに接続されている金属リングと、前記金属リング内部の導電性接合剤とを含み、前記中実金属バンプは、前記導電性接合剤に接合されている、請求項10に記載の超小型電子相互接続素子。
- 前記中実金属バンプは、エッチングされた金属バンプである、請求項11に記載の超小型電子相互接続素子。
- 前記金属リングおよび前記第1の金属線は、同じ金属層から形成されている、請求項11に記載の超小型電子相互接続素子。
- (a)第1の露出金属層および第2の露出金属層と、前記第1の金属層と前記第2の金属層との間に挟まれたエッチングバリア層とを含む積層素子を提供するステップと、
(b)前記第1の金属線を覆う誘電体層を形成するステップと、
(c)前記第2の露出金属層をエッチングすることを含むプロセスによって第2の金属線を画定するステップと、
を含む、超小型電子相互接続素子を形成する方法。 - エッチングバリア層は導電性であり、ステップ(b)の前に前記第1の金属線の間の前記エッチングバリア層の一部分を除去するステップと、ステップ(c)の後に前記第2の金属線の間の前記エッチングバリア層の一部分を除去するステップとをさらに含む、請求項14に記載の超小型電子相互接続素子を形成する方法。
- 前記第1の金属線のうちの金属線と前記第2の金属線のうちの隣接する金属線との間のピッチが、前記第1の露出金属層をエッチングすることにより得られる前記第1の金属線の間の第1のピッチより小さく、前記第2の露出金属層をエッチングすることにより得られる前記第2の金属線の間のピッチより小さくされる、請求項14に記載の超小型電子相互接続素子を形成する方法。
- (a)第1の厚さを有する第1の露出金属薄層と、前記第1の厚さより実質的に大きい第2の厚さを有する第2の露出金属層と、前記第1の金属層と前記第2の金属層との間に挟まれた剥離可能層と含む積層素子が与えられ、複数の第1の金属線を前記第1の金属層の第1の表面にめっきするステップと、
(b)前記第1の金属線を覆う誘電体層を形成するステップと、
(c)前記第1の金属層の第2の表面を露出させるため少なくとも前記第2の金属層および前記剥離可能層を除去するステップと、
(d)複数の第2の金属線を前記第1の金属層の前記第2の表面にめっきするステップと、
(e)前記第1の金属線と前記第2の金属線との間で露出した前記第1の金属層の少なくとも一部分を除去するステップと、
を含む、超小型電子相互接続素子を形成する方法。 - 前記第1の金属線のうちの金属線と前記第2の金属線のうちの隣接する金属線との間のピッチが、めっきすることにより得られる前記第1の金属線の間のピッチより小さく、めっきにより得られる前記第2の金属線の間のピッチより小さくされる、請求項17に記載の超小型電子相互接続素子を形成する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13445708P | 2008-07-09 | 2008-07-09 | |
US61/134,457 | 2008-07-09 | ||
PCT/US2009/004033 WO2010005592A2 (en) | 2008-07-09 | 2009-07-08 | Microelectronic interconnect element with decreased conductor spacing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011527830A JP2011527830A (ja) | 2011-11-04 |
JP2011527830A5 true JP2011527830A5 (ja) | 2012-09-13 |
Family
ID=41396280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011517428A Pending JP2011527830A (ja) | 2008-07-09 | 2009-07-08 | 導体間隙が縮小された超小型電子相互接続素子 |
Country Status (4)
Country | Link |
---|---|
US (4) | US8461460B2 (ja) |
JP (1) | JP2011527830A (ja) |
KR (1) | KR101654820B1 (ja) |
WO (1) | WO2010005592A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7914296B1 (en) * | 2010-01-05 | 2011-03-29 | Exatron, Inc. | Interconnecting assembly with conductive lever portions on a support film |
US9761489B2 (en) | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
US9159670B2 (en) | 2013-08-29 | 2015-10-13 | Qualcomm Incorporated | Ultra fine pitch and spacing interconnects for substrate |
US9263349B2 (en) * | 2013-11-08 | 2016-02-16 | Globalfoundries Inc. | Printing minimum width semiconductor features at non-minimum pitch and resulting device |
US9609751B2 (en) * | 2014-04-11 | 2017-03-28 | Qualcomm Incorporated | Package substrate comprising surface interconnect and cavity comprising electroless fill |
CN105097758B (zh) * | 2014-05-05 | 2018-10-26 | 日月光半导体制造股份有限公司 | 衬底、其半导体封装及其制造方法 |
ITUB20155408A1 (it) * | 2015-11-10 | 2017-05-10 | St Microelectronics Srl | Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti |
US11063758B1 (en) | 2016-11-01 | 2021-07-13 | F5 Networks, Inc. | Methods for facilitating cipher selection and devices thereof |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
US11018024B2 (en) * | 2018-08-02 | 2021-05-25 | Nxp Usa, Inc. | Method of fabricating embedded traces |
US11251117B2 (en) * | 2019-09-05 | 2022-02-15 | Intel Corporation | Self aligned gratings for tight pitch interconnects and methods of fabrication |
US11791320B2 (en) * | 2021-11-22 | 2023-10-17 | Qualcomm Incorporated | Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5072075A (en) * | 1989-06-28 | 1991-12-10 | Digital Equipment Corporation | Double-sided hybrid high density circuit board and method of making same |
JPH03110849A (ja) * | 1989-09-25 | 1991-05-10 | Nec Corp | 半導体装置 |
US5440805A (en) | 1992-03-09 | 1995-08-15 | Rogers Corporation | Method of manufacturing a multilayer circuit |
US5287619A (en) * | 1992-03-09 | 1994-02-22 | Rogers Corporation | Method of manufacture multichip module substrate |
US5509553A (en) * | 1994-04-22 | 1996-04-23 | Litel Instruments | Direct etch processes for the manufacture of high density multichip modules |
KR0157284B1 (ko) * | 1995-05-31 | 1999-02-18 | 김광호 | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 |
US5854128A (en) * | 1996-04-29 | 1998-12-29 | Micron Technology, Inc. | Method for reducing capacitive coupling between conductive lines |
US5846876A (en) * | 1996-06-05 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit which uses a damascene process for producing staggered interconnect lines |
US5995328A (en) * | 1996-10-03 | 1999-11-30 | Quantum Corporation | Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters |
US6222136B1 (en) * | 1997-11-12 | 2001-04-24 | International Business Machines Corporation | Printed circuit board with continuous connective bumps |
US6137178A (en) * | 1998-06-17 | 2000-10-24 | Siemens Aktiengesellschaft | Semiconductor metalization system and method |
US6849923B2 (en) * | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
JP3384995B2 (ja) * | 2000-05-18 | 2003-03-10 | 株式会社ダイワ工業 | 多層配線基板及びその製造方法 |
JP3586190B2 (ja) * | 2000-12-26 | 2004-11-10 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
US7670962B2 (en) * | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
US20040011555A1 (en) * | 2002-07-22 | 2004-01-22 | Chiu Tsung Chin | Method for manufacturing printed circuit board with stacked wires and printed circuit board manufacturing according to the mehtod |
JP4133560B2 (ja) * | 2003-05-07 | 2008-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板の製造方法およびプリント配線基板 |
TWI286916B (en) * | 2004-10-18 | 2007-09-11 | Via Tech Inc | Circuit structure |
US20080001297A1 (en) * | 2006-06-30 | 2008-01-03 | Stefanie Lotz | Laser patterning and conductive interconnect/materials forming techniques for fine line and space features |
-
2009
- 2009-07-08 KR KR1020117003020A patent/KR101654820B1/ko active IP Right Grant
- 2009-07-08 WO PCT/US2009/004033 patent/WO2010005592A2/en active Application Filing
- 2009-07-08 JP JP2011517428A patent/JP2011527830A/ja active Pending
- 2009-07-08 US US12/459,864 patent/US8461460B2/en active Active
-
2013
- 2013-06-10 US US13/914,616 patent/US8900464B2/en active Active
-
2014
- 2014-12-01 US US14/557,120 patent/US9524947B2/en active Active
-
2016
- 2016-12-15 US US15/380,391 patent/US9856135B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011527830A5 (ja) | ||
JP4787559B2 (ja) | 半導体装置およびその製造方法 | |
JP2011187800A5 (ja) | ||
TWI666737B (zh) | 佈線基板、製造佈線基板之方法及電子組件裝置 | |
JP5663607B2 (ja) | 半導体装置 | |
JP6100480B2 (ja) | 半導体装置およびその製造方法 | |
JP2010278040A5 (ja) | 半導体装置の製造方法 | |
KR101538541B1 (ko) | 반도체 디바이스 | |
JP2009076496A5 (ja) | ||
JP2010080750A (ja) | 半導体装置及びその製造方法 | |
JP2008091454A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007115922A (ja) | 半導体装置 | |
JP2012004505A5 (ja) | ||
JP2010123592A5 (ja) | ||
JP2010283307A5 (ja) | ||
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
TWI599007B (zh) | 電子單體及其製法 | |
JP2010205921A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011119481A5 (ja) | ||
TWI331488B (en) | Printed circuit board and fabrication method thereof | |
JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150194395A1 (en) | Bond pad having a trench and method for forming | |
JP6607771B2 (ja) | 半導体装置 | |
TW201027681A (en) | Package substrate and fabrication method thereof | |
JP2011171531A5 (ja) |