KR20110039337A - 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자 - Google Patents

감소된 도전체 공간을 가진 마이크로전자 상호접속 소자 Download PDF

Info

Publication number
KR20110039337A
KR20110039337A KR1020117003020A KR20117003020A KR20110039337A KR 20110039337 A KR20110039337 A KR 20110039337A KR 1020117003020 A KR1020117003020 A KR 1020117003020A KR 20117003020 A KR20117003020 A KR 20117003020A KR 20110039337 A KR20110039337 A KR 20110039337A
Authority
KR
South Korea
Prior art keywords
metal
metal wires
layer
wires
exposed
Prior art date
Application number
KR1020117003020A
Other languages
English (en)
Other versions
KR101654820B1 (ko
Inventor
류창명
키미타카 엔도
벨가셈 하바
요이치 구보타
Original Assignee
테세라 인터커넥트 머터리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라 인터커넥트 머터리얼즈, 인크. filed Critical 테세라 인터커넥트 머터리얼즈, 인크.
Publication of KR20110039337A publication Critical patent/KR20110039337A/ko
Application granted granted Critical
Publication of KR101654820B1 publication Critical patent/KR101654820B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

마이크로전자 상호접속 소자는 복수의 제1 금속선(110) 및 상기 복수의 제1 금속선과 인터리브된 복수의 제2 금속선(110')을 포함할 수 있다. 제1 및 제2 금속선 각각은 동일한 기준면 내에서 연장하는 표면(122, 120')을 가진다. 복수의 제1 금속선(110)은 기준면 위에 있고 이 기준면으로부터 이격되어 있는 표면(120)을 가지며 복수의 제2 금속선(110')은 기준면 아래에 있고 이 기준면으로부터 이격되어 있는 표면(122')을 가진다. 유전체 층은 복수의 제1 금속선 중 하나의 금속선을 복수의 제2 금속선 중 인접하는 제2 금속선을 분리시킬 수 있다.

Description

감소된 도전체 공간을 가진 마이크로전자 상호접속 소자{MICROELECTRONIC INTERCONNECT ELEMENT WITH DECREASED CONDUCTOR SPACING}
본 발명은 마이크로전자 어셈블리 및 그 제조 방법에 관한 것이며, 구체적으로 다층 상호접속 소자의 구조 및 제조 방법에 관한 것이다.
현재, 배선 밀도를 더 높이기 위해 마이크로전자 상호접속 소자가 필요하다. 마이크로전자 상호접속 소자는 예를 들어 반도체 칩과 같은 마이크로전자 소자에 대한 직접 상호접속에 사용되는 패키지 기판을 포함한다. 다른 타입의 상호접속 소자는 패키지화된 칩의 패키지 기판을 통해 마이크로전자 소자에 직접 또는 간접적으로 접속될 수 있는 회로 패널을 포함한다. 특히, 금속 배선의 밀도를 높여야 하는데, 예를 들어, 금속 배선들의 피치 및 인접하는 금속 배선들 간의 최소 공간에 의해 측정될 때는, 유전체 소자 상의 도전성 트레이스의 밀도를 높여야 한다.
일부의 패키지 기판 및 회로 패널은 복수의 유전체 층 및 이러한 복수의 유전체 층의 일부 또는 전부에 설치된 금속 배선을 가진다. "고밀도 상호접속"이라고 칭하는, 종래 기술에 따른 다층 배선 기판(12)이 도 1 및 도 2에 도시되어 있다. 기판(12)은 복수의 유전체 층을 가지는데, 도 1에는 두 개의 이러한 유전체 층(14 및 14')이 도시되어 있다. 도 1에 도시된 바와 같이, 복수의 금속 배선(10, 10', 10'') 각각은 폭 w 및 두께 t가 거의 동일하다.
도 1에 도시된 기판의 한 제한이 수직 거리 인자 d인데, 이 수직 거리 인자에 의해, 복수의 금속 배선(10, 10', 10'') 각각은 수직 방향(30), 즉 각각의 금속 배선의 두께 방향으로 가장 가까이 인접하는 금속 배선으로부터 이격되어 있다. 금속 배선(10 및 10') 각각은 각각의 유전체 층(14 또는 14')에 의해 지지받는다. 도 1에 도시된 바와 같이, 금속 배선(10' 및 10'')은 유전체 층(14')의 두께 td의 일부를 통해 거리 d만큼 기판(12)의 수직 방향(30)으로 분리되어 있다. 최소 수직 공간은 기판(12)의 금속 배선과 유전체 층(14)이 차지하는 체적 내의 금속 배선 밀도를 제약한다. 도 2에 상세히 도시된 바와 같이, 수평 방향(40)으로 서로 인접하는 복수의 트레이스(10'')는 폭 w를 가지고 인접하는 트레이스(10'')로부터 공간 s만큼 이격되어 있다. 그러므로 인접하는 트레이스의 중심 간에 측정되는, 트레이스(10'')의 최소 피치의 값은 w+s이다. 트레이스를 제조하기 위해서는 최소 공간 s가 필요하다. 예를 들어, 도 2의 트레이스(10'')는 금속층을 에칭하여 상쇄 방식으로(subtractively) 형성될 수 있다. 이러한 경우, 에칭 마스크, 예를 들어 포토레지스트 마스크를 구성하기 위해 사용되는 포토리소그래픽 노광 프로세스의 해상도, 및 두께 t가 주어진 금속층으로부터 분리된 트레이스를 신뢰성 있게 생성하기 위한 에칭 프로세스의 필요성에 의해 상기 형태의 최소 공간 s에는 제약이 부과된다. 다른 예에서는, 도 2의 트레이스(10'')가 추가의 방식으로 전기도금으로 형성될 때, 도금 마스크, 예를 들어 포토레지스트 마스크를 구성하는데 사용되는 포토리소그래픽 노광 프로세스의 해상도, 금속 배선을 형성하는데 사용되는 전기도금 프로세스 및 도금 프로세스 후, 예를 들어 포토레지스트 마스크 제거 후에 적용되는 프로세스의 요건에 의해, 최소 공간 s에 부과된다. 따라서, HDI 실시예에서, 이와 같은 다층 기판(12)은 최소 공간 s만큼 기판의 수평 방향(40)으로 이격되어 있는 인접하는 기판(10'')을 가진다. 또한, 최소 거리 d는 기판의 수직 방향(30)으로 인접하는 유전체 층의 트레이스들을 분리시킨다.
배선 밀도를 더 높이기 위해 마이크로전자 상호접속 소자가 필요하다.
여기서, 본 실시예에 따르면, 마이크로전자 상호접속 소자는, 복수의 제1 금속선 및 복수의 제2 금속선을 포함한다. 제1 및 제2 금속선 각각은 동일한 기준면 내에서 연장하는 표면을 가진다. 복수의 제1 금속선은 기준면 위에서 기준면으로부터 이격되어 있는 표면을 가지고 복수의 제2 금속선은 기준면 아래에서 기준면으로부터 이격되어 있는 표면을 가진다. 유전체 층은 상기 복수의 제1 금속선 중 하나의 제1 금속선을 상기 복수의 제2 금속선 중 인접하는 제2 금속선으로부터 분리한다. 상기 하나의 제1 금속선과 상기 하나의 제1 금속선에 인접하는 상기 제2 금속선 간의 피치(pitch)는 상기 복수의 제1 금속선 중 인접하는 금속선들 간의 피치보다 작고 상기 복수의 제2 금속선 중 인접하는 금속선들 간의 피치보다 작다.
본 발명의 실시예에 따르면, 마이크로전자 상호접속 소자는, 기준면 내에서 폭 및 길이가 연장하는 하부 표면, 상기 기준면으로부터 이격되어 있는 상부 표면, 및 상기 상부 표면과 상기 하부 표면 사이에서 연장하는 에지를 각각 가지는 복수의 제1 금속선을 가질 수 있다. 상기 제1 금속선의 상부 표면과 하부 표면 사이의 제1 거리가 상기 제1 금속선의 두께를 규정할 수 있다. 마이크로전자 상호접속 소자는 상기 복수의 제1 금속선의 폭 방향으로 상기 복수의 제1 금속선과 인터리브되어 있는 복수의 제2 금속선을 더 포함할 수 있다. 복수의 제2 금속선 각각은, 상기 기준면 내에서 폭 및 길이가 연장하는 상부 표면 및 상기 기준면으로부터 이격되어 있는 하부 표면을 가질 수 있다. 상기 제2 금속선의 상부 표면과 하부 표면 사이의 제2 거리가 상기 제2 금속선의 두께를 규정할 수 있다. 유전체 층은 상기 복수의 제1 금속선 중 하나의 제1 금속선을 상기 복수의 제2 금속선 중 인접하는 제2 금속선으로부터 분리할 수 있다. 상기 하나의 제1 금속선과 상기 하나의 제1 금속선에 인접하는 상기 제2 금속선 간의 피치는 상기 복수의 제1 금속선 중 인접하는 금속선들 간의 제1 피치보다 작을 수 있고 상기 복수의 제2 금속선 중 인접하는 금속선들 간의 제2 피치보다 작을 수 있다.
상기 제1 피치는 상기 복수의 제1 금속선 중 하나의 금속선의 폭의 적어도 약 2배와 같을 수 있고, 상기 제2 피치는 상기 복수의 제2 금속선 중 하나의 금속선의 폭의 적어도 약 2배와 같을 수 있고, 이에 의해 상기 복수의 제1 금속선의 폭 방향으로, 상기 복수의 제1 금속선 중 적어도 일부는 상기 복수의 제2 금속선 중 적어도 일부와 절연되어 있고 상기 복수의 금속선 중 하나의 제1 금속선의 폭보다 훨씬 작게 이격되어 있다.
특정한 실시예에서, 상기 복수의 제1 및 제2 금속선의 적어도 일부는 에칭에 의해 형성될 수 있다. 일실시예에서, 상기 복수의 제1 및 제2 금속선 중 적어도 일부는 도금에 의해 형성될 수 있다.
일실시예에서, 상기 복수의 제1 및 제2 금속선의 폭은 약 60미크론보다 작을 수 있다. 특정한 실시예에서, 상기 폭은 훨씬 더 작을 수 있다. 그러므로 상기 복수의 제1 및 제2 금속선의 폭은 일정하되 약 10미크론을 넘지 않을 수 있다. 상기 폭은 반드시 일정할 필요는 없으나, 일실시예에서는 20미크론을 넘지 않을 수 있다.
상기 복수의 제1 금속선 각각은, 상기 제2 금속선의 상부 표면과 하부 표면 사이를 연장하는 에지를 가질 수 있다. 상기 복수의 제1 금속선 중 하나의 제1 금속선의 에지와 상기 복수의 제2 금속선 중 하나의 제2 금속선의 인접하는 에지 간의 공간은 상기 인접하는 제1 및 제2 금속선의 폭보다 작을 수 있다.
일실시예에서, 마이크로전자 상호접속 소자는 상기 기준면의 방향으로 연장하는 도전성 패드 및 상기 유전체 층을 통해 상기 도전성 패드로부터 연장하는 도전성 비아(via)를 더 포함할 수 있다. 상기 도전성 비아는 고체 금속 범프(solid metal bump)를 포함할 수 있고, 상기 도전성 패드는 상기 복수의 금속선 중 적어도 하나에 연결되어 있는 금속 링 및 상기 금속 링 내의 도전성 결합 재료를 포함할 수 있다. 상기 고체 금속 범프는 상기 도전성 결합 금속에 결합될 수 있다. 일실시예에서, 상기 고체 금속 범프는 에칭된 금속 범프일 수 있다. 특정한 실시예에서, 상기 금속 링 및 상기 복수의 제1 금속선은 동일한 금속층으로 형성될 수 있다.
다른 실시예에 따르면, 마이크로전자 상호접속 소자를 형성하는 방법이 제공된다. 상기 방법에서, 계층화된 소자는 제1 노출된 금속층 및 제2 노출된 금속층 및 상기 제1 노출된 금속층과 상기 제2 노출된 금속층 사이에 협지된 에칭 장벽층을 포함할 수 있다. 상기 제1 노출된 금속층을 에칭하는 단계를 포함하는 프로세스에 의해 복수의 제1 금속선을 형성할 수 있다. 상기 복수의 제1 금속선 위에 유전체 층을 형성할 수 있다. 상기 제2 노출된 금속층을 에칭하는 단계를 포함하는 프로세스에 의해 복수의 제2 금속선을 형성할 수 있다.
특정한 실시예에서, 상기 에칭 장벽층은 도전성이고, 상기 방법은 상기 유전체 층을 형성하는 단계 이전에 상기 복수의 제1 금속선 사이의 상기 에칭 장벽층의 일부를 제거하는 단계를 더 포함할 수 있다. 상기 복수의 제2 금속선을 형성하는 단계 이후에 상기 복수의 제2 금속선 사이의 상기 에칭 장벽층의 일부를 제거할 수 있다.
이러한 실시예에 따르면, 상기 복수의 제1 금속선 중 하나의 제1 금속선과 상기 복수의 제2 금속선 중 인접하는 제2 금속선 간의 피치(pitch)는, 상기 제1 노출된 금속층을 에칭하여 얻은 상기 복수의 제1 금속선 간의 피치보다 작을 수 있고, 상기 제2 노출된 금속층을 에칭하여 얻은 상기 복수의 제2 금속선 간의 피치보다 작을 수 있다.
다른 실시예에 따르면, 마이크로전자 상호접속 소자를 형성하는 방법이 제공된다. 계층화된 소자는 제1 두께를 가지는 박층의 제1 노출된 금속층, 상기 제1 두께보다 실질적으로 두꺼운 제2 두께를 가지는 제2 노출된 금속층, 및 상기 제1 노출된 금속층과 상기 제2 노출된 금속층 사이에 협지된 제거 가능한 층을 포함할 수 있다. 상기 제1 금속층의 제1 표면에 복수의 제1 금속선을 도금할 수 있다. 상기 복수의 제1 금속선 위에 유전체 층을 형성할 수 있다. 상기 제1 금속층의 제2 표면이 노출되도록 적어도 상기 제2 금속층 및 상기 제거 가능한 층을 제거할 수 있다. 상기 제1 금속층의 제2 표면에 복수의 제2 금속선을 도금할 수 있다. 상기 방법은 상기 제1 및 제2 금속선 사이에 노출되어 있는 상기 제1 금속층의 적어도 일부를 제거하는 단계를 더 포함할 수 있다.
특정한 실시예에 따르면, 상기 복수의 제1 금속선 중 하나의 제1 금속선과 상기 복수의 제2 금속선 중 인접하는 제2 금속선 간의 피치(pitch)는, 상기 도금하는 단계에 의해 얻은 상기 복수의 제1 금속선 간의 피치보다 작을 수 있고, 상기 도금하는 단계에 의해 얻은 상기 복수의 제2 금속선 간의 피치보다 작을 수 있다.
도 1은 종래 기술에 따른 제1 다층 상호접속 소자를 나타내는 개략도이다.
도 2는 종래 기술에 따른 제2 다층 상호접속 소자를 나타내는 개략도이다.
도 3a는 본 발명의 실시예에 따른 다층 상호접속 소자를 나타내는 개략도이다.
도 3b는 도 3a에 대응하며 다층 상호접속 소자를 나타내는 평면도이다.
도 4는 본 발명의 실시예에 따른 다층 상호접속 소자를 나타내는 개략도이다.
도 5는 본 발명의 실시예에 따른 다층 상호접속 소자를 나타내는 개략도이다.
도 6a 내지 도 6g는 본 발명의 실시예에 따른 다층 상호접속 소자의 제조 시에 단계를 나타내는 개략도이다.
도 7a 내지 도 7h는 본 발명의 실시예에 따른 다층 상호접속 소자의 제조 시에 단계를 나타내는 개략도이다.
도 8은 본 발명의 실시예에 따른 다층 상호접속 소자를 나타내는 개략도이다.
도 9는 도 8에 도시된 다층 상호접속 소자를 상세히 나타내는 단편 단면도이다.
도 10은 본 발명의 실시예에 따른 다층 상호접속 소자를 나타내는 단면도이다.
도 11a 내지 도 11c는 본 발명의 실시예에 따른 다층 상호접속 소자를 제조하는 방법에서의 단계를 나타내는 단면도이다.
도 11d은 도 11c에 도시된 단면도에 대응하는 평면도이다.
도 12a 내지 도 12b는 본 발명의 실시예에 따른 다층 상호접속 소자를 제조하는 방법에서의 단계를 나타내는 단면도이다.
도 12c는 도 12b에 도시된 단면도에 대응하는 평면도이다.
도 13a 내지도 도 13c는 본 발명의 실시예에 따른 다층 상호접속 소자를 제조하는 방법에서의 단계를 나타내는 단면도이다.
본 발명의 하나 이상의 실시예에 다라 마이크로전자 상호접속 소자가 제공된다. 본 발명의 특정한 실시예에 따르면, 마이크로전자 상호접속 소자는 반도체 칩, 예를 들어 마이크로전자 회로가 내장된 칩의 패드 또는 다른 접촉부에 대한 도전성 접속을 위한 접촉부를 가지는 패키지 기판일 수 있다. 반도체 칩은 칩의 접촉부를 지탱하는 페이스(contact-bearing face)가 상호접속 소자로부터 대향해서 이격되어 있는 앞면 위 방향(face-up orientation)으로 상호접속 소자에 도전적으로 접속될 수 있다. 대안으로, 상기 칩은 칩의 접촉부를 지탱하는 페이스가 상호접속 소자에 대향하는 앞면 아래 방향(face-down orientation)으로 상호접속 소자에 접속될 수 있다. 다른 변형예에서는, 상호접속 소자 내의 금속 부분의 표면이 칩의 접촉부에 도전적으로 접속되고, 단자들이 하나 이상의 외부 표면에서 노출되는 패키지를 상호접속 소자가 규정하도록, 반도체 칩이 마이크로전자 상호접속 소자 내에 내부적으로 매립될 수 있다. 다른 변형예에서, 마이크로전자 상호접속 소자는 반도체 칩의 접촉부에 직접 접속될 수도 있고 접속되지 않을 수도 있는 회로 패널로서 기능할 수 있다.
일실시예에서, 마이크로전자 상호접속 소자는 도 3a에 도시된 바와 같이 제공되는데, 제1 금속선(110) 및 제2 금속선(110')은 제1 유전체 층(114A)에 의해 지지된다. 제1 유전체 층(114A)에 결합된 제2 유전체 층(114B)은 제3 금속선(110'') 및 제4 금속선(110''')을 지지한다. 도 3b는 제1 금속선(110) 및 제2 금속선(110') 그리고 유전체 층(1114A)의 노출된 표면 쪽을 바라보는 대응 평면도이다. 도 3b에 도시된 바와 같이, 제1 및 제2 세트의 금속선이 유전체 층(114A)의 페이스에서 노출되어 있는 각각의 도전성 패드(118, 118')에 접속될 수 있다. 도 3b에서의 유전체 층(114A) 위의 도전성 패드의 크기, 형상 및 배치는 단지 예시에 지나지 않는다. 이것들은 상호접속 소자의 특정한 어플리케이션에 따라 변할 수 있으며 상호접속 소자가 접속되는 또는 접속되어야 하는 회로 패널의 대응하는 단자의 크기, 형상 및 배치에 따라 변할 수 있다.
도 3a에서 알 수 있는 바와 같이, 인접하는 금속층(110, 110') 간의 수직 거리는 본질적으로 0으로 감소된다. 종래 기술의 기판(도 1 및 도 2)의 유전층(14')의 두께를 가로지르는 금속층(10', 10'') 간의 수직 분리 거리 d와는 대조적으로, 상호접속 소자(11)(도 3a)에서는, 인접하는 금속층(110, 110') 간의 유전층(114A)을 가로지르는 수직 분리 거리가 존재하지 않는다. 도 3a의 단면도 및 금속선(110') 쪽을 바라보는 대응 평면도(도 3b)에 도시된 실시예에서는, 복수의 제1 금속선(110)이 하부 표면(122)을 가지며 이 하부 표면의 폭 w 및 길이 l은 기준면(116) 내에서 횡방향으로 연장한다. 제1 금속선은 또한 기준면 및 에지(124)로부터 멀리 이격되어 있는 상부 표면(120)을 가지는데 상기 에지는 상부 표면(120)과 하부 표면(122) 사이를 연장한다. 제1 금속선(110)의 상부 표면(120)과 하부 표면(122) 간의 거리(126)가 제1 금속선의 두께(126)를 규정한다.
복수의 제2 금속선(110')은 상부 표면을 가지는데 이 상부 표면의 폭 w' 및 길이 l(도 3b)도 기준면(116) 내에서 횡방향으로 연장한다. 제2 금속선도 또한 기준면(116)으로부터 멀리 떨어진 하부 표면(122')을 가질 수 있다. 실례로, 제1 및 제2 금속선의 폭 w는 최소한 수 미크론 내지 수십 미크론일 수 있다. 특정한 예에서는, 금속선들이 10 미크론의 최소폭을 가질 수 있거나, 대안으로 20 미크론을 가질 수 있거나, 대안으로 60 미크론을 가질 수 있다. 제1 및 제2 금속선의 폭 및 길이는 동일하지 않아도 된다.
제2 금속선(110')의 상부 및 하부 표면(120', 122') 간의 거리는 제2 금속선의 두께(132)를 규정한다. 제1 및 제2 금속선의 각각의 두께(126, 132)는 같을 수도 있고 다를 수도 있다. 일실시예에서는, 제1 및 제2 금속선의 두께(126, 132)가 같거나 작은 백분율 차이(small percentage difference)보다 더 크지 않도록 제어하여 제1 및 제2 금속선을 형성한다. 도 3a 및 도 3b에서 알 수 있는 바와 같이, 제1 금속선(110)들 중 일부 또는 전부는 제1 금속선(110)의 폭 w의 방향으로 제2 금속선(110')들 중 일부 또는 전부와 인터리빙될 수 있다. 유전체 층(114A)은 제1 금속선의 상부 표면(120) 및 에지(124)를 덮을 수 있다. 이러한 유전체 층(114A)은 또한 적어도 제2 금속선(110')의 상부 표면(120')을 덮을 수 있다. 도 3a에는 도시되지 않았지만, 본 발명의 일실시예에서는, 유전체 층(114A)도 제2 금속선(110')의 에지(24')를 부분 또는 전체를 덮을 수 있다.
마이크로전자 상호접속(112)의 다른 특징은 제1 금속선(110)과 이 제1 금속선에 인접하는 제2 금속선(110') 간의 거리를 매우 작은 분리 거리 'a'로 할 수 있다는 점이다. 제1 및 제2 금속선(110, 110')들 중 인접하는 금속선들 간의 에지(124, 124')는 작은 거리 'a'만큼 분리될 수 있는데, 이 작은 거리 'a'는 인접하는 금속선들 간의 인접하는 에지(124)들 간의 가장 작은 거리 "s"보다 작을 수 있거나 훨씬 더 작을 수 있다. 통상적으로, 작은 거리 'a'는 또한 제2 금속선들 간의 인접하는 금속선들의 에지(124')들 간의 공간 "s'"보다 훨씬 더 작을 수도 있다. 이하의 예시적인 프로세스 설명으로부터 분명하게 될 바와 같이(도 6a 내지 도 6g; 또는 도 7a 내지 도 7h), 작은 거리 'a'는 포토리소그래피 오버레이 허용도(photolithographic overlay tolerance)에 의한 것보다는 에칭 프로세스의 가능성에 의해 덜 제약받는다. 달리 말하면, 거리 'a'는 이전의 독립적 패터닝 프로세스에서 생긴 결과와 나중에 수행된 포토리소그래피 패터닝 프로세스의 보조를 맞출 때 편심 허용(misregistration tolerance)을 고려하는 '얼라인먼트 인자(alignment factor)'를 나타낼 수 있다.
도 3a에서 알 수 있는 바와 같이, 하나의 유전체 층(114A) 위에 제공된 제1 및 제2 금속선(110, 110')의 결합된 최소 피치 P3는 얼라인먼트 인자 'a'와 제1 및 제2 금속선 각각의 폭의 절반을 더한 합계만큼 낮을 수 있다. 실제로, 제1 및 제2 금속선(110, 110')의 최소폭 w이 동일하고 거리 'a'만큼 밀접하고 일정하게 이격되어 있는 경우, 제1 및 제2 금속선의 결합된 피치 P3은 최소 라인 폭 w와 얼라인먼트 인자 'a'를 더한 합계와 같을 수 있다. 특정한 예에서는, 제1 금속선(110)이 제1 금속선들 중 한 금속선의 폭 w의 적어도 약 2배인 제1 피치 P1로 배치될 수 있다. 마찬가지로, 제2 금속선(110')은 제2 금속선들 중 한 금속선의 폭 w의 적어도 약 2배인 제2 피치 P2로 배치될 수 있다. 얼라인먼트 인자 'a'가 제1 금속선(110)들 중 한 금속선에 비해 작을 때, 제1 금속선은 인접하는 제2 금속선의 인접하는 에지로부터 얼라인먼트 인자 'a'와 동일한 거리만큼 분리되어 있을 수 있는데, 이 거리는 제1 금속선들 중 한 금속선의 폭보다 훨씬 짧은 거리이다. 제1 및 제2 금속선이 도 3a 및 도 3b에 도시된 바와 같이 인터리브된 일례에서는, 제1 금속선의 최소 피치가 20 미크론일 때, 제2 금속선의 최소 피치가 20 미크론이고 얼라인먼트 인자는 1 미크론이며, 결합된 제1 및 제2 금속선의 최소 피치는 21 미크론만큼 작을 수 있는데, 왜냐하면 인접하는 제1 및 제2 금속선은 얼라인먼트 인자 'a', 즉 1 미크론만큼만 큰, 제1 금속선과 제2 금속선 간의 수평 공간을 필요로 하기 때문이다. 특정한 예에서는, 상호접속 소자(112)에서 단일의 유전체 층에 의해 지지되는 금속선들의 밀도가 종래 기술(도 1 및 도 2)에 비해 50% 증가할 것으로 추정된다.
후술되는 바와 같이, 상호접속 소자의 금속 선은, 금속층을 에칭하는(이하의 첨부된 도 6a 내지 도 6h의 상세한 설명을 참조) 상쇄법(substractively)으로 형성되거나 희생 금속층의 노출 부분에 금속선을 선택적으로 도금하는 반-첨가법(semi-additively)으로 형성될 수 있다(이하의 첨부된 도 7a 내지 도 7g의 상세한 설명을 참조).
도 4는 특정한 실시예에 따른 마이크로전자 상호접속 소자(212)를 도시하는 단면도이다. 금속선(232)이 지지 유전체 층(214)의 상부 기판(230)에 제공되고 제1 및 제2 금속선(210, 210')도 유전체 층(214)의 하부 기판(216)에 제공되기 때문에, 상호접속 소자(212)를 "2-금속 기판"이라 칭할 수 있다. 유전체 층(214)의 하부 기판(216)은 전술한 실시예(도 3a 및 도 3b)와 마찬가지로 제2 금속선(210')의 상부 기판(220')이 기준면 내에 반드시 놓이도록 상기 기준면을 구성한다. 또한, 제1 금속선(210)의 하부 기판(222)도 기준면 내에 놓인다. 한 가지 경우에는, 유전체 층의 하부 기판(216)에 있는 도전성 패드(234)가 하부 표면(216)의 기준면에 놓이는 (금속층(238)에서의) 표면을 가질 수 있다. 도전성 패드(234)는 제1 금속선(210) 위에 설치되고 직접적으로 또는 금속의 중간층(238)을 통해 상기 제1 금속선에 도전적으로 결합되어 있는 주요 표면을 가질 수 있다. 도 4에 상세히 도시된 바와 같이, 도전성 패드(240)는 하부 표면(216)의 기준면에 놓여 있는 하부 표면(242)을 가질 수 있으며, 이러한 패드(240)는 인접하는 금속부(241)(금속선 또는 도전성 패드)의 주요 표면에 도전적으로 접속되어 있다. 일례에서, 도전성 패드(244, 246)가 각각의 개별의 도전성 패드(244, 246)의 적어도 결합된 두께(248, 250)와 동일한 두께를 가지는 두꺼운 도전성 패드를 형성하도록 도전성 패드(244, 246)의 인접하는 표면들이 치수에 있어서 실제로 또는 반드시 기준면(216) 내에서 동일한 공간에 걸쳐 있을 수 있다.
때때로 "2-금속 기판"이라 칭하는 타입의 상호접속 소자에서, 유전체 층(214)의 상부 표면(230) 위에 그리고 유전체 층(214)의 노출된 홀에 금속층(231)이 형성된다. 금속층(231)은 공동의 도전성 비아 라이너(hollow conductive via liner)를 포함하는데, 이 공동의 도전성 비아 라이너는, 상부 표면(230)에서 금속 특징부, 예를 들어 금속선(232)을 가지는 기판(212)의 하부에서 기준면(216)을 따라 도전성 패드(240, 244)에 도전적으로 결합된다. 포토이미지어블 폴리머 층(photo-imageable polymer layer), 예를 들어 솔더 마스크 또는 그외 유전체 코팅 또는 유전체 층으로 제공된 바와 같은 보호 유전체 코팅(260, 262)이 제1 및 제2 금속선(210, 210') 및 금속층(231)의 노출된 표면을 덮을 수 있다. 도 4에는 도시되지 않았지만, 보호 유전체 코팅(260, 262)은 기판(212)의 도전성 패드나 그외 특징부와 정렬되어 있는 개구를 가지고 있어서, 그외 마이크로전자 소자의 단자와 도전성 패드 또는 그외 특징부를 상호접속하기 위한 액세스를 제공한다. 실례로, 도 4에 도시된 실시예에서는, 제1 및 제2 금속선(210, 210') 각각이 20 미크론의 최소폭을 가질 수 있다. 일례에서는, 제1 및 제2 금속선의 인접하는 금속선들의 에지들 간의 공간이 20 미크론일 수 있다. 이때, 제1 및 제2 금속선의 피치는 제1 금속선(110)의 폭 방향으로 40 미크론이다. 전술한 원리에 의해(도 3a 및 도 3b), 제1 및 제2 금속선의 인접하는 에지들 간의 공간은 포토리소그래피 오버레이 허용치를 고려하는 얼라인먼트 인자 'a'와 동일한 값으로 감소될 수 있다. 그러므로 인접하는 제1 및 제2 금속선(210, 210')은 실질적으로 더 작은 피치를 가질 수 있다. 0.5 미크론만큼 작은 얼라인먼트 인자는 달성될 수 있을 것으로 여겨지며, 훨씬 더 작은 얼라인먼트 인자도 적절하게 제어된 조건 하에서 달성될 수 있다. 그러므로 제1 및 제2 금속선(210, 210')의 최소 피치(270)는 각각의 금속선의 절반 폭과 얼라인먼트 인자의 최소값(예를 들어, 0.5 미크론)을 더한 합계만큼 작을 수 있으며, 이에 따라 최소 피치가 1/2(20)+1/2(20)+0.5 미크론 = 20.5 미크론일 수 있다.
도 5는 도 3a 및 도 3b에 도시된 도면과 유사한 마이크로전자 상호접속 소자(312)를 도시하고 있으며, 두 개의 지지 유전체 층(314A, 314B) 각각은 전술한 바와 같은 제1 및 제2 금속선의 인터리브된 세트(310A) 및 제1 제2 금속선의 다른 인터리브된 세트(310B)를 가진다. 각각의 세트(310A, 310B)는 상호접속 소자(312)의 각각의 기준면(316, 316')에 배치되어 있다. 고체 금속 포스트 또는 범프는 각각의 유전체 층(314A, 314B)의 노출된 표면(318, 318')에서 기준면(316)에 배치된 도전성 패드와 도전성 패드(346, 346') 및 금속선과 같은 금속 특징부를 접속한다.
도 6a 내지 도 6g는 도 4에 도시되고 도 4를 참조하여 전술한 바와 유사한 마이크로전자 상호접속 소자(412)(도 6g)를 형성하기 위한 프로세스를 나타내는 단면도이다. 도 6a에서 알 수 있는 바와 같이, 제조 준비 단계에서, 계층화된 금속 구조(402)가 도시되어 있다. 계층화된 금속 구조는 제1 금속층(404) 및 제2 금속층(406)을 포함하며, 각각의 금속층은 에칭에 의해 패터닝되어 제1 금속선 및 제2 금속선이 각각 형성된다. 제1 및 제2 금속층(404, 406) 각각의 두께는 실례로 수 미크론 또는 수십 미크론 이상일 수 있다. 특정한 실시예에서는, 각각의 금속층(404, 406)의 두께의 범위는 약 5 미크론 내지 약 18 미크론이다. 제1 및 제2 금속층은 본질적으로 동일한 금속 예를 들어 구리로 구성될 수 있다. 제1 및 제2 금속층(404, 406) 사이에 에칭 장벽층(408)이 협지되어 있으며, 제1 및 제2 금속층을 에칭제가 공격하는데 에칭 장벽층(408)은 이러한 에칭제에 의해 공격받지 않는 금속층일 수 있다. 에칭 장벽층(418)은 제1 및 제2 금속층을 패터닝하는데 사용되는 에칭 프로세스의 선택성 정도에 따라, 매우 두껍지 않아도 된다. 일실시예에서, 에칭 장벽층은 에칭 프로세스에서 구리에 비해 양호한 선택성을 보이는 니켈과 같은 금속일 수 있다. 다른 실시예에서는, 에칭 장벽층이 알루미늄, 니켈, 은, 금, 팔라듐, 납 및 주석 (AL, Ni, Ag, Au, Pd, Pb, Sn) 그룹으로부터 선택되는 적어도 하나의 금속일 수 있다.
그 후, 도 6b에서 알 수 있는 바와 같이, 포토레지스트 층을 증착하고 포토리소그래피적으로 패터닝함으로써 포토레지스트 마스크(409)가 형성된다. 포토레지스트 마스크는 제1 금속층의 일부 위에만 놓이므로 제1 금속층의 다른 일부는 노출된다. 포토리소그래피 노출부는 접촉 마스크를 사용하여 형성될 수 있거나, 포토마스크의 이미지를 포토레지스트 층에 캐스팅함으로써 형성될 수 있다. 후자의 경우, 스테퍼(stepper)를 사용하여 크기가 큰 금속 구조(402)의 개별적인 부분들 사이를 이동할 수 있는데, 이러한 개별적인 부분들은 대부분의 제조 단계 후, 개별 마이크로전자 상호접속 소자로 기능하게 된다.
그런 다음 에칭 프로세스를 적용하여, 금속층(404)의 노출된 부분을 에칭 장벽층(408)과 관련해서 선택적으로 에칭함으로써 도시된 구조의 제1 금속선(410) 및 제1 도전성 패드(444)를 형성한다(도 6b). 예를 들어, 금속층(404)이 구리층일 때는, 알칼리 기반의 에칭제를 사용하여 금속선을 구성한다. 다음, 도 6c에 도시된 바와 같이, 포토레지스트 마스크(409) 및 에칭 장벽(408)의 노출된 부분을 에칭된 금속 구조(402)로부터 제거한다. 일례에서는, 기본 금속층(underlying metal layer)(406)에 대해 선택적으로 에칭함으로써 에칭 장벽(408)을 제거할 수 있다. 그런 다음 통상적으로 단시간, 예를 들어 1분 동안만 지속되는 플래시 습식 에칭 프로세스를 통해, 금속선(410) 및 기본 금속층(406)의 노출된 부분을 거칠게 하여 부착력을 높인다.
도 6d에 도시된 바와 같이, 유전체 층(414)을 형성하여 금속선(410) 및 도전성 패드(444)의 노출된 부분을 덮는다. 유전체 층(414)은 유전체 재료의 두께(416) 및 영율(Young's modulus)(탄성률)에 따라, 단단할 수도 있고 반만 단단할 수 있거나 유연성이 있을 수도 있다. 일례에서, 유전체 층은 유리 섬유-에폭시 구성을 가지는 프리-프레그 타입(pre-preg type)의 경화된 또는 부분적으로 경화된 층이다. 대안으로, 유전체 층은 ABF 조성물(유기 실리카가 충전된 수지) 또는 폴리이미드 기반의 유전체 재료일 수 있다. 이러한 유전체 층은 열-압축 본딩에 의해, 상기 에칭된 금속 구조에 적층될 수 있다. 예를 들어, 금속 구조(402)의 외부 표면(418, 419) 및 유전체 층(414)에 약 10kg/cm2의 압력을 가하여 온도를 약 160℃까지 점차적으로 증가시키고 일정한 시간 동안 이러한 압력 및 온도를 유지함으로써, 경화된 또는 부분적으로 경화된 유리-섬유 에폭시 수지 유전체 층이 상기 에칭된 금속 구조에 적층될 수 있다. 특정한 예에서, 열-압축 본딩 프로세스는 2-3 시간 동안 수행될 수 있다.
다른 변형예에서는, 유전체 재료의 스핀-코팅, 롤러-코팅, 스크린-프린팅, 등사(stenciling) 또는 배치(dispensing)를 실시한 후 경화(curing)와 같은 적절한 포스트-프로세스에 의해 유전체 층(414)이 형성될 수 있으며, 상기 경화는 베이킹(baking)을 포함할 수도 있고 포함하지 않을 수도 있다.
다음, 도 6e에 도시된 바와 같이, 도전성 비아(433) 및 추가의 금속선(432)을 형성하기 위한 단계들이 수행된다. 레이저 드릴링, 기계적 드릴링, 에칭 또는 그외 적절한 방법에 의해 유전체 층(414)에 홀을 형성한 후, 그 위에 도전성 비아(433) 및 금속선(432)을 도금한다. 일례에서는, 통상적으로 1미크론보다 작은 두께를 가지는 도전성 시드 층(conductive seed layer)을 무전해로 증착한 다음 이 시드 층의 일부분을 덮도록 포토레지스트 마스크를 증착하고 패터닝한 다음 전기도금에 의해 이 시드 층 위에 금속선(432) 및 도전성 비아(433)를 형성함으로써 도금을 수행한다. 그 후, 에칭제를 적용하여 포토레지스트 마스크 및 도전성 시드 층의 노출된 부분들을 제거한다. 일례에서는, 시드 층이 구리로 이루어지거나 필수적으로 구리로 이루어지며 금속선(432) 및 도전성 비아(433)는 필수적으로 구리로 이루어진다. 이때, 시드 층을 제거하는데 사용되는 프로세스는 또한 금속선(432) 및 비아(4330의 노출된 표면들을 깨끗하게 하는데도 도움을 준다.
다음, 도 6f에 도시된 바와 같이, 금속층(406)을 패터닝하여, 제1 금속선(410)과 인터리브된 제2 금속선(410')을 형성한다. 이러한 방법에서, 제1 금속선의 하부 표면(422) 및 제2 금속선의 상부 표면(420')은 동일한 기준면(416)의 방향으로 폭 및 길이를 가지며, 이러한 기준면(416)은 일반적으로 금속층(404, 406) 사이의 인터페이스에 의해 형성된다(도 6a). 금속선(410)을 형성하기 위한 금속층(404)의 패터닝과 유사한 공정(도 6b)으로 금속층(406)을 패터닝함으로써 제2 금속선(410')을 형성할 수 있다. 포토레지스트 마스크를 형성하고 나서, 금속층(406)을 유전체 층(414) 및 에칭 장벽(408)의 재료에 대해 선택적으로 에칭한다. 도전성 패드(446)는 금속층(406)으로부터도 형성될 수 있다. 일례에서는, 도전성 패드(446)를 금속층(404)으로부터 형성된 도전성 패드(444)에 부분적으로 또는 전체적으로 정렬시킬 수 있다. 제1 금속선(410) 및 제2 금속선(410')은 별개의 에칭 프로세스에 의해 형성되기 때문에, 제1 금속선과 인접하는 제2 금속선 사이의 피치 P(450)(도 6g)는 각각의 금속선의 폭의 절반과 얼라인먼트 인자 'a'를 더한 합계일 수 있다. 특정한 실시예에서, 제1 금속선과 이 제1 금속선에 인접하는 제2 금속선 사이의 피치(450)는 에칭 프로세스에 따라 제1 금속선(410)들을 패터닝할 때 달성될 수 있는 제1 금속선들 사이의 최소 피치보다 작을 수 있다. 마찬가지로, 피치(450)는 제2 금속선(410')들을 패터닝할 때 달성될 수 있는 제2 금속선들 사이의 피치보다 작을 수 있다.
이어서, 도 6g에 도시된 바와 같이, 이러한 에칭 프로세스 후 노출되는 에칭 장벽(도 6a)의 부분들을 전술한 바와 같은(도 6c) 단기간 플래시 습식 에칭에 의해 제거하여, 도시된 바와 같은 마이크로전자 상호접속 소자를 형성할 수 있다.
도 7a 내지 도 7h는 본 발명의 다른 실시예에 따라 마이크로전자 소자(512)(도 7g)를 형성하는 프로세스에서의 단계들을 나타내는 단면도이다. 마이크로전자 상호접속 소자(512)를 형성하는데 사용되는 단계들은 마이크로전자 소자(512)(도 6g)를 형성하는데 사용된 단계들과 동일하되, 다음과 같은 점만 다르다. 제조 준비 단계(도 7a)에서는, 계층화된 금속 구조(502)가 제공되는데 이것은 전술한 프로세스(도 6a 내지 도 6g)에서 사용된 구조와 유사하되, 상부 금속층(504)이 더 얇을 수 있다는 점이 다른데, 예를 들어 1미크론 내지 3미크론의 두께를 가진다. 한편, 계층화된 금속 구조(502)의 하부 층(506)은 기계적 지지를 위해 제공되는 장벽층이 될 수 있고, 이에 따라 상대적으로 두꺼울 수 있는데, 예를 들어 약 35미크론의 두께를 가질 수 있다. 특정한 예에서는, 금속층(504, 506)이 본질적으로 구리 또는 구리 합금으로 구성될 수 있고 에칭 장벽(508)은 본질적으로 니켈로 구성될 수 있다.
이어서, 도 7b에 도시된 바와 같이, 금속층(504)의 일부분을 덮도록 포토레지스트 마스크가 형성된다. 그런 다음 금속층(504)의 노출된 부분 위에 제1 금속선(510) 및 도전성 패드(544)를 전기도금으로 형성한다. 전기도금된 금속선은 에칭에 의해 형성되는 금속선(410, 410')(도 6f)의 에지보다 더 직선적인, 즉 더 수직적인 에지로 형성될 수 있다. 일부의 경우, 최고의 성능을 획득하기 위한 어플리케이션에 있어서, 에칭보다는 전기도금으로 금속선을 형성하는 것이 이로울 수 있다.
그 후, 포토레지스트 마스크를 금속 구조(502)(도 7c)로부터 벗겨낸 후 도 6d를 참조하여 설명된 바와 같은 프로세스로 유전체 층(514)을 형성한다(도 7d).
다음, 도전성 패드(544)에 정렬하여 유전체 층(512)에 홀을 형성할 수 있고, 그 후, 유전체 층(512)의 노출된 표면 위에 전도성 시드 층(518)을 무전해 도금으로 증착할 수 있다. 하부 금속층(506)을 제거하여 도 7f에 도시된 바와 같은 구조를 남긴다. 하부 금속층은 예를 들어 에칭 장벽(도 7a)에 대해 선택적으로 에칭함으로써 제거될 수 있다. 이때 에칭 장벽은 금속층(504)에 대해 선택적으로 수행되는 추가의 에칭 프로세스에 의해 제거될 수 있다.
그 후, 도 7g에 도시된 바와 같이, 제2 금속선(510') 및 도전성 패드(546)를, 금속층(504) 위에 형성되어 있는 포토레지스트 마스크(525)에 의해 노출되어 있는 금속층(504)의 부분들 위에 전기도금으로 형성할 수 있다. 예를 들어, 제2 금속선(510') 및 패드(546)는 금속층(504) 위에 구리를 전기도금함으로써 형성될 수 있다. 동일한 단계 또는 상이한 단계에서, 다른 포토레지스트 마스크(535)에 의해 노출된 유전체 층(512)의 맞은 편 표면의 부분 위에 금속선(532) 및 도전성 비아(533)를 전기도금으로 형성할 수 있다. 이러한 금속선(532) 및 도전성 비아(533)는 예를 들어 구리를 전기도금함으로써 형성될 수 있다.
전술한 제조 방법(도 6a 내지 도 6g)과 마찬가지로, 제1 금속선(510)과 인접하는 제2 금속선(510') 사이에 달성될 수 있는 피치(550)는, 이와 같이 제공된 도금 프로세스를 사용해서, 인접하는 제1 금속선(510)들 사이 또는 인접하는 제2 금속선(510')들 사이에 달성될 수 있는 최소 피치보다 작을 수 있다.
도 7h에 도시된 제조 단계에서는, 시간 제어 에칭 프로세스에 의해 포토레지스트 마스크(525, 535)를 제거하고, 금속선(510, 510')과 도전성 패드(546) 사이에 노출되어 있는 금속층(504)의 부분들을 제거한다. 금속선(532)과 비아(533) 사이에 노출된 도전성 시드 층(518)(도 7e)의 부분들을 제거하기 위해 동일하거나 유사한 프로세스를 사용할 수 있다.
전술한 프로세스(도 7a 내지 도 7h)의 변형예에서, 금속 구조(502)는 에칭 장벽(508) 대신, 제거 가능한 필러블 접착제(remoable peelable adhesive)를 포함할 수 있다. 이 필러블 접착제는, 에칭 대신 박리(peeling)를 수행하여 하부 금속층(506)이 도 6f에 도시된 단계에서 제거될 수 있도록 금속층이 떨어져 나갈 수 있게 부착되도록 설계된다. 이러한 필러블 접착제는 또한, 예를 들어 캐리어 금속층(506)으로 박리를 수행하거나 또는 물 또는 그외 용액에서 용해될 수 있게 함으로써, 완전하게 떨어져 나갈 수도 있게 되어, 금속층(504)의 주요 표면이 그 제거 후에 완전하게 노출된다.
도 8은 전술한 실시예(도 3a 내지 도 3b, 도 4)의 변형예에 따라 마이크로전자 상호접속 소자를 나타내는 단면도이다. 본 실시예에서는, 제1 및 제2 금속선(610, 610')이 기준면(616) 내에서 각각의 표면을 가지며, 각각의 금속선의 폭 방향으로 서로 정렬되어 있다. 이러한 경우에는, 한 쌍의 정렬된 제1 및 제2 금속선(610, 610')은 단일의 도체를 형성하여, 상호접속 소자(614) 상의 한 위치로부터 다른 위치로 신호를 보낼 수 있도록 한다. 일실시예에서, 정렬된 금속선(610, 610')에 의해 형성된 단일의 도체는, 금속선들이 정렬되어 있는 적절한 포토레지스트 마스크를 단순히 사용함으로써, 전술한 프로세스(도 6a 내지 도 6g; 도 7a 내지 도 7h)를 사용하여 제조될 수 있다.
도 9의 부분 확대 단면도는 전술한 방법(도 6a 내지 6g; 도 7a 내지 도 7h)에 의해 형성될 때, 한 쌍의 정렬된 금속선 내에 제공될 수 있는 3층의 금속 구조를 도시하고 있다. 금속선(610, 610')이 금속층으로부터 형성되고, 이러한 금속층은 상대적으로 얇은데, 예를 들어 실례로 12 미크론이며, 정렬된 금속선(610, 610')에 의해 형성된 단일의 더 두꺼운 도체는 신호 컨덕션을 향상시킬 수 있다. 이것은 1 기가헤르쯔(GHz) 이상의 주파수를 가지는 신호를 컨덕팅하는데 있어서 중요한데, 신호 도체의 표면 효과 및 형상은 더 중요한 영향을 가지기 시작한다.
마이크로전자 소자(614)는 도 8에 도시된 방식으로 정렬된 제1 및 제2 금속선만을 가는 것은 아니다. 전술한 바와 같이 도시된(도 3a 내지 도 3b; 도 4 내지 도 5) 인터리브된 세트의 제1 및 제2 금속선(110, 110')에 의해 형성된 매우 밀집된 피치의 금속선도 상기 정렬된 금속선과 동시에 형성될 수 있다. 이러한 결과는 전술한 바와 같이(도 7a 내지 도 7h) 처리하여, 제1 및 제2 금속선이 일부의 장소에서는 인터리브되고 다른 위치에서는 정렬되어 있는 적절한 포토레지스트 마스크를 형성함으로써 달성될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 마이크로전자 상호접속 소자를 나타내는 단면도이며, 도전적으로 일직선으로 되어 있는 홀이 아닌 고체 금속 범프(solid metal bump) 또는 포스트(735)를 사용하여 유전체 층(714)의 한 페이스(730)에 있는 도전성 패드(733)와 유전체 층의 다른 페이스(718)에 있는 다른 도전성 패드(746)를 도전적으로 상호접속시킨다. 고체 금속 포스트는 금속선(732)에 연결될 수 있고, 패드(733)는 금속선(710, 710')에 연결될 수 있다. 이 경우, 금속 포스트는 유전체 층의 상부 페이스(730)에 있는 금속선과 하부 페이스(718)에서 인터리브된 금속선(710, 710')을 도전적으로 연결시킬 수 있다. 고체 금속 범프 또는 포스트, 예를 들어 고체 구리 포스트는 공동의 도전성 비아, 즉 유전체 층의 홀의 내부 표면 상에 금속 라이닝(metal lining)에 의해 형성된 비아에 비해 우수한 열 도전성을 가지는 경향이 있다.
도 10에 도시된 바와 같이, 고체 금속 포스트(735)는 도전성 패드(746)의 금속과는 상이한 도전성 결합 재료(748)를 통해 도전성 패드(746)에 기계적으로 그리고 도전적으로 결합될 수 있다. 도전성 결합 재료는 용융 온도가 250℃보다 낮은 예를 들어 주석, 인듐과 같은 저 용융점의 금속 또는 금속 합금일 수 있고, 또는 대안으로 금속으로 충전된 페이스트와 같은 도전성 페이스트, 예를 들어 은으로 충전된 페이스트 또는 고체가 충전된 페이스트일 수도 있다. 도전성 결합 재료는, 구리로 이루어진 금속 포스트(735)와 구리로 이루어진 도전성 패드(746)를 직접 결합시켜야 하는 것보다 낮은 온도 및 압력으로 포스트(735)와 도전성 패드(746) 사이의 기계적 그리고 도전적 사운드 조인트(sound joint)의 형성 시에 도움이 될 수 있다.
도 11a 내지 도 11c는 단면도이고 도 11d는 라인 11C-11C를 통해 도 11c에 대응하는 평면도이며, 상호접속 소자(714)의 금속 구조(702)를 처리할 때의 단계를 도시하고 있다. 도 11a 및 도 11b와 관련해서 수행되는 단계들은 전술한 프로세스(도 6a 및 도 6b)의 단계들과 동일하되, 평평한 도전성 패드 대신 금속층(704)으로부터 금속 링(744)(도 7b 및 도 7c')을 형성하는 점이 다르다. 이때, 도 11c 및 도 11d에 도시된 바와 같이, 금속 링은 도전성 결합 금속(748)으로 충전되어 있다. 금속 링을 도전성 페이스트로 충전하는 데는 다양한 기술, 예를 들어 스크린 프린팅, 등사, 배치 또는 플레이싱(placing)과 같은 기술이 사용될 수 있는데, 저-용융 온도의 금속을 함유하는 도전성 볼(conductive ball)이 금속 링으로 들어 오 고 이러한 도전성 볼이 금속 링(744)에 있는 금속 구조(702)를 리플로우시킨다.
도 12a 및 도 12b는 단면도이고 도 12c는 라인 12B-12B를 통해 도 12b에 대응하는 평면도이며, 금속 범프(735)가 금속 캐리어 층(754)(도 12b) 위에 있는 에칭된 금속 구조(762)를 형성할 때의 단계를 도시하고 있다. 도 12a에 도시된 바와 같이, 계층화된 금속 구조(752)는 전술한 구조(402)(도 6a)와 유사하되 더 두꺼운 금속층(756), 예를 들어 약 50미크론의 두께를 가지는 구리 층을 가질 수 있고, 포포레지스트 마스크(도시되지 않음)에 따라 에칭함으로써 패턴화되어 고체 금속 포스트(735)를 형성할 수 있다(도 12b). 이러한 고체 금속 포스트를 형성할 때는, 금속층(756)을 기본 에칭 장벽(758)의 레벨까지 완전하게 에칭한다. 일실시예에서, 에칭 장벽(758)은 니켈일 수 있다. 실례로, 에칭 장벽으로서는 하나 이상의 금속을 사용할 수 있는데, 예를 들어 Al, Ni, Ag, Au, Pd, Pb 또는 Sn을 사용할 수 있다.
그 후, 도 13a 내지 도 13c에 도시된 바와 같이, 에칭된 금속 구조(762)와 에칭된 금속 구조(702)는 결합되는데 이 두 금속 구조 사이에는 유전체 층(714)이 있다. 실례로, 유전체 층(714)은 50미크론이지만, 기능적 요건 및 형성-인자 요건에 따라 더 얇을 수도 있고 더 두꺼울 수도 있다. 유전체 층(714) 및 그 제조는 도 6d와 관련해서 전술한 바와 같이 될 수 있다.
결합 프로세스 동안, 고체 금속 포스트의 선단(tip)(738)이 결합 재료(748)에 대해 지탱하여 이 결합 재료를 다소 변형시킬 수도 있다. 하부 금속 구조(702)의 금속 링(744)과 에칭된 고체 금속 포스트의 테이퍼링된 프로파일의 조합으로 금속 포스트(735)와 금속 링(744)의 내부와의 자기-얼라인먼트(self-alignment)에 도움이 될 수 있다. 이 방법에서, 금속 구조(702, 762)를 광학적으로 서로 정렬시키기 위한 허용치를 다소 완화할 수 있다.
도 6d를 참조하여 전술한 바와 같이, 열 압축 본딩 프로세스를 이용하여 금속 구조와 유전체 층을 결합시킬 수 있다. 적당하게 상승된 온도, 예를 들어 약 150℃ 내지 약 250℃의 온도로 구조체에 대해 베이킹을 수행하면, 결합 재료(748)를 통해 포스트(735)와 도전성 패드(746) 간에 기계적 그리고 도전적 사운드 조인트를 형성할 수 있다.
그 후, 전술한 방법(도 6e 내지 도 6f)으로, 구조의 노출된 금속층을 패터닝하여 금속선(732)과 도전성 패드(733)를 구성하고, 구조체(702)의 노출된 금속층을 패터닝하여 금속선(710')과 도전성 패드(746)를 구성한다(도 13b). 그 후, 도 13c에 도시된 바와 같이, 각각의 금속선(732)과 도전성 패드(733) 사이 그리고 금속선(710, 710')과 도전성 패드(746) 사이에서 노출되어 있는 에칭 장벽층의 부분들을 선택적 에칭 프로세스에 의해 제거할 수 있다.
전술한 설명은 특정한 어플리케이션에 대한 예시적 실시예를 참조하였으나, 본 발명이 이에 제한되지 않는다 것은 자명하다. 본 명세서에 제공된 설명으로 당업자는 첨부된 청구의 범위의 범주 내에서 추가의 변형, 어플리케이션, 및 실시예를 이해하게 될 것이다.

Claims (18)

  1. 마이크로전자 상호접속 소자에 있어서,
    기준면 내에서 폭 및 길이가 연장하는 하부 표면, 상기 기준면으로부터 이격되어 있는 상부 표면, 및 상기 상부 표면과 상기 하부 표면 사이에서 연장하는 에지를 각각 가지는 복수의 제1 금속선으로서, 상기 제1 금속선의 상부 표면과 하부 표면 사이의 제1 거리가 상기 제1 금속선의 두께를 규정하는, 상기 복수의 제1 금속선;
    상기 복수의 제1 금속선의 폭 방향으로 상기 복수의 제1 금속선과 인터리브되어 있고, 상기 기준면 내에서 폭 및 길이가 연장하는 상부 표면 및 상기 기준면으로부터 이격되어 있는 하부 표면을 각각 가지는 복수의 제2 금속선으로서, 상기 제2 금속선의 상부 표면과 하부 표면 사이의 제2 거리가 상기 제2 금속선의 두께를 규정하는, 상기 복수의 제2 금속선; 및
    상기 복수의 제1 금속선 중 하나의 제1 금속선을 상기 복수의 제2 금속선 중 인접하는 제2 금속선으로부터 분리하는 유전체 층
    을 포함하는 마이크로전자 상호접속 소자.
  2. 제1항에 있어서,
    상기 하나의 제1 금속선과 상기 하나의 제1 금속선에 인접하는 상기 제2 금속선 간의 피치(pitch)는 상기 복수의 제1 금속선 중 인접하는 금속선들 간의 제1 피치보다 작고 상기 복수의 제2 금속선 중 인접하는 금속선들 간의 제2 피치보다 작은, 마이크로전자 상호접속 소자.
  3. 제1항에 있어서,
    상기 제1 피치는 상기 복수의 제1 금속선 중 하나의 금속선의 폭의 적어도 약 2배와 같고, 상기 제2 피치는 상기 복수의 제2 금속선 중 하나의 금속선의 폭의 적어도 약 2배와 같고, 이에 의해 상기 복수의 제1 금속선의 폭 방향으로, 상기 복수의 제1 금속선 중 적어도 일부는 상기 복수의 제2 금속선 중 적어도 일부와 절연되어 있고 상기 복수의 금속선 중 하나의 제1 금속선의 폭보다 훨씬 작게 이격되어 있는, 마이크로전자 상호접속 소자.
  4. 제1항에 있어서,
    상기 복수의 제1 및 제2 금속선은 에칭에 의해 형성되는, 마이크로전자 상호접속 소자.
  5. 제1항에 있어서,
    상기 복수의 제1 및 제2 금속선 중 적어도 일부는 도금에 의해 형성되는, 마이크로전자 상호접속 소자.
  6. 제1항에 있어서,
    상기 복수의 제1 및 제2 금속선의 폭은 약 60미크론보다 작은, 마이크로전자 상호접속 소자.
  7. 제1항에 있어서,
    상기 복수의 제1 및 제2 금속선의 폭은 약 20미크론을 넘지 않는, 마이크로전자 상호접속 소자.
  8. 제1항에 있어서,
    상기 복수의 제1 및 제2 금속선의 폭은 일정하되 약 10미크론을 넘지 않는, 마이크로전자 상호접속 소자.
  9. 제1항에 있어서,
    상기 복수의 제2 금속선 각각은, 상기 제2 금속선의 상부 표면과 하부 표면 사이를 연장하는 에지를 가지며,
    상기 복수의 제1 금속선 중 하나의 제1 금속선의 에지와 상기 복수의 제2 금속선 중 하나의 제2 금속선의 인접하는 에지 간의 공간은 상기 인접하는 제1 및 제2 금속선의 폭보다 작은, 마이크로전자 상호접속 소자.
  10. 제1항에 있어서,
    상기 기준면의 방향으로 연장하는 도전성 패드 및 상기 유전체 층을 통해 상기 도전성 패드로부터 연장하는 도전성 비아(via)를 더 포함하는 마이크로전자 상호접속 소자.
  11. 제10항에 있어서,
    상기 도전성 비아는 고체 금속 범프(solid metal bump)를 포함하고,
    상기 도전성 패드는 상기 복수의 금속선 중 적어도 하나에 연결되어 있는 금속 링 및 상기 금속 링 내의 도전성 결합 재료를 포함하며,
    상기 고체 금속 범프는 상기 도전성 결합 금속에 결합되어 있는, 마이크로전자 상호접속 소자.
  12. 제11항에 있어서,
    상기 고체 금속 범프는 에칭된 금속 범프인, 마이크로전자 상호접속 소자.
  13. 제11항에 있어서,
    상기 금속 링 및 상기 복수의 제1 금속선은 동일한 금속층으로 형성되는, 마이크로전자 상호접속 소자.
  14. 마이크로전자 상호접속 소자를 형성하는 방법에 있어서,
    (a) 제1 노출된 금속층 및 제2 노출된 금속층을 포함하는 계층화된 소자 및 상기 제1 노출된 금속층과 상기 제2 노출된 금속층 사이에 협지된 에칭 장벽층을 고려하여, 상기 제1 노출된 금속층을 에칭하는 단계를 포함하는 프로세스에 의해 복수의 제1 금속선을 형성하는 단계;
    (b) 상기 복수의 제1 금속선 위에 유전체 층을 형성하는 단계; 및
    (c) 상기 제2 노출된 금속층을 에칭하는 단계를 포함하는 프로세스에 의해 복수의 제2 금속선을 형성하는 단계
    를 포함하는 방법.
  15. 제14항에 있어서,
    상기 에칭 장벽층은 도전성이고,
    상기 단계(b) 이전에 상기 복수의 제1 금속선 사이의 상기 에칭 장벽층의 일부를 제거하는 단계; 및
    상기 단계(c) 이후에 상기 복수의 제2 금속선 사이의 상기 에칭 장벽층의 일부를 제거하는 단계
    를 더 포함하는 방법.
  16. 제14항에 있어서,
    상기 복수의 제1 금속선 중 하나의 제1 금속선과 상기 복수의 제2 금속선 중 인접하는 제2 금속선 간의 피치(pitch)는, 상기 제1 노출된 금속층을 에칭하여 얻은 상기 복수의 제1 금속선 간의 피치보다 작고, 상기 제2 노출된 금속층을 에칭하여 얻은 상기 복수의 제2 금속선 간의 피치보다 작은, 방법.
  17. 마이크로전자 상호접속 소자를 형성하는 방법에 있어서,
    (a) 제1 두께를 가지는 박층의 제1 노출된 금속층, 상기 제1 두께보다 실질적으로 두꺼운 제2 두께를 가지는 제2 노출된 금속층, 및 상기 제1 노출된 금속층과 상기 제2 노출된 금속층 사이에 협지된 제거 가능한 층을 고려하여, 상기 제1 금속층의 제1 표면에 복수의 제1 금속선을 도금하는 단계;
    (b) 상기 복수의 제1 금속선 위에 유전체 층을 형성하는 단계;
    (c) 상기 제1 금속층의 제2 표면이 노출되도록 적어도 상기 제2 금속층 및 상기 제거 가능한 층을 제거하는 단계;
    (d) 상기 제1 금속층의 제2 표면에 복수의 제2 금속선을 도금하는 단계; 및
    (e) 상기 제1 및 제2 금속선 사이에 노출되어 있는 상기 제1 금속층의 적어도 일부를 제거하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서,
    상기 복수의 제1 금속선 중 하나의 제1 금속선과 상기 복수의 제2 금속선 중 인접하는 제2 금속선 간의 피치(pitch)는, 상기 도금하는 단계에 의해 얻은 상기 복수의 제1 금속선 간의 피치보다 작고, 상기 도금하는 단계에 의해 얻은 상기 복수의 제2 금속선 간의 피치보다 작은, 방법.
KR1020117003020A 2008-07-09 2009-07-08 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법 KR101654820B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13445708P 2008-07-09 2008-07-09
US61/134,457 2008-07-09

Publications (2)

Publication Number Publication Date
KR20110039337A true KR20110039337A (ko) 2011-04-15
KR101654820B1 KR101654820B1 (ko) 2016-09-06

Family

ID=41396280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003020A KR101654820B1 (ko) 2008-07-09 2009-07-08 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법

Country Status (4)

Country Link
US (4) US8461460B2 (ko)
JP (1) JP2011527830A (ko)
KR (1) KR101654820B1 (ko)
WO (1) WO2010005592A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914296B1 (en) * 2010-01-05 2011-03-29 Exatron, Inc. Interconnecting assembly with conductive lever portions on a support film
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9159670B2 (en) * 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US9263349B2 (en) * 2013-11-08 2016-02-16 Globalfoundries Inc. Printing minimum width semiconductor features at non-minimum pitch and resulting device
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
ITUB20155408A1 (it) * 2015-11-10 2017-05-10 St Microelectronics Srl Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti
US11063758B1 (en) 2016-11-01 2021-07-13 F5 Networks, Inc. Methods for facilitating cipher selection and devices thereof
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US11018024B2 (en) * 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
US11251117B2 (en) * 2019-09-05 2022-02-15 Intel Corporation Self aligned gratings for tight pitch interconnects and methods of fabrication
US11791320B2 (en) 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
US20010028112A1 (en) * 1996-04-29 2001-10-11 Ma Kin F. Method for reducing capacitive coupling between conductive lines
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US20080020132A1 (en) * 2002-05-01 2008-01-24 Amkor Technology, Inc. Substrate having stiffener fabrication method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
JPH03110849A (ja) * 1989-09-25 1991-05-10 Nec Corp 半導体装置
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5509553A (en) * 1994-04-22 1996-04-23 Litel Instruments Direct etch processes for the manufacture of high density multichip modules
KR0157284B1 (ko) * 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
US5995328A (en) * 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6137178A (en) * 1998-06-17 2000-10-24 Siemens Aktiengesellschaft Semiconductor metalization system and method
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP3586190B2 (ja) * 2000-12-26 2004-11-10 株式会社東芝 半導体装置およびその製造方法
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
US20040011555A1 (en) * 2002-07-22 2004-01-22 Chiu Tsung Chin Method for manufacturing printed circuit board with stacked wires and printed circuit board manufacturing according to the mehtod
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170069A (ja) * 1993-09-27 1995-07-04 Rogers Corp 多層回路の製造法
US20010028112A1 (en) * 1996-04-29 2001-10-11 Ma Kin F. Method for reducing capacitive coupling between conductive lines
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US20080020132A1 (en) * 2002-05-01 2008-01-24 Amkor Technology, Inc. Substrate having stiffener fabrication method

Also Published As

Publication number Publication date
US20100009554A1 (en) 2010-01-14
US8900464B2 (en) 2014-12-02
WO2010005592A8 (en) 2011-02-10
WO2010005592A2 (en) 2010-01-14
KR101654820B1 (ko) 2016-09-06
US8461460B2 (en) 2013-06-11
US20170096329A1 (en) 2017-04-06
US20130341299A1 (en) 2013-12-26
JP2011527830A (ja) 2011-11-04
US9524947B2 (en) 2016-12-20
US9856135B2 (en) 2018-01-02
US20150087146A1 (en) 2015-03-26
WO2010005592A3 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
KR101654820B1 (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US7122901B2 (en) Semiconductor device
US6803664B2 (en) Semiconductor package
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
TWI693874B (zh) 線路載板結構及其製作方法
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
TWI420989B (zh) 印刷電路板及其製造方法
TWI420996B (zh) 印刷電路板及其製造方法
KR20100104932A (ko) 인쇄회로기판의 제조방법
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2004207262A (ja) 薄膜多層回路基板及びその製造方法
JP2023104759A (ja) 多層配線基板、半導体装置、多層配線基板の製造方法
KR20200105031A (ko) 미세 피치 회로구조를 갖는 인쇄회로기판 및 그 제조 방법
KR101526581B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2012204732A (ja) 配線基板およびその製造方法
JP2018041750A (ja) インターポーザ、モジュールおよびインターポーザの製造方法
JP2013009006A (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right