JP2004207262A - 薄膜多層回路基板及びその製造方法 - Google Patents
薄膜多層回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004207262A JP2004207262A JP2002370883A JP2002370883A JP2004207262A JP 2004207262 A JP2004207262 A JP 2004207262A JP 2002370883 A JP2002370883 A JP 2002370883A JP 2002370883 A JP2002370883 A JP 2002370883A JP 2004207262 A JP2004207262 A JP 2004207262A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- circuit board
- multilayer circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】導体層と絶縁層とが積層され、一表面にバンプ電極が設けられてなる薄膜多層回路基板の製造工程において、バンプ電極の実装後の超音波洗浄などで、バンプ電極と薄膜多層回路基板との接続の信頼性が低下するという問題を解決するバンプ電極構造とその形成方法を提供する。
【解決手段】本発明の一実施例によれば、薄膜多層回路基板（２５と２６）の一表面に形成された銅電極層（６）とポリイミド樹脂層（８）との界面及び銅電極層（６）と銅電極層に接続する上部配線層（１０）の界面とにクロム密着層（７）が形成され、銅電極層の表面に、はんだバンプ（１１）或いは金スタッドバンプ（１３）が形成される。
【選択図】図１
【解決手段】本発明の一実施例によれば、薄膜多層回路基板（２５と２６）の一表面に形成された銅電極層（６）とポリイミド樹脂層（８）との界面及び銅電極層（６）と銅電極層に接続する上部配線層（１０）の界面とにクロム密着層（７）が形成され、銅電極層の表面に、はんだバンプ（１１）或いは金スタッドバンプ（１３）が形成される。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特に、半導体チップを搭載する薄膜多層回路基板の構造とその製造方法に係わる。
【０００２】
【従来の技術】
従来の多層フィルム基板は、予め配線を形成したシート状の樹脂フィルムに熱過疎性樹脂等を介して積層して作製するものが大半であるが、このような方法で作製した多層フィルム基板は、配線の微細化が難しく、せいぜい１００μｍピッチの配線を形成するのが限界である。しかし、最近では、携帯電話などの高周波機器に内蔵する部品として、２０μｍ以下のピッチの配線が形成された多層フィルム基板への要求が高まっている。そのような微細配線を有する多層フィルム基板を得るためには、スピンコート法やビルドアップ法によって支持基板上に多層配線を形成し、その後、支持基板をエッチングするか、或いは、機械的に引き剥がすことにより、除去してフィルム基板を取り出す方法が用いられるようになってきた。図１０のＬは、支持基板を除去したフィルム基板の表面に形成された電極の断面構造を示すが、電極層２６の樹脂膜８に埋め込まれた電極６の下面に、はんだバンプ１１が実装され、上面は多層配線層２５の上部配線層１０に接続されている。ところが、フィルムを基板から引き剥がしたり、エッチングして除去することによって、樹脂膜８との間にクラック２７が発生し、また、上部配線層１０と電極６との密着が悪くなり、はんだバンプ１１を実装した後のフラックス洗浄（超音波洗浄）時や、Ａｕ（金）スタッドバンプの（超音波）接合時に、図１０のＭに示すように、バンプごと電極が脱落するといった問題が起きている。導体層と絶縁層との密着力低下を防止する方法は提案されているが、上記の問題に対する完全な解決にはなっていない（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２３１６６号広報（Ａ）(第５頁、第１図)
【０００４】
【発明が解決しようとする課題】
本発明は、薄膜を積層した後に、支持基板を除去する方法で作製した薄膜多層回路基板において、バンプ電極のはんだバンプ実装後のフラックス洗浄（超音波洗浄）時、或いは、金（Ａｕ）スタッドバンプの超音波接合時における、電極脱落の問題を解決する電極構造とその形成方法を提供する。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、第一導電層である電極と第一絶縁層である樹脂層間及び電極と上部配線層間に密着力を良くするための密着層を設けたバンプ電極構造とする。密着力を良くするための代表的な密着層としてクロム（Ｃｒ）薄膜を用いる。図８のＪは、はんだバンプ１１を、図８のＫはＡｕスタッドバンプ１３を各々実装した電極構造を示すが、共に、電極層２６の樹脂層８に埋込まれた電極６と樹脂層８の間、及び、多層配線層２５の配線層１０との間に、電極６を包むように密着力を良くするための金属層７を介在させる。
【０００６】
図１のような埋込みのバンプ電極を形成する方法としては、ガラス基板やシリコンウェーハ等の支持基板上に、これらの基板と密着の悪い金属層（Ｃｕ）を介し、バンプ電極層、Ｃｒ密着層、絶縁層、多層配線層を積層後、最後に基板から最下層のＣｕ膜ごと引き剥がしによって、多層配線層２５と電極層２６とからなる薄膜多層回路部を引き剥がし、最下層のＣｕ膜（Ｃｕ剥離層）をエッチングすることでバンプ電極を露出させる方法と、エッチャントでエッチングできる支持基板（Ｃｕ基板）上に電極層２６と多層配線層２５とを形成し、最後にＣｕ基板をエッチング除去して下層の電極を露出させる方法とがある。その際にＣｕ剥離層あるいはＣｕ基板の上にエッチングストッパ層として、Ｃｒ層を設け、Ｃｕ剥離層あるいはＣｕ基板エッチング時にＣｕ、Ｎｉ電極のオーバーエッチングを防ぐ必要がある。これらの方法によって、樹脂層との密着性に優れた多層フィルム基板のバンプ電極を得ることができる。
【０００７】
バンプ電極とそれを取り巻く樹脂層及びバンプ電極と上部配線層の界面に密着層を介在させることにより、はんだバンプ実装後のフラックス洗浄（超音波洗浄）時やＡｕスタッドバンプの（超音波）接合時における電極脱落を防ぐことができる。特に、Ｃｒ層はＣｕの電極と樹脂層との両方に対し優れた密着性を有するのみならず、Ｃｕの電極とＣｕの上部配線層の界面で、俗にＡｎｃｈｏｒ効果と呼ばれているように、双方の機械的・電気的接続をより強固にする働きが認められる。前述のような方法でバンプ電極を形成することにより、Ｃｒ層のＣｕと樹脂層との両方に対する優れた特性を効率的に取出すことができた。尚、銅（Ｃｕ）をニッケル（Ｎｉ）又、クロム（Ｃｒ）をコバルト（Ｃｏ）で置換しても同様の効果が期待できる。
【０００８】
【発明の実施の形態】
実施例１
図９は、本発明による電極構造の樹脂薄膜パッケージの断面図である。半導体チップ２０が多層配線層２５の上部樹脂層９の上面に接着剤２２で固定され、上部配線層１０に接続され、その上をモールド２１が被覆している。多層配線層２５の上部樹脂層９の下面には電極層２６が一体化し、全体で薄膜多層回路部を形成する。電極層２６には、密着層付きの電極２４が埋め込まれ、その各々に、はんだバンプまたはＡｕスタットバンプが実装されている。
【０００９】
図２のＡから図５のＫまでは、本発明の実施例１による半導体装置の製造工程断面図であり、支持基板を引き剥がしによって薄膜多層回路部を引き剥がし、バンプ電極を露出させる方法を示す。
剥離する支持基板としての厚さ２ｍｍ のガラス基板１上に、Ｃｕ剥離層２を０．５μｍ、Ｃｒストッパ層３を０．０８μｍ、Ｃｕシード層４を０．５μｍの各厚さで順次スパッタリングで積層被着し、ポジレジスト５を１５μｍ 塗布し、露光、現像により、８０μｍ径 の電極パターンの開口を形成し、開口内に選択的に、Ｃｕめっきを１２μｍの厚さに成長させて、電極６を形成した（図２Ａ）。続いて、レジスト５を剥離し（図２Ｂ）、Ｃｕシード層４を、電極６をマスクにエッチングし、Ｃｒストッパ層３上のＣｕシード層を除去した（図２Ｃ）。その後、Ｃｒ密着層７を０．０８μｍ全面にスパッタリングで被着し（図３Ｄ）、Ｃｒ密着層７の膜厚は、０．０６μｍ以上必要であるが０．１μｍより薄い方がよい。薄過ぎると密着層としての信頼性が低下し、厚過ぎると作業性が低下するからである。Ｃｒ密着層７上から非感光性ポリイミドを約１０μｍ塗布、キュアし、Ｃｕ電極上部を覆った後、化学機械研磨法（ＣＭＰ）で電極の頭出し（Ｃｒ層上部が露出した時点で研磨を停止する）を行い平坦化した樹脂層８を得た（図３Ｅ）、その上に電極層形成と同様のプロセスで、ポリイミドからなる上部樹脂層９と上部配線層１０とからなる配線層とを繰返し積層し、ライン／スペースが１０μｍ／１０μｍの配線パターンで４層の多層配線層を形成した。図３Ｆにはその１層目までを示す。次に、パターンと関係ない部分にカッターで切れ目を入れ、そこを起点にガラス基板１からＣｕ剥離層２より上の部分を引き剥がし（図４Ｇ）、ガラス基板と薄膜多層フィルム部を分離した（図４Ｈ）。次に、フィルム部のＣｕ剥離層２をエッチングで除去し（図４Ｉ）、順次Ｃｒストッパ層をエッチングして電極６と一体化したＣｕシード層４を露出させた（図５Ｊ）。このＣｕシード層４上に、はんだフラックスを塗布後、９０μｍ 径のはんだボールを搭載 、リフローし、超音波フラックス洗浄を行い、はんだバンプ１１を形成した（図５Ｋ）。この際、フラックス洗浄後に電極の脱落等はなく、約２０００個すべてのパターンにバンプが形成されていることを確認した。また、形成したはんだバンプによるＣｕ電極の食われ等も観察されず、良好なはんだバンプを形成することができた。抵抗上昇は１０％以下と良好であった。
【００１０】
実施例２
図６のＡから図８のＩまでは、本発明の実施例２による半導体装置の製造工程断面図であり、Ｃｕ基板上にバンプ電極、薄膜多層回路を形成し、最後にＣｕ基板をエッチング除去してバンプ電極を露出させる方法を示す。
鏡面研磨した厚さ２ｍｍのＣｕ基板１２上に、Ｃｒストッパ層３を０．２μｍ、Ｃｕ シード層４を０．５μｍの厚さにでスパッタリングで積層被着し、実施例１と同様の方法で、ポジレジスト５を１５μｍの厚さに塗布し、露光、現像の後、８０μｍ径 の電極パターンの開口を形成し、開口内に選択的にＣｕめっきを１２μｍの厚さに成長させて、電極６を形成した（図６Ａ）。続いて、レジスト５を剥離し（図６Ｂ）、Ｃｕシード層４を、電極６をマスクにエッチングし、Ｃｒストッパ層３上のＣｕシード層を除去した（図６Ｃ）。その後、Ｃｒ密着層７を全面にスパッタリングで被着し（図７Ｄ）、その上から非感光性ポリイミドを約１０μｍ塗布、キュアし、Ｃｕ電極上部を覆った後、化学機械研磨法（ＣＭＰ）で電極の頭出し（Ｃｒ層上部が露出した時点で研磨を停止する）を行い平坦化した樹脂層８を得た（図７Ｅ）、その上に電極層形成と同様のプロセスで、ポリイミドからなる上部樹脂層９と上部配線層１０とからなる配線層を繰返し積層し、ライン／スペースが１０μｍ／１０μｍの配線パターンで４層の多層配線層を形成した。図７Ｆにはその１層目までを示す（図７Ｆ）。その後、塩化銅溶液を用いてＣｕ基板１２をエッチング除去し、薄膜多層フィルム部を分離した（図８Ｇ）。この時、注意する点として、塩化銅はエッチング力がかなり強いため、Ｃｒストッパ層３の厚さが薄すぎるとストッパ層３を超えてＣｕ電極６までエッチングが進んでしまうため、Ｃｒストッパ層３の厚みは、０．１μｍ以上であればよいが、０．２μｍ以上が安全である。次に、薄膜多層フィルム部のＣｒストッパ層３をエッチングして、電極６と一体化したＣｕシード層４を露出させ（図８Ｈ）、実施例１と同様に、このＣｕシード層４上に、はんだフラックスを塗布後、９０μｍ 径のはんだボールを搭載、リフローし、超音波フラックス洗浄を行い、はんだバンプ１１を形成した（図８Ｉ）。この際、フラックス洗浄後に電極の脱落等はなく、約２０００個すべてのパターンにバンプが形成されていることを確認した。また、形成したはんだバンプによるＣｕ電極の食われ等も観察されず、良好なはんだバンプを形成することができた。
【００１１】
（付記１）導体層と絶縁層が積層され、その第一表面に、バンプを形成する第一導体層と該第一導体層の周囲に配置される第一絶縁層とが形成された薄膜多層回路基板において、該第一導体層と該第一導体層との界面、及び、該第一導体層と該第一導体層と電気的に接続される第二導体層との界面とに密着層が形成されたことを特徴とする薄膜多層回路基板。
【００１２】
（付記２）前記密着層の少なくとも表面は、クロムを主成分とし、前記導体層の少なくとも該密着層に接続する表面は、銅又はニッケルを主成分とし、又、前記絶縁層の少なくとも該密着層に接続する表面は、ポリイミド系樹脂、エポキシ系樹脂、ポリベンゾオキサゾール系樹脂のいずれかを主成分とすることを特徴とする付記１記載の薄膜多層回路基板。
【００１３】
（付記３）前記薄膜多層回路基板の第二表面には、半導体チップが形成されたことを特徴とする付記１記載の薄膜多層回路基板。
（付記４）導体層と絶縁層が積層されてなる薄膜多層回路基板の製造方法において、支持基板上に電極パターンを形成する工程と、該電極パターンが形成された支持基板の表面に密着層を形成する工程と、該密着層に覆われた該電極パターンの周囲に第一絶縁層を形成する工程と、該密着層及び該第一絶縁層上に、該密着層と接する配線層と第二絶縁層とを形成する工程と、該支持基板を剥離する工程とを特徴とする薄膜多層回路基板の製造方法。
【００１４】
（付記５）前記複数の電極パターンを形成する前記支持基板の少なくとも表面は、銅−クロム−銅の三層構造を有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
（付記６）前記支持基板を前記電極パターン及び前記第一絶縁層の下面より剥離する工程において、該電極パターンの下面に銅層を露出させ、該銅層表面に、はんだバンプ或いはＡｕスタッドバンプが形成されたことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
【００１５】
(付記７）支持基板の一表面上に、該支持基板と密着性の悪い材料からなる最下層薄膜、該最下層薄膜のエッチャントに対し耐エッチング性を有するエッチング阻止層、及び、導体層を順次形成する工程と、該最下層薄膜上に前記薄膜多層回路層を形成後、該支持基板を該最下層薄膜との界面から引き剥がすことによって該薄膜多層回路層を該最下層薄膜ごと該支持基板から分離する工程と、該最下層薄膜をエッチングによって除去する工程とを有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００１６】
(付記８）前記支持基板はガラス基板又はシリコンウェーハであり、前記最下層薄膜は、銅（Ｃｕ）を主成分とする金属薄膜であることを特徴とする付記７記載の薄膜多層回路基板の製造方法。
(付記９）支持基板をエッチャントによってエッチング可能な材料によって形成する工程と、該支持基板上に薄膜多層回路基板を形成後、該エッチャントによって該支持基板をエッチング除去する工程とを有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００１７】
(付記１０）前記支持基板が、銅（Ｃｕ）基板であることを特徴とする付記９記載の薄膜多層回路基板の製造方法。
(付記１１）前記支持基板上に、該支持基板のエッチャントに対し耐エッチング性を有するエッチング阻止層、及び、導体層を順次形成する工程と、該導体層上に薄膜多層回路基板を形成後、該エッチャントによって該支持基板をエッチング除去し、次に、該エッチング阻止層を除去する工程とを有することを特徴とする付記９記載の薄膜多層回路基板の製造方法。
【００１８】
(付記１２）前記エッチング阻止層は、クロム（Ｃｒ）薄膜であることを特徴とする付記１１記載の薄膜多層回路基板の製造方法。
(付記１３）前記クロム（Ｃｒ）薄膜の厚さは、０．１μｍ以上であることを特徴とする付記１２記載の薄膜多層回路基板の製造方法。
(付記１４）前記三層構造中の該クロム（Ｃｒ）薄膜の厚さは、０．０６μｍ以上で０．１μｍより薄いことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
【００１９】
(付記１５）前記Ｃｒ密着層の膜厚は、０．０６μｍ以上で０．１μｍより薄いことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
(付記１６）前記密着層を形成する工程では、少なくとも、前記電極パターンの上面と側面を覆うことを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００２０】
【発明の効果】
本発明によれば、微細パターンの薄膜多層回路基板のバンプ電極を形成する際に、電極と絶縁膜及び電極と多層配線との界面にＣｒ等の密着層を形成することで、はんだバンプ実装後のフラックス洗浄（超音波洗浄）時やＡｕスタッドバンプの超音波接合時における電極脱落の起きないバンプ電極の作製を実現することができた。
【図面の簡単な説明】
【図１】本発明による半導体装置の電極構造断面図
【図２】本発明の実施例１による半導体装置の製造工程断面図（その１）
【図３】本発明の実施例１による半導体装置の製造工程断面図（その２）
【図４】本発明の実施例１による半導体装置の製造工程断面図（その３）
【図５】本発明の実施例１による半導体装置の製造工程断面図（その４）
【図６】本発明の実施例２による半導体装置の製造工程断面図（その１）
【図７】本発明の実施例２による半導体装置の製造工程断面図（その２）
【図８】本発明の実施例２による半導体装置の製造工程断面図（その３）
【図９】本発明による電極構造の樹脂薄膜パッケージ断面図
【図１０】従来技術による電極構造の欠点の説明図
【符号の説明】
１、ガラス基板
２、Ｃｕ剥離層
３、Ｃｒストッパ層
４、Ｃｕシード層
５、レジスト層
６、電極
７、Ｃｒ密着層
８、樹脂層
９、上部樹脂層
１０、上部配線層
１１、はんだバンプ
１２、Ｃｕ基板
１３、Ａｕスタッドバンプ
２０、半導体チップ
２１、モールド
２２、接着剤
２４、密着層付き電極
２５、多層配線層
２６、電極層
２７、クラック
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特に、半導体チップを搭載する薄膜多層回路基板の構造とその製造方法に係わる。
【０００２】
【従来の技術】
従来の多層フィルム基板は、予め配線を形成したシート状の樹脂フィルムに熱過疎性樹脂等を介して積層して作製するものが大半であるが、このような方法で作製した多層フィルム基板は、配線の微細化が難しく、せいぜい１００μｍピッチの配線を形成するのが限界である。しかし、最近では、携帯電話などの高周波機器に内蔵する部品として、２０μｍ以下のピッチの配線が形成された多層フィルム基板への要求が高まっている。そのような微細配線を有する多層フィルム基板を得るためには、スピンコート法やビルドアップ法によって支持基板上に多層配線を形成し、その後、支持基板をエッチングするか、或いは、機械的に引き剥がすことにより、除去してフィルム基板を取り出す方法が用いられるようになってきた。図１０のＬは、支持基板を除去したフィルム基板の表面に形成された電極の断面構造を示すが、電極層２６の樹脂膜８に埋め込まれた電極６の下面に、はんだバンプ１１が実装され、上面は多層配線層２５の上部配線層１０に接続されている。ところが、フィルムを基板から引き剥がしたり、エッチングして除去することによって、樹脂膜８との間にクラック２７が発生し、また、上部配線層１０と電極６との密着が悪くなり、はんだバンプ１１を実装した後のフラックス洗浄（超音波洗浄）時や、Ａｕ（金）スタッドバンプの（超音波）接合時に、図１０のＭに示すように、バンプごと電極が脱落するといった問題が起きている。導体層と絶縁層との密着力低下を防止する方法は提案されているが、上記の問題に対する完全な解決にはなっていない（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２３１６６号広報（Ａ）(第５頁、第１図)
【０００４】
【発明が解決しようとする課題】
本発明は、薄膜を積層した後に、支持基板を除去する方法で作製した薄膜多層回路基板において、バンプ電極のはんだバンプ実装後のフラックス洗浄（超音波洗浄）時、或いは、金（Ａｕ）スタッドバンプの超音波接合時における、電極脱落の問題を解決する電極構造とその形成方法を提供する。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、第一導電層である電極と第一絶縁層である樹脂層間及び電極と上部配線層間に密着力を良くするための密着層を設けたバンプ電極構造とする。密着力を良くするための代表的な密着層としてクロム（Ｃｒ）薄膜を用いる。図８のＪは、はんだバンプ１１を、図８のＫはＡｕスタッドバンプ１３を各々実装した電極構造を示すが、共に、電極層２６の樹脂層８に埋込まれた電極６と樹脂層８の間、及び、多層配線層２５の配線層１０との間に、電極６を包むように密着力を良くするための金属層７を介在させる。
【０００６】
図１のような埋込みのバンプ電極を形成する方法としては、ガラス基板やシリコンウェーハ等の支持基板上に、これらの基板と密着の悪い金属層（Ｃｕ）を介し、バンプ電極層、Ｃｒ密着層、絶縁層、多層配線層を積層後、最後に基板から最下層のＣｕ膜ごと引き剥がしによって、多層配線層２５と電極層２６とからなる薄膜多層回路部を引き剥がし、最下層のＣｕ膜（Ｃｕ剥離層）をエッチングすることでバンプ電極を露出させる方法と、エッチャントでエッチングできる支持基板（Ｃｕ基板）上に電極層２６と多層配線層２５とを形成し、最後にＣｕ基板をエッチング除去して下層の電極を露出させる方法とがある。その際にＣｕ剥離層あるいはＣｕ基板の上にエッチングストッパ層として、Ｃｒ層を設け、Ｃｕ剥離層あるいはＣｕ基板エッチング時にＣｕ、Ｎｉ電極のオーバーエッチングを防ぐ必要がある。これらの方法によって、樹脂層との密着性に優れた多層フィルム基板のバンプ電極を得ることができる。
【０００７】
バンプ電極とそれを取り巻く樹脂層及びバンプ電極と上部配線層の界面に密着層を介在させることにより、はんだバンプ実装後のフラックス洗浄（超音波洗浄）時やＡｕスタッドバンプの（超音波）接合時における電極脱落を防ぐことができる。特に、Ｃｒ層はＣｕの電極と樹脂層との両方に対し優れた密着性を有するのみならず、Ｃｕの電極とＣｕの上部配線層の界面で、俗にＡｎｃｈｏｒ効果と呼ばれているように、双方の機械的・電気的接続をより強固にする働きが認められる。前述のような方法でバンプ電極を形成することにより、Ｃｒ層のＣｕと樹脂層との両方に対する優れた特性を効率的に取出すことができた。尚、銅（Ｃｕ）をニッケル（Ｎｉ）又、クロム（Ｃｒ）をコバルト（Ｃｏ）で置換しても同様の効果が期待できる。
【０００８】
【発明の実施の形態】
実施例１
図９は、本発明による電極構造の樹脂薄膜パッケージの断面図である。半導体チップ２０が多層配線層２５の上部樹脂層９の上面に接着剤２２で固定され、上部配線層１０に接続され、その上をモールド２１が被覆している。多層配線層２５の上部樹脂層９の下面には電極層２６が一体化し、全体で薄膜多層回路部を形成する。電極層２６には、密着層付きの電極２４が埋め込まれ、その各々に、はんだバンプまたはＡｕスタットバンプが実装されている。
【０００９】
図２のＡから図５のＫまでは、本発明の実施例１による半導体装置の製造工程断面図であり、支持基板を引き剥がしによって薄膜多層回路部を引き剥がし、バンプ電極を露出させる方法を示す。
剥離する支持基板としての厚さ２ｍｍ のガラス基板１上に、Ｃｕ剥離層２を０．５μｍ、Ｃｒストッパ層３を０．０８μｍ、Ｃｕシード層４を０．５μｍの各厚さで順次スパッタリングで積層被着し、ポジレジスト５を１５μｍ 塗布し、露光、現像により、８０μｍ径 の電極パターンの開口を形成し、開口内に選択的に、Ｃｕめっきを１２μｍの厚さに成長させて、電極６を形成した（図２Ａ）。続いて、レジスト５を剥離し（図２Ｂ）、Ｃｕシード層４を、電極６をマスクにエッチングし、Ｃｒストッパ層３上のＣｕシード層を除去した（図２Ｃ）。その後、Ｃｒ密着層７を０．０８μｍ全面にスパッタリングで被着し（図３Ｄ）、Ｃｒ密着層７の膜厚は、０．０６μｍ以上必要であるが０．１μｍより薄い方がよい。薄過ぎると密着層としての信頼性が低下し、厚過ぎると作業性が低下するからである。Ｃｒ密着層７上から非感光性ポリイミドを約１０μｍ塗布、キュアし、Ｃｕ電極上部を覆った後、化学機械研磨法（ＣＭＰ）で電極の頭出し（Ｃｒ層上部が露出した時点で研磨を停止する）を行い平坦化した樹脂層８を得た（図３Ｅ）、その上に電極層形成と同様のプロセスで、ポリイミドからなる上部樹脂層９と上部配線層１０とからなる配線層とを繰返し積層し、ライン／スペースが１０μｍ／１０μｍの配線パターンで４層の多層配線層を形成した。図３Ｆにはその１層目までを示す。次に、パターンと関係ない部分にカッターで切れ目を入れ、そこを起点にガラス基板１からＣｕ剥離層２より上の部分を引き剥がし（図４Ｇ）、ガラス基板と薄膜多層フィルム部を分離した（図４Ｈ）。次に、フィルム部のＣｕ剥離層２をエッチングで除去し（図４Ｉ）、順次Ｃｒストッパ層をエッチングして電極６と一体化したＣｕシード層４を露出させた（図５Ｊ）。このＣｕシード層４上に、はんだフラックスを塗布後、９０μｍ 径のはんだボールを搭載 、リフローし、超音波フラックス洗浄を行い、はんだバンプ１１を形成した（図５Ｋ）。この際、フラックス洗浄後に電極の脱落等はなく、約２０００個すべてのパターンにバンプが形成されていることを確認した。また、形成したはんだバンプによるＣｕ電極の食われ等も観察されず、良好なはんだバンプを形成することができた。抵抗上昇は１０％以下と良好であった。
【００１０】
実施例２
図６のＡから図８のＩまでは、本発明の実施例２による半導体装置の製造工程断面図であり、Ｃｕ基板上にバンプ電極、薄膜多層回路を形成し、最後にＣｕ基板をエッチング除去してバンプ電極を露出させる方法を示す。
鏡面研磨した厚さ２ｍｍのＣｕ基板１２上に、Ｃｒストッパ層３を０．２μｍ、Ｃｕ シード層４を０．５μｍの厚さにでスパッタリングで積層被着し、実施例１と同様の方法で、ポジレジスト５を１５μｍの厚さに塗布し、露光、現像の後、８０μｍ径 の電極パターンの開口を形成し、開口内に選択的にＣｕめっきを１２μｍの厚さに成長させて、電極６を形成した（図６Ａ）。続いて、レジスト５を剥離し（図６Ｂ）、Ｃｕシード層４を、電極６をマスクにエッチングし、Ｃｒストッパ層３上のＣｕシード層を除去した（図６Ｃ）。その後、Ｃｒ密着層７を全面にスパッタリングで被着し（図７Ｄ）、その上から非感光性ポリイミドを約１０μｍ塗布、キュアし、Ｃｕ電極上部を覆った後、化学機械研磨法（ＣＭＰ）で電極の頭出し（Ｃｒ層上部が露出した時点で研磨を停止する）を行い平坦化した樹脂層８を得た（図７Ｅ）、その上に電極層形成と同様のプロセスで、ポリイミドからなる上部樹脂層９と上部配線層１０とからなる配線層を繰返し積層し、ライン／スペースが１０μｍ／１０μｍの配線パターンで４層の多層配線層を形成した。図７Ｆにはその１層目までを示す（図７Ｆ）。その後、塩化銅溶液を用いてＣｕ基板１２をエッチング除去し、薄膜多層フィルム部を分離した（図８Ｇ）。この時、注意する点として、塩化銅はエッチング力がかなり強いため、Ｃｒストッパ層３の厚さが薄すぎるとストッパ層３を超えてＣｕ電極６までエッチングが進んでしまうため、Ｃｒストッパ層３の厚みは、０．１μｍ以上であればよいが、０．２μｍ以上が安全である。次に、薄膜多層フィルム部のＣｒストッパ層３をエッチングして、電極６と一体化したＣｕシード層４を露出させ（図８Ｈ）、実施例１と同様に、このＣｕシード層４上に、はんだフラックスを塗布後、９０μｍ 径のはんだボールを搭載、リフローし、超音波フラックス洗浄を行い、はんだバンプ１１を形成した（図８Ｉ）。この際、フラックス洗浄後に電極の脱落等はなく、約２０００個すべてのパターンにバンプが形成されていることを確認した。また、形成したはんだバンプによるＣｕ電極の食われ等も観察されず、良好なはんだバンプを形成することができた。
【００１１】
（付記１）導体層と絶縁層が積層され、その第一表面に、バンプを形成する第一導体層と該第一導体層の周囲に配置される第一絶縁層とが形成された薄膜多層回路基板において、該第一導体層と該第一導体層との界面、及び、該第一導体層と該第一導体層と電気的に接続される第二導体層との界面とに密着層が形成されたことを特徴とする薄膜多層回路基板。
【００１２】
（付記２）前記密着層の少なくとも表面は、クロムを主成分とし、前記導体層の少なくとも該密着層に接続する表面は、銅又はニッケルを主成分とし、又、前記絶縁層の少なくとも該密着層に接続する表面は、ポリイミド系樹脂、エポキシ系樹脂、ポリベンゾオキサゾール系樹脂のいずれかを主成分とすることを特徴とする付記１記載の薄膜多層回路基板。
【００１３】
（付記３）前記薄膜多層回路基板の第二表面には、半導体チップが形成されたことを特徴とする付記１記載の薄膜多層回路基板。
（付記４）導体層と絶縁層が積層されてなる薄膜多層回路基板の製造方法において、支持基板上に電極パターンを形成する工程と、該電極パターンが形成された支持基板の表面に密着層を形成する工程と、該密着層に覆われた該電極パターンの周囲に第一絶縁層を形成する工程と、該密着層及び該第一絶縁層上に、該密着層と接する配線層と第二絶縁層とを形成する工程と、該支持基板を剥離する工程とを特徴とする薄膜多層回路基板の製造方法。
【００１４】
（付記５）前記複数の電極パターンを形成する前記支持基板の少なくとも表面は、銅−クロム−銅の三層構造を有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
（付記６）前記支持基板を前記電極パターン及び前記第一絶縁層の下面より剥離する工程において、該電極パターンの下面に銅層を露出させ、該銅層表面に、はんだバンプ或いはＡｕスタッドバンプが形成されたことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
【００１５】
(付記７）支持基板の一表面上に、該支持基板と密着性の悪い材料からなる最下層薄膜、該最下層薄膜のエッチャントに対し耐エッチング性を有するエッチング阻止層、及び、導体層を順次形成する工程と、該最下層薄膜上に前記薄膜多層回路層を形成後、該支持基板を該最下層薄膜との界面から引き剥がすことによって該薄膜多層回路層を該最下層薄膜ごと該支持基板から分離する工程と、該最下層薄膜をエッチングによって除去する工程とを有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００１６】
(付記８）前記支持基板はガラス基板又はシリコンウェーハであり、前記最下層薄膜は、銅（Ｃｕ）を主成分とする金属薄膜であることを特徴とする付記７記載の薄膜多層回路基板の製造方法。
(付記９）支持基板をエッチャントによってエッチング可能な材料によって形成する工程と、該支持基板上に薄膜多層回路基板を形成後、該エッチャントによって該支持基板をエッチング除去する工程とを有することを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００１７】
(付記１０）前記支持基板が、銅（Ｃｕ）基板であることを特徴とする付記９記載の薄膜多層回路基板の製造方法。
(付記１１）前記支持基板上に、該支持基板のエッチャントに対し耐エッチング性を有するエッチング阻止層、及び、導体層を順次形成する工程と、該導体層上に薄膜多層回路基板を形成後、該エッチャントによって該支持基板をエッチング除去し、次に、該エッチング阻止層を除去する工程とを有することを特徴とする付記９記載の薄膜多層回路基板の製造方法。
【００１８】
(付記１２）前記エッチング阻止層は、クロム（Ｃｒ）薄膜であることを特徴とする付記１１記載の薄膜多層回路基板の製造方法。
(付記１３）前記クロム（Ｃｒ）薄膜の厚さは、０．１μｍ以上であることを特徴とする付記１２記載の薄膜多層回路基板の製造方法。
(付記１４）前記三層構造中の該クロム（Ｃｒ）薄膜の厚さは、０．０６μｍ以上で０．１μｍより薄いことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
【００１９】
(付記１５）前記Ｃｒ密着層の膜厚は、０．０６μｍ以上で０．１μｍより薄いことを特徴とする付記５記載の薄膜多層回路基板の製造方法。
(付記１６）前記密着層を形成する工程では、少なくとも、前記電極パターンの上面と側面を覆うことを特徴とする付記４記載の薄膜多層回路基板の製造方法。
【００２０】
【発明の効果】
本発明によれば、微細パターンの薄膜多層回路基板のバンプ電極を形成する際に、電極と絶縁膜及び電極と多層配線との界面にＣｒ等の密着層を形成することで、はんだバンプ実装後のフラックス洗浄（超音波洗浄）時やＡｕスタッドバンプの超音波接合時における電極脱落の起きないバンプ電極の作製を実現することができた。
【図面の簡単な説明】
【図１】本発明による半導体装置の電極構造断面図
【図２】本発明の実施例１による半導体装置の製造工程断面図（その１）
【図３】本発明の実施例１による半導体装置の製造工程断面図（その２）
【図４】本発明の実施例１による半導体装置の製造工程断面図（その３）
【図５】本発明の実施例１による半導体装置の製造工程断面図（その４）
【図６】本発明の実施例２による半導体装置の製造工程断面図（その１）
【図７】本発明の実施例２による半導体装置の製造工程断面図（その２）
【図８】本発明の実施例２による半導体装置の製造工程断面図（その３）
【図９】本発明による電極構造の樹脂薄膜パッケージ断面図
【図１０】従来技術による電極構造の欠点の説明図
【符号の説明】
１、ガラス基板
２、Ｃｕ剥離層
３、Ｃｒストッパ層
４、Ｃｕシード層
５、レジスト層
６、電極
７、Ｃｒ密着層
８、樹脂層
９、上部樹脂層
１０、上部配線層
１１、はんだバンプ
１２、Ｃｕ基板
１３、Ａｕスタッドバンプ
２０、半導体チップ
２１、モールド
２２、接着剤
２４、密着層付き電極
２５、多層配線層
２６、電極層
２７、クラック
Claims (5)
- 導体層と絶縁層が積層され、その第一表面に、バンプを形成する第一導体層と該第一導体層の周囲に配置される第一絶縁層とが形成された薄膜多層回路基板において、該第一導体層と該第一導体層との界面、及び、該第一導体層と該第一導体層と電気的に接続される第二導体層との界面とに密着層が形成されたことを特徴とする薄膜多層回路基板。
- 前記密着層の少なくとも表面は、クロムを主成分とし、前記導体層の少なくとも該密着層に接続する表面は、銅又はニッケルを主成分とし、又、前記絶縁層の少なくとも該密着層に接続する表面は、ポリイミド系樹脂、エポキシ系樹脂、ポリベンゾオキサゾール系樹脂のいずれかを主成分とすることを特徴とする請求項１記載の薄膜多層回路基板。
- 前記薄膜多層回路基板の第二表面には、半導体チップが形成されたことを特徴とする請求項１記載の薄膜多層回路基板。
- 導体層と絶縁層が積層されてなる薄膜多層回路基板の製造方法において、支持基板上に電極パターンを形成する工程と、該電極パターンが形成された支持基板の表面に密着層を形成する工程と、該密着層に覆われた該電極パターンの周囲に第一絶縁層を形成する工程と、該密着層及び該第一絶縁層上に、該密着層と接する配線層と第二絶縁層とを形成する工程と、該支持基板を剥離する工程とを特徴とする薄膜多層回路基板の製造方法。
- 前記複数の電極パターンを形成する前記支持基板の少なくとも表面は、銅−クロム−銅の三層構造を有することを特徴とする請求項４記載の薄膜多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370883A JP2004207262A (ja) | 2002-12-20 | 2002-12-20 | 薄膜多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370883A JP2004207262A (ja) | 2002-12-20 | 2002-12-20 | 薄膜多層回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207262A true JP2004207262A (ja) | 2004-07-22 |
Family
ID=32809930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370883A Withdrawn JP2004207262A (ja) | 2002-12-20 | 2002-12-20 | 薄膜多層回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207262A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059943A (ja) * | 2004-08-19 | 2006-03-02 | North:Kk | 集積回路装置とその製造方法 |
| WO2017209178A1 (ja) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | パターン製造方法、半導体装置の製造方法および積層体 |
| JP2021018997A (ja) * | 2019-07-17 | 2021-02-15 | 大日本印刷株式会社 | 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板 |
-
2002
- 2002-12-20 JP JP2002370883A patent/JP2004207262A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059943A (ja) * | 2004-08-19 | 2006-03-02 | North:Kk | 集積回路装置とその製造方法 |
| WO2017209178A1 (ja) * | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | パターン製造方法、半導体装置の製造方法および積層体 |
| JP2021018997A (ja) * | 2019-07-17 | 2021-02-15 | 大日本印刷株式会社 | 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板 |
| JP7379893B2 (ja) | 2019-07-17 | 2023-11-15 | 大日本印刷株式会社 | 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9856135B2 (en) | Microelectronic interconnect element with decreased conductor spacing | |
| JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
| US20190066908A1 (en) | Electronic component | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| KR20040027346A (ko) | 회로 장치의 제조 방법 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP4203538B2 (ja) | 配線基板の製造方法、及び配線基板 | |
| JP4549695B2 (ja) | 配線基板の製造方法 | |
| JP3935456B2 (ja) | 配線基板の製造方法 | |
| JP2004207262A (ja) | 薄膜多層回路基板及びその製造方法 | |
| JP4549692B2 (ja) | 配線基板の製造方法 | |
| TW201244561A (en) | Multilayer wiring board | |
| JP4549693B2 (ja) | 配線基板の製造方法 | |
| JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JP2004063808A (ja) | 半導体装置のパッケージ構造とその製造方法 | |
| JP3687436B2 (ja) | 半導体装置の製造方法 | |
| JP2005063988A (ja) | 配線基板の製造方法 | |
| JP2005079107A (ja) | 配線基板の製造方法、及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |