JP2013009006A - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法 Download PDFInfo
- Publication number
- JP2013009006A JP2013009006A JP2012212746A JP2012212746A JP2013009006A JP 2013009006 A JP2013009006 A JP 2013009006A JP 2012212746 A JP2012212746 A JP 2012212746A JP 2012212746 A JP2012212746 A JP 2012212746A JP 2013009006 A JP2013009006 A JP 2013009006A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- wiring board
- pad
- plating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】所定数の配線層と各配線層の間の絶縁層を有し、且つ、外部の回路に接続するための、表面めっき層を備えた外部接続用パッドを有する配線基板であって、外部接続用パッド1の面積が、その表面めっき層2の面積よりも小さいことを特徴とする配線基板である。
【選択図】図1
Description
エッチングにより除去可能な支持体上に表面めっき層、外部接続用パッドを順次形成する工程、
当該外部接続用パッドの面積を表面めっき層のそれより小さくする加工を施す工程、
当該外部接続用パッドを形成した支持体上に所定数の絶縁層と配線層を形成する工程、 上記支持体をエッチングにより除去する工程、
を含む配線基板製造方法により製造することができる。
この例では、半導体素子を搭載する面の外部接続用パッドが表面めっき層より小さい配線基板を、その製造方法とともに説明する。
このビア孔35aは、直径が、絶縁層35の表面で60μmであり、パッド34を露出させる底部では50μm程度になる。次いで、パッド34に接続するビア36と、これに接続する配線層37を形成する(図4(b))。そのためには、例えばセミアディティブ法などの通常の方法を利用することができる。
ここは、実施例1の配線基板と逆の面を半導体素子搭載面とする例を説明する。
配線層56の配線の一部には、外部接続用パッド57を形成しておく。次いで、図6(b)に示したように、パッド57に通じる開口部58aを有するソルダレジスト層58を形成し、開口部58aに露出したパッド57の上に、表面めっき層59を電解めっきにより形成する。支持体51をエッチングにより除去して、配線基板50を完成する(図6(c))。
なお、支持体51を除去する前の配線基板(図6(b)に示した状態の配線基板)に半導体素子を搭載してから支持体を除去することも可能である。
ここでは、表面めっき層が絶縁層の表面より凹んだ配線基板を説明する。このような配線基板の製造方法は、基本的には先の例で説明したのと同様であることから、表面めっき層が絶縁層の表面より凹んだ構造を形成する工程を中心に説明する。
次に、図8(d)に示したように、外部接続用パッド75を形成した面に樹脂フィルムを積層して絶縁層76を形成する。
ここでは、表面めっき層が絶縁層表面より突出した配線基板を説明する。このような配線基板の製造方法も、基本的には先の例で説明したのと同様であることから、表面めっき層が絶縁層の表面より突出した構造を形成する工程を中心に説明する。
2 表面めっき層
30、50、78、88 配線基板
31、51、71、81 支持体
33、52、74、84 表面めっき層
34、53、75、85 外部接続用パッド
35、54、76、86 絶縁層
36、55 ビア
37、56 配線層
38、57 外部接続用パッド
39、58 ソルダレジスト層
40、59 表面めっき層
Claims (7)
- 所定数の配線層と各配線層の間の絶縁層を有し、且つ、外部の回路に接続するための、表面めっき層を備えた外部接続用パッドを有する配線基板であって、外部接続用パッドの面積が、その表面めっき層の面積よりも小さいことを特徴とする配線基板。
- 面積が表面めっき層のそれより小さい前記外部接続用パッドが、当該配線基板に半導体素子又はその他の電子部品を搭載するためのパッドである、請求項1記載の配線基板。
- 面積が表面めっき層のそれより小さい前記外部接続用パッドが、当該配線基板を別の基板に実装するためのパッドである、請求項1記載の配線基板。
- 外部接続用パッドの材料が銅又はその合金である、請求項1から3までのいずれか一つに記載の配線基板。
- 表面めっき層が、NiとAuの組み合わせ、NiとPdとAuの組み合わせ、Sn、又はSnとAgとの組み合わせにより形成されている、請求項1から4までのいずれか一つに記載の配線基板。
- 所定数の配線層と各配線層の間の絶縁層を有し、且つ、外部の回路に接続するための、表面めっき層を備えた外部接続用パッドを有し、該外部接続用パッドの面積が、その表面めっき層の面積よりも小さい配線基板を製造する方法であって、
エッチングにより除去可能な支持体上に表面めっき層、外部接続用パッドを順次形成する工程、
当該外部接続用パッドの面積を表面めっき層のそれより小さくする加工を施す工程、
当該外部接続用パッドを形成した支持体上に所定数の絶縁層と配線層を形成する工程、 上記支持体をエッチングにより除去する工程、
を含むことを特徴とする配線基板製造方法。 - 外部接続用パッドの面積を表面めっき層のそれより小さくする加工をエッチングにより行う、請求項6記載の配線基板製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212746A JP5511922B2 (ja) | 2012-09-26 | 2012-09-26 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012212746A JP5511922B2 (ja) | 2012-09-26 | 2012-09-26 | 配線基板とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143340A Division JP5101169B2 (ja) | 2007-05-30 | 2007-05-30 | 配線基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013009006A true JP2013009006A (ja) | 2013-01-10 |
JP5511922B2 JP5511922B2 (ja) | 2014-06-04 |
Family
ID=47676036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012212746A Active JP5511922B2 (ja) | 2012-09-26 | 2012-09-26 | 配線基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5511922B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228226A (ja) * | 2003-01-21 | 2004-08-12 | Gisei Rin | 集積回路パッケージキャリア |
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007013092A (ja) * | 2005-05-31 | 2007-01-18 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
WO2008001915A1 (fr) * | 2006-06-30 | 2008-01-03 | Nec Corporation | Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication |
-
2012
- 2012-09-26 JP JP2012212746A patent/JP5511922B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228226A (ja) * | 2003-01-21 | 2004-08-12 | Gisei Rin | 集積回路パッケージキャリア |
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007013092A (ja) * | 2005-05-31 | 2007-01-18 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
WO2008001915A1 (fr) * | 2006-06-30 | 2008-01-03 | Nec Corporation | Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication |
Also Published As
Publication number | Publication date |
---|---|
JP5511922B2 (ja) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2016207958A (ja) | 配線基板及び配線基板の製造方法 | |
JP5269563B2 (ja) | 配線基板とその製造方法 | |
JP4489821B2 (ja) | 半導体装置及びその製造方法 | |
TWI505756B (zh) | 印刷電路板及其製造方法 | |
JP2016046418A (ja) | 電子部品装置及びその製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
JP5779970B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP5511922B2 (ja) | 配線基板とその製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP5701333B2 (ja) | 配線基板とその製造方法 | |
JP2018125471A (ja) | 電子部品の製造方法及びプリント配線板の製造方法 | |
JP2017201674A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5511922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |