JP4271590B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4271590B2
JP4271590B2 JP2004011666A JP2004011666A JP4271590B2 JP 4271590 B2 JP4271590 B2 JP 4271590B2 JP 2004011666 A JP2004011666 A JP 2004011666A JP 2004011666 A JP2004011666 A JP 2004011666A JP 4271590 B2 JP4271590 B2 JP 4271590B2
Authority
JP
Japan
Prior art keywords
via hole
semiconductor element
semiconductor device
pad portion
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004011666A
Other languages
English (en)
Other versions
JP2005209689A (ja
Inventor
之治 竹内
秀則 高柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004011666A priority Critical patent/JP4271590B2/ja
Priority to US11/037,449 priority patent/US7723838B2/en
Publication of JP2005209689A publication Critical patent/JP2005209689A/ja
Priority to US12/457,165 priority patent/US7816177B2/en
Application granted granted Critical
Publication of JP4271590B2 publication Critical patent/JP4271590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、薄型化を図るために配線基板の内部に半導体素子（チップ）を実装したパッケージ構造を有する半導体装置及びその製造方法に関する。
配線基板の内部にチップを実装してなる半導体装置として、従来より種々の形態のものが提案されている。その一例として、例えば東芝セミコンダクター社製のシステム・ブロック・モジュールに代表されるように、複数のチップを内蔵し、かつ積層して所要の回路ブロックを形成するよう意図されたパッケージ構造（半導体装置）がある。この半導体装置では、上下層間の接続をチップの周囲で行うようにしており、このためにチップ周囲のパッケージの上下面には上下接続用パッドが配置されている。この上下接続用パッドは、当該パッケージ（チップ）の上下に積層されるパッケージ（チップ）間を接続するのに用いられ、上下接続用パッドの多くは当該パッケージの内部でも接続されている。
かかる半導体装置では、上下接続用パッドをパッケージ内部で接続する手段として、典型的にめっきスルーホールが用いられていた。
上記の従来技術に関連する技術としては、例えば、半導体チップをパッケージ内に埋設して実装し、パッケージの両面に外部接続端子を設け、あるいは、外部接続端子が接続されるべき配線パターンの端子形成部分（パッド部）をソルダレジスト層から露出させ、多層的に積み重ねることができるようにしたものがある（例えば、特許文献１参照）。
特開２００１−２１７３３７号公報
上述したようにチップ周囲の領域に設けた上下接続用パッドを介して複数のチップを積層できるように適応された従来のパッケージ構造（半導体装置）では、上下接続用パッドをパッケージ内部で接続する際にめっきスルーホールを利用していた。
しかし、このめっきスルーホールはドリル加工によって形成されることが多く、そのためスルーホールの径が比較的大きくなり（現状技術において２５０〜３００μｍ程度）、その分の面積を必要とするといった不都合があった。また、めっきスルーホール上に上下接続用パッドを配置することが技術的に難しいなど、デザイン上の制約があり（つまり、配線の自由度が低い）、そのために当該パッドを別の場所に形成しなければならず、チップの周囲に必要とする面積が大きくなり、小型化の障害となっていた。
本来、チップを積層しようとするのは、より小さい体積中により多くの機能素子（チップ）を収容して高機能化を図ることが主な目的の一つであるが、上記の課題はこの目的達成の大きな障害となる。つまり、チップを収容するパッケージ（半導体装置）において当該チップの周囲の領域は、半導体装置としての本来の機能を発揮する部分ではなく、単に上下に積層されるパッケージ間を接続するのに用いられる領域であるため、昨今の薄型パッケージに対する小型化、高密度化等の要求を考慮すると、チップの周囲に必要とする面積は極力小さい方が望ましい。
本発明は、かかる従来技術における課題に鑑み創作されたもので、パッケージに半導体素子（チップ）を実装するに際し小型化を図ると共に、配線の自由度を高め、また、必要に応じてチップの３次元的な配置構成及び相互間の接続を簡便に行えるようにし、ひいては高機能化に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態に係る半導体装置は、絶縁性基材を有する配線基板と、電極端子が前記絶縁性基材の一方の面側に向くように該絶縁性基材内に埋設された少なくとも１個の半導体素子とを備え、前記半導体素子の周囲の領域において前記絶縁性基材を一方の面から他方の面にかけて貫通する第１のビアホールが形成されるとともに該第１のビアホールに導体が充填され、該導体の一端は、導電性材料からなる第１のパッド部を介して前記絶縁性基材の他方の面側に露出しており、さらに前記半導体素子が埋設されている領域において前記絶縁性基材の一方の面から前記半導体素子の電極端子に達する第２のビアホールが形成され、前記絶縁性基材の一方の面に、前記第２のビアホールを充填して前記半導体素子の電極端子に接続され、かつ、前記導体の他端に接続される配線層が形成され、該配線層の前記導体の他端に対応する部分に画定される第２のパッド部を露出させて前記配線層及び前記絶縁性基材を覆う保護膜が形成されており、さらに前記絶縁性基材は、前記半導体素子の電極端子が形成されている側と反対側の面が前記絶縁性基材の他方の面よりも突出するように形成されていることを特徴とする。
この形態に係る半導体装置によれば、パッケージとして供される配線基板の絶縁性基材内に半導体素子（チップ）が埋設・実装されると共に、チップの周囲の領域において絶縁性基材を一方の面から他方の面にかけて厚さ方向に貫通するビアホール（第１のビアホール）が形成されており、このビアホールは、従来のようにドリル加工によって形成されるスルーホールと比べて、例えばレーザ加工により小さい径に形成することが可能である。このことは、チップの周囲に必要とする面積を相対的に小さくできることを意味し、パッケージ（半導体装置）の小型化に寄与する。
また、絶縁性基材の他方の面は、半導体素子（チップ）の電極端子が形成されている側と反対側の面に対応する部分において突出しており、言い換えると、チップの周囲の領域における絶縁性基材の厚さは相対的に薄く形成されているので、当該領域に形成されるビアホール（第１のビアホール）の深さを減らすことができる。つまり、当該ビアホールの形成に使用するレーザの照射時間を短縮できるため、当該ビアホールの径を更に小さくすることができ、パッケージ（半導体装置）の更なる小型化に寄与する。
また、第１のビアホールに導体が充填されているので、その上（導体の一端上）に第１のパッド部（上下接続用パッド）を配置することができ、従来のようにめっきスルーホールが形成されていてその上に上下接続用パッドを配置することができず、別の場所に当該パッドを形成しなければならない場合と比べて、配線の自由度を高めることができる。また、当該パッドを別の場所に形成する必要がないため、その分、チップの周囲に必要とする面積を減らすことができ、パッケージ（半導体装置）の更なる小型化に寄与する。
また、導体の充填と配線層の接続に関連して以下の利点がある。すなわち、第１のビアホールに充填される導体と、第２のビアホールを充填して半導体素子の電極端子に接続され、かつ、導体の他端に接続される配線層とは別々に設けられている（つまり、プロセス的に別工程で充填されている）ので、半導体素子と配線層との接続信頼性を確保できると共に、絶縁性基材に、好適に第１のビアホールを充填する導体を設けることができる。一般に、深さと開口径の異なるビアホールを同時に充填することは、めっき条件等の設定が非常に困難である。特に、開口径が小さく、接続信頼性が要求される半導体素子と接続されるビアホール（本発明における「第２のビアホール」に相当）と、絶縁性基材を貫通するため、このビアホールと比較して深く、かつ開口径が大きいビアホール（本発明における「第１のビアホール」に相当）を、同一のめっき条件で充填することは、実際上不可能に近い。このため、本発明では、上記のように深さと開口径の異なる第１のビアホールと第２のビアホールとに、それぞれ導体と配線層とを別々に設けている。
さらに、パッケージ（半導体装置）の両面からそれぞれ露出させた第１、第２のパッド部を上下接続用パッドとして用い、必要に応じてさらに外部接続端子を介在させることにより、本装置を多層的に積み重ねることができるので、チップの３次元的な配置構成及び相互間の接続を簡便に行うことが可能となり、高機能化に寄与する。
また、本発明の他の形態によれば、上記の形態に係る半導体装置の製造方法が提供される。この半導体装置の製造方法は、導電性基材の一方の面の半導体素子搭載領域の周囲の特定の位置に、導電性材料からなる第１のパッド部を形成し、該半導体素子搭載領域の部分に凹部を形成する工程と、前記半導体素子搭載領域に、電極端子が前記導電性基材と反対側に向くように半導体素子を搭載する工程と、前記半導体素子を埋め込むように前記導電性基材上に絶縁性基材を形成する工程と、前記絶縁性基材に、前記第１のパッド部に達するように第１のビアホールを形成する工程と、前記第１のビアホールに導体を充填する工程と、前記絶縁性基材の前記半導体素子が埋設されている領域に、前記半導体素子の電極端子に達するように第２のビアホールを形成する工程と、前記絶縁性基材上に、前記第２のビアホールを充填して前記半導体素子の電極端子に接続され、かつ、前記導体に接続されるように配線層を形成する工程と、前記配線層の前記導体に対応する部分に画定される第２のパッド部が露出するように前記配線層及び前記絶縁性基材を覆って保護膜を形成する工程と、前記導電性基材を除去する工程とを含むことを特徴とする。
図１は本発明の第１の実施形態に係る半導体装置の断面的な構造を模式的に示したものである。
本実施形態に係る半導体装置１０は、パッケージとして供される配線基板２０と、このパッケージ（配線基板）２０内に埋設された半導体素子（シリコン（Ｓｉ）チップ）３０とによって構成されている。図示の例では、１パッケージ内に１個の半導体チップ３０が埋め込まれているが、本装置１０に要求される機能に応じて２個以上の半導体チップ３０を適宜埋め込むようにしてもよい。
パッケージ（配線基板）２０において、２１は配線基板のベースとなる絶縁性基材（例えば、エポキシ系樹脂等からなる樹脂層）を示し、この樹脂層２１において半導体チップ３０の周囲の領域には樹脂層２１を厚さ方向に貫通するビアホールＶＨ１が形成され、このビアホールＶＨ１に導体２２（例えば、銅（Ｃｕ）等の金属）が充填されている。この導体２２の一端（図示の例では下側の面）には、ビアホールＶＨ１の径よりも若干大きめの径を有する導電性材料（例えば、パラジウム（Ｐｄ）、金（Ａｕ）等）からなるパッド部２３が形成されており、このパッド部２３は樹脂層２１の一方の面（下側）に露出している。また、樹脂層２１の他方の面（上側）には、導体２２の他端に接続されて所要のパターン形状にＣｕの配線層２４が形成されており、この配線層２４の導体２２に対応する部分は、パッド部２４Ｐとして画定されている。さらに、パッド部２４Ｐの領域を除いて配線層２４及び樹脂層２１の全面を覆うようにして保護膜２５（例えば、ソルダレジスト層）が形成され、パッド部２４Ｐ上には外部接続端子２６（例えば、はんだバンプ）が接合されている。
なお、図示の例では外部接続端子２６を設けているが、これは必ずしも設ける必要はない。要は、必要なときに外部接続端子を接合できるように配線層２４の一部（パッド部２４Ｐ）がソルダレジスト層２５から露出していれば十分である。また、図示の例では外部接続端子２６をパッケージ（配線基板）２０の片面（上側）にのみ設けているが、必要に応じてパッケージ（配線基板）２０の両面に設けるようにしてもよい。この場合は、下側のパッド部２３上にも外部接続端子２６が接合される。
一方、半導体チップ３０については、その電極端子３１のうち少なくとも一部の電極端子は、ビアホールＶＨ２に充填された配線層２４を介してパッド部２４Ｐに電気的に接続されており、半導体チップ３０の裏面（電極端子３１が形成されている側と反対側の面）は、絶縁層３２を介して樹脂層２１の一方の面（下側）に露出している。また、半導体チップ３０はパッケージ（配線基板）２０内に実装するため、厚さが可及的に薄いものを使用するのが望ましい。現状の技術では、半導体チップとして５０μｍ〜１００μｍ程度の厚さのものが提供されており、この程度の厚さの半導体チップであれば基板内に埋設することは技術的に十分可能である。よって、本実施形態では、半導体チップ３０として厚さが５０μｍ程度の薄いものを使用している。
本実施形態に係る半導体装置１０は、薄い半導体チップ３０をパッケージ（配線基板）２０内に埋設すると共に、半導体チップ３０の周囲に形成したビアホールＶＨ１内を導体２２で充填し、その上に上下接続用のパッド（パッド部２３、２４Ｐ）を形成もしくは画定し、この上下接続用のパッドを介して、後述するように必要に応じて多層的に積み重ねることができるようにしたことを特徴としている。
以下、第１の実施形態に係る半導体装置１０を製造する方法について、その製造工程を順に示す図２及び図３を参照しながら説明する。
先ず最初の工程では（図２（ａ）参照）、導電性基材として銅箔２７を用意する。
次の工程では（図２（ｂ）参照）、銅箔２７の一方の面（図示の例では上側）において半導体素子搭載領域ＭＲの周囲の特定の位置（後述するビアホールが形成される部分に対応する位置）に、直径が１５０μｍ程度の導電性材料からなるパッド部２３を形成する。例えば、銅箔２７（Ｃｕ）上の当該特定の位置に、下地層としてニッケル（Ｎｉ）めっきを行った後、パラジウム（Ｐｄ）めっきを行い、さらに必要に応じてその上に金（Ａｕ）めっきを施すことで、パッド部２３を形成する。
このパッド部２３を形成する際に、半導体素子搭載領域ＭＲに、パッド部２３と同様のめっき構成により、図中破線で示すようにダイパッド部を形成してもよい。
次の工程では（図２（ｃ）参照）、銅箔２７上の半導体素子搭載領域ＭＲに、厚さが５０μｍ程度の薄い半導体チップ３０を絶縁層３２を介して搭載する。例えば、半導体素子搭載領域ＭＲにノン・コンダクティブ・ペースト（ＮＣＰ）を塗布し、又はノン・コンダクティブ・フィルム（ＮＣＦ）を貼り付け、半導体チップ３０の電極端子３１が形成されている側と反対側の面を下にしてＮＣＰ又はＮＣＦで接着する。あるいは、フリップチップ実装を行うときにチップと実装基板との間に充填されるアンダーフィル樹脂等の絶縁性樹脂を用いてもよい。
次の工程では（図２（ｄ）参照）、銅箔２７上に、半導体チップ３０を埋め込むようにして樹脂層２１を形成する。例えば、ビルドアップ基板を作製するときに層間絶縁材料として用いられるエポキシ系樹脂等の熱硬化性樹脂を用いて樹脂層２１を形成する。あるいは、エポキシ系樹脂に代えてポリイミド系樹脂を用いてもよい。この樹脂層２１は、パッケージ（配線基板）２０の絶縁性基材として機能する。
次の工程では（図２（ｅ）参照）、樹脂層２１の特定の位置（パッド部２３が形成されている部分に対応する位置）に、パッド部２３に達するようにビアホールＶＨ１を形成する。例えば、樹脂層２１の対応する部分をＣＯ2 レーザ、エキシマレーザ等により除去することで、径の小さい（１００μｍ程度の）ビアホールＶＨ１を容易に形成することができる。
次の工程では（図２（ｆ）参照）、ビアホールＶＨ１に導体２２を充填する。例えば、銅（Ｃｕ）等の金属を含有する導電性ペーストを充填し、又は銅箔２７を給電層として電解Ｃｕめっきを施してビアホールＶＨ１を充填する。
次の工程では（図３（ａ）参照）、図２（ｅ）の工程で行った処理と同様にして、レーザ加工により、樹脂層２１の特定の位置（埋設された半導体チップ３０の電極端子３１に対応する位置）に、半導体チップ３０の電極端子３１に達するようにビアホールＶＨ２を形成する。
次の工程では（図３（ｂ）参照）、樹脂層２１上に、半導体チップ３０上のビアホールＶＨ２を充填し、かつ、半導体チップ周辺のビアホールＶＨ１に充填された導体２２に接続されるように所要のパターン形状に配線層２４を形成する。具体的には、スパッタリング、無電解めっき等により、ビアホールＶＨ２の内部を含む樹脂層２１の全面に金属薄膜を形成し、その金属薄膜を種としてサブトラクティブ法、セミアディティブ法などによりパターン（配線層２４）を形成する。例えば、ビアホールＶＨ２の内部を含む樹脂層２１の全面を触媒化し、３μｍ前後の厚さの無電解Ｃｕめっきを施し（金属薄膜の形成）、次にめっきレジストでめっきパターンを形成し、パターンめっき法により、金属薄膜を給電層としてその表面に電解Ｃｕめっきを施し、メッキレジストを除去後、電解Ｃｕめっきのパターンをマスクにして不要のＣｕをエッチングし、Ｃｕパターン（配線層２４）を形成する。
さらに、必要に応じて配線層２４（Ｃｕ）上に、Ｎｉ／Ａｕめっきを施す。これは、後の段階ではんだ接合を行ったときに配線層との接着性を向上させるためである。
次の工程では（図３（ｃ）参照）、配線層２４の導体２２に対応する部分（パッド部２４Ｐ）が露出するように配線層２４及び樹脂層２１を覆ってソルダレジスト層２５を形成する。例えば、配線層２４及び樹脂層２１の全面に感光性のソルダレジストを塗布し、所要のパッド部２４Ｐの形状に従うように露光及び現像（ソルダレジストのパターニング）を行い、そのパッド部２４Ｐの領域に対応する部分のソルダレジスト層を開口する。これによって、配線層２４のパッド部２４Ｐが露出し、他の部分の配線層２４がソルダレジスト層２５によって覆われたことになる。このソルダレジスト層２５は、パッケージ（配線基板）２０の保護膜として機能する。
次の工程では（図３（ｄ）参照）、ソルダレジスト層（保護膜）２５から露出しているパッド部２４Ｐ（Ｃｕ）に、外部接続端子としてのはんだバンプ２６を形成する。このはんだバンプ２６は、例えば、めっき法により形成することができる。あるいは、パッド部２４Ｐにフラックスを塗布した後、はんだボールを搭載し、もしくは印刷法によりはんだペーストを供給し、２４０℃〜２６０℃程度の温度でリフローしてバンプ化する方法を用いてもよい。この場合、後処理として表面を洗浄し、フラックスを除去する。
最後の工程では（図３（ｅ）参照）、導電性基材として用いた銅箔２７をウエットエッチングにより除去する。これによって、第１の実施形態に係る半導体装置１０（図１）が作製されたことになる。
以上説明したように第１の実施形態によれば（図１〜図３参照）、パッケージとして供される配線基板２０内に半導体チップ３０が埋設されると共に、半導体チップ３０の周囲の特定の位置にビアホールＶＨ１がレーザ加工により形成されているので、従来のようにドリル加工によって形成されるスルーホールと比べて、ビアホールＶＨ１の径を小さくすることができる。ちなみに、現状技術ではスルーホールの径は２５０〜３００μｍ程度であるのに対し、本実施形態では、ビアホールＶＨ１の径を１００μｍ程度に小さくすることができる。これによって、半導体チップ３０の周囲に必要とする面積が相対的に小さくなるので、パッケージ２０（半導体装置１０）の小型化を図ることができる。
また、ビアホールＶＨ１に導体２２が充填されているので、その導体２２上にパッド部２３（上下接続用パッド）を配置することができる。言い換えると、従来のようにめっきスルーホールが形成されていてその上に上下接続用パッドを配置することができず、別の場所に当該パッドを形成しなければならない場合と比べて、配線の自由度を高めることができる。また、当該パッドを別の場所に形成する必要がないので、その分、半導体チップ３０の周囲に必要とする面積を減らすことができ、パッケージ２０（半導体装置１０）の更なる小型化に寄与する。
また、導体２２の充填と配線層２４の接続に関連して以下の利点がある。すなわち、ビアホールＶＨ１に充填される導体２２と、ビアホールＶＨ２を充填して半導体チップ３０の電極端子３１に接続され、かつ、導体２２の他端に接続される配線層２４とは別々に設けられている（つまり、図２（ｆ）、図３（ｂ）に示すように別工程で充填されている）ので、チップ３０と配線層２４との接続信頼性を確保することができ、また、絶縁性基材２１に、好適にビアホールＶＨ１を充填する導体２２を設けることができる。一般に、深さと開口径の異なるビアホールを同時に充填することは、めっき条件等の設定が非常に困難である。特に、開口径が小さく、接続信頼性が要求される半導体素子と接続されるビアホール（本実施形態における「ビアホールＶＨ２」に相当）と、絶縁性基材を貫通するため、このビアホールと比較して深く、かつ開口径が大きいビアホール（本実施形態における「ビアホールＶＨ１」に相当）を、同一のめっき条件で充填することは、実際上不可能に近い。かかる不都合に対処するため、本実施形態では、上記のように深さと開口径の異なるビアホールＶＨ１とビアホールＶＨ２とに、それぞれ導体２２と配線層２４とを別々に設けている。
また、パッケージ２０（半導体装置１０）の両面からそれぞれ露出させたパッド部２３及びパッド部２４Ｐを上下接続用パッドとして用い、あるいはパッド部２４Ｐ上に接合された外部接続端子（はんだバンプ２６）を介在させることで、後述するように本パッケージを必要に応じて多層的に積み重ねることができるので、半導体チップ３０の３次元的な配置構成及び相互間の接続を簡便に行うことができる。これは、半導体装置の高機能化に寄与する。
また、上述したように外部接続端子（はんだバンプ２６）は必ずしも設ける必要はないが、外部接続端子を設けておくことで以下の利点がある。すなわち、図３（ｄ）の工程で外部接続端子（はんだバンプ２６）を形成しておくことにより、半導体チップ３０が埋設されたパッケージ２０（半導体装置１０）の機能や動作等のテストが可能となるため、この段階でそのテストにパスしなければ当該パッケージを不良品としてリジェクトすることができる。つまり、良品のパッケージ（半導体装置）のみを抽出することができる。これによって、後述するように良品のパッケージを多層構造に積み重ねてモジュール化したときに、製品（半導体装置）としての歩留りを上げることができる。
図４は本発明の第２の実施形態に係る半導体装置の断面的な構造を模式的に示したものである。
本実施形態では、第１の実施形態（図１）と同様に、半導体装置１０ａは、パッケージとして供される配線基板２０ａと、このパッケージ（配線基板）２０ａ内に埋設された半導体チップ３０とによって構成されている。本実施形態におけるパッケージ（配線基板）２０ａは、第１の実施形態におけるパッケージ（配線基板）２０と比べて、樹脂層２１ａが、絶縁層３２の露出している側の面が樹脂層２１ａの一方の面（パッド部２３が形成されている側の面）よりも突出するように形成されている点で相違する。他の構成及びその機能については、第１の実施形態の場合と同じであるので、その説明は省略する。
また、この構成上の特徴により、本実施形態の半導体装置１０ａを製造する方法についてもその製造工程の一部が相違する。すなわち、本実施形態に係る製造方法（図５、図６参照）は、第１の実施形態に係る製造方法（図２、図３参照）と比べて、図５（ｂ）の工程において銅箔２７の一方の面の半導体素子搭載領域の周囲の特定の位置にパッド部２３を形成したときに、さらに、当該半導体素子搭載領域の部分に、ハーフエッチングにより凹部ＲＰ１を形成した点で相違する。このように半導体素子搭載領域の部分に凹部ＲＰ１が形成されることにより、その後の工程で樹脂層２１ａが形成されたときに（図５（ｄ）参照）、絶縁層３２が形成されている側の面はパッド部２３が形成されている側の面よりも突出する。つまり、半導体チップ３０上の樹脂層２１ａの厚さが第１の実施形態の場合（樹脂層２１の厚さ）と同じであれば、パッド部２３上の樹脂層２１ａの厚さは相対的に薄くなる。このため、その後の工程でビアホールＶＨ１を形成したときに（図５（ｅ）参照）、そのビアホールＶＨ１の深さは相対的に減じられる。他の工程については、第１の実施形態の場合と基本的に同じであるので、その説明は省略する。
この第２の実施形態によれば（図４〜図６参照）、第１の実施形態で得られた種々の利点に加えて、さらに、上記の構成上の特徴に基づいて、半導体チップ３０の周囲に形成するビアホールＶＨ１の深さを減らすことができる（第２の実施形態に特有の利点）。つまり、レーザの照射時間を短縮できるため、ビアホールＶＨ１の径を更に小さくすることができ、パッケージ２０ａ（半導体装置１０ａ）の更なる小型化に寄与する。
図７は本発明の第３の実施形態に係る半導体装置の断面的な構造を模式的に示したものである。
本実施形態では、第２の実施形態（図４）と同様に、半導体装置１０ｂは、パッケージとして供される配線基板２０ｂと、このパッケージ（配線基板）２０ｂ内に埋設された半導体チップ３０とによって構成されている。本実施形態におけるパッケージ（配線基板）２０ｂは、第２の実施形態におけるパッケージ（配線基板）２０ａと比べて、ビアホールＶＨ１に充填された導体２２ｂの一端が樹脂層２１ｂの一方の面（図示の例では下側）から突出し、パッド部２３ｂが、導体２２ｂの突出している面（凸面）の形状に従って形成されている点で相違する。他の構成及びその機能については、第２の実施形態の場合と同じであるので、その説明は省略する。
また、この構成上の特徴により、本実施形態の半導体装置１０ｂを製造する方法についてもその製造工程の一部が相違する。すなわち、本実施形態に係る製造方法（図８、図９参照）は、第２の実施形態に係る製造方法（図５、図６参照）と比べて、図８（ｂ）の工程において銅箔２７の一方の面の半導体素子搭載領域の部分と、当該半導体素子搭載領域の周囲の特定の位置に対応する部分に、それぞれハーフエッチングにより凹部ＲＰ１、凹部ＲＰ２を形成し、さらに凹部ＲＰ２の表面にパッド部２３ｂを形成した点で相違する。このようにパッド部２３ｂを形成すべき部分に凹部ＲＰ２が形成されることにより、その後の工程でビアホールＶＨ１に導体２２ｂが充填されたときに（図８（ｆ）参照）、導体２２ｂの一端は樹脂層２１ｂの一方の面（下側）から突出する。他の工程については、第２の実施形態の場合と基本的に同じであるので、その説明は省略する。
この第３の実施形態によれば（図７〜図９参照）、第２の実施形態で得られた種々の利点（第１の実施形態で得られた利点＋第２の実施形態に特有の利点）に加えて、さらに、上記の構成上の特徴に基づいて、本パッケージ２０ｂ（半導体装置１０ｂ）を多層構造に積み重ねてモジュール化する際に、パッド部２３ｂが突出しているため、各パッケージ間の接続に使用するはんだの量を減らすことができる。
また、図８（ｂ）の工程において凹部ＲＰ２上にパッド部２３ｂを形成する代わりに、凹部ＲＰ２内に電解はんだめっきによりはんだを充填すれば、最終的に半導体装置１０ｂの外部接続端子としてのはんだバンプを構成することができる。
なお、第３の実施形態に係る構成（図７）では、第２の実施形態に係る構成（図４）と同様に絶縁層３２の露出面が樹脂層２１ｂの一方の面（パッド部２３ｂが形成されている側の面）よりも突出しているが、絶縁層３２の露出面は必ずしも突出させる必要がないことはもちろんである。例えば、第１の実施形態に係る構成（図１）と同様に絶縁層３２の露出面が樹脂層２１ｂの一方の面と同じ面内に位置するように形成してもよい。
図１０、図１１及び図１２は、それぞれ本発明の第４、第５及び第６の実施形態に係る半導体装置の断面的な構造を模式的に示したものである。
第４の実施形態に係る半導体装置４０（図１０）、第５の実施形態に係る半導体装置４０ａ（図１１）及び第６の実施形態に係る半導体装置４０ｂ（図１２）は、それぞれ第１の実施形態に係る半導体装置１０（図１）、第２の実施形態に係る半導体装置１０ａ（図４）及び第３の実施形態に係る半導体装置１０ｂ（図７）を３層に積み重ねてモジュール化した積層構造を有している。各半導体装置４０、４０ａ及び４０ｂにおいて、上下に隣接する２つの半導体装置１０、１０ａ及び１０ｂは、一方の上下接続用パッド（パッド部２３、２３ｂ）と他方の外部接続端子（はんだバンプ２６）を介して電気的に接続されると共に、両装置間に充填されたアンダーフィル樹脂４１を介して接着されている。
また、第４の実施形態に係る半導体装置４０（図１０）では、最上層の半導体装置１０は外部接続端子（はんだバンプ２６）を設けておらず、中間層の半導体装置１０は一方の面（上側）にのみ外部接続端子（はんだバンプ２６）を設けており、最下層の半導体装置１０は両面に外部接続端子（はんだバンプ２６）を設けている。
また、第５の実施形態に係る半導体装置４０ａ（図１１）では、最上層の半導体装置１０ａは一方の面（下側）にのみ外部接続端子（はんだバンプ２６）を設けており、中間層の半導体装置１０ａと最下層の半導体装置１０ａはそれぞれ両面に外部接続端子（はんだバンプ２６）を設けている。
また、第６の実施形態に係る半導体装置４０ｂ（図１２）では、最上層の半導体装置１０ｂは外部接続端子（はんだバンプ２６）を設けておらず、中間層の半導体装置１０ｂは一方の面（上側）にのみ外部接続端子（はんだバンプ２６）を設けており、最下層の半導体装置１０ｂは両面に外部接続端子（はんだバンプ２６、２６ｂ）を設けている。この場合、最下層の半導体装置１０ｂの下側のはんだバンプ２６ｂに使用するはんだの量は、パッド部２３ｂが凸面状に突出していることにより、相対的に少なくて済む。
なお、第４〜第６の実施形態に係る半導体装置４０、４０ａ及び４０ｂでは、それぞれ第１〜第３の実施形態に係る半導体装置１０、１０ａ及び１０ｂを３層に積み重ねて多層構造とした場合を例にとって説明したが、積み重ねる層数は３層に限定されないことはもちろんである。すなわち、モジュール化した積層構造の半導体装置に要求される機能に応じて、その積み重ねる層数を適宜選定することが可能である。
また、第４〜第６の実施形態に係る構成では、その積層構造（４０，４０ａ，４０ｂ）全体としての外部接続端子（はんだバンプ２６、２６ｂ）を最下層の半導体装置（１０，１０ａ，１０ｂ）に設けているが、これとは逆に、当該外部接続端子を最上層の半導体装置側に設けるようにしてもよい。
本発明の第１の実施形態に係る半導体装置の構造を示す断面図である。 図１の半導体装置の製造工程（その１）を示す断面図である。 図１の半導体装置の製造工程（その２）を示す断面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す断面図である。 図４の半導体装置の製造工程（その１）を示す断面図である。 図４の半導体装置の製造工程（その２）を示す断面図である。 本発明の第３の実施形態に係る半導体装置の構造を示す断面図である。 図７の半導体装置の製造工程（その１）を示す断面図である。 図７の半導体装置の製造工程（その２）を示す断面図である。 本発明の第４の実施形態に係る半導体装置の構造を示す断面図である。 本発明の第５の実施形態に係る半導体装置の構造を示す断面図である。 本発明の第６の実施形態に係る半導体装置の構造を示す断面図である。
符号の説明
１０，１０ａ，１０ｂ…半導体装置、
２０，２０ａ，２０ｂ…配線基板（パッケージ）、
２１，２１ａ，２１ｂ…絶縁性基材（樹脂層）、
２２，２２ａ，２２ｂ…導体（Ｃｕ等）、
２３，２３ｂ…パッド部、
２４…配線層（Ｃｕ等のパターン）、
２４Ｐ…パッド部、
２５…保護膜（ソルダレジスト層）、
２６，２６ｂ…外部接続端子（はんだバンプ）、
２７…導電性基材（銅箔）、
３０…半導体素子（チップ）、
３１…電極端子、
３２…絶縁層（ＮＣＰ、ＮＣＦ等）、
４０，４０ａ，４０ｂ…積層構造の半導体装置、
４１…アンダーフィル樹脂、
ＭＲ…半導体素子搭載領域、
ＲＰ１，ＲＰ２…凹部、
ＶＨ１，ＶＨ２…ビアホール。

Claims (5)

  1. 絶縁性基材を有する配線基板と、電極端子が前記絶縁性基材の一方の面側に向くように該絶縁性基材内に埋設された少なくとも１個の半導体素子とを備え、
    前記半導体素子の周囲の領域において前記絶縁性基材を一方の面から他方の面にかけて貫通する第１のビアホールが形成されるとともに該第１のビアホールに導体が充填され、該導体の一端は、導電性材料からなる第１のパッド部を介して前記絶縁性基材の他方の面側に露出しており、
    さらに前記半導体素子が埋設されている領域において前記絶縁性基材の一方の面から前記半導体素子の電極端子に達する第２のビアホールが形成され、前記絶縁性基材の一方の面に、前記第２のビアホールを充填して前記半導体素子の電極端子に接続され、かつ、前記導体の他端に接続される配線層が形成され、該配線層の前記導体の他端に対応する部分に画定される第２のパッド部を露出させて前記配線層及び前記絶縁性基材を覆う保護膜が形成されており、
    さらに前記絶縁性基材は、前記半導体素子の電極端子が形成されている側と反対側の面が前記絶縁性基材の他方の面よりも突出するように形成されていることを特徴とする半導体装置。
  2. 前記第１のパッド部及び第２のパッド部の少なくとも一方に外部接続端子が接合されていることを特徴とする請求項１に記載の半導体装置。
  3. 請求項２に記載の半導体装置を複数重ね合わせ、隣接する２つの半導体装置間を前記外部接続端子を介して接続したことを特徴とする半導体装置。
  4. 導電性基材の一方の面の半導体素子搭載領域の周囲の特定の位置に、導電性材料からなる第１のパッド部を形成し、該半導体素子搭載領域の部分に凹部を形成する工程と、
    前記半導体素子搭載領域に、電極端子が前記導電性基材と反対側に向くように半導体素子を搭載する工程と、
    前記半導体素子を埋め込むように前記導電性基材上に絶縁性基材を形成する工程と、
    前記絶縁性基材に、前記第１のパッド部に達するように第１のビアホールを形成する工程と、
    前記第１のビアホールに導体を充填する工程と、
    前記絶縁性基材の前記半導体素子が埋設されている領域に、前記半導体素子の電極端子に達するように第２のビアホールを形成する工程と、
    前記絶縁性基材上に、前記第２のビアホールを充填して前記半導体素子の電極端子に接続され、かつ、前記導体に接続されるように配線層を形成する工程と、
    前記配線層の前記導体に対応する部分に画定される第２のパッド部が露出するように前記配線層及び前記絶縁性基材を覆って保護膜を形成する工程と、
    前記導電性基材を除去する工程とを含むことを特徴とする半導体装置の製造方法。
  5. 前記保護膜を形成する工程と前記導電性基材を除去する工程との間に、前記配線層の第２のパッド部に外部接続端子を接合する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
JP2004011666A 2004-01-20 2004-01-20 半導体装置及びその製造方法 Expired - Fee Related JP4271590B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004011666A JP4271590B2 (ja) 2004-01-20 2004-01-20 半導体装置及びその製造方法
US11/037,449 US7723838B2 (en) 2004-01-20 2005-01-19 Package structure having semiconductor device embedded within wiring board
US12/457,165 US7816177B2 (en) 2004-01-20 2009-06-02 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011666A JP4271590B2 (ja) 2004-01-20 2004-01-20 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008173347A Division JP4489821B2 (ja) 2008-07-02 2008-07-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005209689A JP2005209689A (ja) 2005-08-04
JP4271590B2 true JP4271590B2 (ja) 2009-06-03

Family

ID=34792343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011666A Expired - Fee Related JP4271590B2 (ja) 2004-01-20 2004-01-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7723838B2 (ja)
JP (1) JP4271590B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US7588992B2 (en) * 2005-06-14 2009-09-15 Intel Corporation Integrated thin-film capacitor with etch-stop layer, process of making same, and packages containing same
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
JP4551321B2 (ja) 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US7423335B2 (en) 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US20090057903A1 (en) * 2007-03-29 2009-03-05 Yoshio Okayama Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
US7863088B2 (en) * 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
DE102007022959B4 (de) * 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
KR100905785B1 (ko) * 2007-07-27 2009-07-02 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
DE102008036561B4 (de) 2007-08-10 2019-02-07 Samsung Electronics Co., Ltd. Halbleiterbauelementpackung, Herstellungsverfahren und System
US8281337B2 (en) * 2007-12-14 2012-10-02 At&T Intellectual Property I, L.P. System and method to display media content and an interactive display
US7851246B2 (en) 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
TWI392073B (zh) * 2008-06-17 2013-04-01 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板之製法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
JP5179391B2 (ja) * 2009-01-23 2013-04-10 新光電気工業株式会社 半導体装置の製造方法および半導体装置
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
JP5589314B2 (ja) * 2009-06-25 2014-09-17 株式会社リコー 電子部品モジュールの製造方法
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
TWI508245B (zh) * 2010-10-06 2015-11-11 矽品精密工業股份有限公司 嵌埋晶片之封裝件及其製法
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9583365B2 (en) * 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9773719B2 (en) 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
TWI542263B (zh) * 2014-07-31 2016-07-11 恆勁科技股份有限公司 中介基板及其製法
US10177115B2 (en) 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
CN104576579B (zh) * 2015-01-27 2017-12-15 江阴长电先进封装有限公司 一种三维叠层封装结构及其封装方法
US10504736B2 (en) 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
US10707171B2 (en) 2015-12-22 2020-07-07 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
TWM524553U (zh) * 2016-03-21 2016-06-21 Team Expert Man Consulting Service Ltd 半導體封裝結構
US10985098B2 (en) * 2016-04-25 2021-04-20 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
US10811182B2 (en) * 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
US20190326159A1 (en) * 2018-04-20 2019-10-24 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same utilizing localized soi formation
DE102018122515B4 (de) 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
CN111785645B (zh) 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP3833859B2 (ja) * 1999-10-14 2006-10-18 ローム株式会社 半導体装置およびその製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP4240899B2 (ja) * 2001-03-26 2009-03-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2003049184A1 (en) * 2001-12-07 2003-06-12 Fujitsu Limited Semiconductor device and method for manufacturing the same
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP4135390B2 (ja) * 2002-04-19 2008-08-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20090246909A1 (en) 2009-10-01
JP2005209689A (ja) 2005-08-04
US7723838B2 (en) 2010-05-25
US7816177B2 (en) 2010-10-19
US20050161833A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4271590B2 (ja) 半導体装置及びその製造方法
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4489821B2 (ja) 半導体装置及びその製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
JP4251421B2 (ja) 半導体装置の製造方法
JP4298559B2 (ja) 電子部品実装構造及びその製造方法
JP4790297B2 (ja) 半導体装置およびその製造方法
US7122901B2 (en) Semiconductor device
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
JP4503039B2 (ja) 回路装置
JP5372579B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2007305955A (ja) 半導体装置及びその製造方法
JP5269563B2 (ja) 配線基板とその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
JP4528018B2 (ja) 半導体装置及びその製造方法
JP5511922B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4271590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees