CN111785645B - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN111785645B
CN111785645B CN202010667146.7A CN202010667146A CN111785645B CN 111785645 B CN111785645 B CN 111785645B CN 202010667146 A CN202010667146 A CN 202010667146A CN 111785645 B CN111785645 B CN 111785645B
Authority
CN
China
Prior art keywords
layer
glass frame
electronic component
hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010667146.7A
Other languages
English (en)
Other versions
CN111785645A (zh
Inventor
陈先明
洪业杰
黄本霞
冯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010667146.7A priority Critical patent/CN111785645B/zh
Priority to JP2020151964A priority patent/JP7038169B2/ja
Priority to TW109131614A priority patent/TWI796595B/zh
Priority to US17/026,793 priority patent/US11515258B2/en
Publication of CN111785645A publication Critical patent/CN111785645A/zh
Application granted granted Critical
Publication of CN111785645B publication Critical patent/CN111785645B/zh
Priority to US17/976,228 priority patent/US11769733B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Packaging For Recording Disks (AREA)

Abstract

本申请公开了一种封装基板及其制作方法，该方法包括步骤：提供一种玻璃框架，玻璃框架设置有通孔和埋芯空腔；在埋芯空腔内部固定电子元器件；涂覆介质层至玻璃框架上表面、通孔和埋芯空腔并固化；对介质层进行光刻，形成开窗，开窗设置在通孔上方；通过开窗沉积金属，并对金属进行图形制作，形成金属柱和线路层，金属柱贯穿通孔，线路层设置在玻璃框架的上表面和或下表面，与电子元器件和金属柱连接；在线路层表面形成阻焊层，并对阻焊层进行图形制作形成焊盘，焊盘与线路层连接。本申请的封装基板可以降低电子元器件的信号传输损耗和传输延时，提升信号传输性能和基板的可靠性。

Description

封装基板及其制作方法
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种封装基板及其制作方法。
技术背景
随着电子产业的蓬勃发展，电子产品体积日趋轻薄，集成度日益提高，采用嵌埋封装基板的封装方式得以大力发展。目前在嵌埋封装基板的应用中，封装方式通常为贴装电子元器件后通过压合有机介质材料来实现封装。
但目前有机介质材料主要为聚酰亚胺、环氧树脂或双马来酰亚胺-三嗪树脂或它们与玻璃纤维的共混物，此类材料介电常数(Dk)、介电损耗(Df)相对较大，在产品电信号传递过程中，会导致延时时间长，电信号损耗大等缺点，很大程度上限制了高频产品的应用；同时有机介质与所嵌埋的电子元器件或芯片的热膨胀系数(CTE)差异较大，在极限条件下，容易发生由涨缩不匹配引起的可靠性问题；另外，在封装过程中使用传统的压合方式，会导致芯片在压合过程中出现碎裂的风险。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种封装基板及其制作方法，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供一种封装基板制作方法，包括以下步骤：
提供一种玻璃框架，所述玻璃框架设置有通孔和埋芯空腔；
在所述埋芯空腔内部固定电子元器件；
涂覆介质层至所述玻璃框架上表面、所述通孔和所述埋芯空腔并固化；
对所述介质层进行光刻，形成开窗，所述开窗设置在所述通孔和所述电子元器件上方；
通过所述开窗沉积金属，并对所述金属进行图形制作，形成金属柱和线路层，所述金属柱贯穿所述通孔，所述线路层设置在所述玻璃框架的上表面和下表面，与所述电子元器件和所述金属柱连接；
在所述线路层表面形成阻焊层，并对所述阻焊进行图形制作层形成焊盘，所述焊盘与所述线路层连接。
根据本申请第一方面实施例的封装基板制作方法，至少具有以下有益效果：第一方面，本申请提出的封装基板采用玻璃框架取代有机基质框架，利用玻璃的低介电常数和低介电损耗的材料特性降低电子元器件的电信号传输损耗，提高电信号传输速度从而提升电信号传输性能；第二方面，玻璃框架具有较广的热膨胀系数(CTE)，在于嵌埋的电子元器件基材匹配时选择性较多，在极限条件下，可以满足产品的设计需求和可靠性；第三方面，使用涂覆封装介质材料的方式取代压合封装，减小了电子元器件在封装过程中所受的压合力，降低了嵌埋产品在制作过程中电子元器件碎裂的风险；第四方面，玻璃基板加工成本较低，可有效降低产品的制作成本。
可选地，在本申请的一个实施例中，所述开窗还可以设置在所述电子元器件(200)上方。
可选地，在本申请的一个实施例中，还包括沉积金属种子层，所述金属种子层贴附在所述通孔侧壁以及所述介质层和所述电子元器件表面。
可选地，在本申请的一个实施例中，所述金属种子层材料包括金属钛和金属铜。
可选地，在本申请的一个实施例中，还包括在所述焊盘表面形成保护层。
可选地，在本申请的一个实施例中，所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
可选地，在本申请的一个实施例中，所述通孔和所述埋芯空腔的数量至少为1个，多个所述埋芯空腔的体积可以相同也可以不同。
可选地，在本申请的一个实施例中，所述介质层为感光型树脂材料，具有流动性。
第二方面，本申请实施例提供了一种封装基板，包括：
玻璃框架，所述玻璃框架设置有通孔和埋芯空腔；
电子元器件，设置在所述埋芯空腔内部；
介质层，填充在所述玻璃框架上表面和所述埋芯空腔内；
金属柱，贯穿于所述通孔；
线路层，设置在所述玻璃框架的上表面和或下表面，与所述电子元器件和所述金属柱连接；
阻焊层，设置在所述线路层表面，所述阻焊层设置有焊盘，所述焊盘与所述线路层连接。
根据本申请第二方面实施例的封装基板，至少具有以下有益效果：第一方面，本申请提出的封装基板采用玻璃框架取代有机基质框架，利用玻璃的低介电常数和低介电损耗的材料特性降低电子元器件的电信号传输损耗，提高电信号传输速度从而提升电信号传输性能；第二方面，玻璃框架具有较广的热膨胀系数(CTE)，在于嵌埋的电子元器件基材匹配时选择性较多，在极限条件下，可以满足产品的设计需求和可靠性；第三方面，使用涂覆封装介质材料的方式取代压合封装，减小了电子元器件在封装过程中所受的压合力，降低了嵌埋产品在制作过程中电子元器件碎裂的风险；第四方面，玻璃基板加工成本较低，可有效降低产品的制作成本。
可选地，在本申请的一个实施例中，还包括金属种子层，所述金属种子层贴附在所述通孔侧壁以及所述介质层和所述电子元器件表面。
可选地，在本申请的一个实施例中，还包括保护层，设置在所述焊盘上表面。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的封装基板制作方法的步骤流程图；
图2至图8是本申请另一个实施例提供的封装基板制作方法步骤对应的截面图；
图9是本申请另一个实施例提供的封装基板的截面图。
附图标记：
玻璃框架100、通孔110、埋芯空腔120、电子元器件200、介质层300、开窗310、金属柱410、线路层420、阻焊层500、焊盘510、金属种子层600、感光阻挡层800、胶带900
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本申请的一个实施例提供的一种封装基板制作方法包括以下步骤：
S100，提供一种玻璃框架100，玻璃框架100设置有通孔110和埋芯空腔120，具体地，如图2所示，首先准备玻璃基板，通常为透明的玻璃，玻璃基板的厚度可根据嵌埋结构需求进行设定，对玻璃基板进行激光镭射，镭射路径的玻璃性质改变可以进行刻蚀，通过蚀刻药水对镭射路径进行刻蚀，形成带有通孔110和埋芯空腔120结构的玻璃框架100，刻蚀药水主要为氢氟酸溶液，刻蚀药水的浓度可根据蚀刻速率和蚀刻厚度的要求进行调整，需要说明的是，镭射加工，又名激光加工是利用高能量密度的光束，照射到材料表面，使材料汽化或发生颜色变化的加工过程，镭射加工过程中，镭射光束能量密度高，加工速度快，并且是局部加工，对非镭射照射部位没有或影响极小，在微电子行业可以用于半导体器件和芯片的加工，也可以用于精密光学器件的加工；镭射埋芯空腔120和通孔110的数量分别至少为1个，用于嵌埋电子元器件200和电子元器件200的电极引出及散热，在本申请的一个实施例中没有选的，埋芯空腔120的数量为两个，并且两个埋芯空腔120的体积不同，可以同时贴装不同型号大小的电子元器件200，通孔110数量为两个，分别对应设置在两个埋芯空腔120的一侧。
S200，在埋芯空腔120内部固定电子元器件200，具体地，如图3所示，在玻璃框架100底部粘贴胶带900，使通孔110和埋芯空腔120底部暂时封闭，胶带900可对后续贴的电子元器件200进行预固定；分别在体积不同的两个埋芯空腔120中贴装电子元器件200，使电子元器件200的一端与胶带900接触固定，需要说明的是，电子元器件200按照是否有接线端子分为正面和反面，电子元器件200包括但不限于器件、芯片，可以是有源器件也可以是无源器件，可以是独立的芯片或器件，也可以是多颗芯片或者器件的组合，按用途分类可以是不同的功率器件，还可以是射频或逻辑芯片，芯片或器件的种类和数量可根据实际需求按照3D背靠背堆叠多颗芯片的组合，也可以是上下左右单层阵列组合设计。电子元器件200可以正面向下安装于埋芯空腔120中，还可以反面安装于埋芯空腔120中电子元器件200具体的安装方向和安装数量以及安装种类可依据设计需求进行设置，均属于本申请的保护范围。
S300，涂覆介质层300至玻璃框架100上表面、通孔110和埋芯空腔120并预固化，具体地，如图4所示，贴装电子元器件200后，在玻璃框架100的上表面涂覆介质层300，介质层300材料为感光型树脂材料，感光型树脂材料具有流动性，通过树脂材料的流动性将通孔110和贴装有电子元器件200的埋芯空腔120的空隙填满，涂覆树脂材料后进行预烘烤使树脂介质处于预固化状态，需要说明的是，感光型树脂材料是热固型的树脂材料，包括JSRWPR(水溶性酚醛树脂)系列、Hitachi AR-5100(丙烯酸酯类)系列、Asahi LV(聚甲醛)系列等，涂覆时粘度范围在10Pa.s～10000Pa.s。
S400，对介质层300进行光刻，形成开窗310，开窗310设置在通孔110和电子元器件200上端，具体地，如图5所示，对感光型树脂材料进行曝光、显影，进行图形制作在通孔110上方位置上形成开窗310结构，将玻璃框架100通孔110露出来，同时也可根据电子元器件200是否需要散热进行光刻形成电子元器件200背面开窗310，后续可在电子元器件200的背面电镀金属进行散热；曝光显影后，进行后烘烤，将树脂材料完全固化，需要说明的是，可根据电子元器件200的大小及散热要求选择性在背面进行开窗，对于面积大，散热要求高的电子元器件200可以通过形成开窗310后进行背面金属沉积进行散热，对于面较小，散热要求不高的电子元器件200则可以不用形成开窗310，直接通过介质层300进行散热即可。
S500，通过开窗310沉积金属，并对金属进行图形制作，形成金属柱410和线路层420，金属柱410贯穿通孔110，线路层420设置在玻璃框架100的上表面和下表面，与电子元器件200连接，具体地，如图6所示，去除玻璃框架100下表面粘贴的胶带900，在玻璃框架100的上下表面制作金属种子层600，使金属种子层600覆盖在通孔110侧壁，电子元器件200窗口露出面以及整个玻璃框架100框架周围，制作金属种子层600可选择沉铜和物理溅射金属钛和金属铜(Ti/Cu)等方式，本申请实施例中，优选的，采用物理溅射Ti/Cu的方式，Ti/Cu厚度可根据制程能力综合调整，Ti厚度通常为50～150nm，Cu厚度通常为0.5～1.5um；如图7所示，建立种子层后，在种子层表面贴附感光阻挡层800，并对感光阻挡层800进行图形制作，露出线路层420和通孔110位置，电镀金属，具体为电镀金属铜，使铜金属覆盖通孔110和特地位置的金属种子层600上表面，形成金属柱410和线路层420，部分线路层420通过金属种子层600与电子元器件200连接，起到散热和电极引出的作用；在如图8所示，使用有机或者无机退膜液进行退膜，去除感光阻挡层800，对金属种子层600进行刻蚀，使金属种子层600与线路层420保持一致，需要说明的是，形成线路层420和金属柱410还可以通过另外一种流程制作，具体为整个玻璃框架100框架周围电镀金属铜，形成金属柱410，对表面金属铜进行图形制作，刻蚀形成线路层420，再退膜进行金属种子层600刻蚀，另外，本申请的一些实施例中还可以是进行多层玻璃框架100的封装，可以是两层，也可以多层，根据实际产品布线需求进行设计封装。
S600，在线路层420表面形成阻焊层500，并对阻焊层500形成焊盘510，焊盘510与线路层420连接，具体地，如图9所示，在如图8所示结构的上下表面制作阻焊层500，阻焊层500厚度根据实际需求来定义，根据电极位置需求进行图形制作形成焊盘510，具体的，分别在金属柱410上下表面、电子元器件200表面形成焊盘510，在本申请的一个实施例中，部分线路层420与电子元器件200的引线端子相连接，通过线路层420连接至金属柱410以及金属柱410表面的焊盘510，进行电极引出和电子元器件200的散热，部分线路层420直接覆盖在电子元器件200的表面，通过线路层420和焊盘510进行散热，进一步的在焊盘510表面形成保护层，通过覆盖保护层可以防止焊盘510氧化，增强基板的可靠性，保护层可通过沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括覆盖有机保焊膜进行表面处理。
参照图9，本申请提供了一种封装基板结构，包括：玻璃框架100，玻璃框架100设置有通孔110和埋芯空腔120；电子元器件200，设置在埋芯空腔120内部；介质层300，填充在玻璃框架100上表面和埋芯空腔120内；金属柱410，贯穿于通孔110，线路层420，设置在玻璃框架100的上表面和下表面，与电子元器件200和金属柱410连接；阻焊层500，设置在线路层420表面，阻焊层500设置有焊盘510，焊盘510与线路层420连接。
在一实施例中，玻璃框架100为透明材质，玻璃框架100内设置有一个或多个通孔110和埋芯空腔120，埋芯空腔120用于贴装电子元器件200，埋芯空腔120体积和数量根据预埋入基板内部的电子元器件200的种类和数量进行匹配设置，在玻璃框架100的上表面设置有介质层300，介质层300填充在埋芯空腔120内，将电子元器件200包裹固定并平铺在玻璃框架100的上表面，通过介质层300一方面可以将电子元器件200与玻璃框架100进行固定，一方面可以保护玻璃基板，防止玻璃基板破碎，在玻璃基板内部还设置有金属柱410，金属柱410贯穿于通孔110结构延伸出玻璃框架100的上下表面与线路层420连接，线路层420同时与电子元器件200连接，电子元器件200一方面可以通过线路层420将产生的热量传递至金属柱410进行散热，另一方面通过线路层420将电极引出，方便与其他元件或者基板进行连接，在线路层420的最外层设置有阻焊层500，用于基板绝缘，阻焊层500对应金属柱410和线路层420位置设置有焊盘510，用于电性连接或测试。
参照图9，本申请的一个实施例提供了一种封装基板结构，还包括金属种子层600，金属种子层600贴附在通孔110侧壁以及介质层300和电子元器件200表面。
在一实施例中，在玻璃框架100的上下表面还设置有金属种子层600，覆盖在通孔110侧壁，电子元金属种子层600厚度可根据制程能力综合调整，本申请实施例中，优选的，金属钛厚度通常50～150nm，金属铜度通常0.5～1.5um。
参照图9，本申请的一个实施例提供了一种封装基板结构，还包括保护层，设置在焊盘510上表面(图中未示出)，在一实施例中，保护层可以防止焊盘510氧化，增强基板的可靠性，保护层材料包括镍钯金、镍金、锡、银等化学稳定的金属或者机保焊膜。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (7)

1.一种封装基板制作方法，其特征在于，包括以下步骤：
提供一种玻璃框架，所述玻璃框架设置有通孔和埋芯空腔；
在所述埋芯空腔内部固定电子元器件；
涂覆介质层至所述玻璃框架上表面、所述通孔和所述埋芯空腔并固化，所述介质层采用热固型树脂材料，涂覆时粘度范围在10Pa.s～10000Pa.s；
对所述介质层进行光刻，形成开窗，所述开窗设置在所述通孔；
通过所述开窗沉积金属，并对所述金属进行图形制作，形成金属柱和线路层，所述金属柱贯穿所述通孔，所述线路层设置在所述玻璃框架的上表面和或下表面，设置在所述玻璃框架上表面和或下表面的所述线路层分别与所述金属柱连接，设置在所述玻璃框架下表面的所述线路层还与所述电子元器件连接；
在所述线路层表面形成阻焊层，并对所述阻焊层进行图形制作形成焊盘，所述焊盘与所述线路层连接。
2.根据权利要求1所述的封装基板制作方法，其特征在于，所述开窗还可以设置在所述电子元器件上方。
3.根据权利要求1所述的封装基板制作方法，其特征在于，还包括沉积金属种子层，所述金属种子层贴附在所述通孔侧壁以及所述介质层和所述电子元器件表面。
4.根据权利要求1所述的封装基板制作方法，其特征在于，还包括在所述焊盘表面形成保护层。
5.根据权利要求4所述的封装基板制作方法，所述保护层材料包括镍钯金、镍金、锡、银、有机保焊膜。
6.根据权利要求1所述的封装基板制作方法，其特征在于，所述通孔和所述埋芯空腔的数量至少为1个，多个所述埋芯空腔的体积可以相同也可以不同。
7.根据权利要求1所述的封装基板制作方法，其特征在于，所述介质层为感光型树脂材料，具有流动性。
CN202010667146.7A 2020-07-13 2020-07-13 封装基板及其制作方法 Active CN111785645B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010667146.7A CN111785645B (zh) 2020-07-13 2020-07-13 封装基板及其制作方法
JP2020151964A JP7038169B2 (ja) 2020-07-13 2020-09-10 パッケージ基板及びその製造方法
TW109131614A TWI796595B (zh) 2020-07-13 2020-09-15 封裝基板及其製作方法
US17/026,793 US11515258B2 (en) 2020-07-13 2020-09-21 Package substrate and manufacturing method thereof
US17/976,228 US11769733B2 (en) 2020-07-13 2022-10-28 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010667146.7A CN111785645B (zh) 2020-07-13 2020-07-13 封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN111785645A CN111785645A (zh) 2020-10-16
CN111785645B true CN111785645B (zh) 2021-12-03

Family

ID=72768421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010667146.7A Active CN111785645B (zh) 2020-07-13 2020-07-13 封装基板及其制作方法

Country Status (4)

Country Link
US (2) US11515258B2 (zh)
JP (1) JP7038169B2 (zh)
CN (1) CN111785645B (zh)
TW (1) TWI796595B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992839B (zh) * 2021-02-05 2024-02-20 江西鼎华芯泰科技有限公司 一种用于芯片封装的引线框架及制备方法
CN113471347A (zh) * 2021-05-14 2021-10-01 南通越亚半导体有限公司 Led嵌埋封装基板及其制造方法
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
CN113658936A (zh) * 2021-08-16 2021-11-16 浙江水晶光电科技股份有限公司 一种金属化玻璃及其制备方法
CN115116997A (zh) * 2022-05-13 2022-09-27 珠海越亚半导体股份有限公司 一种液体循环冷却封装基板及其制作方法
CN116666232B (zh) * 2023-08-01 2024-02-23 广东佛智芯微电子技术研究有限公司 全玻璃堆叠封装结构及其制备方法
CN116666231A (zh) * 2023-08-01 2023-08-29 广东佛智芯微电子技术研究有限公司 嵌入式芯片扇出型封装结构及其制备方法
CN116682741A (zh) * 2023-08-01 2023-09-01 广东佛智芯微电子技术研究有限公司 嵌入式芯片扇出型封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN103367658A (zh) * 2013-07-17 2013-10-23 深圳市华星光电技术有限公司 一种玻璃封装结构和封装方法
CN103904054A (zh) * 2014-03-31 2014-07-02 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的互连结构及方法
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
CN107919334A (zh) * 2016-10-07 2018-04-17 南亚电路板股份有限公司 组件埋入式电路板结构及其制造方法
CN109727969A (zh) * 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法
CN111293098A (zh) * 2018-12-06 2020-06-16 欣兴电子股份有限公司 内埋式芯片封装及其制作方法与叠层封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
TWI355060B (en) * 2008-03-27 2011-12-21 Package substrate having semiconductor component e
US8835217B2 (en) * 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN103367658A (zh) * 2013-07-17 2013-10-23 深圳市华星光电技术有限公司 一种玻璃封装结构和封装方法
CN103904054A (zh) * 2014-03-31 2014-07-02 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的互连结构及方法
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装
CN107919334A (zh) * 2016-10-07 2018-04-17 南亚电路板股份有限公司 组件埋入式电路板结构及其制造方法
CN111293098A (zh) * 2018-12-06 2020-06-16 欣兴电子股份有限公司 内埋式芯片封装及其制作方法与叠层封装结构
CN109727969A (zh) * 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法

Also Published As

Publication number Publication date
US20220013462A1 (en) 2022-01-13
JP7038169B2 (ja) 2022-03-17
US20230051730A1 (en) 2023-02-16
TW202203331A (zh) 2022-01-16
TWI796595B (zh) 2023-03-21
CN111785645A (zh) 2020-10-16
US11769733B2 (en) 2023-09-26
US11515258B2 (en) 2022-11-29
JP2022017148A (ja) 2022-01-25

Similar Documents

Publication Publication Date Title
CN111785645B (zh) 封装基板及其制作方法
US8943683B2 (en) Fabricating method of embedded package structure
CN100426492C (zh) 微电子封装件及其制造方法
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
CN109473408A (zh) 半导体封装结构及其制造方法
WO2022012422A1 (zh) 封装基板制作方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
US9949372B2 (en) Printed wiring board and method for manufacturing the same
KR20190017557A (ko) 반도체 패키지
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
TWM506373U (zh) 使用全部或部分融合的介電質引線之晶粒封裝
JP2023530107A (ja) 回路基板
US11682648B2 (en) Semiconductor device and method of fabricating the same
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN115706017A (zh) 一种封装机构及其制备方法
CN114078787A (zh) 基板结构及其制法
CN107611112A (zh) 一种扇出型封装器件
CN107516638A (zh) 一种扇出型封装方法
US20240047321A1 (en) Integrated fan-out package and method of making same
JP3337911B2 (ja) 半導体装置及びその製造方法
US20240332151A1 (en) Integrated package and method for making the same
CN216288317U (zh) 一种封装机构
US20240170432A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant