CN107919334A - 组件埋入式电路板结构及其制造方法 - Google Patents

组件埋入式电路板结构及其制造方法 Download PDF

Info

Publication number
CN107919334A
CN107919334A CN201610948199.XA CN201610948199A CN107919334A CN 107919334 A CN107919334 A CN 107919334A CN 201610948199 A CN201610948199 A CN 201610948199A CN 107919334 A CN107919334 A CN 107919334A
Authority
CN
China
Prior art keywords
heat dissipation
conducting wire
core
blind hole
layer reinforced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610948199.XA
Other languages
English (en)
Inventor
张腾宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN107919334A publication Critical patent/CN107919334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供的组件埋入式电路板结构包含第一核心板具有第一侧和相对于第一侧的第二侧且具有开口，半导体组件设置于第一核心板的开口中，且半导体组件与第一核心板之间具有第一间隙，导热胶填满第一间隙，以及第一线路增层结构设置于第一侧上并覆盖第一核心板、半导体组件和导热胶，具有第一盲孔位于第一核心板上，且具有第一散热导线设置于第一盲孔中。本发明亦提供组件埋入式电路板结构的制造方法。

Description

组件埋入式电路板结构及其制造方法
技术领域
本发明有关于埋入式组件的封装技术，特别有关于具有散热结构的组件埋入式电路板结构及其制造方法。
背景技术
在现有的封装技术中，利用覆晶(flip chip，FC)方式或打线接合(WB,WireBonding)方式将有源组件与载板形成一封装结构体(package)，并将一个以上的封装结构体进行堆栈或安装于同一载板表面上。考虑各组件间须互相透过线路连接及载板因产品限制而缩小其面积和体积等要求，使得布线难度愈来愈高，故业界开始研发将有源或无源组件埋入载板内的技术。
组件埋入式电路板结构中，基板会因不同材料结合，在不同生产环境及温度下，产生不同应力变化，进而使基板产生形变弯曲或伸缩等变化，导致生产困难，对位不易，良率降低及信赖性表现不佳等影响。
随着电子产品的操作频率愈来愈高且愈来愈多组件需安装于同一载板上，有源组件与无源组件所产生的热能持续增加，故对组件埋入式电路板结构而言，散热能力与设计具有其重要性。
发明内容
本发明的一些实施例提供组件埋入式电路板结构，包括:第一核心板，具有第一侧和相对于第一侧的第二侧，且具有开口；半导体组件，设置于第一核心板的开口中，且半导体组件与第一核心板之间具有第一间隙；导热胶，填满第一间隙；第一线路增层结构，设置于第一侧上并覆盖第一核心板、半导体组件和导热胶，具有第一盲孔位于第一核心板上，且具有第一散热导线设置于第一盲孔中。
本发明的一些实施例提供组件埋入式电路板结构的制造方法，包括:提供载板；形成核心板于载板上，核心板具有第一侧和相对于第一侧的第二侧，且具有开口；将半导体组件埋置于开口中，其中半导体组件与核心板之间具有间隙；将导热胶填满间隙；移除载板；形成线路增层结构于第一侧上，覆盖核心板、半导体组件和导热胶，并在线路增层结构中形成盲孔于核心板上，其中线路增层结构具有散热导线形成于盲孔中。
附图说明
图1A-1E显示依据本发明的一实施例的形成组件埋入式电路板结构的制造方法在各阶段的剖面示意图。
图2显示依据本发明的一实施例的图1A的上视图。
图3A-3F显示依据本发明的另一实施例的形成组件埋入式电路板结构的制造方法在各阶段的剖面示意图。
图4A-4F显示依据本发明的又另一实施例的形成组件埋入式电路板结构的制造方法在各阶段的剖面示意图。
图5显示依据本发明的一实施例的组件埋入式电路板结构的剖面示意图。
图6显示依据本发明的另一实施例的组件埋入式电路板结构的剖面示意图。
图7显示依据本发明的又另一实施例的组件埋入式电路板结构的剖面示意图。
【符号说明】
100、200、300、400、500、600 组件埋入式电路板结构
101 第一核心板
101a 第一侧
101b 第二侧
101c、201a、301a 开口
102 半导体组件
103 接触垫
104 导热胶
105 第一线路增层结构
105a 第一盲孔
105b 第二盲孔
106 第一散热导线
107 电性连接结构
108 第二线路增层结构
105c、108a 第三盲孔
108b、108a’ 第四盲孔
108b’ 第五盲孔
108c’ 第六盲孔
109、309 第二散热导线
110、304 第三散热导线
111 第一抗焊绝缘层
111a 第一开孔
111b 第二开孔
111c、112a 第三开孔
112 第二抗焊绝缘层
112b、112a’ 第四开孔
112b’ 第五开孔
112c' 第六开孔
120、220 载板
201 第二核心板
202 单元
203、305 间隙
301 无核心板
302 介电层
303、502、503 线路层
306 第四散热导线
307 第五散热导线
401、402、501、601 散热框
SC 切割道
具体实施方式
以下说明本发明实施例的组件埋入式电路板结构及组件埋入式电路板结构的制造方法。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的附图及说明内容中使用相同的标号来表示相同或相似的部件。
请先参照图1E，其显示出依据本发明的一实施例的组件埋入式电路板结构100的剖面示意图。电路板结构100包含第一核心板101，第一核心板101具有第一侧101a和相对于第一侧101a的第二侧101b，且具有至少一开口101c贯穿第一核心板101(如图1A所示)。在本实施例中，第一核心板101可为刚性较佳、硬度较高且导热的金属材料。在一些实施例中，第一核心板101的金属材料包含铝、铬、钨、钛、钒、铱或锗等硬度较高的金属或合金。
透过采用刚性较佳且导热的金属材料作为第一核心板101，第一核心板101较能够承受在制造组件埋入式电路板结构100的过程中的应力变化，因此第一核心板101可改善组件埋入式电路板结构100变形的情况且具有快速散热的功效。
组件埋入式电路板结构100包含半导体组件102，至少一半导体组件102设置于第一核心板101的开口101c中，且半导体组件102与第一核心板101之间相隔一距离而产生间隙。在一些实施例中，半导体组件102可包含例如晶体管或二极管的有源组件或例如电阻、电容或电感的无源组件。半导体组件102上方具有接触垫103，接触垫103用以电性连接半导体组件102与外部线路。另外，半导体组件102下方可具有导热金属层(未显示)。在一些实施例中，导热金属层可包含镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金或其他合适的金属材料。
导热胶104填满半导体组件102与第一核心板101之间的间隙，使半导体组件102固定至第一核心板101的开口101c中，且导热胶104具有导热的功能，可将半导体组件102产生的热能传导至第一核心板101。在一些实施例中，导热胶104可包含硅及环氧树脂，并添加铍、铝、铜等金属或其氧化物，且会因应使用状况不同加入玻璃纤维等强化材料。
在本实施例中，组件埋入式电路板结构100包含第一线路增层结构105。第一线路增层结构105设置于第一核心板101的第一侧101a上并覆盖第一核心板101、半导体组件102和导热胶104，且第一线路增层结构105具有第一盲孔105a位于第一核心板101上和第二盲孔105b位于半导体组件102上的接触垫103上。在一些实施例中，第一线路增层结构105可包含多个垂直堆栈的绝缘层、形成于绝缘层之间的线路层和贯穿绝缘层且用以电性连接不同层的线路层的导通孔。为了附图简洁的目的，上述绝缘层、线路层和导通孔并未绘示于第一线路增层结构105中。
在本实施例中，第一线路增层结构105具有第一散热导线106设置于第一盲孔105a中，如此一来，半导体组件102产生的热能传导至第一核心板101之后，可透过第一散热导线106将热能向上传导至组件埋入式电路板结构100的外部。在本实施例中，第一线路增层结构105具有电性连接结构107设置于第二盲孔105b中以电性连接半导体组件102与外部线路。在一些实施例中，第一散热导线106和电性连接结构107可包含镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金或其他合适的金属材料。
在一些实施例中，组件埋入式电路板结构100更包含第二线路增层结构108。第二线路增层结构108设置于第一核心板101的第二侧101b上并位于第一核心板101、半导体组件102和导热胶104下方，且第二线路增层结构108具有第三盲孔108a位于第一核心板101下方和第四盲孔108b位于半导体组件102下方。在一些实施例中，第二线路增层结构108与第一线路增层结构105的组成可相同，即第二线路增层结构108可包含多个垂直堆栈的绝缘层、形成于绝缘层之间的线路层和贯穿绝缘层且用以电性连接不同层的线路层的导通孔。
在本实施例中，第二线路增层结构108具有第二散热导线109设置于第三盲孔108a中，如此一来，半导体组件102产生的热能传导至第一核心板101之后，可透过第二散热导线109将热能向下传导至组件埋入式电路板结构100的外部。在本实施例中，第二线路增层结构108具有第三散热导线110设置于第四盲孔108b中，如此一来，半导体组件102产生的热能传导至下方的导热金属层(未显示)之后，可透过第三散热导线110将热能向下传导至组件埋入式电路板结构100的外部。在一些实施例中，第二散热导线109和第三散热导线110可包含镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金或其他合适的金属材料。
由于第一散热导线106设置于第一线路增层结构105的第一盲孔105a中，第二散热导线109设置于第二线路增层结构108的第三盲孔108a中，第三散热导线110设置于第二线路增层结构108的第四盲孔108b中，半导体组件102产生的热能可从多个方向传导出去，且可有效增加半导体组件102的散热导线的布线位置和面积。此外，由于第一散热导线106和第二散热导线109设置于第一核心板101上而并非设置于半导体组件102上，第一散热导线106和第二散热导线109的配置可不受限且不占用半导体组件102上的线路布局。
在一些实施例中，组件埋入式电路板结构100更包含第一抗焊绝缘层111和第二抗焊绝缘层112。第一抗焊绝缘层111和第二抗焊绝缘层112分别设置于第一线路增层结构105上和第二线路增层结构108下方，第一抗焊绝缘层111具有第一开孔111a暴露出第一散热导线106和第二开孔111b暴露出电性连接结构107，第二抗焊绝缘层112具有第三开孔112a暴露出第二散热导线109和第四开孔112b暴露出第三散热导线110。在一些实施例中，第一抗焊绝缘层111和第二抗焊绝缘层112可包含防焊材料(或称绿漆)，或可为包含聚亚酰胺(polyimide)、ABF膜(ajinomoto build-up film)或聚丙烯(polypropylene,PP)的绝缘材料，其可保护第一散热导线106、电性连接结构107、第二散热导线109和第三散热导线110不被氧化或彼此短路。
请参照图1A-1E，其显示依据本发明的一实施例的形成组件埋入式电路板结构100的制造方法在各阶段的剖面示意图。
如图1A所示，提供载板120，载板120表面具有黏着性。接着，利用载板120的表面黏着性将形成的第一核心板101贴附于载板120上，第一核心板101具有第一侧101a和相对于第一侧101a的第二侧101b，第一核心板101的第二侧101b黏着于载板120上。在将第一核心板101贴附于载板120之前，透过物理或化学方式形成至少一开口101c于第一核心板101中，开口101c的形状则视埋入式组件的外型调整，任意形状皆可。
图2显示依据本发明的一实施例，图1A的第一核心板101和载板120的上视图，在本实施例中，第一核心板101具有多个开口101c，多个开口101c可以任意的形式排列。
在图1B中，将至少一半导体组件102埋置于第一核心板101的开口101c中并位于载板120上，半导体组件102上方具有接触垫103。半导体组件102与第一核心板101之间相隔一距离D而产生间隙，并将导热胶104填满此间隙。导热胶104将第一核心板101和半导体组件102固定在一起，如此一来，如图1C所示，在填充导热胶104之后，可移除载板120。
在图1D中，形成第一线路增层结构105于第一核心板101的第一侧101a上并覆盖第一核心板101、半导体组件102和导热胶104，并形成第二线路增层结构108于第一核心板101的第二侧101b上，且位于第一核心板101、半导体组件102和导热胶104下方。接着，透过激光钻孔(laser drilling)或影像转移等开孔制程，在第一线路增层结构105中形成第一盲孔105a于第一核心板101上和第二盲孔105b于半导体组件102上的接触垫103上，并同时在第二线路增层结构108中形成第三盲孔108a于第一核心板101下方和第四盲孔108b于半导体组件102下方。接着，透过电镀制程形成第一线路增层结构105的第一散热导线106于第一盲孔105a中和第一线路增层结构105的电性连接结构107于第二盲孔105b中，并同时形成第二线路增层结构108的第二散热导线109于第三盲孔108a中和第二线路增层结构108的第三散热导线110于第四盲孔108b中。在一些实施例中，可重复形成其他线路增层结构(未显示)于第一线路增层结构105上方或第二线路增层结构108下方，并同样对其他线路增层结构实施开孔制程和电镀制程，以形成多层结构。
如图1E所示，以涂布或贴附、压附等物理方式形成第一抗焊绝缘层111于第一线路增层结构105上，以及形成第二抗焊绝缘层112于第二线路增层结构108下方。接着，透过激光钻孔或影像转移等开孔制程，在第一抗焊绝缘层111中形成第一开孔111a暴露出第一散热导线106和第二开孔111b暴露出电性连接结构107，并透过激光钻孔或影像转移等开孔制程，在第二抗焊绝缘层112中形成第三开孔112a暴露出第二散热导线109和第四开孔112b暴露出第三散热导线110，完成组件埋入式电路板结构100的制作。
再者，请参照图3F，其显示出依据本发明的一实施例的组件埋入式电路板结构200的剖面示意图，其中相同于图1E中的部件使用相同的标号并省略其说明。
图3F中的组件埋入式电路板结构200类似于图1E中的组件埋入式电路板结构100，差异处在于图3F的实施例中，第一核心板101、半导体组件102和导热胶104组成一单元202，至少一单元202设置于第二核心板201的开口201a中，且单元202与第二核心板201之间相隔一距离而产生间隙203。再者，第一线路增层结构105更覆盖第二核心板201并填满单元202与第二核心板201之间的间隙203，第二线路增层结构108设置于单元202和第二核心板201下方。在本实施例中，第二核心板201的材料可为包含纸质酚醛树脂(paper phenolicresin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)的树脂材料。
透过采用刚性较佳且导热的金属材料作为第一核心板101，第一核心板101较能够承受制造组件埋入式电路板结构200的过程中的应力变化，可藉由第一核心板101改善第二核心板201的变形的情况。
请参照图3A-3F，其显示依据本发明的一实施例的形成组件埋入式电路板结构200的制造方法在各阶段的剖面示意图，其中相同于图1A-1E中的部件使用相同的标号并省略其说明。
图3A-3F中的组件埋入式电路板结构200的制造方法在各阶段的剖面示意图类似于图1A-1E中的组件埋入式电路板结构100的制造方法在各阶段的剖面示意图，差异处在于图3C中，于第一核心板101的切割道SC处进行切割，以形成由第一核心板101、半导体组件102和导热胶104组成的单元202。
在图3D中，提供载板220，载板220表面具有黏着性。接着，利用载板220的表面黏着性将第二核心板201贴附于载板220上。在将第二核心板201贴附于载板220之前，透过物理或化学方法形成至少一开口201a于第二核心板201中。在一些实施例中，第二核心板201具有开口201a的上视图可类似于图2显示的第一核心板101具有开口101c的上视图。
在形成具有开口201a的第二核心板201于载板220上之后，将至少一单元202放置于开口201a中并形成于载板220上，单元202与第二核心板201之间具有间隙203。
在图3E中，形成第一线路增层结构105于第一核心板101的第一侧101a上并覆盖第二核心板201和单元202，且第一线路增层结构105填满单元202与第二核心板201之间的间隙203。接着，由于第一线路增层结构105将第二核心板201和单元202固定在一起，因此可移除载板220。接着，形成第二线路增层结构108于第一核心板101的第二侧101b上，并位于单元202和第二核心板201下方。
接着，透过激光钻孔或影像转移等开孔制程，在第一线路增层结构105中形成第一盲孔105a于第一核心板101上和第二盲孔105b于半导体组件102的接触垫103上，并同时在第二线路增层结构108中形成第三盲孔108a于第一核心板101下方和第四盲孔108b于半导体组件102下方。接着，透过电镀制程形成第一线路增层结构105的第一散热导线106于第一盲孔105a中和第一线路增层结构105的电性连接结构107于第二盲孔105b中，并同时形成第二线路增层结构108的第二散热导线109于第三盲孔108a中和第二线路增层结构108的第三散热导线110于第四盲孔108b中。在一些实施例中，可重复形成其他线路增层结构(未显示)于第一线路增层结构105上方或第二线路增层结构108下方，并同样对其他线路增层结构实施开孔制程和电镀制程，以形成多层结构。
如图3F所示，以涂布或贴附、压附等物理方式形成第一抗焊绝缘层111于第一线路增层结构105上，并形成第二抗焊绝缘层112于第二线路增层结构108下方。接着，透过激光钻孔或影像转移等开孔制程，在第一抗焊绝缘层111中形成第一开孔111a暴露出第一散热导线106和第二开孔111b暴露出电性连接结构107，并透过激光钻孔或影像转移等开孔制程，在第二抗焊绝缘层112中形成第三开孔112a暴露出第二散热导线109和第四开孔112b暴露出第三散热导线110，完成组件埋入式电路板结构200的制作。
再者，请先参照图4F，其显示出依据本发明的一实施例的组件埋入式电路板结构300的剖面示意图，其中相同于图3F中的部件使用相同的标号并省略其说明。
图4F中的组件埋入式电路板结构300类似于图3F中的组件埋入式电路板结构200，差异处在于图4F中以无核心板301取代第二核心板201，即至少一单元202设置于无核心板301的开口301a中，且单元202与无核心板301之间具有间隙305。在一些实施例中，无核心板301中包含介电层302及设置于介电层302中的线路层303，亦即无核心板301不含有例如第一核心板101和第二核心板201的核心板材料，且无核心板301的厚度可小于第一核心板101和第二核心板201。
透过采用刚性较佳且导热的金属材料作为第一核心板101，第一核心板101较能够承受制造组件埋入式电路板结构300的过程中的应力变化，并且可藉由第一核心板101改善无核心板301的变形的情况。
在图4F中，第一线路增层结构105更覆盖无核心板301并填满单元202与无核心板301之间的间隙305，且第一线路增层结构105具有第三盲孔105c暴露出无核心板301的线路层303，且第一线路增层结构105具有第二散热导线309设置于第三盲孔105c中。再者，第一散热导线106和第二散热导线309相互连接，无核心板301的线路层303透过第一线路增层结构105的第一散热导线106及第二散热导线309连接第一核心板101。
在本实施例中，第二线路增层结构108设置于单元202和无核心板301下方，且具有第四盲孔108a’位于第一核心板101下方、第五盲孔108b’位于无核心板301下方和第六盲孔108c’位于半导体组件102下方，且第二线路增层结构108具有第三散热导线304设置于第四盲孔108a’中、第四散热导线306设置于第五盲孔108b’中和第五散热导线307设置于第六盲孔108c’中。在本实施例中，第三散热导线304和第四散热导线306相互连接。
在本实施例中，第一抗焊绝缘层111和第二抗焊绝缘层112分别设置于第一线路增层结构105上以及第二线路增层结构108下方。第一抗焊绝缘层111具有第一开孔111a暴露出第一散热导线106、第二开孔111b暴露出电性连接结构107和第三开孔111c暴露出第二散热导线309，第二抗焊绝缘层112具有第四开孔112a’暴露出第三散热导线304、第五开孔112b’暴露出第四散热导线306和第六开孔112c’暴露出第五散热导线307。
透过上述配置，半导体组件102产生的热能可依序透过导热胶104、第一核心板101、第一线路增层结构105的第一散热导线106和第二散热导线309向上传导至组件埋入式电路板结构300的外部，且半导体组件102产生的热能也可依序透过导热胶104、第一核心板101、第二线路增层结构108的第三散热导线304和第四散热导线306向下传导至组件埋入式电路板结构300的外部，另外半导体组件102产生的热能更可从第五散热导线307直接向下传导至组件埋入式电路板结构300的外部，因此半导体组件102产生的热能可从更多个方向传导出去，且可有效增加半导体组件102的散热导线的布线位置和面积。此外，由于第一散热导线106和第三散热导线304设置于第一核心板101上，第二散热导线309和第四散热导线306设置于无核心板301上，上述组件并非设置于半导体组件102上，因此第一散热导线106、第二散热导线309、第三散热导线304和第四散热导线306的配置可不受限于且不占用半导体组件102上的线路布局。
图4A-4F中的组件埋入式电路板结构300的制造方法在各阶段的剖面示意图类似于图3A-3F中的组件埋入式电路板结构200的制造方法在各阶段的剖面示意图，差异处在于图4D中，利用载板220的表面黏着性将形成的无核心板301贴附于载板220上。在将无核心板301黏着于载板220之前，透过影像转移制程形成至少一开口301a于无核心板301中。在一些实施例中，无核心板301具有开口301a的上视图可类似于图2显示的第一核心板101具有开口101c的上视图。
在形成无核心板301于载板220上之后，将至少一单元202放置于开口301a中并位于载板220上，单元202与无核心板301之间具有间隙305。
在图4E中，形成第一线路增层结构105于第一核心板101的第一侧101a上并覆盖无核心板301和单元202，且第一线路增层结构105填满单元202与无核心板301之间的间隙305。接着，由于第一线路增层结构105将无核心板301和单元202固定在一起，因此可移除载板220。接着，形成第二线路增层结构108于第一核心板的第二侧101b上，并位于单元202和无核心板301下方。
接着，透过激光钻孔或影像转移等开孔制程，在第一线路增层结构105中形成第一盲孔105a于第一核心板101上、第二盲孔105b于半导体组件102上的接触垫103上和第三盲孔105c暴露出无核心板301的线路层303，并同时在第二线路增层结构108中形成第四盲孔108a’于第一核心板101下方、第五盲孔108b’于无核心板301下方并暴露出无核心板301的线路层303和第六盲孔108c’于半导体组件102下方。接着，透过电镀制程形成第一散热导线106于第一盲孔105a中、电性连接结构107于第二盲孔105b中和第二散热导线309于第三盲孔105c中，其中，第一散热导线106与第二散热导线309相互连接，并同时形成第三散热导线304于第四盲孔108a’中、第四散热导线306于第五盲孔108b’中和第五散热导线307于第六盲孔108c’中。在一些实施例中，可重复形成其他线路增层结构(未显示)于第一线路增层结构105上方或第二线路增层结构108下方，并同样对其他线路增层结构实施开孔制程和电镀制程，以形成多层结构。
如图4F所示，以涂布或贴附、压附等物理方式形成第一抗焊绝缘层111于第一线路增层结构105上，以及形成第二抗焊绝缘层112于第二线路增层结构108下方。接着，透过激光钻孔或影像转移等开孔制程，在第一抗焊绝缘层111中形成第一开孔111a暴露出第一散热导线106、第二开孔111b暴露出电性连接结构107和第三开孔111c暴露出第二散热导线309，并透过激光钻孔或影像转移等开孔制程，在第二抗焊绝缘层112中形成第四开孔112a’暴露出第三散热导线304、形成第五开孔112b’暴露出第四散热导线306和形成第六开孔112c’暴露出第五散热导线307，完成组件埋入式电路板结构300的制作。
再者，请参照图5，其显示出依据本发明的一实施例的组件埋入式电路板结构400的剖面示意图，其中相同于图1E中的部件使用相同的标号并省略其说明。
图5中的组件埋入式电路板结构400类似于图1E中的组件埋入式电路板结构100，差异处在于图5的组件埋入式电路板结构400更包含第一散热框401和第二散热框402，第一散热框401和第二散热框402分别设置于第一线路增层结构105的外侧和第二线路增层结构108的外侧。第一散热框401和第二散热框402分别为围绕第一增层结构105和第二增层结构108的框架结构。
透过上述配置，半导体组件102产生的热能可依序透过导热胶104、第一核心板101、第一散热框401和第二散热框402传导至组件埋入式电路板结构400的外部，半导体组件102产生的热能可从更多个方向传导出去，且可有效增加散热面积。
再者，透过第一散热框401和第二散热框402分别设置于第一线路增层结构105的外侧和第二线路增层结构108的外侧，可强化组件埋入式电路板结构400的整体结构强度，故可有效改善组件埋入式电路板结构400变形的情况。
关于第一散热框401和第二散热框402的制造方法，在本实施例中，在第一线路增层结构105中形成第一盲孔105a和第二盲孔105b与在第二线路增层结构108中形成第三盲孔108a和第四盲孔108b的期间，同时透过激光钻孔或影像转移等开孔制程，去除第一增层结构105和第二增层结构108的外围边缘部分。接着，在形成第一散热导线106、电性连接结构107、第二散热导线109和第三散热导线110的期间，同时透过电镀制程分别形成第一散热框401和第二散热框402于第一线路增层结构105的外侧和第二线路增层结构108的外侧。
再者，请参照图6，其显示出依据本发明的一些实施例的组件埋入式电路板结构500的剖面示意图，其中相同于图3F中的部件使用相同的标号并省略其说明。
图6中的组件埋入式电路板结构500类似于图3F中的组件埋入式电路板结构200，差异处在于图6的组件埋入式电路板结构500更包含散热框501，散热框501设置于第一线路增层结构105、第二核心板201和第二线路增层结构108的外侧。散热框501为围绕第一线路增层结构105、第二核心板201和第二线路增层结构108的框架结构。在本实施例中，散热框501透过第一线路增层结构105的线路层502连接至第一核心板101和第一散热导线106，且散热框501也透过第二线路增层结构108的线路层503连接至第一核心板101和第二散热导线109。
透过上述配置，半导体组件102产生的热能可依序透过导热胶104、第一核心板101、第一线路增层结构105的线路层502(或第二线路增层结构108的线路层503)、散热框501传导至组件埋入式电路板结构500的外部，半导体组件102产生的热能可从更多个方向传导出去，且可有效增加散热面积。
再者，透过散热框501设置于第一线路增层结构105、第二核心板201和第二线路增层结构108的外侧，可强化组件埋入式电路板结构500的整体结构强度，故可有效改善组件埋入式电路板结构500中的第二核心板201变形的情况。
关于散热框501的制造方法，在本实施例中，先透过机器钻孔或影像转移等开孔制程，去除第二核心板201的外围边缘部分。接着，在第一线路增层结构105中形成第一盲孔105a和第二盲孔105b以及在第二线路增层结构108中形成第三盲孔108a和第四盲孔108b的期间，透过激光钻孔或影像转移等开孔制程，去除第一线路增层结构105和第二线路增层结构108的外围边缘部分。接着，在形成第一散热导线106、电性连接结构107、第二散热导线109和第三散热导线110的期间，透过电镀制程形成散热框501于第一线路增层结构105、第二核心板201和第二线路增层结构108的外侧。
再者，请参照图7，其显示出依据本发明的一实施例的组件埋入式电路板结构600的剖面示意图，其中相同于图4F中的部件使用相同的标号并省略其说明。
图7中的组件埋入式电路板结构600类似于图4F中的组件埋入式电路板结构300，差异处在于图7的组件埋入式电路板结构600更包含散热框601，散热框601设置于无核心板301、第一线路增层结构105及第二线路增层结构108的外侧。散热框601为围绕无核心板301、第一线路增层结构105及第二线路增层结构108的框架结构。在本实施例中，散热框601透过无核心板301的线路层303和第一线路增层结构105的第一散热导线106、第二散热导线309以及第二线路增层结构108的第三散热导线304、第四散热导线306连接第一核心板101。
透过上述配置，半导体组件102产生的热能可依序透过导热胶104、第一核心板101、第一线路增层结构105的第一散热导线106、第二散热导线309、无核心板301的线路层303、散热框601或导热胶104、第一核心板101、第二线路增层结构108的第三散热导线304、第四散热导线306、无核心板301的线路层303、散热框601传导至组件埋入式电路板结构600的外部，半导体组件102产生的热能可从更多个方向传导出去，且可有效增加散热面积。
再者，透过散热框601设置于第一线路增层结构105、无核心板301、第二线路增层结构108的外侧，可强化组件埋入式电路板结构600的整体结构强度，故可有效改善埋入式组件的组件埋入式电路板结构600中的无核心板301变形的情况。
关于散热框601的制造方法，在本实施例中，在形成至少一开口301a于无核心板301之前，先透过影像转移等开孔制程，去除无核心板301的外围边缘部分。接着，在第一线路增层结构105中形成第一盲孔105a、第二盲孔105b和第三盲孔105c以及在第二线路增层结构108中形成第四盲孔108a’、第五盲孔108b’和第六盲孔108c’的期间，透过激光钻孔或影像转移等开孔制程，去除第一线路增层结构105和第二线路增层结构108的外围边缘部份。接着，在形成第一散热导线106、电性连接结构107、第二散热导线309、第三散热导线304、第四散热导线306和第五散热导线307的期间，透过电镀制程形成散热框601于第一线路增层结构105、无核心板301和第二线路增层结构108的外侧。
根据本发明的一些实施例，透过采用刚性较佳且导热的金属材料作为第一核心板，第一核心板较能够承受组件埋入式电路板结构在制造过程中的应力变化，因此可改善组件埋入式电路板结构变形的情况且具有快速散热的功效。
再者，由于第一散热导线、第二散热导线、第三散热导线、第四散热导线、第五散热导线分别设置于不同位置的盲孔中，半导体组件产生的热能可从多个方向传导出去，且可有效增加半导体组件的散热导线的布线位置和面积。此外，由于散热导线可设置于第一核心板和无核心板上而并非设置于半导体组件上，因此散热导线的配置可不受限于且不占用半导体组件上的线路布局。
再者，由于半导体组件产生的热能可透过组件埋入式电路板结构外围的散热框传导至组件埋入式电路板结构的外部，半导体组件产生的热能可从更多个方向传导出去，且可有效增加散热面积。
另外，透过散热框位于组件埋入式电路板结构的外侧，可强化封装结构的整体结构强度，故可有效改善组件埋入式电路板结构变形的情况。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可更动与组合上述各种实施例。

Claims (22)

1.一种组件埋入式电路板结构，包括:
一第一核心板，具有一第一侧和相对于该第一侧的一第二侧，且具有一开口；
一半导体组件，设置于该第一核心板的该开口中，且该半导体组件与该第一核心板之间具有一第一间隙；
一导热胶，填满该第一间隙；以及
一第一线路增层结构，设置于该第一侧上并覆盖该第一核心板、该半导体组件和该导热胶，具有一第一盲孔位于该第一核心板上，且具有一第一散热导线设置于该第一盲孔中。
2.如权利要求1所述的组件埋入式电路板结构，其中该第一核心板为金属材料。
3.如权利要求1所述的组件埋入式电路板结构，其中该第一线路增层结构具有一第二盲孔位于该半导体组件上，且具有一电性连接结构设置于该第二盲孔中以电性连接至该半导体组件。
4.如权利要求3所述的组件埋入式电路板结构，还包括:
一第二线路增层结构，设置于该第二侧上并位于该第一核心板、该半导体组件和该导热胶下方，且具有一第三盲孔位于该第一核心板下方和一第四盲孔位于该半导体组件下方，该第二线路增层结构具有一第二散热导线设置于该第三盲孔中和一第三散热导线设置于该第四盲孔中。
5.如权利要求4所述的组件埋入式电路板结构，还包括:
一第一抗焊绝缘层和一第二抗焊绝缘层，分别设置于该第一线路增层结构上和该第二线路增层结构下方，该第一抗焊绝缘层具有一第一开孔暴露出该第一散热导线和一第二开孔暴露出该电性连接结构，该第二抗焊绝缘层具有一第三开孔暴露出该第二散热导线和一第四开孔暴露出该第三散热导线。
6.如权利要求4所述的组件埋入式电路板结构，还包括一第一散热框和一第二散热框，分别设置于该第一线路增层结构的外侧和该第二线路增层结构的外侧。
7.如权利要求3所述的组件埋入式电路板结构，还包括一第二核心板，其中该第一核心板、该半导体组件和该导热胶组成一单元设置于该第二核心板的一开口中，且该单元与该第二核心板之间具有一第二间隙。
8.如权利要求7所述的组件埋入式电路板结构，其中该第二核心板为树脂材料。
9.如权利要求7所述的组件埋入式电路板结构，其中该第一线路增层结构更覆盖该第二核心板并填满该第二间隙。
10.如权利要求7所述的组件埋入式电路板结构，还包括:
一第二线路增层结构，设置于该单元和该第二核心板下方，且具有一第三盲孔位于该第一核心板下方和一第四盲孔位于该半导体组件下方，且该第二线路增层结构具有一第二散热导线设置于该第三盲孔中和一第三散热导线设置于该第四盲孔中。
11.如权利要求10所述的组件埋入式电路板结构，还包括:
一第一抗焊绝缘层和一第二抗焊绝缘层，分别设置于该第一线路增层结构上和该第二线路增层结构下方，该第一抗焊绝缘层具有一第一开孔暴露出该第一散热导线和一第二开孔暴露出该电性连接结构，该第二抗焊绝缘层具有一第三开孔暴露出该第二散热导线和一第四开孔暴露出该第三散热导线。
12.如权利要求10所述的组件埋入式电路板结构，还包括一散热框，设置于该第一线路增层结构、该第二核心板和该第二线路增层结构的外侧。
13.如权利要求12所述的组件埋入式电路板结构，其中该散热框透过该第一线路增层结构的一线路层连接该第一核心板。
14.如权利要求3所述的组件埋入式电路板结构，还包括一无核心板，该无核心板包括一介电层及一线路层设置于该介电层中，其中该第一核心板、该半导体组件和该导热胶组成一单元设置于该无核心板的一开口中，且该单元与该无核心板之间具有一第三间隙。
15.如权利要求14所述的组件埋入式电路板结构，其中该第一线路增层结构更覆盖该无核心板并填满该第三间隙，且具有一第三盲孔暴露出该无核心板的该线路层。
16.如权利要求15所述的组件埋入式电路板结构，其中该第一线路增层结构具有一第二散热导线设置于该第三盲孔中，且该第一散热导线和该第二散热导线相互连接。
17.如权利要求15所述的组件埋入式电路板结构，其中该无核心板的该线路层透过该第一线路增层结构的该第一散热导线和该第二散热导线连接该第一核心板。
18.如权利要求16或17所述的组件埋入式电路板结构，还包括:
一第二线路增层结构，设置于该单元和该无核心板下方，且具有一第四盲孔位于该第一核心板下方、一第五盲孔位于该无核心板下方和一第六盲孔位于该半导体组件下方，且该第二线路增层结构具有一第三散热导线设置于该第四盲孔中、一第四散热导线设置于该第五盲孔中和一第五散热导线设置于该第六盲孔中，其中该第三散热导线和该第四散热导线相互连接。
19.如权利要求18所述的组件埋入式电路板结构，还包括:
一第一抗焊绝缘层和一第二抗焊绝缘层，分别设置于该第一线路增层结构上和该第二线路增层结构下方，该第一抗焊绝缘层具有一第一开孔暴露出该第一散热导线、一第二开孔暴露出该电性连接结构和一第三开孔暴露出该第二散热导线，该第二抗焊绝缘层具有一第四开孔暴露出该第三散热导线、一第五开孔暴露出该第四散热导线和一第六开孔暴露出该第五散热导线。
20.如权利要求16所述的组件埋入式电路板结构，还包括一散热框，设置于该无核心板的外侧。
21.如权利要求19所述的组件埋入式电路板结构，其中该散热框透过该无核心板的该线路层和该第一线路增层结构的该第一散热导线和该第二散热导线连接该第一核心板。
22.一种组件埋入式电路板结构的制造方法，包括:
提供一载板；
形成一核心板于该载板上，该核心板具有一第一侧和相对于该第一侧的一第二侧，且具有一开口；
将一半导体组件埋置于该开口中，其中该半导体组件与该核心板之间具有一间隙；
将一导热胶填满该间隙；
移除该载板；
形成一线路增层结构于该第一侧上，覆盖该核心板、该半导体组件和该导热胶，并在该线路增层结构中形成一盲孔于该核心板上，其中该线路增层结构具有一散热导线形成于该盲孔中。
CN201610948199.XA 2016-10-07 2016-11-02 组件埋入式电路板结构及其制造方法 Pending CN107919334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105132511A TW201815240A (zh) 2016-10-07 2016-10-07 元件埋入式電路板結構及其製造方法
TW105132511 2016-10-07

Publications (1)

Publication Number Publication Date
CN107919334A true CN107919334A (zh) 2018-04-17

Family

ID=61892923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610948199.XA Pending CN107919334A (zh) 2016-10-07 2016-11-02 组件埋入式电路板结构及其制造方法

Country Status (2)

Country Link
CN (1) CN107919334A (zh)
TW (1) TW201815240A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785645A (zh) * 2020-07-13 2020-10-16 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN112312656A (zh) * 2019-07-30 2021-02-02 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN112820713A (zh) * 2021-01-05 2021-05-18 珠海越亚半导体股份有限公司 一种金属框架封装基板及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809624B (zh) * 2021-06-22 2023-07-21 欣興電子股份有限公司 電路板結構
US11690173B2 (en) 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
TWI755247B (zh) * 2021-01-07 2022-02-11 健鼎科技股份有限公司 電路板結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030968A1 (en) * 2001-08-13 2003-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
CN102387659A (zh) * 2010-09-03 2012-03-21 南亚电路板股份有限公司 印刷电路板及其制造方法
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
CN103715153A (zh) * 2012-10-04 2014-04-09 台湾积体电路制造股份有限公司 热增强型堆叠封装（PoP）
CN104347544A (zh) * 2013-08-02 2015-02-11 台湾积体电路制造股份有限公司 在堆叠管芯的侧壁上具有热介面材料的封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030968A1 (en) * 2001-08-13 2003-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
CN102387659A (zh) * 2010-09-03 2012-03-21 南亚电路板股份有限公司 印刷电路板及其制造方法
CN103715153A (zh) * 2012-10-04 2014-04-09 台湾积体电路制造股份有限公司 热增强型堆叠封装（PoP）
CN104347544A (zh) * 2013-08-02 2015-02-11 台湾积体电路制造股份有限公司 在堆叠管芯的侧壁上具有热介面材料的封装件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312656A (zh) * 2019-07-30 2021-02-02 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN111785645A (zh) * 2020-07-13 2020-10-16 珠海越亚半导体股份有限公司 封装基板及其制作方法
CN111785645B (zh) * 2020-07-13 2021-12-03 珠海越亚半导体股份有限公司 封装基板及其制作方法
JP2022017148A (ja) * 2020-07-13 2022-01-25 珠海越亜半導体股▲分▼有限公司 パッケージ基板及びその製造方法
JP7038169B2 (ja) 2020-07-13 2022-03-17 珠海越亜半導体股▲分▼有限公司 パッケージ基板及びその製造方法
US11515258B2 (en) 2020-07-13 2022-11-29 Zhuhai Access Semiconductor Co., Ltd Package substrate and manufacturing method thereof
US11769733B2 (en) 2020-07-13 2023-09-26 Zhuhai Access Semiconductor Co., Ltd Package substrate
CN112820713A (zh) * 2021-01-05 2021-05-18 珠海越亚半导体股份有限公司 一种金属框架封装基板及其制造方法

Also Published As

Publication number Publication date
TW201815240A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
CN107919334A (zh) 组件埋入式电路板结构及其制造方法
US9226382B2 (en) Printed wiring board
TWI431735B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之堆疊式半導體組體
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
US10185862B2 (en) Finger print sensor and manufacturing method thereof
US8614502B2 (en) Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US20090246909A1 (en) Semiconductor device and method of manufacturing the same
US20120129298A1 (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
US20120129300A1 (en) Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
CN104428892A (zh) 用于基板核心层的方法和装置
CN101115353A (zh) 多层印制布线板及其制造方法
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
US20160366762A1 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
CN101937899A (zh) 半导体封装结构及封装工艺
JP4862871B2 (ja) 半導体装置
JP6027001B2 (ja) 放熱回路基板
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TWI776693B (zh) 封裝結構及其形成方法
CN102655715A (zh) 柔性印刷电路板及其制造方法
US6812567B2 (en) Semiconductor package and package stack made thereof
JP2008198916A (ja) 半導体装置及びその製造方法
US11153963B2 (en) Circuit carrier structure and manufacturing method thereof
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180417

WD01 Invention patent application deemed withdrawn after publication