CN104347544A - 在堆叠管芯的侧壁上具有热介面材料的封装件 - Google Patents

在堆叠管芯的侧壁上具有热介面材料的封装件 Download PDF

Info

Publication number
CN104347544A
CN104347544A CN201410026430.0A CN201410026430A CN104347544A CN 104347544 A CN104347544 A CN 104347544A CN 201410026430 A CN201410026430 A CN 201410026430A CN 104347544 A CN104347544 A CN 104347544A
Authority
CN
China
Prior art keywords
tim
stack
die
sidewall
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410026430.0A
Other languages
English (en)
Other versions
CN104347544B (zh
Inventor
余振华
洪文兴
黄思博
苏安治
李祥帆
陈锦棠
吴集锡
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/957,727 external-priority patent/US9082743B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104347544A publication Critical patent/CN104347544A/zh
Application granted granted Critical
Publication of CN104347544B publication Critical patent/CN104347544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种在堆叠管芯的侧壁上具有热介面材料的封装件，包括：具有至少两个堆叠管芯的管芯堆叠件以及热介面材料（TIM）。TIM包括位于管芯堆叠件的顶面上方并与管芯堆叠件的顶面接触的顶部部分以及从顶部部分向下延伸到低于至少两个堆叠管芯中的至少一个的侧壁部分。第一金属散热部件位于TIM的顶部部分上方并与TIM的顶部部分接触。第二金属散热部件具有与TIM的侧壁部分的侧壁接触的侧壁。

Description

在堆叠管芯的侧壁上具有热介面材料的封装件
相关申请的交叉参考
本专利申请涉及于2013年8月2日提交的、标题为“3DIC Packages withHeat Dissipation Structures”的第13/957,727号（代理人案号TSM13-0437）的美国专利申请，其全部内容结合于此作为参考。
技术领域
本发明总的来说涉及集成电路，更具体地，涉及在堆叠管芯的侧壁上具有热介面材料的封装件。
背景技术
在集成电路的封装中，可以通过接合来堆叠半导体管芯，以及半导体管芯可以接合至其它封装组件，诸如中介层以及封装衬底。所得到的封装件被称为三维集成电路（3DIC）。3DIC中的散热具有挑战性。存在有效地消散3DIC的内部管芯所产生的热量的瓶颈。在热量传导到任何散热器之前，内部管芯所产生的热量必须消散到外部组件，诸如外部管芯。然而，在堆叠管芯之间，存在不能有效地传导热量的其他材料，诸如底部填充物、模塑料等。此外，堆叠管芯还可以模制在模塑料中，从而会阻止有效散热。
发明内容
根据本发明的一个方面，提供了一种封装件，包括：管芯堆叠件，包括至少两个堆叠管芯；热介面材料（TIM），包括顶部部分和侧壁部分，顶部部分位于管芯堆叠件的顶面上方并与管芯堆叠件的顶面接触，侧壁部分从顶部部分向下延伸到低于至少两个堆叠管芯中的至少一个；第一金属散热部件，位于TIM的顶部部分上方并与TIM的顶部部分接触；以及第二金属散热部件，包括与TIM的侧壁部分的第一侧壁接触的侧壁。
优选地，第二金属散热部件形成环绕管芯堆叠件的环。
优选地，第一金属散热部件和第二金属散热部件是集成金属散热部件的部分。
优选地，第一金属散热部件和第二金属散热部件通过粘合剂彼此分开。
优选地，粘合剂包括形成第一环的第一部分和形成环绕第一环的第二环的第二部分，其中，第一环和第二环是彼此分开的。
优选地，该封装件进一步包括模塑料，模塑料包括：第一侧壁，与管芯堆叠件接触；以及第二侧壁，与TIM的侧壁部分的第二侧壁接触。
优选地，管芯堆叠件包括：第一管芯；以及第二管芯，位于第一管芯下方并与第一管芯接合。其中，第二管芯包括：与第一管芯重叠的第一部分；以及不与第一管芯重叠的第二部分，其中，模塑料与第二管芯的第二部分重叠。
根据本发明的另一方面，提供了一种封装件，包括：封装组件；管芯堆叠件，位于封装组件的上方并与封装组件接合，管芯堆叠件包括至少两个堆叠管芯；模塑料，环绕管芯堆叠件并与管芯堆叠件接触；热介面材料（TIM），包括顶部部分和环形部分，顶部部分位于管芯堆叠件的顶面上方并与管芯堆叠件的顶面接触，环形部分环绕模塑料的侧壁并与模塑料的侧壁接触；第一金属散热部件，位于TIM的顶部部分上方并与TIM的顶部部分接触；以及第二金属散热部件，环绕TIM的环形部分并与TIM的环形部分接触。
优选地，第二金属散热部件包括与TIM的环形部分接触的斜面。
优选地，该封装件进一步包括：附加管芯堆叠件，包括高于管芯堆叠件的顶面的附加顶面，其中，第二金属散热部件进一步环绕附加管芯堆叠件；以及附加TIM，位于附加顶面上方，其中，第一金属散热部件位于附加TIM上方并与附加TIM接触。
优选地，该封装件进一步包括：位于第一金属散热部件和第二金属散热部件中的一个内的热管。
优选地，该封装件进一步包括：位于第一金属散热部件中的散热器。
优选地，该封装件进一步包括：位于封装组件上方并与封装组件接触的粘合剂，其中，第二金属散热部件包括位于粘合剂上方并与粘合剂接触的底部，并且粘合剂包括：形成第一环的内部部分；以及形成环绕第一环的第二环的外部部分。
优选地，管芯堆叠件包括：第一管芯；以及第二管芯，位于第一管芯下方并与第一管芯接合。其中，第二管芯包括：与第一管芯重叠的第一部分；以及不与第一管芯重叠的第二部分，其中模塑料与第二管芯的第二部分重叠。
根据本发明的又一方面，提供了一种封装件，包括：封装衬底；管芯堆叠件，位于封装衬底的上方并与封装衬底接合，其中，管芯堆叠件包括至少两个堆叠管芯；模塑料，环绕管芯堆叠件的一部分并与管芯堆叠件的该部分接触；粘合剂，位于封装衬底的上方并与封装衬底接触；热介面材料（TIM），包括顶部部分和环形部分，顶部部分位于管芯堆叠件的顶面上方并与管芯堆叠件的顶面接触，环形部分环绕模塑料的侧壁并与模塑料的侧壁接触；以及散热盖，包括顶部部分和环形部分，顶部部分位于TIM的顶部部分的上方并与TIM的顶部部分接触，环形部分连接至散热盖的顶部部分，其中散热盖的环形部分环绕TIM的环形部分的侧壁并与TIM的环形部分的侧壁接触，并且散热盖的环形部分的底面位于粘合剂上方并与粘合剂接触。
优选地，粘合剂包括：形成第一环的内部部分；以及形成环绕第一环的第二环的外部部分。
优选地，散热盖的环形部分包括与TIM的环形部分接触的斜面。
优选地，斜面形成环绕管芯堆叠件的环。
优选地，散热盖包括散热器，散热器包括通过凹槽分离的多个散热片。
优选地，该封装件进一步包括：附加管芯堆叠件，包括高于管芯堆叠件的顶面的附加顶面，其中，散热盖进一步包括环绕附加管芯堆叠件的附加环形部分；以及附加TIM，位于附加顶面上方，其中散热盖的顶部部分位于附加TIM上方并与附加TIM接触。
附图说明
为了更加完整地理解本实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1至图4是根据一些示例性实施例形成封装件的中间阶段的截面图，其中，封装件包括堆叠管芯的侧壁上的热介面材料（TIM）；
图5和图6示出了根据一些实施例的逻辑管芯和存储管芯的基底平面；
图7至图10A是根据一些示例性实施例形成封装件的中间阶段的截面图，其中，封装件包括堆叠管芯的侧壁上的TIM，以及封装件包括散热盖和散热环；
图10B示出图10A中的封装件的俯视图；
图11示出封装件的截面图，其中，盖包括斜面（chamfer）；
图12示出根据一些实施例的封装件的截面图，其中，堆叠管芯具有延伸到散热盖的凹槽中的不同高度；
图13A至图13B分别示出根据一些实施例的封装件的截面图和俯视图，其中，封装件包括嵌入散热盖和散热环中的热管；
图14A、14B以及14C示出具有热管的封装件的多个示图；以及
图15示出根据一些实施例的封装件的截面图，其中，散热盖包括散热器。
具体实施方式
下面详细讨论本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用概念。所讨论的具体实施例是说明性的而不是限制本发明的范围。
根据各种示例性实施例提供了具有提高的散热能力的封装件及其形成方法。示出了形成封装件的中间阶段。讨论了实施例的变型例。在各个附图和示例性实施例中，类似的参考标号用于表示类似的元件。
图1示出形成三维集成电路（3DIC）封装件100的初始阶段的截面图，该封装件包括堆叠在管芯12上的管芯10。在一些实施例中，管芯10是形成存储体（memory stack）的存储管芯。然而，在可选实施例中，管芯10包括逻辑管芯和存储管芯。管芯12可以是逻辑管芯，进一步地可以是中央处理器（CPU）、图形处理器（GPU）等。可以通过倒装式接合来接合管芯10和管芯12，其中，金属凸块、焊球等用于接合管芯10和管芯12。
管芯12的俯视图尺寸可以大于管芯10的俯视图尺寸。如图1所示，管芯12可以横向地延伸超出管芯10，其可以包括与管芯10重叠的部分12A以及与管芯10不重叠的部分12B。包括管芯10和管芯12的管芯堆叠件进一步接合至封装组件14，其可以是封装衬底、中介层、印刷电路板（PCB）等。在一些实施例中，封装组件14包括互连封装组件14的相对侧上的电连接器（诸如金属焊盘和/或焊球）的金属导线（利用虚线示出）。离散无源器件17（诸如电阻器、电容器、变压器等）也可以接合至封装组件14。焊球15附接至封装组件14，其中管芯10/12和焊球15位于封装组件14的相对侧上。在整个描述中，堆叠的管芯10和管芯12共同被称为管芯堆叠件10/12。
在一些实施例中，模塑料19将堆叠管芯12模制在其中。模塑料19也可以与管芯12的部分12B重叠。在一些实施例中，管芯10中的顶部管芯的顶面与模塑料19的顶面共面。在图1的结构的俯视图中，模塑料19可以形成环绕管芯堆叠件10/12的完整环。在可选实施例中，模塑料19没有形成完整环，而是可以包括单片或多个离散片。
参照图2，底部填充物18设置到管芯12和封装组件14之间的空间中。在图2中，然后可以实施回流，以使封装件中的焊球回流。
接下来，参照图3，热介面材料（TIM）16分布在管芯堆叠件10/12上。TIM16具有良好的导热系数，导热系数可以大于2W/m*K，可以等于或高于10W/m*K或50W/m*K。粘合剂22设置在封装组件14上方并与其接触。粘合剂22的导热系数低于TIM16导热系数。例如，粘合剂22的导热系数可以低于0.5W/m*K。粘合剂22可以具有比TIM16更好的粘附能力。
接下来，如图4所示，安装散热盖24。在整个描述中，可选地，散热盖24和散热环20（图10A）称为散热部件。散热盖24包括底面24A和底面24B。底面24A和底面24B的位置被设计为适合管芯10的顶面高度。底面24A与TIM16接触。底面24B与粘合剂22接触，其将散热盖24粘附至封装组件14。散热盖24包括顶部部分24D和环形部分24C。环形部分24C的俯视图可以形成环绕管芯10和12的环，但是其也可以形成部分环，或可以包括多个离散片。在整个描述中，顶部部分24D和环形部分24C也被称为散热部件，但是在图4所示的实施例中，互连散热部件24C和24D以形成单个集成部件。
在安装散热盖24过程中，向下推动散热盖24。结果，TIM16被挤压，并且被推到模塑料19的侧壁。由此产生的TIM16包括顶部部分16A，其分布在管芯10的顶部上。此外，TIM16包括侧壁部分16B，其与模塑料19的侧壁物理接触。TIM的侧壁部分16B可以形成环或可以不形成环。根据一些实施例，当形成环时，TIM部分16B环绕管芯堆叠件10/12，因此共同地被称作环形部分。TIM部分16B的底端低于至少一个管芯，并且可能低于一些或全部管芯10，并且可能低于管芯12的底面。在一些实施例中，TIM部分16B延伸至低于散热盖24的底面24B。根据分布的TIM16的数量，TIM16可以与底部填充物18接触，也可以不与底部填充物18接触。
例如，散热盖24具有大于100W/m*K的高导热系数，并且可以使用金属、金属合金等来形成该散热盖。例如，散热盖24可以包括金属或金属合金，从由Al、Cu、Ni、Co等所组成的组中选择对应的金属。此外，散热盖24还可以由从碳化硅、氮化铝、石墨等组成的组中所选择的复合材料形成。
在一些实施例中，TIM的顶部部分16A的厚度T1在大约50μm和大约100μm之间。厚度T1也可以在大约100μm和大约200μm之间的范围内。TIM的侧壁部分16B的厚度T2在大约1.0mm和大约2.0mm之间。然而，应该理解，在通篇描述中所引用的这些值仅是实例，并且可以改变为不同值。
图4也示出了用箭头表示的散热路径32（包括32A和32B）。在管芯堆叠件10/12中，存在两条主要散热路径32A和32B，其中散热路径32A处于垂直方向上，而散热路径32B处于水平方向上。由于TIM的侧壁部分16B具有将热消散至散热盖24的环形部分24C的功能，所以存在水平散热路径32B。通过包括垂直散热路径和水平散热路径的封装件100，与仅具有垂直路径的封装件相比，改进了封装件100的散热效率。
进行仿真以计算图4中的封装件的散热效率。图5和图6分别示出了用于仿真的管芯12和管芯10的一些示例性基底平面。例如，在图5中，管芯12包括高功耗电路34和比高功耗电路34消耗较少功率的低功耗电路36。高功耗电路34可以是串行器/解串器（串行解串器），以及在一些实施例中，低功耗电路可以是控制器。串行解串器（serdes）34消耗更多功率，因此产生比控制器36更多的热量。根据一些实施例，串行解串器34（或其它高功耗电路）至少部分地，并且可能整体地被分配在管芯12的部分12B中，如图4所示，部分12B与管芯10不重叠。另一方面，控制器36（或其它低功耗电路）至少部分地，并且可能整体地被分配在管芯12的部分12A中，如图4所示，部分12A与管芯10重叠。图6示意性示出管芯10的示例性基底平面，在这些实施例中，该管芯是存储管芯。存储管芯10可包括遍布管芯10分布的多个内存存储体（memory storage bank）38。
如图4所示，通过创建导热路径32B，在管芯12的高功耗电路中所产生的热量可以便利地被消散到TIM部分16B，然后到达散热盖24。散热效率因此提高。基于图5和图6中的管芯进行仿真。根据实施例，仿真结果表明：通过形成TIM16的侧壁部分16B以及使TIM的侧壁部分16B与散热盖24接触，样品逻辑管芯（如图5所示）的高功率电路部分的工作温度从常规的封装件中的90.5℃降低至82.2℃。此外，根据实施例，样品逻辑管芯的低功耗电路部分的工作温度从常规的封装件中的77.9℃降低至75.1℃。在常规的封装件中，相应的TIM不包括侧壁部分，并且散热盖不包括环形部分。因此，通过采用本发明的实施例的散热方案，不仅降低了封装件的工作温度，热点也明显减少。
图7至图10A示出了根据可选实施例的封装件100形成的截面图。除了图4中散热盖24分离为分立的散热环20和散热盖24以外，这些实施例类似于图1至图4中的实施例。散热环20可以由从用于形成散热盖24的相同候选材料中所选择的材料形成。除非另外说明，否则这些实施例中的部件的材料和形成方法基本上与类似的部件相同，在图1至图4所示的实例中，通过相同的参考标号来表示类似的部件。因此可以在图1至图4所示的实施例的讨论中找到关于图7至图10A所示的部件的形成过程和材料的具体细节。
图7和图8基本上分别与图1和图2相同。接下来，参照图9，粘合剂22被施加在封装组件14上方，散热环20通过粘合剂22安装在封装组件14上方。散热环20可以形成环绕管芯10和管芯12的完整环，但是在可选实施例中，散热环也可以是部分环或包括多个离散片。接下来，附加粘合剂22分配在散热环20上方。
在图10A中，散热盖24安装在TIM16、粘合剂22以及散热环20的上方。TIM16被挤压到模塑料19的侧壁，因此与散热环20的内部侧壁和模塑料19的外部侧壁接触。因此，散热环20具有消散模塑料19中的热量的功能。此外，在这些实施例中，TIM16的侧壁部分16B可以形成完整环、部分环或可以包括多个离散片。
图10B示出了如图10A所示的封装件的俯视图。通过包含图10A中的线10B-10B的水平面获得图10B中的俯视图。粘合剂22包括内部部分22B和外部部分22A。在一些实施例中，粘合剂22A和22B中的每个都形成环，其可以环绕管芯堆叠件10/12（图10A）。此外，外部部分22A可以环绕内部部分22B。管芯堆叠件10的占位被标记为50。分立的无源器件17被设置在粘合剂22A的环和粘合剂22B的环之间。
图11示出了根据可选实施例的封装件100。在这些实施例中，斜面21形成在散热盖24的内部以及底部角落。斜面21可以是倾斜的，例如，倾斜角α在大约20°到大约70°之间的范围内，或在大约30°到大约60°之间范围内。斜面21也可以大体上水平于底部填充物18的倾斜边缘。尽管在图11中示出为离散部分，但是在图11的俯视图或仰视图中，斜面21可以形成斜面环。底部填充物18和斜面21的边缘都以类似的倾斜角度倾斜，TIM部分16B的厚度T3可以减小而不关注散热盖24的侧壁部分24C与底部填充物18接触。例如，TIM的侧壁部分16B的厚度T3可以在大约0.1mm和大约0.5mm之间。
图12至图15示出了根据可选实施例的散热方案。图12示出了接合至封装组件14的多个管芯堆叠件10/12。在所示示例中，两个管芯堆叠件10/12的高度H1和H2可以彼此相等或彼此不同。因此，散热盖24包括两个凹槽，其中，每个管芯堆叠件10/12延伸入其中一个凹槽。可以选择散热盖24中的凹槽的深度和宽度，使得TIM16的顶部部分和侧壁部分具有很小的厚度，以具有良好的散热效率。如图12所示，散热盖24的凹进部分具有不同的厚度T4和T5。
图13A示出了包括嵌入散热盖24和/或散热环20中的热管44的封装件100。图13B示出了图13A所示的封装件的俯视图。通过包含图13A中的线13B-13B的水平面获取图13B中的俯视图。粘合剂22包括内部部分22C和外部部分22A。在一些实施例中，粘合剂22A和22C中的每个都形成可以环绕管芯堆叠件10/12的环（图13A）。此外，外部部分22A可以环绕内部部分22C。管芯堆叠件10/12（图13A）的占位被标记为50（包括50A和50B），它们对应于图13A的左边的管芯堆叠件10/12和图13A的右边的管芯堆叠件10/12。分立的无源器件17被设置在粘合剂部分22A的环与粘合剂部分22B的环之间。
图14A示意性示出了热管44的原理。图14B示出了散热环20（或图10A中的部分24C）以及其中相应的热管44的俯视图。图14C示出了散热环24（或图10A中的部分24D）以及其中相应的热管44的俯视图。如图14A所示，热管44在其中包括液体。当液体接近管芯10和管芯12（图14B和14C）时，液体通过从管芯10和管芯12吸收热量而变成蒸汽。然后蒸汽沿着热管44移动到冷区域，例如，到达散热盖24的周边部分以及散热环20，或到达散热盖24的顶面。蒸汽冷凝后变成液体，因此释放热量。然后液体通过毛细管作用或重力返回热区域，而且循环重复。
图15示出了根据又一些可选实施例的散热方案。除了散热盖24也是包括散热片46的散热器以及凹槽使散热片分离之外，这些实施例类似于图12中的实施例。通过散热片，散热盖24的散热能力由于增加的表面积而得到提高。
本发明的实施例具有一些有利特征。通过在堆叠管芯的侧壁上形成TIM，TIM将热量传导至散热环和/或盖，封装件中的热量可以由于额外的散热路径的引入而被更有效地消散。
根据一些实施例，一种封装件包括：管芯堆叠件，包括至少两个堆叠管芯；以及TIM。TIM包括位于管芯堆叠件的顶面上方并与管芯堆叠件的顶面接触的顶部部分、以及从顶部部分向下延伸到低于至少两个堆叠管芯中的至少一个的侧壁部分。第一个金属散热部件位于TIM的顶部上方并与其接触。第二金属散热部件的侧壁与TIM侧壁部分的侧壁接触。
根据其他实施例，一种封装件包括封装组件、位于封装组件上方并与封装组件接合的管芯堆叠件、环绕管芯堆叠件并与管芯堆叠件接触的模塑料、以及TIM。TIM包括位于管芯堆叠件的顶面上方并与其接触的顶部部分、以及环绕模塑料的侧壁并与模塑料的侧壁接触的环形部分。第一金属散热部件位于TIM的顶部部分上方并与TIM的顶部部分接触。第二金属散热部件环绕TIM的环形部分并与TIM的环形部分接触。
根据又一些实施例，一种封装件包括封装衬底、位于封装衬底上方并与其接合的管芯堆叠件、环绕管芯堆叠件的部分并与管芯堆叠件的部分接触的模塑料、位于封装衬底上方并与其接触的粘合剂。TIM具有位于管芯堆叠件的顶面上方并与其接触的顶部部分、以及环绕模塑料的侧壁并与模塑料的侧壁接触的环形部分。散热盖包括位于TIM的顶部部分上方并与其接触的顶部部分、以及连接至散热盖的顶部部分的环形部分。散热盖的环形部分环绕TIM的环形部分的侧壁并与其接触。散热盖的环形部分的底面位于粘合剂上方并与其接触。
尽管已经详细描述了实施例及其优点，但应该理解，在不背离所附权利要求限定的实施例的精神和范围的情况下，可以在其中进行各种改变、替换和更改。此外，本申请的范围不旨在限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。本领域技术人员容易理解，根据本发明，现有的或今后开发的用于执行与本文描述的对应实施例基本相同的功能或实现基本相同结果的工艺、机器、制造、材料组分、装置、方法、或步骤可以被使用。因此，所附权利要求旨在包括在这种工艺、机器、制造、材料组分、装置、方法、或步骤的范围内。此外，每个权利要求都构成独立的实施例，并且各种权利要求和实施例的组合均在本发明的范围内。

Claims (10)

1.一种封装件，包括：
管芯堆叠件，包括至少两个堆叠管芯；
热介面材料（TIM），包括：
顶部部分，位于所述管芯堆叠件的顶面上方并与所述管芯堆叠件的顶面接触；和
侧壁部分，从所述顶部部分向下延伸到低于所述至少两个堆叠管芯中的至少一个；
第一金属散热部件，位于所述TIM的顶部部分上方并与所述TIM的顶部部分接触；以及
第二金属散热部件，包括与所述TIM的侧壁部分的第一侧壁接触的侧壁。
2.根据权利要求1所述的封装件，其中，所述第二金属散热部件形成环绕所述管芯堆叠件的环。
3.根据权利要求1所述的封装件，其中，所述第一金属散热部件和所述第二金属散热部件是集成金属散热部件的部分。
4.根据权利要求1所述的封装件，其中，所述第一金属散热部件和所述第二金属散热部件通过粘合剂彼此分开。
5.根据权利要求4所述的封装件，其中，所述粘合剂包括形成第一环的第一部分和形成环绕所述第一环的第二环的第二部分，其中，所述第一环和所述第二环是彼此分开的。
6.根据权利要求1所述的封装件，进一步包括模塑料，所述模塑料包括：
第一侧壁，与所述管芯堆叠件接触；以及
第二侧壁，与所述TIM的侧壁部分的第二侧壁接触。
7.根据权利要求6所述的封装件，其中，所述管芯堆叠件包括：
第一管芯；以及
第二管芯，位于所述第一管芯下方并与所述第一管芯接合，其中，所述第二管芯包括：
与所述第一管芯重叠的第一部分；以及
不与所述第一管芯重叠的第二部分，其中，所述模塑料与所述第二管芯的第二部分重叠。
8.一种封装件，包括：
封装组件；
管芯堆叠件，位于所述封装组件的上方并与所述封装组件接合，所述管芯堆叠件包括至少两个堆叠管芯；
模塑料，环绕所述管芯堆叠件并与所述管芯堆叠件接触；
热介面材料（TIM），包括：
顶部部分，位于所述管芯堆叠件的顶面上方并与所述管芯堆叠件的顶面接触；和
环形部分，环绕所述模塑料的侧壁并与所述模塑料的侧壁接触；
第一金属散热部件，位于所述TIM的顶部部分上方并与所述TIM的顶部部分接触；以及
第二金属散热部件，环绕所述TIM的环形部分并与所述TIM的环形部分接触。
9.根据权利要求8所述的封装件，其中，所述第二金属散热部件包括与所述TIM的环形部分接触的斜面。
10.一种封装件，包括：
封装衬底；
管芯堆叠件，位于所述封装衬底的上方并与所述封装衬底接合，其中，所述管芯堆叠件包括至少两个堆叠管芯；
模塑料，环绕所述管芯堆叠件的一部分并与所述管芯堆叠件的该部分接触；
粘合剂，位于所述封装衬底的上方并与所述封装衬底接触；
热介面材料（TIM），包括：
顶部部分，位于所述管芯堆叠件的顶面上方并与所述管芯堆叠件的顶面接触；和
环形部分，环绕所述模塑料的侧壁并与所述模塑料的侧壁接触；以及
散热盖，包括：
顶部部分，位于所述TIM的顶部部分的上方并与所述TIM的顶部部分接触；和
环形部分，连接至所述散热盖的顶部部分，其中所述散热盖的环形部分环绕所述TIM的环形部分的侧壁并与所述TIM的环形部分的侧壁接触，并且所述散热盖的环形部分的底面位于所述粘合剂上方并与所述粘合剂接触。
CN201410026430.0A 2013-08-02 2014-01-20 在堆叠管芯的侧壁上具有热介面材料的封装件 Active CN104347544B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/957,727 2013-08-02
US13/957,727 US9082743B2 (en) 2013-08-02 2013-08-02 3DIC packages with heat dissipation structures
US14/056,390 US9583415B2 (en) 2013-08-02 2013-10-17 Packages with thermal interface material on the sidewalls of stacked dies
US14/056,390 2013-10-17

Publications (2)

Publication Number Publication Date
CN104347544A true CN104347544A (zh) 2015-02-11
CN104347544B CN104347544B (zh) 2017-08-08

Family

ID=52502847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410026430.0A Active CN104347544B (zh) 2013-08-02 2014-01-20 在堆叠管芯的侧壁上具有热介面材料的封装件

Country Status (2)

Country Link
US (1) US9583415B2 (zh)
CN (1) CN104347544B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919334A (zh) * 2016-10-07 2018-04-17 南亚电路板股份有限公司 组件埋入式电路板结构及其制造方法
CN109326570A (zh) * 2017-08-01 2019-02-12 联发科技股份有限公司 半导体封装结构

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US9337170B1 (en) 2015-01-30 2016-05-10 Invensas Corporation Contact arrangements for stackable microelectronic package structures
US9349707B1 (en) * 2015-01-30 2016-05-24 Invensas Corporation Contact arrangements for stackable microelectronic package structures with multiple ranks
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US9806058B2 (en) * 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US11676900B2 (en) * 2015-12-22 2023-06-13 Intel Corporation Electronic assembly that includes a bridge
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20180005916A1 (en) * 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10714425B2 (en) * 2016-09-13 2020-07-14 Apple Inc. Flexible system integration to improve thermal properties
US10643920B1 (en) * 2017-03-24 2020-05-05 Juniper Networks, Inc. Lid for semiconductor electronic package
US10770405B2 (en) 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US10515867B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10319700B1 (en) * 2017-12-30 2019-06-11 Intel Corporation Stacked semiconductor architecture including semiconductor dies and thermal spreaders on a base die
DE112018006757T5 (de) * 2018-01-03 2020-10-01 Intel Corporation Gestapelte Halbleiter-Die-Architektur mit mehreren Disaggregationsschichten
US10381287B1 (en) * 2018-01-31 2019-08-13 Mentor Graphics Corporation Heat sink interface for a device
KR102607055B1 (ko) * 2018-05-11 2023-11-30 삼성전자주식회사 반도체 패키지 시스템
US11076510B2 (en) * 2018-08-13 2021-07-27 Facebook Technologies, Llc Heat management device and method of manufacture
US11264300B2 (en) 2018-09-17 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with lid and method for forming the same
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US10522488B1 (en) * 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
US11062971B2 (en) 2019-01-08 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method and equipment for forming the same
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
TWI706523B (zh) * 2019-09-02 2020-10-01 矽品精密工業股份有限公司 電子封裝件
KR102617088B1 (ko) * 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
CN113035801A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 存储器装置及其制造方法
US11551999B2 (en) * 2019-12-25 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof
US11769710B2 (en) * 2020-03-27 2023-09-26 Xilinx, Inc. Heterogeneous integration module comprising thermal management apparatus
DE102020131849A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung
US20230014913A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same
KR20230023877A (ko) * 2021-08-10 2023-02-20 삼성전자주식회사 반도체 패키지 및 이를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548482A (en) * 1994-08-26 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit apparatus including clamped heat sink
US5880524A (en) * 1997-05-05 1999-03-09 Intel Corporation Heat pipe lid for electronic packages
US20060261467A1 (en) * 2005-05-19 2006-11-23 International Business Machines Corporation Chip package having chip extension and method
US20080093733A1 (en) * 2006-10-23 2008-04-24 Via Technologies, Inc. Chip package and manufacturing method thereof
US20090283902A1 (en) * 2008-05-13 2009-11-19 Raschid Jose Bezama Semiconductor Package Structures Having Liquid Coolers Integrated with First Level Chip Package Modules
US20110018125A1 (en) * 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader
US20130119528A1 (en) * 2011-11-14 2013-05-16 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529837B1 (en) * 1991-08-26 1996-05-29 Sun Microsystems, Inc. Method and apparatus for cooling multi-chip modules using integral heatpipe technology
US5216580A (en) * 1992-01-14 1993-06-01 Sun Microsystems, Inc. Optimized integral heat pipe and electronic circuit module arrangement
US5253702A (en) * 1992-01-14 1993-10-19 Sun Microsystems, Inc. Integral heat pipe, heat exchanger, and clamping plate
US5283715A (en) * 1992-09-29 1994-02-01 International Business Machines, Inc. Integrated heat pipe and circuit board structure
US5560423A (en) * 1994-07-28 1996-10-01 Aavid Laboratories, Inc. Flexible heat pipe for integrated circuit cooling apparatus
JPH0853100A (ja) * 1994-08-10 1996-02-27 Mitsubishi Electric Corp ヒートパイプ埋め込みハニカムサンドイッチパネル
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5940271A (en) * 1997-05-02 1999-08-17 Lsi Logic Corporation Stiffener with integrated heat sink attachment
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6437437B1 (en) * 2001-01-03 2002-08-20 Thermal Corp. Semiconductor package with internal heat spreader
US7134486B2 (en) * 2001-09-28 2006-11-14 The Board Of Trustees Of The Leeland Stanford Junior University Control of electrolysis gases in electroosmotic pump systems
US7485085B2 (en) 2004-01-23 2009-02-03 Applied Biosystems Inc. Heat transfer for thermal cycling
US7755184B2 (en) * 2004-12-03 2010-07-13 Chris Macris Liquid metal thermal interface material system
US7208975B1 (en) * 2005-01-20 2007-04-24 Lattice Semiconductor Corporation SERDES with programmable I/O architecture
US7714423B2 (en) * 2005-09-30 2010-05-11 Apple Inc. Mid-plane arrangement for components in a computer system
US7369410B2 (en) * 2006-05-03 2008-05-06 International Business Machines Corporation Apparatuses for dissipating heat from semiconductor devices
US7592697B2 (en) 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
US8901747B2 (en) * 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
US8526186B2 (en) * 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
TWM444025U (en) * 2012-06-05 2012-12-21 Hon Hai Prec Ind Co Ltd Electrical connector assembly
US9041192B2 (en) 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548482A (en) * 1994-08-26 1996-08-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit apparatus including clamped heat sink
US5880524A (en) * 1997-05-05 1999-03-09 Intel Corporation Heat pipe lid for electronic packages
US20060261467A1 (en) * 2005-05-19 2006-11-23 International Business Machines Corporation Chip package having chip extension and method
US20080093733A1 (en) * 2006-10-23 2008-04-24 Via Technologies, Inc. Chip package and manufacturing method thereof
US20090283902A1 (en) * 2008-05-13 2009-11-19 Raschid Jose Bezama Semiconductor Package Structures Having Liquid Coolers Integrated with First Level Chip Package Modules
US20110018125A1 (en) * 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader
US20130119528A1 (en) * 2011-11-14 2013-05-16 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919334A (zh) * 2016-10-07 2018-04-17 南亚电路板股份有限公司 组件埋入式电路板结构及其制造方法
CN109326570A (zh) * 2017-08-01 2019-02-12 联发科技股份有限公司 半导体封装结构
US10957611B2 (en) 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
CN109326570B (zh) * 2017-08-01 2021-07-20 联发科技股份有限公司 半导体封装结构
CN113658919A (zh) * 2017-08-01 2021-11-16 联发科技股份有限公司 半导体封装结构
US11688655B2 (en) 2017-08-01 2023-06-27 Mediatek Inc. Semiconductor package including lid structure with opening and recess

Also Published As

Publication number Publication date
US9583415B2 (en) 2017-02-28
US20150108628A1 (en) 2015-04-23
CN104347544B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN104347544A (zh) 在堆叠管芯的侧壁上具有热介面材料的封装件
US9941251B2 (en) 3DIC packages with heat dissipation structures
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US10424495B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9076754B2 (en) 3DIC packages with heat sinks attached to heat dissipating rings
CN107591396B (zh) 减少晶粒之间的热交互作用的热加强式封装
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
CN102971846A (zh) 3d堆叠式裸片封装的增强型热管理
CN103430301A (zh) 热增强堆叠式封装和方法
CN103715153A (zh) 热增强型堆叠封装（PoP）
CN109983572B (zh) 具有延伸穿过下方的中介层的散热器的半导体裸片组合件及相关技术
US11664291B2 (en) Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
Brunschwiler et al. Benchmarking study on the thermal management landscape for three-dimensional integrated circuits: From back-side to volumetric heat removal
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
US7327028B2 (en) Embedded heat spreader for folded stacked chip-scale package
US8884425B1 (en) Thermal management in 2.5 D semiconductor packaging
CN105938821B (zh) 热增强的散热器
Menon et al. Thermal design optimization of a package on package
CN115985902A (zh) 半导体封装件和制造该半导体封装件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant