CN109983572B - 具有延伸穿过下方的中介层的散热器的半导体裸片组合件及相关技术 - Google Patents
具有延伸穿过下方的中介层的散热器的半导体裸片组合件及相关技术 Download PDFInfo
- Publication number
- CN109983572B CN109983572B CN201780072758.8A CN201780072758A CN109983572B CN 109983572 B CN109983572 B CN 109983572B CN 201780072758 A CN201780072758 A CN 201780072758A CN 109983572 B CN109983572 B CN 109983572B
- Authority
- CN
- China
- Prior art keywords
- interposer
- semiconductor die
- major surface
- semiconductor dies
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 235
- 238000000034 method Methods 0.000 title claims description 52
- 230000000712 assembly Effects 0.000 title description 12
- 238000000429 assembly Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000012546 transfer Methods 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims description 30
- 238000010168 coupling process Methods 0.000 claims description 30
- 238000005859 coupling reaction Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 17
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
- H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
一种根据本技术的实施例的半导体裸片组合件包含第一半导体裸片、在所述第一半导体裸片下方的封装衬底、在所述封装衬底与所述第一半导体裸片之间的中介层、及在所述封装衬底与所述中介层之间的第二半导体裸片。所述半导体裸片组合件进一步包括散热器,所述散热器包含在第一高度处热耦合到所述第一半导体裸片的盖及在不同于所述第一高度的第二高度处热耦合到所述第二半导体裸片的柱。所述散热器经配置以分别经由所述盖及所述柱远离所述第一及第二半导体裸片转移热。所述中介层在所述第一与第二高度之间的平面中绕所述柱的周长的至少75%延伸。
Description
技术领域
本技术涉及半导体裸片组合件。
背景技术
包含存储器芯片、微处理器芯片及成像器芯片的封装半导体裸片通常包含含有基于半导体的集成电路的单粒化裸片及围封裸片的塑料保护罩。裸片包含例如存储器单元、处理器电路及成像器装置的功能特征件以及电连接到功能特征件的接合垫。接合垫可电连接到保护罩外部的终端以允许裸片连接到较高级电路。在一些情况中,多个半导体裸片并入单个封装中。多裸片封装中的个别半导体裸片可具有一些专属封装特征件及与封装中的其它半导体裸片共享的其它封装特征件。此方法增加可容纳在小空间中的处理能力、存储器等。
一些多裸片封装包含垂直对准的半导体裸片的单个堆叠。其它多裸片封装包含在相同或不同高度处彼此横向偏移的半导体裸片。在这些及其它类型的多裸片封装中,热耗散通常是重要的设计约束。由多裸片封装中的半导体裸片产生的组合热可引起个别裸片达到高于其最大操作温度的温度。组合热还可降低裸片之间的电互连件的性能及可靠性。随着多裸片封装中的裸片的密度增加,这些及其它热相关问题通常变得更严重。因此,增强从多裸片封装中的半导体裸片的热耗散具有改善性能、改善可靠性及允许进一步微型化以满足市场需求的潜力。
附图说明
图1是根据本技术的实施例的半导体裸片组合件的侧视图。
图2及3是图1中展示的半导体裸片组合件的分解侧视图。
图4是图1中展示的半导体裸片组合件的下部子组合件的俯视图。
图5是图1中展示的半导体裸片组合件的上部子组合件的俯视图。
图6是说明根据本技术的实施例的用于制造图1中展示的半导体裸片组合件的方法的流程图。
图7是说明根据本技术的实施例的用于操作图1中展示的半导体裸片组合件的方法的流程图。
图8是根据本技术的另一实施例的半导体裸片组合件的散热器的侧视图。
图9是图8中展示的散热器的分解侧视图。
图10是图8中展示的散热器的俯视图。
图11是根据本技术的另一实施例的半导体裸片组合件的下部子组合件的侧视图。
图12是图11中展示的下部子组合件的俯视图。
图13是根据本技术的实施例的包含半导体裸片组合件的系统的示意图。
具体实施方式
在常规多裸片封装中,在不同高度处的半导体裸片之间的中介层通常干扰热耗散。常规中介层通常主要由环氧树脂或另一低导热率材料制成。因此,代替在向上方向上耗散热,热主要经由上覆裸片及/或在裸片下方的相对薄材料层从常规多裸片封装中的此类中介层下方的半导体裸片横向耗散。举例来说,封装衬底与热绝缘中介层下方的裸片之间的毛细管底部填充材料可充当用于远离裸片朝向金属外壳或另一类型的外部散热器输送热的主要路径。除了横向耗散热之外,也可期望优选垂直耗散热。
根据本技术的实施例的半导体裸片组合件及相关装置、系统及方法可至少部分解决与常规技术相关联的前述及/或其它问题。根据本技术的至少一些实施例的半导体裸片组合件包含散热器,所述散热器具有热耦合到中介层上方的裸片的盖及热耦合到所述中介层下方的裸片的柱。所述柱可延伸穿过所述中介层中的开口。以此方式,可显著增强从中介层下方的裸片的垂直耗散热。还可存在除了此优点之外或代替此优点的其它优点。此外,如下文描述,根据本技术的实施例的半导体裸片组合件及相关装置、系统及方法可具有除了与穿过相关联中介层中的开口的散热柱相关联的特征件之外或代替所述特征件的特征件。
在本文中参考图1到13揭示根据本技术的数个实施例的半导体裸片组合件及相关装置、系统及方法的具体细节。虽然本文可主要或完全在含有逻辑及存储器组件的混合组合件的上下文中揭示这些实施例,但其它适合上下文在本技术的范围内。举例来说,可在仅存储器组合件的上下文中或在仅逻辑组合件的上下文中实施所揭示混合组合件的适合特征件。此外,应理解,一般来说,除了本文中揭示的装置、系统及方法之外的其它装置、系统及方法在本技术的范围内。举例来说,根据本技术的实施例的装置、系统及方法可具有与本文中揭示的配置、组件或程序不同及/或额外的配置、组件或程序。此外,所属领域的一般技术人员将理解,根据本技术的实施例的装置、系统及方法可不具有本文中揭示的配置、组件或程序而不偏离本技术。
图1是根据本技术的实施例的半导体裸片组合件100的侧视图,且图2是半导体裸片组合件100的分解侧视图。一起参考图1及2,半导体裸片组合件100可包含承载中介层104及散热器106的封装衬底102。在图1中展示的定向中,封装衬底102具有较接近中介层104的上部主表面108及较远离中介层104的下部主表面109。也处于所说明定向中,中介层104具有较远离封装衬底102的上部主表面110及较接近封装衬底102的下部主表面111。半导体裸片组合件100可包含电连接到中介层104的多个第一解耦电容器112(标记一个)及电连接到封装衬底102的多个第二解耦电容器113(标记一个)。中介层104及封装衬底102可包含分别可操作地连接到多个第一解耦电容器112及多个第二解耦电容器113的内部电路(未展示)。
半导体裸片组合件100可进一步包含将中介层104(沿着其下部主表面111)电耦合到封装衬底102(沿着其上部主表面108)的横向隔开的第一焊料球互连件114。在所说明实施例中,第一焊料球互连件114被布置成两个外围行116(在图2中个别识别为行116a、116b)及行116a与116b之间的中心阵列118(图2)。在其它实施例中,第一焊料球互连件114的对应物可具有其它适合布置。在所说明实施例中,半导体裸片组合件100进一步包含沿着其下部主表面109电耦合到封装衬底102的横向隔开的第二焊料球互连件120(标记一个)。第二焊料球互连件120可经配置以将整体半导体裸片组合件100电连接到较高级电路(未展示)。
如图1及图2中展示,半导体裸片组合件100可包含电耦合到中介层104的多个第一半导体裸片122。半导体裸片组合件100可进一步包含电耦合到封装衬底102的第二半导体裸片124。在至少一些情况中,多个第一半导体裸片122电耦合到中介层104的上部主表面110及下部主表面111两者。举例来说,在中介层104的上部主表面110处,半导体裸片组合件100可包含四个第一半导体裸片122(个别识别为第一半导体裸片122a到122d)且在中介层104的下部主表面111处,半导体裸片组合件100可包含另四个第一半导体裸片122(个别识别为第一半导体裸片122e到122h)。(在图1及2中,第一半导体裸片122c、122d、122g、122h被隐藏在第一半导体裸片122a、122b、122e、122f之后。)第一半导体裸片122a到122d可在一个高度处彼此横向偏移,且第一半导体裸片122e到122h可在另一高度处彼此横向偏移。为了说明的简洁起见,省略第一半导体裸片122a到122h与中介层104之间及第二半导体裸片124与封装衬底102之间的电耦合。在其它实施例中,半导体裸片组合件100的对应物可包含第一半导体裸片及第二半导体裸片的不同数目及/或布置,例如其中第一半导体裸片仅电连接到相关联中介层的两个主表面中的一者的布置。
在一些情况中,第一半导体裸片122a到122h的一些或全部是存储器裸片且第二半导体裸片124是逻辑裸片。在这些及其它情况中,在半导体裸片组合件100的正常操作期间,由第二半导体裸片124产生的热可显著大于由多个第一半导体裸片122产生的热。半导体裸片组合件100可包含在半导体裸片组合件100处于所说明定向中(例如,相对于图1中的封装衬底102的水平定向向上)时,促进由第二半导体裸片124产生的热的有效垂直耗散的特征件。如图2中展示,散热器106可包含柱126及绕柱126延伸(例如,绕柱126的周长的至少75%延伸)的盖128。盖128可经定位以在一个高度处热耦合到第一半导体裸片122a到122d,且柱126可经定位以在另一高度处热耦合到第二半导体裸片124。当半导体裸片组合件100处于所说明定向中时,盖128热耦合到第一半导体裸片122a到122d的高度在中介层104上方,且柱126热耦合到第二半导体裸片124的高度在中介层104下方。柱126可延伸穿过由中介层104占用的平面(例如,柱126可延伸穿过中介层104中的开口)。在所说明实施例中,柱126及盖128是散热器106的整体组件。在其它实施例中,对应物散热器106可包含柱及盖,其是耦合在一起或不连续(例如,彼此隔开)的单独组件。举例来说,对应物散热器106可包含延伸穿过至少部分由对应盖界定的开口的柱,使得盖绕柱的周长的至少75%延伸。其它不连续配置也是可能的。
再次一起参考图1及2,半导体裸片组合件100可进一步包含热界面特征件130(图2),散热器106通过所述热界面特征件130热耦合到第一半导体裸片122a到122d且到第二半导体裸片124。当半导体裸片组合件100处于所说明定向中时,一些热界面特征件130可分别直接连接到第一半导体裸片122a到122d的上表面且到盖128的下表面的对应部分。当半导体裸片组合件100处于所说明定向中时,热界面特征件130中的另一者可直接连接到第二半导体裸片124的上表面且到柱126的下表面。散热器106可经塑形使得当半导体裸片组合件100处于所说明定向中时,盖128的下表面与柱126的下表面之间的高度差对应于第一半导体裸片122a到122d的上表面与第二半导体裸片124的上表面之间的高度差。热界面特征件130可经配置以填充空隙且平滑化散热器106与第一半导体裸片122a到122d之间及散热器106与第二半导体裸片124之间的界面处的不规则性。在所说明实施例中,热界面特征件130是若干体积的热界面膏,例如掺杂有导热颗粒的基于硅酮的油脂。在其它实施例中,一个、一些或全部热界面特征件130的对应物可为热界面胶带片或具有用以增强导热率及/或将散热器106固定到第一半导体裸片122a到122d且到第二半导体裸片124的另一适合形式。
图3是半导体裸片组合件100的另一分解图。如图3中展示,半导体裸片组合件100可包含下部子组合件132及经配置以与散热器106组装的上部子组合件134。下部子组合件132可包含封装衬底102、第二解耦电容器113、第二焊料球互连件120、第二半导体裸片124及与第二半导体裸片124相关联的热界面特征件130。上部子组合件134可包含中介层104、第一解耦电容器112、第一焊料球互连件114、多个第一半导体裸片122及与多个第一半导体裸片122相关联的热界面特征件130。图4是下部子组合件132的俯视图。如图4中展示,封装衬底102可包含与第一焊料球互连件114垂直对准的接合垫136(标记一个)。第二半导体裸片124可中心定位于封装衬底102上。
图5是上部子组合件134的俯视图。如图5中展示,中介层104可界定经配置以当下部组合件132及上部组合件134如图3中展示那样布置时与第二半导体裸片124垂直对准的开口138。第一半导体裸片122a、122c在开口138的一个侧处且第一半导体裸片122b、122d在开口138的相对侧处。当下部子组合件132及上部子组合件134以及散热器106经组装时,柱126可延伸穿过开口138。因此,第一半导体裸片122a、122c可在一个方向上与柱126横向隔开而第一半导体裸片122b、122d在相反方向上与柱126横向隔开。在所说明实施例中,中介层104被塑形为矩形环状物且因此,绕柱126的整个周长延伸。在其它实施例中,中介层104的对应物可绕柱126的周长的不足全部(例如,小于100%但大于75%)延伸。作为一个实例,中介层104的对应物可为U形。
图6是说明根据本技术的实施例的用于制造半导体裸片组合件100的方法200的流程图。一起参考图1到6,方法200可包含将第一半导体裸片122a到122h电耦合到中介层104(框202)及将第二半导体裸片124电耦合到封装衬底102(框204)。将第一半导体裸片122a到122h电耦合到中介层104可包含经由中介层104的上部主表面110电耦合第一半导体裸片122a到122d及/或经由中介层104的下部主表面111电耦合第一半导体裸片122e到122h。方法200可进一步包含将中介层104电耦合到封装衬底102(框206)及安置热界面特征件130(框208)使其与第一半导体裸片122a到122d中的相应者及第二半导体裸片124直接接触。举例来说,若干体积的热界面膏或热界面胶带片可安置于第一半导体裸片122a到122d及第二半导体裸片124的相应上表面处。方法200还可包含相对于中介层104定位散热器106,其可包含使柱126延伸穿过开口138(框210)。结合相对于中介层104定位散热器106,方法200可包含经由对应热界面特征件130,将盖128热耦合到第一半导体裸片122a到122d(框212)且将柱126热耦合到第二半导体裸片124(框214)。当热界面特征件130包含若干体积的热界面膏时,散热器106可压缩且横向扩张若干体积的热界面膏。在适合地定位散热器106之后,可固化(例如,热固化)若干体积的热界面膏以固定散热器106。
图7是说明根据本技术的实施例的用于操作半导体裸片组合件100的方法300的流程图。一起参考图1到5及7,方法300可包含操作多个第一半导体裸片122(框302)。方法300可进一步包含远离多个第一半导体裸片122转移通过操作多个第一半导体裸片122而产生的热(框304)。在至少一些情况中,通过盖128耗散通过操作第一半导体裸片122a到122d而产生的大多数热(例如,至少50%或至少75%)。方法300可进一步包含操作第二半导体裸片124(框306)。通过操作第二半导体裸片124而产生的总热可比通过操作第一半导体裸片122a到122h中的任一者而产生的总热显著更大(例如,至少4倍大)。方法300可进一步包含远离第二半导体裸片124转移通过操作第二半导体裸片124而产生的热(框308)。在至少一些情况中,通过柱126且通过开口138耗散通过操作第二半导体裸片124而产生的大多数热(例如,至少50%或至少75%)。裸片操作的序列可改变,举例来说,多个第一半导体裸片122的操作及第二半导体裸片124的操作可按相反顺序及/或同时。
图8、9及10是根据本技术的另一实施例的半导体裸片组合件的散热器400的侧视图、分解侧视图及俯视图。一起参考图8到10,散热器400可包含柱402及盖404,所述盖404具有绕柱402延伸(例如,绕柱402的周长的至少75%延伸)的开口408(以虚线展示)。散热器400可进一步包含由柱402承载的鳍片406。鳍片406可经配置以通过对流而转移由第二半导体裸片124产生的热。不同于散热器106的柱126及盖128(图1到3),散热器400的柱402及盖404可为不连续的。举例来说,柱402延伸穿过开口408(图10),使得小间隙“g”在柱402与盖404之间。在所说明实施例中,散热器400不包含由盖404承载的鳍片。举例来说,间隙可用于促进制造及/或提供盖404与柱402之间的热分离。在其它实施例中,除了由柱402承载的鳍片406之外或替代由柱402承载的鳍片406,散热器400的对应物还可包含由盖404的对应物承载的鳍片。此外,在其它实施例中,可代替鳍片使用杆或其它类型的对流增强结构。
图11是根据本技术的另一实施例的半导体裸片组合件的下部子组合件500的侧视图,且图12是下部子组合件500的俯视图。一起参考图11及12,下部子组合件500可包含在封装衬底102的上部主表面108处的热转移材料502。在至少一些情况中,热转移材料502是上覆封装衬底102的金属膜。热转移材料502可包含绕接合垫136的切口504(图12)。下部子组合件500可进一步包含上覆热转移材料502的额外热界面特征件130(例如,热界面胶带片或若干体积的热界面膏)。一起参考图3、11及12,下部子组合件500可与上部子组合件134及散热器106组装。当如此组装时,第一半导体裸片122e到122h可经由额外热界面特征件130而热耦合到热转移材料502。热转移材料502可界定用于远离第一半导体裸片122e到122h转移通过操作第一半导体裸片122e到122h而产生的大多数热(例如,至少50%或至少75%)的主要路径。接着,可在横向延伸超出中介层104的边缘部分的热转移材料502的外围部分处耗散经转移热。在所说明实施例中,下部子组合件500在其外围部分处不包含对流增强结构。在其它实施例中,下部子组合件500的对应物可包含热转移材料502的外围部分处及/或另一适合位置处的鳍片、柱或其它对流增强结构。在这些及其它实施例中,可使用热转移材料502而不使用散热器106。
上文参考图1到12描述的半导体裸片组合件中的任一者可并入许多更大及/或更复杂系统中的任何者中,其代表性实例是图13中示意性展示的系统600。系统600可包含半导体裸片组合件602、电源604、驱动器606、处理器608及/或其它子系统或组件610。半导体裸片组合件602可包含通常类似于上文描述的半导体裸片组合件的特征件的特征件,且可因此包含穿过由相关联中介层界定的开口的散热柱。所得系统600可执行广泛多种功能中的任何者,例如存储器存储、数据处理及/或其它适合功能。因此,代表性系统600可包含(但不限于)手持式装置(例如,移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机及家电。系统600的组件可容置于单个单元中或分布遍及多个互连单元(例如,通过通信网路)。系统600的组件还可包含远程装置及多种多样的计算机可读媒体中的任何者。
本发明不希望为详尽性或将本技术限于本文中揭示的精确形式。虽然出于说明性目的在本文中揭示特定实施例,但如相关领域的一般技术人员将认知,各种等效修改是可能的而不脱离本技术。在一些情况中,未详细展示及/或描述众所周知的结构及功能以避免不必要地使本技术的实施例的描述不清楚。虽然可在本文中按特定顺序呈现方法的步骤,但在替代实施例中,步骤可具有另一适合顺序。类似地,在特定实施例的上下文中揭示的本技术的某些方面可在其它实施例中组合或消除。此外,虽然可能已在所述实施例的上下文中揭示与某些实施例相关联的优点,但其它实施例也可展现此类优点,且非全部实施例都必需展现此类优点或本文中揭示的其它优点以落于本技术的范围内。
贯穿本发明,单数术语“一(a/an)”及“所述”包含复数指示物,除非上下文中清楚另外指示。类似地,除非字词“或”明确限于意味着参考两个或两个以上项目的列表的排除其它项目的单个项目,否则“或”在此列表中的使用被解释为包含(a)列表中的任何单个项目、(b)列表中的全部项目或(c)列表中的项目的任何组合。另外,术语“包括”及类似物可在本文中使用以意味着包含至少(若干)所叙述特征件,使得不排除任何更大数目个(所述)相同特征件及/或一或多个额外类型的特征件。方向术语(例如“上”、“下”、“前”、“后”、“垂直”及“水平”)可在本文中使用以表达且阐明各种元件之间的关系。应理解,此类术语不指代绝对定向。本文中对“一个实施例”、“实施例”或类似表达的提及意味着结合实施例描述的特定特征件、结构、操作或特性可包含于本技术的至少一个实施例中。因此,本文中的此类术语或表达的出现非全部是指相同实施例。此外,各种特定特征件、结构、操作或特性可在本技术的一或多个实施例中以任何适合方式组合。
Claims (28)
1.一种半导体裸片组合件,其包括:
多个第一半导体裸片;
封装衬底,其在所述半导体裸片组合件处于给定定向中时,在所述多个第一半导体裸片下方;
中介层,其在所述封装衬底与所述多个第一半导体裸片之间;其中所述中介层具有第一主表面以及与所述中介层的所述第一主表面相对的第二主表面,其中所述多个第一半导体裸片中的第一者通过所述中介层的所述第一主表面而电耦合到所述中介层,且其中所述多个第一半导体裸片中的第二者通过所述中介层的所述第二主表面而电耦合到所述中介层;
第二半导体裸片,其在所述封装衬底与所述中介层之间,其中与所述中介层的所述第一主表面相比,所述第二半导体裸片更接近所述中介层的所述第二主表面;以及
散热器,其经配置以远离所述第一及第二半导体裸片转移热,其中所述散热器包含-
盖,其在所述半导体裸片组合件处于所述给定定向中时,在第一高度处热耦合到所述第一半导体裸片中的所述第一者,及
柱,其在所述半导体裸片组合件处于所述给定定向中时,在不同于所述第一高度的第二高度处热耦合到所述第二半导体裸片,其中所述中介层在所述第一与第二高度之间的平面中绕所述柱的周长的至少75%延伸。
2.根据权利要求1所述的半导体裸片组合件,其中:
所述中介层界定开口;
所述多个第一半导体裸片中的所述第一者在所述开口的一侧处;且所述多个第一半导体裸片中的所述第二者在所述开口的所述一侧处且位于所述多个第一半导体裸片中的所述第一者下方;
所述半导体裸片组合件还包括所述多个第一半导体裸片中的第三者和所述多个第一半导体裸片中的第四者,所述多个第一半导体裸片中的第三者在所述开口的相对侧并经由所述第一主表面电耦合到所述中介层,所述多个第一半导体裸片中的第四者在所述开口的所述相对侧并经由所述第二主表面电耦合到所述中介层,从而在所述多个第一半导体裸片中的所述第三者下方;
所述盖热耦合到所述多个第一半导体裸片的所述第三者且
所述柱延伸穿过所述开口。
3.根据权利要求1所述的半导体裸片组合件,其中所述中介层被塑形为在所述第一与第二高度之间的所述平面中的矩形环状物。
4.根据权利要求1所述的半导体裸片组合件,其中:
所述多个第一半导体裸片中的所述第一者是存储器裸片;且
所述第二半导体裸片是逻辑裸片。
5.根据权利要求1所述的半导体裸片组合件,其中:
所述散热器包含经配置以通过对流而转移热的鳍片;且
当所述半导体裸片组合件处于所述给定定向中时,所述鳍片在所述柱上方。
6.根据权利要求1所述的半导体裸片组合件,其中所述盖及所述柱是所述散热器的连续组件。
7.根据权利要求1所述的半导体裸片组合件,其中所述盖及所述柱是所述散热器的不连续组件。
8.根据权利要求1所述的半导体裸片组合件,其进一步包括:
第一热界面特征件,所述盖通过其在所述第一高度处热耦合到所述多个第一半导体裸片中的所述第一者;及
第二热界面特征件,所述柱通过其在所述第二高度处热耦合到所述第二半导体裸片。
9.根据权利要求8所述的半导体裸片组合件,其中所述第一及第二热界面特征件分别是第一热界面胶带片及第二热界面胶带片。
10.根据权利要求8所述的半导体裸片组合件,其中所述第一及第二热界面特征件分别是第一体积的热界面膏及第二体积的热界面膏。
11.根据权利要求1所述的半导体裸片组合件,其中:
所述封装衬底具有-
第一主表面,及
第二主表面,其与所述封装衬底的所述第一主表面相对;
与所述封装衬底的所述第二主表面相比,所述多个第一半导体裸片更接近所述封装衬底的所述第一主表面;
所述半导体裸片组合件进一步包括在所述封装衬底的所述第一主表面处的热转移材料;且
所述热转移材料热耦合到所述多个第一半导体裸片中的所述第二者。
12.根据权利要求11所述的半导体裸片组合件,其中所述热转移材料是在所述半导体裸片组合件处于所述给定定向中时,上覆所述封装衬底的金属膜。
13.根据权利要求11所述的半导体裸片组合件,其中:
所述热转移材料包含在所述半导体裸片组合件处于所述给定定向中时,横向延伸超出所述中介层的边缘部分的周长部分;
所述半导体裸片组合件进一步包括在所述热转移材料的所述周长部分处热耦合到所述热转移材料的鳍片;且
所述鳍片经配置以通过对流而转移热。
14.根据权利要求11所述的半导体裸片组合件,其进一步包括热界面特征件,所述热转移材料通过其热耦合到所述多个第一半导体裸片中的所述第二者。
15.根据权利要求14所述的半导体裸片组合件,其中所述热界面特征件是热界面胶带片。
16.根据权利要求14所述的半导体裸片组合件,其中所述热界面特征件是一体积的热界面膏。
17.一种用于制造半导体裸片组合件的方法,所述方法包括:
将多个第一半导体裸片中的第一者电耦合到中介层;其中所述中介层具有第一主表面以及与所述中介层的所述第一主表面相对的第二主表面,其中将所述多个第一半导体裸片中的所述第一者电耦合到所述中介层包括将所述多个第一半导体裸片中的所述第一者通过所述中介层的所述第一主表面而电耦合到所述中介层;
将所述多个第一半导体裸片中的所述第二者通过所述中介层的所述第二主表面而电耦合到所述中介层;
将第二半导体裸片电耦合到封装衬底;其中与所述中介层的所述第一主表面相比,所述第二半导体裸片更接近所述中介层的所述第二主表面;所述第一半导体裸片是电耦合到所述中介层的多个第一半导体裸片中的第一者;将所述多个第一半导体裸片中的所述第一者电耦合到所述中介层包括将所述多个第一半导体裸片中的所述第一者通过所述中介层的所述第一主表面而电耦合到所述中介层;以及所述方法进一步包括将所述多个第一半导体裸片中的第二者通过所述中介层的所述第二主表面而电耦合到所述中介层;
将所述中介层电耦合到所述封装衬底;
将散热器的盖热耦合到所述第一半导体裸片中的所述第一者,其中所述散热器经配置以经由所述盖远离所述第一半导体裸片中的所述第一者转移热;
相对于所述中介层定位所述散热器的柱,使得所述中介层绕所述柱的周长的至少75%延伸,其中所述散热器经配置以经由所述柱远离所述第二半导体裸片转移热;及
将所述柱热耦合到所述第二半导体裸片。
18.根据权利要求17所述的方法,其中:
所述中介层界定开口;且
相对于所述中介层定位所述柱包含使所述柱延伸穿过所述开口。
19.根据权利要求17所述的方法,其中:
将所述多个第一半导体裸片中的所述第一者电耦合到所述中介层包含在于第一方向上与所述柱横向隔开的所述中介层的一部分处将所述多个第一半导体裸片中的所述第一者电耦合到所述中介层;且
所述方法进一步包括在沿与所述第一方向相反的第二方向与所述柱横向隔开的所述中介层的一部分处将所述多个第一半导体裸片中的所述第二者电耦合到所述中介层。
20.根据权利要求17所述的方法,其进一步包括:
安置第一热界面特征件使其与所述多个第一半导体裸片中的所述第一者直接接触;且
安置第二热界面特征件使其与所述第二半导体裸片直接接触,
其中-
将所述盖热耦合到所述第一半导体裸片中的所述第一者包含经由所述第一热界面特征件将所述盖热耦合到所述第一半导体裸片中的所述第一者,且
将所述柱热耦合到所述第二半导体裸片包含经由所述第二热界面特征件将所述柱热耦合到所述第二半导体裸片。
21.根据权利要求20所述的方法,其中安置所述第一及第二热界面特征件包含分别附接第一热界面胶带片及第二热界面胶带片。
22.根据权利要求20所述的方法,其中安置所述第一及第二热界面特征件包含分别安置第一体积的热界面膏及第二体积的热界面膏。
23.根据权利要求17所述的方法,其中:
所述封装衬底具有-
第一主表面,及
第二主表面,其与所述中介层的第一主表面相对;
与所述封装衬底的所述第二主表面相比,所述多个第一半导体裸片更接近所述封装衬底的所述第一主表面;
所述方法进一步包括将热转移材料热耦合到所述多个第一半导体裸片的所述第二者;且
所述热转移材料在所述封装衬底的所述第一主表面处。
24.根据权利要求23所述的方法,其进一步包括安置热界面特征件使其与所述多个第一半导体裸片中的所述第二者直接接触,其中将所述热转移材料热耦合到所述多个第一半导体裸片中的所述第二者包含经由所述热界面特征件将所述热转移材料热耦合到所述多个第一半导体裸片中的所述第二者。
25.根据权利要求24所述的方法,其中安置所述热界面特征件包含附接热界面胶带片。
26.根据权利要求24所述的方法,其中安置所述热界面特征件包含安置一体积的热界面膏。
27.一种用于操作半导体裸片组合件的方法,所述方法包括:
操作电耦合到中介层的多个第一半导体裸片中的第一者;其中所述中介层具有第一主表面以及与所述中介层的所述第一主表面相对的第二主表面,其中所述多个第一半导体裸片中的所述第一者通过所述中介层的所述第一主表面而电耦合到所述中介层;
操作电耦合到中介层的所述多个第一半导体裸片中的第二者,其中所述多个第一半导体裸片中的所述第二者通过所述中介层的所述第二主表面而电耦合到所述中介层;
操作电耦合到封装衬底的第二半导体裸片,其中与所述中介层的所述第一主表面相比,所述第二半导体裸片更接近所述中介层的所述第二主表面,其中所述封装衬底具有第一主表面以及与所述封装衬底的所述第一主表面相对的第二主表面,且其中与所述封装衬底的所述第一主表面相比,所述多个第一半导体裸片中的所述第一者更接近所述封装衬底的所述第二主表面;
经由热耦合到所述多个第一半导体裸片中的所述第一者的散热器的盖而远离所述多个第一半导体裸片中的所述第一者转移通过操作所述多个第一半导体裸片中的所述第一者产生的总热的至少50%;及
经由热耦合到所述第二半导体裸片的所述散热器的柱且经由由所述中介层界定的开口而远离所述第二半导体裸片转移通过操作所述第二半导体裸片而产生的总热的至少50%,其中所述柱延伸穿过所述开口,及
经由热耦合到所述多个第一半导体裸片中的所述第二者的热转移材料远离所述多个第一半导体裸片中的所述第二者转移通过操作所述多个第一半导体裸片的所述第二者产生的总热的至少50%,其中所述热转移材料在所述封装衬底的所述第一主表面处。
28.根据权利要求27所述的方法,其中通过操作所述多个第一半导体裸片中的所述第一者产生的所述总热是通过操作所述第二半导体裸片产生的所述总热的最多25%。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/386,343 | 2016-12-21 | ||
US15/386,343 US10062634B2 (en) | 2016-12-21 | 2016-12-21 | Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology |
PCT/US2017/062621 WO2018118315A1 (en) | 2016-12-21 | 2017-11-20 | Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109983572A CN109983572A (zh) | 2019-07-05 |
CN109983572B true CN109983572B (zh) | 2020-10-16 |
Family
ID=62556984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780072758.8A Active CN109983572B (zh) | 2016-12-21 | 2017-11-20 | 具有延伸穿过下方的中介层的散热器的半导体裸片组合件及相关技术 |
Country Status (7)
Country | Link |
---|---|
US (3) | US10062634B2 (zh) |
EP (1) | EP3559987A4 (zh) |
JP (1) | JP6770648B2 (zh) |
KR (1) | KR102342690B1 (zh) |
CN (1) | CN109983572B (zh) |
TW (1) | TWI683404B (zh) |
WO (1) | WO2018118315A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10062634B2 (en) | 2016-12-21 | 2018-08-28 | Micron Technology, Inc. | Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology |
KR102451167B1 (ko) | 2018-01-23 | 2022-10-06 | 삼성전자주식회사 | 반도체 패키지 |
KR20200083697A (ko) | 2018-12-28 | 2020-07-09 | 삼성전자주식회사 | 접착 필름, 이를 이용한 반도체 장치, 및 이를 포함하는 반도체 패키지 |
US11552019B2 (en) * | 2019-03-12 | 2023-01-10 | Intel Corporation | Substrate patch reconstitution options |
US11372043B2 (en) * | 2019-08-21 | 2022-06-28 | Micron Technology, Inc. | Heat spreaders for use in semiconductor device testing, such as burn-in testing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8633579B2 (en) * | 2010-08-25 | 2014-01-21 | Samsung Electronics Co., Ltd. | Multi-chip package and method of manufacturing the same |
CN104321866A (zh) * | 2012-09-14 | 2015-01-28 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
US9053949B2 (en) * | 2011-08-02 | 2015-06-09 | Global Unichip Corporation | Semiconductor device and associated method with heat spreader having protrusion |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2293487B (en) * | 1994-09-21 | 1998-08-12 | Hewlett Packard Co | Method and apparatus for attaching a heat sink and a fan to an intergrated circuit package |
JP3196762B2 (ja) * | 1999-04-20 | 2001-08-06 | 日本電気株式会社 | 半導体チップ冷却構造 |
JP2000349178A (ja) * | 1999-06-08 | 2000-12-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2001352018A (ja) * | 2000-06-07 | 2001-12-21 | Tomohiro Kitayama | 半導体装置用伝熱部材および半導体装置の冷却構造 |
JP2002033411A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | ヒートスプレッダ付き半導体装置及びその製造方法 |
US7173325B2 (en) * | 2003-08-29 | 2007-02-06 | C-Core Technologies, Inc. | Expansion constrained die stack |
TWI239603B (en) * | 2003-09-12 | 2005-09-11 | Advanced Semiconductor Eng | Cavity down type semiconductor package |
TWI256707B (en) * | 2004-10-21 | 2006-06-11 | Advanced Semiconductor Eng | Cavity-down multiple chip package |
JP4986435B2 (ja) * | 2005-10-12 | 2012-07-25 | 株式会社ソニー・コンピュータエンタテインメント | 半導体装置、半導体装置の作成方法 |
KR100700936B1 (ko) * | 2006-01-25 | 2007-03-28 | 삼성전자주식회사 | 냉각 장치 및 이를 갖는 메모리 모듈 |
JP5211457B2 (ja) * | 2006-09-19 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP4870584B2 (ja) * | 2007-01-19 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008218669A (ja) * | 2007-03-02 | 2008-09-18 | Nec Electronics Corp | 半導体装置 |
JP2009129960A (ja) * | 2007-11-20 | 2009-06-11 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US20090213541A1 (en) * | 2008-02-27 | 2009-08-27 | Matthew Allen Butterbaugh | Cooling Plate Assembly with Fixed and Articulated Interfaces, and Method for Producing Same |
US8273603B2 (en) * | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
US7928562B2 (en) * | 2008-07-22 | 2011-04-19 | International Business Machines Corporation | Segmentation of a die stack for 3D packaging thermal management |
US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
US9147085B2 (en) * | 2010-09-24 | 2015-09-29 | Blackberry Limited | Method for establishing a plurality of modes of operation on a mobile device |
US8472190B2 (en) * | 2010-09-24 | 2013-06-25 | Ati Technologies Ulc | Stacked semiconductor chip device with thermal management |
KR20140001210A (ko) * | 2010-10-06 | 2014-01-06 | 더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드 | 인터포저, 전자 모듈 및 그의 제조 방법 |
JP2012114334A (ja) * | 2010-11-26 | 2012-06-14 | Nec Casio Mobile Communications Ltd | キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 |
JP2012129335A (ja) * | 2010-12-15 | 2012-07-05 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US8674519B2 (en) * | 2010-12-17 | 2014-03-18 | Intel Corporation | Microelectronic package and method of manufacturing same |
US8841765B2 (en) | 2011-04-22 | 2014-09-23 | Tessera, Inc. | Multi-chip module with stacked face-down connected dies |
US9082633B2 (en) * | 2011-10-13 | 2015-07-14 | Xilinx, Inc. | Multi-die integrated circuit structure with heat sink |
US9269646B2 (en) * | 2011-11-14 | 2016-02-23 | Micron Technology, Inc. | Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same |
US9275976B2 (en) | 2012-02-24 | 2016-03-01 | Broadcom Corporation | System-in-package with integrated socket |
US9496199B2 (en) * | 2012-12-04 | 2016-11-15 | General Electric Company | Heat spreader with flexible tolerance mechanism |
US9461000B2 (en) * | 2013-05-21 | 2016-10-04 | Esilicon Corporation | Parallel signal via structure |
US9076754B2 (en) * | 2013-08-02 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC packages with heat sinks attached to heat dissipating rings |
KR102126977B1 (ko) * | 2013-08-21 | 2020-06-25 | 삼성전자주식회사 | 반도체 패키지 |
CN105874590B (zh) * | 2013-09-27 | 2019-08-13 | 英特尔公司 | 双侧式管芯封装件 |
KR102245770B1 (ko) | 2013-10-29 | 2021-04-28 | 삼성전자주식회사 | 반도체 패키지 장치 |
US9269694B2 (en) * | 2013-12-11 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with thermal management features for reduced thermal crosstalk and methods of forming same |
US9287248B2 (en) * | 2013-12-12 | 2016-03-15 | Intel Corporation | Embedded memory and power management subpackage |
KR20150085384A (ko) * | 2014-01-15 | 2015-07-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US9269700B2 (en) * | 2014-03-31 | 2016-02-23 | Micron Technology, Inc. | Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods |
US10062634B2 (en) * | 2016-12-21 | 2018-08-28 | Micron Technology, Inc. | Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology |
-
2016
- 2016-12-21 US US15/386,343 patent/US10062634B2/en active Active
-
2017
- 2017-11-20 EP EP17884980.8A patent/EP3559987A4/en active Pending
- 2017-11-20 KR KR1020197019913A patent/KR102342690B1/ko active IP Right Grant
- 2017-11-20 CN CN201780072758.8A patent/CN109983572B/zh active Active
- 2017-11-20 WO PCT/US2017/062621 patent/WO2018118315A1/en unknown
- 2017-11-20 JP JP2019531054A patent/JP6770648B2/ja active Active
- 2017-12-11 TW TW106143341A patent/TWI683404B/zh active
-
2018
- 2018-08-21 US US16/106,241 patent/US10418303B2/en active Active
-
2019
- 2019-08-01 US US16/529,497 patent/US10971422B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8633579B2 (en) * | 2010-08-25 | 2014-01-21 | Samsung Electronics Co., Ltd. | Multi-chip package and method of manufacturing the same |
US9053949B2 (en) * | 2011-08-02 | 2015-06-09 | Global Unichip Corporation | Semiconductor device and associated method with heat spreader having protrusion |
CN104321866A (zh) * | 2012-09-14 | 2015-01-28 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200013694A1 (en) | 2020-01-09 |
EP3559987A1 (en) | 2019-10-30 |
US10418303B2 (en) | 2019-09-17 |
JP2020513694A (ja) | 2020-05-14 |
TWI683404B (zh) | 2020-01-21 |
JP6770648B2 (ja) | 2020-10-14 |
US20180374774A1 (en) | 2018-12-27 |
CN109983572A (zh) | 2019-07-05 |
US20180174943A1 (en) | 2018-06-21 |
WO2018118315A1 (en) | 2018-06-28 |
KR102342690B1 (ko) | 2021-12-24 |
US10971422B2 (en) | 2021-04-06 |
KR20190085176A (ko) | 2019-07-17 |
TW201842637A (zh) | 2018-12-01 |
US10062634B2 (en) | 2018-08-28 |
EP3559987A4 (en) | 2020-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11594462B2 (en) | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods | |
US11562986B2 (en) | Stacked semiconductor die assemblies with partitioned logic and associated systems and methods | |
US11239095B2 (en) | Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill | |
CN109983572B (zh) | 具有延伸穿过下方的中介层的散热器的半导体裸片组合件及相关技术 | |
US11862611B2 (en) | Thermal transfer structures for semiconductor die assemblies | |
US9818625B2 (en) | Stacked semiconductor die assemblies with thermal spacers and associated systems and methods | |
US10461059B2 (en) | Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods | |
US11257792B2 (en) | Semiconductor device assemblies with annular interposers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |