KR20140001210A - 인터포저, 전자 모듈 및 그의 제조 방법 - Google Patents

인터포저, 전자 모듈 및 그의 제조 방법 Download PDF

Info

Publication number
KR20140001210A
KR20140001210A KR1020137011592A KR20137011592A KR20140001210A KR 20140001210 A KR20140001210 A KR 20140001210A KR 1020137011592 A KR1020137011592 A KR 1020137011592A KR 20137011592 A KR20137011592 A KR 20137011592A KR 20140001210 A KR20140001210 A KR 20140001210A
Authority
KR
South Korea
Prior art keywords
cavity
substrate
die
post
layer
Prior art date
Application number
KR1020137011592A
Other languages
English (en)
Inventor
제프리 씨. 톰슨
리비아 엠. 라츠
게리 비. 테폴트
토마스 에이. 랑도
앤드류 제이. 뮬러
Original Assignee
더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드 filed Critical 더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드
Publication of KR20140001210A publication Critical patent/KR20140001210A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Micromachines (AREA)

Abstract

각종 실시예에서, 전자 모듈은 기판의 제1 측의 제1 캐비티, 제1 캐비티로부터 연장하는 충진 홀, 및 기판의 제2 측의 제2 캐비티를 특징으로 한다. 제2 캐비티는 충진 홀과 유체 연통하며, 다이는 제2 캐비티 내에 캡슐화된다.

Description

인터포저, 전자 모듈 및 그의 제조 방법{INTERPOSERS, ELECTRONIC MODULES, AND METHODS FOR FORMING THE SAME}
관련 출원에 대한 교차 참조
본 출원은 2010년 10월 6일에 출원된 미국 가출원 제61/390,282호의 우선권을 주장하며, 그의 전체를 본 명세서에 참조로 포함한다.
기술 분야
본 발명은, 각종 실시예에서, 고밀도 이종(heterogeneous) 전자 모듈 및 전기 및/또는 열 인터포저의 구축 및 제조에 관한 것이다.
고밀도 전자 모듈은 소형 패키지에서 높은 수준의 기능에 대한 증가하는 수요를 만족시키기 위해 설계 및 제조되어 왔다. 모듈로부터 제조될 수 있는 제품에는 메모리, 디지털 로직, 프로세싱 디바이스, 및 아날로그 및 RF 회로가 포함된다. 통상적으로, 전자 모듈의 집적 밀도는 SMT(surface mount technology)가 달성할 수 있는 것보다 여러 배 더 크지만, ASIC(application specific integrated circuit)보다는 작다. 하지만, 작은 체적의 제품에 있어서, 이들 모듈은 보다 적은 준비 비용(set-up cost) 및 개발 시간을 필요로 하므로 ASIC 디바이스에 대한 대안을 제공한다. 또한, 모듈들은 복수의 기능을 요구하는 특정 애플리케이션을 위해 최적화될 수 있다 - 예를 들어, 각각의 원하는 기능을 위해 최적화된 사전 제작된 마이크로전자 다이(microelectronic die)가 선택된 다음, 복수의 다이가 상호접속(interconnected)되고 함께 패키징되어 모듈을 형성한다. 종종, 사전 제작 다이는 상이한 폼 팩터(form factor) 및 두께를 가져서, 이들을 단일 모듈에 함께 패키지하는 시도는 문제가 많을 것이다. 상이한 다이 층들을 단일 모듈에서 함께 수직으로 상호접속하려고 시도하는 경우 추가의 어려움이 발생할 수 있는데, 그 이유는 필요한 가공(processing)이 각 층에서 다이를 손상시킬 수 있기 때문이다.
전자 모듈의 제조는 통상적으로 접착제-코팅된 기판 상에 간단히 배치된 사전-박형화(pre-thinned) 마이크로전자 다이를 특징으로 한다. 이어서, 금속 피착, 패터닝 및 상호접속을 포함하는 추가 가공을 위한 평면을 제공하기 위해 다이들 상 및 다이들 간에 주문-가공한(custom-machined) 스페이서를 배치한다. 다이와 금속 상호접속 사이에 필요한 격리를 제공하기 위해 다이 및 스페이서 상에 얇은 유전체층이 종종 라미네이트된다(고압의 인가를 통해). 이어서 다이 패드로의 비아(vias)(즉, 다이의 내부 회로에 접속되는 도전성 콘택 패드)를 레이저 드릴링(laser drilled)하고 도전성 재료로 충진시킨다. 이 방법을 이용하여 높은 집적 밀도가 달성될 수 있지만, 명백한 한계가 있다. 예를 들어, 100 ㎛ 미만, 예를 들어 약 35 ㎛ 이하로 박형화된 다이는 라미네이션을 위해 사용되는 고압에서 견디지 못할 것이다. 또한, 사용되는 다이들은 통상적으로 모듈 기판 상에 배치된 후에는 박형화될 수 없어서, 달성될 수 있는 모듈 두께가 제한된다. 이 방법의 다른 제한은 레이저 드릴링된 비아의 사용이며, 그의 직경은 통상적으로 약 40 ㎛로 제한된다. 이는 다이 패드 크기를 제한하여 특정 디바이스들로 설계 선택을 제한한다. 또한, 다이들 간의 간격은 통상적으로, 깊은 비아 형성이 가능하도록 비아 직경보다 더 커야 한다. 최종적으로, 고 종횡비의 깊은 비아는 종종 (모듈에서 복수의 층들을 상호접속하기 위해 요구되는) 도전성 재료를 신뢰성 있게 반복적으로 충진하는 것이 어렵다.
또한, 고밀도 전자 모듈 또는 다른 전자 부품과 추가 모듈 또는 회로 기판 사이에 효율적으로 전기 접촉시키는 것이 종종 어렵다. 예를 들어, 모듈은 정렬되어 있지 않거나, 회로 기판 상의 콘택과 상이한 피치(pitch)를 가질 수 있는 전기 콘택을 가질 수 있다. 접속가능한 부품을 제조하기 위해 시간소모가 크고 고가인 주문 제작 공정이 요구될 수 있다. 또한, 히트 싱크와 같은 종래의 열관리 솔루션을 고밀도 전자 모듈 또는 다른 전자 부품에 직접 접속시키는 것이 불가능할 수 있다.
따라서, 점점 더 소형화되는 마이크로전자 시스템에 대한 수요를 충족시키기 위해서는, 고밀도 전자 모듈 및 열 및/또는 전기 인터포저를 구축하기 위한 개선된 시스템 및 방법이 필요하다.
특정 실시예에 따라, 캡슐화된 다이 및 신뢰성 있는 층간(interlayer) 및/또는 다이내(intradie) 상호접속을 포함하는 고밀도 전자 모듈을 형성하기 위한 기술이 제공된다. 다이는, 능동 디바이스 표면을 보호하는 유전체층 및 디바이스의 나머지 부분을 둘러싸는 캡슐화재(encapsulant)를 포함하는 양분된 구조로 캡슐화되는 것이 바람직하다. 또한, 포스트(post)가 다이를 포함하는 캐비티와 동시에 형성되는 것이 바람직하다. 이들 포스트는 다이들 사이에서 또는 단일 다이를 가로질러 전기 접속의 적어도 일부를 형성한다. 본 발명의 추가 실시예에 따라, 캡슐화된 포스트만을 포함하는(즉, 전자 다이가 없는) 모듈이 제조된다. 그러한 모듈은 다른 전자 부품에 접합되어 열 및/또는 전기 인터포저 층으로서 사용될 수 있으며, 포스트는 모듈을 통해 전기 및/또는 열을 전도한다.
일반적으로, 한 측면에서, 본 발명의 실시예는 전자 모듈을 구축하는 방법을 특징으로 한다. 방법은 기판 제1 측의 제1 캐비티, 제1 캐비티로부터 연장하는 충진 홀 및 기판의 제2 측의 제2 캐비티를 형성하는 단계를 포함한다. 제2 캐비티는 충진 홀과 유체 연통하며(in fluidic communication), 다이는 제2 캐비티 내에 위치한다. 캡슐화재가 충진 홀을 통해 제2 캐비티로 주입되어 다이를 캡슐화한다.
본 발명의 이 측면의 각종 실시예는 하나 이상의 하기 특징을 포함할 수 있다. 제1 캐비티의 체적은 제2 캐비티의 체적과 대략 동일할 수 있다. 이와 달리, 또는 추가하여, 제1 캐비티의 깊이는 제2 캐비티의 깊이와 대략 동일할 수 있다. 캡슐화재는 또한 제2 캐비티 내에 다이를 캡슐화하는 중에 제1 캐비티 내에 주입될 수 있다. 캡슐화재는 경화될 수 있으며, 캡슐화재가 경화된 후에 기판에는 실질적으로 휨(bow)이 없을 수 있다.
충진 홀의 한 부분은 제1 캐비티 형성 전에 형성될 수 있는 반면, 충진 홀의 다른 부분은 제1 캐비티 형성 중에 형성될 수 있다. 한 실시예에서, 복수의 제1 캐비티가 기판의 제1 측에 형성되며 복수의 제2 캐비티가 기판의 제2 측에 형성된다. 각 제2 캐비티는 그것으로부터 연장하는 충진 홀을 통해 적어도 하나의 제1 캐비티와 유체 연통한다. 이 경우, 캡슐화재를 주입하기 전에 모든 제1 캐비티를 둘러싸도록 단일 o-링을 기판의 제1 측에 근접하게 배치할 수 있다. o-링은 기판의 제1 측 둘레의 내부에 딱 맞도록 크기가 정해진 직경을 가질 수 있다.
다이를 층(접합 필름일 수 있거나, 이와 달리 필름 상에 배치된 절연체일 수 있음) 상에 배치하고, 다이가 제2 캐비티 내에 배치되도록 기판의 제2 측 상에 층을 배치시킴으로써, 제2 캐비티 내에 다이를 배치할 수 있다. 제2 캐비티 내에 적어도 하나의 포스트가 형성될 수 있다. 포스트는 제2 캐비티의 형성 중에 형성될 수 있거나, 포스트를 형성하는 단계는 제2 캐비티 내에 비아 칩을 배치하는 단계를 포함할 수 있다. 비아 칩은 포스트 주변에 배치된 매트릭스를 포함할 수 있다. 매트릭스는 실리콘을 포함할 수 있고 포스트는 구리와 같은 금속을 포함할 수 있다. 비아 칩을 형성하는 단계는 매트릭스의 두께를 통과하는 홀을 정의하는 단계 및 홀 내에 금속을 형성하여 포스트를 형성하는 단계를 포함할 수 있다.
도전성 재료가 포스트, 및 제2 캐비티의 내부 표면 상에 형성될 수 있다. 캡슐화된 다이는 제2 다이에 전기적으로 접속될 수 있으며 전기 접속의 적어도 일부가 포스트를 포함할 수 있다. 도전성 상호접속의 적어도 한 층이 기판의 제2 측 상에 형성될 수 있다. 그러한 도전성 상호접속을 형성하기 전에, 제2 캐비티 외부 영역의 기판의 제2 측으로부터 금속 및/또는 산화물을 제거할 수 있다.
기판의 제1 측의 적어도 일부가 제거되어 다이의 적어도 일부가 노출될 수 있으며, 도전성 상호접속의 적어도 한 층이 다이의 노출된 부분 상에 형성될 수 있다. 기판의 제1 측의 적어도 일부를 제거하기 전에 기판의 제2 측 상에 핸들 웨이퍼를 배치할 수 있다. 기판의 제2 측 상에 핸들 웨이퍼를 배치하기 전에 핸들 웨이퍼 상에 임시 접합 재료 층을 형성할 수 있다.
일반적으로, 다른 측면에서, 본 발명의 실시예는 기판을 포함하는 구조체를 특징으로 한다. 기판은 그의 제1 측의 제1 캐비티, 제1 캐비티로부터 연장하는 적어도 하나의 충진 홀, 및 기판의 제2 측의 제2 캐비티를 정의한다. 제2 캐비티는 충진 홀과 유체 연통한다. 다이는 캡슐화재에 의해 제2 캐비티 내에서 적어도 일부가 캡슐화된다.
본 발명의 이 측면의 각종 실시예는 하나 이상의 하기 특징들을 포함할 수 있다. 복수의 충진 홀이 제2 캐비티와 유체 연통할 수 있다. 제1 캐비티의 체적은 제2 캐비티의 체적과 대략 동일할 수 있다. 이와 달리 또는 추가하여, 제1 캐비티의 깊이는 제2 캐비티의 깊이와 대략 동일할 수 있다. 캡슐화재는 또한 제1 캐비티 내에 존재할 수 있고, 기판은 실질적으로 휨이 없을 수 있다.
층이 제2 캐비티 상에 배치될 수 있고 다이와 접촉할 수 있다. 층은 필름 상에 배치된 절연체일 수 있거나, 이와 달리, 층은 단지 접합 필름일 수 있다. 포스트가 제2 캐비티 내에 배치될 수 있다. 도전성 재료가 포스트, 및 제2 캐비티의 내부 표면 상에 배치될 수 있다. 또한, 구조체는 캡슐화 다이에 전기적으로 접속된 제2 다이를 포함할 수 있다. 전기 접속의 적어도 일부가 포스트를 포함할 수 있다.
일반적으로, 또 다른 측면에서, 본 발명의 실시예는 인터포저를 형성하는 방법을 특징으로 한다. 기판의 제1 측에 충진 홀이 형성되고, 제2 측에 캐비티가 형성되며; 캐비티는 충진 홀과 유체 연통한다. 복수의 포스트가 캐비티에 형성되고, 캡슐화재가 충진 홀을 통해 캐비티로 주입되어 복수의 포스트를 캡슐화한다. 각종 실시예에서, 복수의 포스트 상에 도전성 재료가 형성된다. 도전성 상호접속의 적어도 한 층이 기판의 제2 측 상에 형성될 수 있다. 기판의 제1 측의 적어도 제1 부분이 제거되어 복수의 포스트가 노출될 수 있으며, 노출된 복수의 포스트 상에 적어도 한 층의 도전성 상호접속이 형성될 수 있다. 회로 및 히트 싱크 부품이 생성된 구조체와 연관될 수 있으며; 예를 들어, 캐비티에 수동 부품이 제공될 수 있고; 기판의 반대 측들 상에 히트 싱크 및 전자 부품이 배치될 수 있거나; 기판의 반대 측들 상에 전자 부품 및 회로 기판이 배치될 수 있다.
일반적으로, 또 다른 측면에서, 본 발명의 실시예는, 복수의 캡슐화된 포스트를 포함하는(또는 본질적으로 이들로 구성된) 인터포저의 반대 측들 상에 전자 부품 및 히트 싱크를 배치하는 단계를 포함하는 열관리 방법을 특징으로 한다. 각 포스트는, 예를 들어, 반도체 재료, 또는 반도체 재료 상에 배치된 도전성 재료 층을 포함하거나 본질적으로 이로 구성될 수 있다. 각종 실시예에서, 각 포스트는 실질적으로 원통형이며 실리콘 상의 환상 구리층으로 본질적으로 구성된다. 인터포저의 열-전달 효율은 2보다 클 수 있거나, 약 1000보다 클 수도 있다.
일반적으로, 추가의 측면에서, 본 발명의 실시예는 기판, 및 각각 실질적으로 기판의 두께를 통과하여 연장하는 복수의 포스트를 포함하는 인터포저를 특징으로 한다. 복수의 포스트는 캡슐화될 수 있다. 인터포저는 기판의 전면 및/또는 후면 상에 도전성 상호접속 층을 추가로 포함할 수 있으며, 열-전달 효율이 2보다 크거나 약 1000보다 클 수도 있다. 기판 내에 수동 부품이 배치될 수 있다. 기판 및 복수의 포스트는 동일한 재료, 예를 들어 반도체 재료를 포함하거나 본질적으로 이로 구성될 수 있다. 도전성 재료가 각 포스트의 적어도 측면 상에 배치될 수 있다. 히트 싱크가 기판 아래에 배치될 수 있다.
일반적으로, 추가의 측면에서, 본 발명의 실시예는, 자체가 복수의 캡슐화된 포스트를 포함하거나 본질적으로 이들로 구성된 인터포저뿐만 아니라, 인터포저 상에 배치된 전자 부품을 포함하거나 본질적으로 이들로 구성된 전자 시스템을 특징으로 한다. 히트 싱크 및/또는 회로 기판이 인터포저 아래에 배치될 수 있다. 수동 부품이 인터포저 내에 배치될 수 있고, 제2 전자 부품이 인터포저 아래에 배치될 수 있다. 각 포스트는 (적어도 그의 측면 상에서) 금속 층에 의해 둘러싸인 반도체 재료를 포함하거나 본질적으로 이로 구성될 수 있다. 각 포스트는 (적어도 그의 측면 상에서) 구리층에 의해 둘러싸인 실리콘을 포함하거나 본질적으로 이로 구성될 수 있다. 인터포저의 열-전달 효율은 2보다 크거나 약 1000보다 클 수도 있다.
이들 및 다른 목적은, 본 발명의 장점 및 특징들과 함께, 하기 설명, 첨부 도면 및 청구항을 참조함으로써 보다 명백해질 것이다. 또한, 본 명세서에 설명된 각종 실시예의 특징들은 상호 배타적이지 않으며 다양한 조합 및 치환으로 존재할 수 있음이 이해될 것이다. 예를 들어, 본 발명의 제시된 측면과 관련하여 설명된 실시예의 요소들은 본 발명의 다른 측면의 각종 실시예에서 사용될 수 있다. 특히, 하나의 독립항을 인용하는 종속항들의 특징들은 임의의 다른 독립항의 장치, 시스템, 및/또는 방법에서 사용될 수 있음이 고려된다.
도면에서, 상이한 도면 전반에서 유사한 참조 부호는 일반적으로 동일한 부분을 지칭한다. 또한, 도면은 반드시 크기가 비례하지는 않으며, 대신 일반적으로 본 발명의 원리를 예시하는 것에 중점을 둔다. 하기 설명에서, 본 발명의 각종 실시예가 하기와 같은 하기 도면을 참조로 설명된다:
도 1a-1c는 전자 모듈을 제조하기 위해 사용된 가공된 기판의 예시적 실시예의 단면도이고;
도 1d는 상호접속 포스트를 포함하는 비아 칩의 예시적 실시예의 투시도이고;
도 1e는 도 1d의 비아 칩을 포함하는 가공된 기판의 예시적 실시예의 단면도이고;
도 2는 마이크로전자 다이를 탑재하고 정렬하기 위한 예시적 장치의 단면도이고;
도 3은 본 발명의 한 실시예에 따라 도 1c의 기판에 도입되는 마이크로전자 다이의 단면도이고;
도 4는 본 발명의 실시예에 따른 마이크로전자 다이를 캡슐화하기 위해 사용된 예시적 캡슐화 장치의 단면도이고;
도 5a-5c는 본 발명의 한 실시예에 따른 캡슐화된 마이크로전자 다이에 콘택을 형성하는 단면도이고;
도 6a 및 6b는 본 발명의 한 실시예에 따라 복수의 상호접속 층을 갖는 전자 모듈의 전-두께(full-thickness) 기판 층의 단면도이고;
도 7a는 본 발명의 한 실시예에 따라 핸들 웨이퍼에 부착된 전-두께 기판 모듈 층의 단면도이고;
도 7b는 박형화 공정 후의 도 7a의 모듈 층의 단면도이고;
도 8a-8c는 본 발명의 한 실시예에 따라 박형화 마이크로전자 모듈 층 상에 후면 콘택 및 상호접속을 제조하는 단면도이고;
도 9a는 본 발명의 한 실시예에 따라 함께 접속된 복수의 박형화된 모듈 층의 단면도이고;
도 9b는 본 발명의 실시예에 따라 제조된 개별화된 마이크로전자 모듈들의 단면도이고;
도 10a 및 10b는 인터포저 층을 제조하기 위해 사용되는 가공된 기판의 예시적 실시예의 단면도이고;
도 11a 및 11b는 본 발명의 실시예에 따라 캡슐화된 포스트를 포함하는 인터포저 상에 콘택을 형성하는 단면도이고;
도 12는 본 발명의 실시예에 따라 제조된 전기 인터포저의 단면도이고;
도 13은 본 발명의 실시예에 따라 제조된 열 인터포저의 단면도이고;
도 14는 본 발명의 실시예에 따라 마이크로전자 다이를 캡슐화하기 위해 사용된 다른 예시적 캡슐화 장치의 단면도이고;
도 15는 본 발명의 다른 실시예에 따라 기판으로 도입되는 마이크로전자 다이의 단면도이고;
도 16의 (a)는 본 발명의 실시예에 따라 후면 캐비티를 정의하고 전자 모듈을 제조하기 위해 사용될 수 있는 예시적 기판의 단면도이고;
도 16의 (b)는 도 16의 (a)에 묘사된 기판의 상면도이고;
도 16의 (c)는 도 16의 (a)에 묘사된 기판의 하면도이고;
도 17a-17j는 본 발명의 실시예에 따라 후면 캐비티를 정의하기 위해 기판을 가공하는 방법의 단계들의 단면도이며;
도 18은 본 발명의 실시예에 따라 후면 캐비티를 정의하고, 이어서 도 5a-9b를 참조로 하기 설명한 바와 같이 이후에 가공될 수 있는 기판의 단면도이다.
도 1a을 참조하면, 기판(100)에는 그의 후면(120)에 형성된 하나 이상의 충진 홀(110)이 제공된다. 기판(100)은 강성 및/또는 비-도전성 재료, 예를 들어 유리, 또는 실리콘과 같은 반도체를 포함하거나 본질적으로 이로 구성되는 것이 바람직하다. 실시예에서, 기판(100)은 적어도 하나의 성형불가능하고 경화불가능한 재료를 포함하거나 본질적으로 이로 구성된다. 기판(100)의 적어도 일부가, 하기에 추가로 설명한 바와 같이, 복수의 마이크로전자 다이를 포함하는 고밀도 전자 모듈용 지지 구조체를 형성한다. 실시예에서, 기판(100)은 적어도 후면(120) 및 전면(130) 상에 유전체층이 배치된 실리콘 웨이퍼이다. 유전체층은 산화물, 예를 들어 이산화규소일 수 있고, 두께가 약 1 ㎛일 수 있다. 충진 홀(110)이, 예를 들어 스핀-온(spin-on) 공정에 의해 전면(130) 및 후면(120) 상에 보호층(미도시), 예를 들어 포토레지스트를 형성함으로써 기판(100)에 형성되는 것이 바람직하다. 이어서, 충진 홀(110)이 제조될 후면(120) 영역에 보호층이 실질적으로 없도록, 예를 들어 종래의 마스크 포토리소그래피에 의해 후면(120) 상의 보호층을 패터닝한다. 이후에, 예를 들어 플라즈마 또는 습식 식각에 의해 충진 홀(110)을 형성한다. 바람직한 실시예에서, 충진 홀(110)은 기판(100)의 식각되지 않은 전면(130)까지 완전히 관통하지 않으며, 깊이가 약 200 ㎛ 내지 약 400 ㎛의 범위이다. 충진 홀(110)의 기저부와 전면(130) 간의 잔류 두께(t1)는 약 150 ㎛일 수 있다. 실시예에서, 각 충진 홀(110)의 직경은 약 1 mm이다.
도 1b 및 1c를 참조하면, 적어도 하나의 캐비티(140)가 기판(100)의 전면(130)에 형성된다. 각 캐비티(140)의 깊이는, 약 100 ㎛ 내지 약 250 ㎛일 수 있으며, 1) 캐비티(140)를 충진 홀(110)과 유체 연결하고 2) 마이크로전자 다이(200)를 실질적으로 포함하기에 충분한 것이 바람직하다(하기에 추가로 설명됨). 각 캐비티(140)는 복수의 충진 홀(110)(예를 들어 약 25개 및 36개 사이, 또는 약 100개까지도)과 유체 연통하는 것이 바람직하지만, 10개, 5개 또는 심지어 하나의 충진 홀(110)과 유체 연통할 수도 있다. 캐비티(140)는 예를 들어 종래의 마스크 포토리소그래피 및 식각에 의해 형성될 수 있다. 각 캐비티(140) 내에, 적어도 하나의 포스트(150)를 형성할 수 있으며, 그의 높이는 캐비티(140)의 깊이와 실질적으로 동일하다. 각 포스트(150)는 캐비티(140)의 형성 중에, 예를 들어, 동일한 식각 공정을 통해 동시에 형성될 수 있다. 각 포스트(150)는 대략 원통형의 형태일 수 있으며 직경이 약 10 ㎛ 내지 약 35 ㎛일 수 있다. 다른 실시예에서, 각 포스트는 비-피라미드형이며, 즉, 그의 두께 전반에 걸쳐 대략 동일한 직경을 갖고/갖거나, 대략 사각형 또는 직사각형 단면을 갖는 프리즘의 형태이다. 복수의 포스트를 포함하는 실시예에서, 포스트의 피치는 약 20 ㎛ 내지 약 100 ㎛ 범위일 수 있고, 예를 들어 약 50 ㎛일 수 있다. 바람직한 실시예에서, 각 포스트(150)는 (한 단부에서) 여전히 견고하게 접속되고 기판(100)과 동일한 재료 및/또는 비-금속 재료를 포함하거나 본질적으로 이로 구성된다. 바람직한 실시예에서, 각 포스트(150)는 실리콘과 같은 반도체 재료를 포함하거나 본질적으로 이로 구성된다. 다른 실시예에서, 각 포스트(150)는 구리와 같은 금속을 포함하거나 본질적으로 이로 구성된다. 도 1c에 예시된 바와 같이, 도전성 재료(160)의 층이, 기판(100)의 전면(130) 상에 형성될 수 있고, 바람직하게는 각 포스트(150)의 적어도 모든 측면 및 각 캐비티(140)의 내부 표면에 코팅될 수 있다. 도전성 재료(160)는 구리와 같은 금속을 포함하거나 본질적으로 이로 구성될 수 있으며, 두께가 약 0.5 ㎛와 약 7 ㎛ 사이일 수 있거나, 약 7 ㎛보다 클 수도 있다. 실시예에서, 도전성 재료(160)의 두께는 약 3 ㎛이다. 실시예에서, 도전성 재료(160)의 일부(전기도금을 위한 "시드부(seed portion)"일 수 있음)가 예를 들어 스퍼터링 또는 증발과 같은 물리적 증착에 의해 형성되며, 나머지 부분은 전기도금에 의해 형성된다. 물리적으로 증착된 도전성 재료(160)의 부분은 약 100 nm의 티타늄 상에 약 200 nm의 구리를 포함하거나 본질적으로 이로 구성될 수 있으며, 전기도금된 부분은 약 3 ㎛의 구리를 포함하거나 본질적으로 이로 구성될 수 있다. 다른 실시예에서, 실질적으로 모든 도전성 재료(160)가 물리적 증착에 의해 형성된다. 원한다면, 도전성 재료(160)를 소결시켜서, 이를 포스트(150)의 재료와 반응시켜 포스트(150)의 적어도 일부를 도전성 합금(예를 들어, 금속 실리사이드)으로 변환시킬 수 있다. 바람직한 실시예에서, 도전성 재료(160)를 형성하여 포스트(150)를 금속화한 후에도, 포스트(150)는 전체가 금속으로 형성되지 않는다. 각종 실시예에서, 캐비티(140) 내에 형성된 도전성 재료(160)는 (하기 설명된 바와 같이) 적어도 적절한 박형화 공정이 수행되고서야 제거된다. 실시예에서, (하기에 설명한 바와 같이) 마이크로전자 다이가 배치될 곳의 실질적으로 아래의 캐비티(140) 내에 하나 이상의 포스트(150)가 형성된다. 그러한 포스트(150)는 열을 마이크로전자 다이로부터 주변으로, 또는 예를 들어 히트 싱크, 또는 열 파이프 또는 미세유체 층과 같은 다른 열관리 구조체로 전도하여 내보내기 위해(하기 설명한 열 인터포저(1300)와 유사한 방식으로) 사용될 수 있다. 포스트는 마이크로전자 다이 아래에 규칙적인 패턴으로 형성될 수 있으며, 이 경우 전도된 열의 양은 각 포스트의 직경, 패턴 밀도 및 포스트 재료에 따라 달라질 것이다. 이와 달리, 포스트는 이용가능한 "영역(real estate)"이 있는 곳에 기회주의적으로 배치될 수 있다.
도 1d 및 1e를 참조하면, 각종 실시예에서, 하나 이상의 포스트(150)가 기판(100)의 식각에 의해 형성되지 않는다. 그러한 실시예에서, 하나 이상의 포스트(150)는 비아 칩(170)에 사전-형성될 수 있다. 비아 칩(170)은, 하나 이상의 포스트(150)가 내부에 형성된 매트릭스(180)를 포함하거나 본질적으로 이로 구성될 수 있다. 매트릭스(180)는 유전체 재료, 또는 예를 들어 실리콘과 같은 반도체 재료를 포함하거나 본질적으로 이로 구성될 수 있다. 포스트(150)는 비아 칩(170)의 전체 두께를 관통하여 연장되는 것이 바람직하다. 비아 칩(170)은 예를 들어 식각에 의해 매트릭스(180)를 관통하는 하나 이상의 홀을 형성함으로써 제조될 수 있다. 하나 이상의 홀은 도전성 재료(예를 들어, 금속)에 의해 적어도 실질적으로 충진되어(또는 내부 표면이 코팅되도록 하여) 포스트(들)(150)를 형성할 수 있다. 도전성 재료는 예를 들어 전기도금 및/또는 물리적 기상 증착에 의해 형성될 수 있다. 이 방식으로, 실리콘-관통 비아(TSV) 공정과 유사한 공정에 의해 하나 이상의 포스트(150)를 비아 칩(170)에 형성할 수 있다. 비아 칩(170)은 캐비티(140) 안으로 도입될 수 있으며 마이크로전자 다이(200)를 참조로 하기 설명된 바와 같이 캡슐화될 수 있다. 다른 실시예(하기에 추가 설명됨)에서, 비아 칩(170)의 기능은 마이크로전자 다이(200)의 존재 없이 하나 이상의 포스트(150)를 캡슐화함으로써 복제된다.
도 2는 기판(100)에, 예를 들어 기판(100)의 캐비티(140) 내에, 마이크로전자 다이를 탑재하고 정렬하기 위한 예시적 장치를 묘사한다. 도 2에 예시된 바와 같이, 복수의 마이크로전자 다이(200)가 필름(210) 상에 배치되어 있지만, 좀더 일반적으로는 겨우 단일 마이크로전자 다이(200)만이 필름(210) 상에 배치될 수 있다. 실시예에서, 상술한 바와 같이 기판(100)에 제조된 각 캐비티(140)에 대해 하나의 마이크로전자 다이(200)가 필름(210) 상에 배치된다. 각 마이크로전자 다이(200)는 Si, GaAs 또는 InP와 같은 적어도 하나의 반도체 재료를 포함하거나 본질적으로 이로 구성될 수 있으며, 베어 다이(bare die) 또는 패키징 다이일 수 있다. 실시예에서, 적어도 하나의 마이크로전자 다이(200)는, 예를 들어 밀봉 패키징 센서 및/또는 MEMS(microelectromechanical system) 디바이스와 같은 복수의 디바이스의 패키징 어셈블리이다. 각종 실시예에서, 각 마이크로전자 다이(200)는 마이크로컨트롤러, 중앙 처리 장치 또는 센서 또는 컴퓨터와 같은 각종 전자 부품에 사용되는 다른 종류의 칩이다. 마이크로전자 다이(200)는 두께가 불균일할 수 있으며 크기 및 형태가 상이할 수 있다 - 마이크로전자 다이(200)는 하기 설명한 바와 같이 캐비티(140)에 캡슐화될 수 있으므로, 캐비티(140)가 광범위하게 상이한 마이크로전자 다이(200)를 포함하기에 적합하기 위해 개별적으로 맞춰진 오목부(recesses) 또는 대좌(plinths)가 필요하지 않을 수 있다. 바람직한 실시예에서, 각 마이크로전자 다이(200)와 필름(210) 사이에 및 각 마이크로전자 다이(200)와 필름(210)과 접촉하여 유전체층(220)이 배치된다. 유전체층(220)의 두께는 약 10 ㎛일 수 있고, 스핀-온 공정에 의해 필름(210) 상에 형성될 수 있다. 본 발명의 각종 실시예에서, 유전체층(220)은, 예를 들어, 각종 "Intervia Photodielectrics"(PA, 필라델피아의 Rohm and Haas사로부터 구입가능) 또는 "SINR 3100" 시리즈(AZ, 피닉스의 Shin-Etsu MicroSi사로부터 구입가능) 중 하나와 같은 네가티브-톤(negative-toned) 스핀-온 재료와 같은 미충전 중합체(unfilled polymer)를 포함하거나 본질적으로 이로 구성된다. 제조된 회로를 위에 통상적으로 포함하는, 각 마이크로전자 다이(200)의 제1 표면이 필름(210) 또는 유전체층(220)과 접촉한다.
바람직한 실시예에서, 유전체층(220)은 양호한 전기 절연체이며, 불균일한 표면 상에 균일한 코팅을 형성하고, 비교적 투명하다. 유전체층(220)은 초기에 액체로서 필름(210) 상에 형성될 수 있다. 한 실시예에서, 유전체층(220)은, 반도체 디바이스의 제조에 통상적으로 사용되는 장비를 이용하여 균일한 두께를 갖는 코팅 또는 필름을 제조하기 위해 사용될 수 있다. 유전체층(220)을 초기 열처리함으로써 "점착성"이 되거나 적어도 약간 접착성이 되도록 할 수 있다. 추가 열처리는 궁극적으로 유전체층(220)을 경화/가교결합시켜서 유전체층(220)이 강성 구조 재료가 될 수 있다.
한 실시예에서, 유전체층(220)은 빛에 대한 민감성 때문에 선택된다(즉, 유전체층(220)은 감광성 또는 광영상화성(photoimageable)임). 따라서, 유전체층(220) 영역은 예를 들어 완전히 경화되기 전에 표준 포토리소그래피법에 의해 제거될 수 있다. 다른 실시예에서, 유전체층(220)은 빛에 민감하지 않다. 그럴 경우, 유전체층(220)은 완전히 경화되기 전 또는 후에 마스킹, 기계가공(machining), 딥 반응성 이온 식각(DRIE) 또는 레이저를 이용한 어블레이션과 같은 기계적 방법을 이용하여 패터닝될 수 있다.
마이크로전자 다이(200)의 정확한 배치를 용이하게 하기 위해, 기판(100) 상에 정의된 캐비티(140) 및 포스트(150)의 패턴에 상응하는 특징부를 포함하는 다이 배치 마스크(230) 상에 필름(210)이 배치될 수 있다. 필름(210) 및 유전체층(220)은 적어도 일부가 투명한 것이 바람직하며, 그에 따라, 마이크로전자 다이(200)는 그 아래의 다이 배치 마스크(230) 상에 정의된 위치에서 유전체층(220) 상에 배치될 수 있다. 필름(210)은 실질적으로 투명한 재료(예를 들어, Mylar 또는 Kapton)를 포함하거나 본질적으로 이로 구성되며, 필름(210)(및 그 위의 절연 필름(220))은 정렬 링(alignment ring)(240)에 의해 그의 둘레 주위가 지지될 수 있다. 실시예에서, 정렬 링(240)은 금속과 같은 강성 재료를 포함하거나 본질적으로 이로 구성된다. 다이 배치 마스크(230), 필름(210) 및 유전체층(220)은 다이 배치 마스크(230) 아래에 배치된 가열된 가압판(platen)(250)에 의해 약 60 ℃ 내지 약 100 ℃의 온도까지 가열되는 것이 바람직하다. 상승된 온도가 유전체층(220)을 연화시킴으로써, 각 마이크로전자 다이(200)는 (다이 배치 마스크(230) 상의 패턴에 의해 지시된) 원하는 위치에 배치될 때 유전체층(220)에 부착된다. 일단 유전체층(220)과 접촉하면, 마이크로전자 다이(200)의 활성 전면(front, active surface)들은 약 ±2 ㎛ 이내에서 대략 동일평면상일 수 있다. 마이크로전자 다이의 전면들은 유전체층(220)에 의해 실질적으로 코팅, 즉 "밀봉"될 수 있다.
도 3을 참조하면, 유전체층(220)에 부착된 마이크로전자 다이(200)가 기판(100)의 캐비티(140) 상에 배치되고 캐비티(140)에 정렬될 수 있다. 포스트(150)는 정렬 마크로서 사용되어, 캐비티(140)에 대한 마이크로전자 다이(200)의 정확한 정렬을 용이하게 할 수 있다. 기판(100)은 핫플레이트(300) 상 및 격판(diaphragm)(310) 내에 배치된다. 마이크로전자 다이(200)가 일단 캐비티(140)에 정렬되면, 유전체층(220)이 기판(100)의 표면과 접촉하고 마이크로전자 다이(200)가 캐비티(140) 내에 실질적으로 배치되도록 정렬 링(240)이 낮춰진다. (격판들(310,320) 간의 접촉으로 인해 이제 "밀봉된") 필름(210)과 기판(100) 사이의 공간에 실질적인 진공이 유도될 수 있고 이에 따라 유전체 필름(220)이 바람직하게(및 실질적으로 균일하게) 기판(100)의 상부 표면 및 포스트(150)와 접촉하게 된다. 따라서, 절연 필름(220)은 도 4에 도시된 바와 같이, 마이크로전자 다이(200)을 캐비티(140) 내에 "밀봉"시킨다. 실시예에서, 마이크로전자 다이(200)는 캐비티(140) 내에서 절연 필름(220)에 부착되지만, 캐비티(140)의 내부 표면에는 부착되지 않는다.
도 4를 참조하면, 캐비티(140) 내에 마이크로전자 다이(200)를 캡슐화하기 위해 캡슐화 챔버(400)를 사용할 수 있다. 이제 절연 필름(220)(그 자체가 필름(210) 및 정렬 링(240) 상에 배치되어 있음)에 부착된 기판(100)을 캡슐화 챔버(400) 내에 배치한다. 캡슐화 챔버(400) 내에, 기판(100)의 반대 측들 상에 가압판(410) 및 압력판(pressure plate)(420)을 추가로 배치한다. 적어도 하나의 o-링(430)(예를 들어, 예시된 바와 같이 복수의 o-링(430))을 가압판(410) 상에 배치하고 필름(440)을 가압판(410) 및 o-링(430) 상에 배치하여 포켓(445)을 형성한다. 각 포켓(445)은 캡슐화재(450)를 포함할 수 있다. 가압판(410)은 예를 들어 금속과 같은 강성 재료를 포함하거나 본질적으로 이로 구성되는 것이 바람직하며, 가열가능하다. o-링(430)은 실리콘과 같은 탄성 재료를 포함하거나 본질적으로 이로 구성될 수 있으며, 필름(440)은 테플론을 포함하거나 본질적으로 이로 구성될 수 있다. 가압판(410)은 또한 하기에 추가로 설명한 바와 같이, 압축 가스(예를 들어, 압축 공기)의 전도에 적합한 홀(460)을 포함한다. 홀(460)을 통한 압축 가스의 도입은 포켓(445)의 필름(440)의 후면에 압력을 인가하고, 필름(440)은 인가된 압력에 반응하여 편향될 수 있다. 캡슐화 챔버(400)는 또한 캡슐화 챔버(400)의 배기(evacuation)를 가능하게 하는 진공 펌프(미도시)에 연결된 진공 포트(470)를 포함한다.
각종 실시예에서, 도 14에 도시된 바와 같이, 복수의 o-링(430)(예를 들어, 도 4에 예시된 바와 같은, 각각의 캐비티(140)에 대한 하나의 o-링)보다는, 캐비티(140)에 상응하는 모든 영역을 둘러싼 단일 o-링(430)이 가압판(410)과 함께 사용된다. 각 상이한 원하는 구성을 위한 주문-설계된 캡슐화 설비(encapsulation fixture)에 대한 필요 없이, 기판(100)의 다양한 캐비티(140) 구성에 대해 동일한 캡슐화 설비를 사용할 수 있으므로, 단일 o-링(430)을 사용함으로써 더 많은 융통성을 허용한다. 단일 o-링(430)의 사용은 또한, 개별 o-링(430)이 함께 사용되었다면 충진이 어려울 수 있는, 보다 다양한 구성의 캐비티(140)를 캡슐화재(450)로 충진시키는 것을 용이하게 한다. 예를 들어, 단일 o-링(430)의 사용에 의해 복수의 인접하게 이격된 캐비티(140)(예를 들어, 통상적인 o-링(430)의 두께 수준 이하로 이격된)를 충진시키는 것이 가능할 수 있다. 각종 실시예에서, 기판(100)의 직경과 대략 동일한 직경(예를 들어, 기판(100)의 둘레 내부에 딱 맞도록 크기가 정해진 직경)을 정의하는 단일 o-링(430)을 사용하여, 캡슐화재(450)의 동일 부분으로 기판(100) 내의 복수의 캐비티(140)를 동시 충진시키는 것이 가능하다. 단일 o-링(430)을 사용하는 실시예에서, 두께가 더 두꺼운 o-링(430)을 사용하여 캡슐화 중에 기판(100)과의 밀봉을 용이하게 하고 개선할 수 있다.
예시적 실시예에서, 마이크로전자 다이(200)는 하기 단계에 따라 캡슐화된다. 먼저, 다시 도 4를 참조하여, 가압판(410)을 약 30 ℃까지 가열하고, 캡슐화재(450)를 탈기시키기 위해 캡슐화 챔버(400)를 약 5분간 배기시킨다. 캡슐화 챔버(400)의 진공은 또한 마이크로전자 다이(200)의 캡슐화 중에 캐비티(140)의 포획된 기포의 형성을 실질적으로 방지한다(하기 설명한 바와 같음). 충진 홀(110)이 포켓(445) 상에 정렬되고, 기판(100)의 후면을 필름(440)으로 커버된 o-링(430)에 밀봉하기 위해 압력판(420)에 힘을 인가한다. 홀(460)을 통해 압축 가스를 도입함으로써 약 15 psi(pounds per square inch)의 압력을 필름(440)의 후면에 인가하여, 충진 홀(110)을 통해 캡슐화재(450)를 캐비티(140) 안으로 밀어넣는다. 압력판(420)에 의해 지지된 절연 필름(220)은 마이크로전자 다이(200)와 절연 필름(220) 간에 캡슐화재(450)가 흐르는 것을 적어도 실질적으로 방지하여, 마이크로전자 다이(200)의 상면들의 실질적인 동일평면성을 유지한다. 압력을 약 5분간 인가하고, 그 후에 압력이 예를 들어, 약 1 psi로 감소한다. 캡슐화재(450)를 적어도 실질적으로 경화하기에 충분한 시간 동안, 예를 들어 약 4시간 동안 약 60 ℃까지 가압판(410)을 가열한다. 캡슐화재(450)가 경화됨에 따라 그의 체적이 감소될 수 있고, 필름(440)에 인가된 압력은 추가 캡슐화재(450)를 캐비티(140) 안에 주입하기에 충분하다. 따라서, 캐비티(140)는 경화 중에 캡슐화재(450)로 연속적으로 충진되어, 경화 후에 캐비티(140)가 캡슐화재(450)로 실질적으로 또는 완전히 충진됨을 보장한다. 일부 실시예에서, 진공 및 상승 압력 하에서 마이크로전자 다이(200)를 캡슐화한 후에, 캡슐화 챔버(400) 및/또는 기판(100)의 냉각을 용이하게 하기 위해 예를 들어 질소와 같은 가스로 캡슐화 챔버(400)를 퍼지(purge)한다. 이어서, 기판(100)을 캡슐화 챔버(400)에서 제거하고, 예를 들어 면도날을 이용한 긁어내기 및/또는 적합한 용매의 적용에 의해 기판(100)의 후면 상에 존재하는 과량의 캡슐화재(450)를 제거할 수 있다. 경화는 약 3 시간 내지 약 5 시간의 기간 동안 약 60 ℃의 온도에서 계속될 수 있다. 이어서 필름(210)을 기판(100)에서 제거하여, 유전체층(220)을 실질적으로 또는 완전히 온전히 둔다. 필름(210) 제거 후, 유전체층(220)의 노출된 표면은 ±2 ㎛ 이내로 평면인 것이 바람직하다. 마이크로전자 다이(200) 상에 유전체층(220)이 존재함으로써, 캡슐화재(450) 도입 후에도 바람직하게는 이러한 편평도가 유지되어, 캡슐화 후에 캡슐화재(450) 및/또는 마이크로전자 다이(200)를 별도로 평탄화할 필요가 없다. 다른 실시예에서, 캡슐화재(450)를 캐비티(140)에 도입하기 위해 다른 기술을 사용한다. 예를 들어, 충진 홀(110)을 통해 캡슐화재(450)를 캐비티(140) 안으로 도입하기 위해, 주사기, 사출 성형 스크류 또는 피스톤 펌프를 사용할 수 있다.
각종 실시예에서, 도 15에 묘사된 바와 같이, 마이크로전자 다이(200)는, 도 2-4에 묘사된 바와 같이 유전체층(220) 및 필름(210)의 사용을 통하는 대신에, 단일 접착 필름(215)을 사용함으로써, 캐비티(140) 내에 정렬 및 배치된다. 단일 접착 필름(215)은 캡슐화 중에, 능동 회로를 포함하는 각 마이크로전자 다이(200)의 표면을 여전히 보호한다. 하지만, 단일 접착 필름(215)(예를 들어, 아크릴 접착제)를 사용함으로써 캡슐화재(450)에 대해 보다 높은 경화 온도, 예를 들어, 약 80 ℃, 또는 보다 더 높은 온도를 사용하는 것이 가능하게 되며, 그렇지 않을 경우 유전체층(220)의 유해한 가교결합을 유발할 수 있다. 캡슐화재(450) 경화 후에, 접착 필름(215)를 제거할 수 있고(예를 들어, 박리 제거), 이어서 유전체층(예를 들어, 유전체층(220))을 기판(100) 및 캡슐화된 마이크로전자 다이(200)의 표면 상에 형성(예를 들어, 스핀-코팅)할 수 있다. 각종 실시예에서, 하기에 추가로 설명되는 바와 같이, 캡슐화재-포함 캐비티(140)들 사이의 기판(100) 표면 상에 존재하는 임의의 금속 및/또는 산화물 층은 유전체층(220)을 형성하기 전에 벗겨내어, 그의 접착력 향상을 촉진할 수 있다.
예시적 실시예에서, 캡슐화재(450)는 몰딩 에폭시와 같은 충진 중합체를 포함하거나 본질적으로 이로 구성된다. 충진제는 중합체의 열 팽창을 감소시킬 수 있고, 예를 들어 약 50 ㎛ 보다 작은 직경과 같은 특징적인 크기를 갖는, 예를 들어 구와 같은 입자 형태의, 예를 들어 석영과 같은 미네랄을 포함하거나 본질적으로 이로 구성될 수 있다. 캡슐화재(450)는 열팽창 계수(CTE)가 실리콘의 CTE와 대략 동일한 절연 재료일 수 있다. 캡슐화재(450)는 페이스트 또는 걸쭉한 유체의 형태, 또는 압력 인가시 용융하는 분말의 형태로 포켓(445)에 존재할 수 있다. 이후의 가공은 캡슐화재(450)가 실질적으로 강성이 되도록 캡슐화재(450)를 경화/가교결합할 수 있다. 각종 실시예에서, 캡슐화재(450)는 신에츠(Shin-Etsu)사 "Semicoat 505" 또는 "SMC-810"과 같은 아주 많이 충진된 재료를 포함하거나 본질적으로 이로 구성된다.
상술한 바와 같이, 캡슐화재(450) 및 유전체층(220)(또는, 이와 달리, 캡슐화재(450) 및 접착 필름(215))은 협력하여 마이크로전자 다이(200)를 캡슐화할 수 있다. 캡슐화재(450)(대다수의 각 마이크로전자 다이(200) 주변에 몰딩된) 및 유전체층(220)/접착 필름(215)(능동 회로를 포함하는 각 마이크로전자 다이(200)의 표면을 코팅하는)은 유리하게는 상이한 재료 특성 및/또는 가공 방법을 가질 수 있으므로, 복수의 재료에 의한 캡슐화가 바람직할 수 있다. 캡슐화재(450)는 유전체층(220)/접착 필름(215)까지 적시고 직접 접합될 수 있어서, 실질적으로 이음매가 없는 계면을 형성한다.
특정 실시예에서, 마이크로전자 다이(200) 대신에 또는 마이크로전자 다이(200)에 추가하여 저항기, 커패시터 및/또는 인덕터와 같은 하나 이상의 수동 부품을 기판(100) 내에 캡슐화할 수 있다. 그러한 수동 부품을 포함하는 모듈은, 예를 들어 고밀도 상호접속(HDI) 기판으로서 사용될 수 있다. HDI 기판(및 그 안의 수동 부품)은, 결국 회로 기판과 같은 플랫폼에 전기적으로 접속(예를 들어, 포스트(150)와의 접촉을 통해)될 수 있으며, 하나 이상의 전자 부품 또는 모듈을 위한 플랫폼으로서 자체적으로 작용할 수 있다(예를 들어, 하기 설명한 바와 같이).
도 5a-5c를 참조하면, 금속화 포스트(150)에 대한 도전성 접속 및 마이크로전자 다이(200)의 표면 상의 콘택 패드에 대한 도전성 접속뿐만 아니라 제1 금속화 층이 하기 예시적 단계들에 따라 형성될 수 있다. 상술한 바와 같이, 마이크로전자 다이(200)를 캐비티(140) 내에 배치하기 위해 단일 접착 필름(215)을 사용하는 경우, 접착 필름(215)을 먼저 제거한 다음, 캐비티(140)들 사이(즉, 캐비티(140) 외부)의 기판(100) 표면 상의 임의의 금속 및/또는 산화물층을 벗겨낼 수 있다. 금속 및/또는 산화물층은 캐비티(140)들 사이의 각 기판(100) 표면 영역 전체에서 제거될 수 있거나, 금속 및/또는 산화물층은, 스트리트(streets)를 따라 기판(100)의 추후 다이싱(dicing)을 용이하게 하기 위해 스트리트에서만 제거될 수 있다(다이싱이 금속을 통과하여 수행되면 기판(100)은 균열될 수 있다). 예를 들어, 금속은 금속 식각에 의해 제거될 수 있는 반면, 산화물은 반응성 이온 식각에 의해 제거될 수 있다. 캡슐화재-충진 캐비티(140) 내의 금속 및/또는 산화물층은 캡슐화재(450)에 의해 보호되고 일반적으로 제거되지 않는다. 이어서 유전체층(220)이 기판(100)의 표면 및 캡슐화된 마이크로전자 다이(200) 상에 형성(예를 들어, 스핀-코팅)될 수 있다. 유전체층(220)을 기판(100) 재료(예를 들어, 실리콘)와 직접 접촉하도록 형성하는 것은 또한 일반적으로 추후 가공 중에 유전체층(220)의 접착성을 향상시킨다. 한편, 캐비티(140) 내에 마이크로전자 다이(200)를 배치하기 위해 유전체층(220) 및 필름(210)을 사용하는 경우, 유전체층(220)은 또한, 예를 들어 종래의 마스크 포토리소그래피에 의해 캐비티(140)들 사이의 각 기판(100) 표면 영역 전체 또는 스트리트에서 제거될 수 있다(필름(210)은 도 4를 참조로 상술한 바와 같이 사전에 제거됨). 이어서, 제거된 유전체층(220)(또는 그의 일부) 아래의 금속 및/또는 산화물층을 또한 상술한 이유 때문에 제거할 수 있다. 일단 캐비티(140)들 사이의 기판(100) 표면 영역으로부터 금속 및/또는 산화물층을 제거하면, 유전체층(220)을 거기에 재도포(예를 들어, 스핀-코팅)할 수 있다.
바람직하게는 감광성인 유전체층(220)은 이제 기판(100)의 상부 표면 전체를 커버한다. 도 5a에 예시된 바와 같이, 이어서 예를 들어, 종래의 마스크 포토리소그래피에 의해 유전체층(220)을 패터닝하여 비아 홀(500)을 형성할 수 있다. 패터닝 전에, 유전체층(220)을 약 60 초 동안 약 90 ℃에서 소프트 베이킹할 수 있다. 비아 홀(500)의 직경은 약 5 ㎛와 약 20 ㎛ 사이일 수 있다. 이어서, 패터닝된 유전체층(220)에 약 1 시간 동안 약 190 ℃의 하드 베이킹을 수행하고, 그 후 유전체층(220)은 ±2 ㎛ 이내로 실질적으로 평탄하다. 도 5b에 예시된 바와 같이, 도전성 재료(510)가 이후에 유전체층(220) 상에 형성되어, 비아 홀(500)을 코팅하고 실질적으로 또는 완전히 충진한다(따라서 그 안에 도전성 비아를 형성). 도전성 재료(510)는 구리와 같은 금속을 포함하거나 본질적으로 이로 구성될 수 있고, 두께가 약 0.5 ㎛와 약 7 ㎛ 사이이거나, 약 7 ㎛보다 클 수도 있다. 실시예에서, 도전성 재료(510)의 일부(전기도금을 위한 "시드 부분"일 수 있음)는, 예를 들어 스퍼터링 또는 증발과 같은 물리적 증착에 의해 형성되고, 나머지 부분은 전기도금에 의해 형성된다. 각종 실시예에서, 전기도금된 부분은 생략될 수 있으며, 즉, 실질적으로 모든 도전성 재료(510)는 물리적 증착에 의해 형성된다. 도전성 재료(510)의 물리적 증착 부분은 약 100 nm의 티타늄 상에 약 200 nm 내지 약 2000 nm의 구리를 포함하거나 본질적으로 이로 구성될 수 있으며, 전기도금 부분은 약 3 ㎛ 내지 약 7 ㎛의 구리를 포함하거나 본질적으로 이로 구성될 수 있다. 도전성 재료(510)는 또한, 예를 들어 스퍼터링과 같은 물리적 증착법에 의해 형성될 수 있는 약 100 nm의 티타늄의 캐핑(capping) 층을 포함할 수 있다. 비아 홀(500)은 유전체층(220)의 두께를 관통해서만 연장되고, 그 후 적어도 일부의 비아 홀(500)이 금속화 포스트(150)에 도달하는 사실에 의해, 비아 홀(500)을 도전성 재료(510)로 충진하는 것이 용이해진다. 이러한 배열로 인해, 다수의 상황에서 어려울 수 있는, (하기 설명한 기판 박형화 후에) 마이크로전자 다이(200)의 후면 상 또는 근방에 상호접속을 추후 형성하기 위한 고 종횡비 비아의 충진에 대한 필요성이 없어진다. 도 5c에 예시한 바와 같이, 예를 들어 종래의 마스크 포토리소그래피 및 식각(예를 들어, 습식 또는 플라즈마 식각)에 의해 도전성 재료(510)를 패터닝하여 상호접속층(520)을 형성한다. 바람직한 실시예에서, 염화제이철 또는 크롬산과 같은 시판중인 금속 식각제를 적용함으로써 도전성 재료(510)를 식각한다. 식각 후, 상호접속층(520)은, 약 12.5 ㎛ 미만, 또는 심지어 약 5 ㎛ 미만의 최소 선폭(linewidth)을 갖는 도전성 배선을 포함하는 것이 바람직하다.
도 6a를 참조하면, 상호접속층(520) 형성 후에, 그 위에 다른 유전체 필름(유전체층(220)과 실질적으로 동일할 수 있는)을 증착할 수 있고, 도 5a-5c를 참조로 상술한 단계들을 한번 또는 심지어 복수 회 반복할 수 있다. 생성된 사전-박형화된 모듈층(600)은 원하는 수 및 배열의 금속 상호접속층을 포함한다. 도 6b를 참조하면, 납땜 마스크(610)가, 사전-박형화된 모듈층(600) 상에 형성될 수 있고, 예를 들어 종래의 마스크 포토리소그래피에 의해 패터닝될 수 있다. 납땜 마스크(610)는 예를 들어 유전체층(220)을 참조로 상술한 것과 같은 감광성 유전체 재료를 포함하거나 본질적으로 이로 구성될 수 있다. 납땜 마스크의 개구부(620)는 이후에, 예를 들어, 최상부의 상호접속층(630)에 대한 납땜 볼 접속을 형성하는 데 사용될 수 있다.
도 7a 및 7b를 참조하면, 본 발명의 각종 실시예에서, 핸들 웨이퍼(700)는 하기 단계들에 따라 사전-박형화된 모듈층(600)에 접합된 웨이퍼이다. 예를 들어 스핀-온 또는 실크-스크린 공정에 의해 사전-박형화된 모듈층(600) 상에 임시 접합 재료(710)를 형성한다. 임시 접합 재료(710)는 예를 들어, "WaferBOND" 또는 "WaferBOND HT-250"(둘 다 MO, Rolla의 Brewer Science, Inc.로부터 구입 가능)를 포함하거나 본질적으로 이로 구성될 수 있다. 실시예에서, 임시 접합 재료(710)는 약 1000 내지 약 3500 rpm의 속도로 스핀-온 함으로써 핸들 웨이퍼(700)에 도포된다. 이어서, 임시 접합 재료(710)는 약 7 분의 시간 동안 약 170 ℃ 내지 약 220 ℃의 온도에서 베이킹될 수 있다. 이어서, 핸들 웨이퍼(700)를, 예를 들어 EVG 501 웨이퍼 접합 기구(오스트리아의 EV Group E.Thallner GmbH로부터 구입가능)를 이용하여 사전-박형화된 모듈층(600)과 접촉시킬 수 있다. 웨이퍼 접합 공정은 핸들 웨이퍼(700) 및 사전-박형화된 모듈층(600)에 약 15 psi의 압력을 인가하는 단계뿐만 아니라 거기에 상승 온도(약 140 ℃와 약 220 ℃ 사이)를 인가하는 단계를 포함할 수 있다. 핸들 웨이퍼(700)는 유리를 포함하거나 본질적으로 이로 구성될 수 있거나, 그 위에 유전체층(예를 들어, 이산화규소와 같은 산화물)이 형성된 반도체(예를 들어, 실리콘) 웨이퍼일 수 있다.
핸들 웨이퍼(700)를 사전-박형화된 모듈층(600)의 제1 면에 접합시킨 후, 도 7b에 예시된 바와 같이, 사전-박형화된 모듈층(600)의 반대편 제2 측 상에 박형화 공정을 수행할 수 있다. 박형화 중에, 사전-박형화된 모듈층(600)의 두께(t2)(도 7a에 예시됨)가 제거되어, 캡슐화된 마이크로전자 다이(200)의 하면의 적어도 일부 및 금속화 포스트(150)의 적어도 일부가 노출(또는 심지어 제거)되는 것이 바람직하다. 마이크로전자 다이(200) 및 포스트(150)는 캡슐화재(450)에 캡슐화되어 있으므로 원하는 위치에 잔류한다. 박형화 공정은, 예를 들어 물과 같은 액체에 현탁된 다이아몬드 입자와 같은 연마 슬러리로, 예를 들어 구리 래핑(lapping) 플레이트 상에서 기계적 그라인딩 또는 래핑하는 단계를 포함하거나 본질적으로 이로 구성될 수 있다. 실시예에서, 이와 같이 형성된 박형화된 모듈층(720)의 노출된 표면은, 예를 들어 화학-기계적 연마에 의해 추가로 매끄럽게 된다. 사전-박형화된 모듈층(600)의 두께(t2)를 제거한 후에, 각 포스트(150)는 기판(100)을 통과하는 전기 접속의 적어도 상당한 부분을 형성하는 것이 바람직하다. 하기에 추가로 설명한 바와 같이, 이 접속은 다이내 상호접속(예를 들어, 마이크로전자 다이(200)의 전면 및 후면을 접속하는)으로서 및/또는 전자 모듈의 마이크로전자 다이의 추가 층들에 대한 상호접속으로서 사용될 수 있다.
도 8a-8c를 참조하면, 금속화 포스트(150)에 대한 도전성 후면 접속뿐만 아니라 제1 후면 금속화층이 하기의 예시적 단계들에 따라 형성될 수 있다. 먼저, 바람직하게는 감광성인(및 유전체층(220)으로서 상술한 재료를 포함하거나 본질적으로 이로 구성될 수 있는) 유전체층(800)은, 예를 들어 종래의 마스크 포토리소그래피에 의해 패터닝되어 후면 비아 홀(810)을 형성한다. 각 후면 비아 홀(810)의 직경은 약 20 ㎛일 수 있다. 도 8b에 예시된 바와 같이, 도전성 재료(820)가 유전체층(800) 상에 이후에 형성되어, 후면 비아 홀(810)을 실질적으로 또는 완전히 충진한다(따라서, 그 안에 도전성 비아를 형성함). 도전성 재료(820)는 구리와 같은 금속을 포함하거나 본질적으로 이로 구성될 수 있으며, 두께는 약 0.5 ㎛와 약 7 ㎛ 사이, 또는 약 7 ㎛보다 클 수도 있다. 실시예에서, 도전성 재료(820)의 일부(전기도금을 위한 "시드 부분"일 수 있음)는, 예를 들어 스퍼터링 또는 증발과 같은 물리적 증착에 의해 형성되며, 나머지 부분은 전기도금에 의해 형성된다. 각종 실시예에서, 전기도금된 부분은 생략될 수 있으며, 즉 실질적으로 모든 도전성 재료(820)가 물리적 증착에 의해 형성된다. 도전성 재료(820)의 물리적 증착 부분은 약 100 nm의 티타늄 상에 약 200 nm 내지 약 2000 nm의 구리를 포함하거나 본질적으로 이로 구성될 수 있으며, 전기도금된 부분은 약 3 ㎛ 내지 약 7 ㎛의 구리를 포함하거나 본질적으로 이로 구성될 수 있다. 도전성 재료(820)는 또한, 예를 들어 스퍼터링과 같은 물리적 증착법에 의해 형성될 수 있는 약 100 nm의 티타늄의 캐핑 층을 포함할 수 있다. 비아 홀(500)과 관련하여 상술한 바와 같이, 후면 비아 홀(810)을 관통하는 접속은 금속화 포스트(150)의 존재에 의해 용이해지며, 이로 인해 고 종횡비 비아 충진이 필요 없다. 도 8c에 예시된 바와 같이, 도전성 재료(820)는, 예를 들어 종래의 마스크 포토리소그래피 및 식각(예를 들어, 습식 또는 플라즈마 식각)에 의해 패터닝되어 후면 상호접속 층(830)을 형성한다. 바람직한 실시예에서, 도전성 재료(820)는 염화제이철 또는 크롬산과 같은 시판중인 금속 식각제를 적용함으로써 식각된다. 식각 후, 후면 상호접속 층(830)은 약 12.5 ㎛ 미만, 또는 심지어 약 5 ㎛ 미만의 최소 선폭을 갖는 도전성 배선을 포함하는 것이 바람직하다.
후면 상호접속 층(830)을 갖는 박형화된 모듈층(720)은, 도 9a에 도시된 바와 같이, 예를 들어 각 모듈(720, 850)의 후면 상호접속 층들을 함께 접합시킴으로써, 유사하게 가공된 제2 박형화된 모듈층(850)에 선택적으로 접속될 수 있다. 제2 모듈층(850)의 핸들 웨이퍼(미도시)는 제거될 수 있으며, 다른(또는 복수의) 모듈층(들)이 제2 모듈층(850)의 노출된 표면에 접속될 수 있다. 바람직한 실시예에서, 각 추가 모듈층은 박형화된 모듈층(720)에 부착되기 전에 캡슐화된 적어도 하나의 마이크로전자 다이를 포함한다. 도 9b에 예시된 바와 같이, 원하는 수의(없을 수도 있음) 추가 모듈층을 박형화된 모듈층(720)에 접속한 후, 예를 들어 다이 소잉(die sawing)에 의해 적층된 모듈층들로부터 모듈(900)들을 개별화할 수 있다. 포스트(150)는 마이크로전자 다이(200)의 전면 및 후면을 상호접속할 수 있거나 각 모듈(900) 내에 다이간 상호접속을 형성할 수 있다. 모듈(900)의 개별화 전 또는 후에 핸들 웨이퍼(700)가 제거될 수 있다. 핸들 웨이퍼(700)의 제거는 적절한 탈접착(debonding) 온도(선택된 임시 접합 재료(710)에 따라 약 130 ℃ 내지 약 250 ℃일 수 있는)까지 가열하는 단계, 및 핸들 웨이퍼(700)를 밀어 내보내는(sliding away) 단계에 의해 달성될 수 있다. 이어서, 모듈(900)은 적절히 세정되어, 초소형 센서, 부피 및 크기 제한이 있는 공간 애플리케이션, 완전 집적(fully integrated) MEMS-CMOS(complementary metal-oxide-semiconductor) 구조체 및 이식가능한 생체 센서를 포함하는, 임의의 각종 애플리케이션에 사용될 수 있다. 모듈(900) 내의 마이크로전자 다이(200)는 아날로그 또는 디지털 집적 회로, 디지털 신호 프로세서, RF(radio frequency) 수신기 및 송신기와 같은 무선 통신 부품, 광학 신호 프로세서, 도파관과 같은 광학 라우팅 부품, 생체 및 화학 센서, 트랜스듀서(transducer), 액추에이터(actuator), 에너지원, MEMS 디바이스, 및/또는 저항기, 커패시터 및 인덕터와 같은 수동 부품을 포함할 수 있다.
웨이퍼 휨( bow ) 억제
일부 실시예에서, (도 4를 참조로 상기에서 상세히 설명한 바와 같은) 캐비티(140) 내의 캡슐화재(450)의 경화(이뿐만 아니라 결과적으로 초래된 임의의 수축)는 기판(100)에 스트레스 및/또는 휨(bow)을 초래한다. 따라서, 본 발명의 각종 실시예는, 경화 중에 기판(100)의 임의의 스트레스 및/또는 휨이 실질적으로 제거되도록 캡슐화재(450)로 또한 충진되는 기판(100)의 후면 캐비티를 포함한다.
도 16의 (a)는 후면 캐비티(190)를 포함하는 기판(100)의 예시적 실시예의 단면도인 반면, 도 16의 (b) 및 도 16의 (c)는 각각 기판(100)의 상면도 및 하면도이다. 예시된 바와 같이, 기판(100)은 여전히, 이 경우 후면 캐비티(190)에서 전면 캐비티(140)까지 연장되는 충진 홀(110)을 정의한다. 상술한 바와 같이, 하나 이상의 포스트(150)가 또한 전면 캐비티(140) 내에 배치될 수 있다. 후면 캐비티(190)는 전면 캐비티(140)와 동일한 체적 및/또는 크기(예를 들어, 깊이)를 갖는 것이 바람직하며, 통상적으로 내부에 어떠한 포스트(150)도 포함하지 않는다. 간결함을 위해 도 16의 (a)에는 예시되지 않았지만, 상술한 임의의 예시적 방법을 이용하여 하나 이상의 전면 캐비티(140) 내에 하나 이상의 마이크로전자 다이(200)가 또한 배치될 수 있으며, 그 안에서 캡슐화재(450)로 캡슐화될 수 있다. 예시된 바와 같이, 캡슐화재(450)는 또한 충진 홀(110) 및 후면 캐비티(190) 내에 존재한다. 일부 실시예에서, 포스트(150), 및 그 안에 캡슐화된 마이크로전자 다이(200)가 차지하는 전면 캐비티(140)의 체적을 보상하기 위해, 후면 캐비티(190)의 면적 크기 및/또는 깊이는 전면 캐비티(140)의 면적 크기 및/또는 깊이보다 약간 작을 수 있다.
이러한 설계로, 캡슐화재(450)의 경화 중에, 그의 결과적으로 초래된 임의의 수축은 후면 캐비티(190) 및 전면 캐비티(140) 모두에서 실질적으로 동일한 경향이 있으며, 따라서 기판(100)은 이후에 실질적으로 휨이 없다(그리고 따라서 실질적으로 편평하게 유지된다). 일부 실시예에서, 캡슐화재(450) 경화 후 기판(100)의 휨의 양은 전면 캐비티(140)와 후면 캐비티(190)의 체적 차이와 직접적으로 관련 있으며; 따라서, 전면 캐비티(140)와 후면 캐비티(190)의 상대 체적을 신중하게 선택하여, 특정 애플리케이션에 대해 원하는 바와 같이, 기판(100)에서의 휨의 양을 취향대로 조정할 수 있다.
도 17a-17j에 묘사된 바와 같이, 후면 캐비티(190)의 형성은 도 1a-1c를 참조로 상술한 것과 유사한 공정에 포함될 수 있다. 도 17a에서, 기판(100)(예를 들어, 블랭크 DSP 800 ㎛ 두께 실리콘 웨이퍼)이 제공된다. 이어서, 도 17b에 묘사된 바와 같이, 예를 들어 피착 또는 산화에 의해 기판(100)의 양면에 예를 들어 산화물의 얇은(예를 들어, 1 ㎛) 층(1810)을 도포할 수 있다. 이어서, 예를 들어 크롬과 같은 금속과 같은 제2 마스크 재료(1820)를 기판(100)의 후면 상에 형성할 수 있고(도 17b) 포토레지스트(1830)(예를 들어, 영국 Stockley Park의 AZ Electronic Materials사에 의해 공급되는 AZ4620)로 패터닝하여 후면 캐비티(190) 식각 마스크를 형성할 수 있다(도 17c). 이어서, 후면 캐비티(190) 영역에서 금속(1820)을 식각할 수 있고, 그로부터 예를 들어 반응성 이온 식각에 의해 산화물 스트립(1810)을 제거할 수 있다(도 17d). 이어서 포토레지스트(1830)을 제거하고 새로운 포토레지스트(1830) 층을 도포하고 패터닝하여 원하는 충진 홀(110) 패턴을 형성할 수 있다(도 17d). 도 17e에 예시된 바와 같이, 제1 식각 단계(예를 들어, 딥 반응성 이온 식각과 같은 제1 플라즈마 식각)는 각 충진 홀(110)의 일부를 정의한다(즉, 완성된 충진 홀(110)에 대해 원하는 것보다 더 작은 초기 깊이까지 기판(100)의 일부를 제거한다). 실시예에서, 상기 초기 깊이는, 후면 캐비티(190)에 대해 원하는 대략의 깊이만큼 충진 홀(110)의 최종 깊이보다 작다. 도 17e에 또한 예시된 바와 같이, 이어서 충진 홀(110)을 정의하는 포토레지스트(1830)를 제거한다. 도 17f에 예시된 바와 같이, 이어서 제2 식각 단계(예를 들어, 딥 반응성 이온 식각과 같은 제2 플라즈마 식각)가 수행되며, 이는 후면 캐비티(190)를 정의한다. 제2 식각 단계 중에, 충진 홀(110)들은 또한 그들의 원하는 최종 깊이까지 동시에 식각된다. 충진 홀(110) 및 후면 캐비티(190)를 정의하는 식각 후에, 도 1a-1c를 참조로 상기에서 또한 상세히 설명된 바와 같이, 충진 홀(110)은 기판(100)의 반대편까지 관통하지 않는 것이 바람직하다.
충진 홀(110) 및 후면 캐비티(190)의 형성 후에, 금속(1820)을 제거하고(예를 들어 금속 식각을 통해) 기판(100)을 적절한 핸들 웨이퍼(1840) 상에 후면을 아래로 하여 탑재한다(예를 들어, 진공하에)(도 17g). 이어서, 도 17g에 예시된 바와 같이, 추가의 포토레지스트(1850)(예를 들어, AZ4620)를 기판(100)의 전면에 도포할 수 있다. 이어서, 전면 캐비티(140) 및 포스트(150)를 정의하기 위해 포토리소그래피 및 식각 단계를 이용할 수 있다. 특히, 도 17h에 예시된 바와 같이, 포토레지스트(1850)를 패터닝할 수 있고, 기판(100) 전면 상의 산화물 스트립(1810) 일부를 제거할 수 있고(예를 들어, 반응성 이온 식각을 통해), 전면 캐비티(140) 및 포스트(150)를 기판(100)에 형성할 수 있다(예를 들어, 딥 반응성 이온 식각과 같은 플라즈마 식각을 통해). 이어서, 포토레지스트(1850) 및 핸들 웨이퍼(1840)가 제거될 수 있고, 식각(예를 들어, 완충 산화물 식각(buffered oxide etch))을 사용하여 기판(100)의 전면 및 후면 상의 산화물 스트립(1810)을 제거하여, 충진 홀(110), 포스트(150), 전면 캐비티(140) 및 후면 캐비티(190)가 정의된 기판(100)이 형성될 수 있다(도 17i에 예시된 바와 같음).
이어서, 도 17j에 묘사된 바와 같이, 예를 들어 피착 또는 산화에 의해 기판(100)의 양쪽에 예를 들어 산화물의 얇은(예를 들어, 1 ㎛) 층(1860)을 도포할 수 있다. 또한 도 17j에 예시된 바와 같이, 기판(100)의 전면은 또한 예를 들어 크롬(1870)으로 금속화될 수 있다. 이어서, 예를 들어 도 2-4, 14 및 15를 참조로 상술한 바와 같이, 하나 이상의 전면 캐비티(140) 내에 하나 이상의 마이크로전자 다이(200)를 배치할 수 있다. 특히, 당업자가 쉽게 이해할 수 있는 바와 같이, 캡슐화재(450)가 충진 홀(110)을 통해 후면 캐비티(190) 내에 주입되고, 전면 캐비티(140) 내로 주입되어 그 안에 배치된 다이(200)를 캡슐화할 수 있다. 이제 도 18을 참조하면, 상술한 바와 같이, 전면 캐비티(140) 내에 다이(200)를 캡슐화한 후에(캡슐화된 다이(200)는 간결함을 위해 도 18에 예시되지 않음), 금속(1870) 및 산화물(1860)은 전면 및 후면 캐비티(140, 190) 외부인 기판(100) 표면으로부터 제거될 수 있다. 이전에 설명한 바와 같이, 금속(1870)은 금속 식각에 의해 제거될 수 있는 반면, 산화물(1860)은 반응성 이온 식각에 의해 제거될 수 있다. 도 18에 예시된 바와 같이, 캡슐화재-충진 캐비티(140, 190) 내의 금속 및/또는 산화물 층들은 캡슐화재(450)에 의해 보호되며 일반적으로 제거되지 않는다. 이어서, 도 18에 묘사된 수득된 기판(100)(도시되지는 않았지만 캡슐화 마이크로전자 다이(200)를 포함함)을 도 5a-9b를 참조로 상술한 바와 같이 이후에 가공할 수 있다.
인터포저
본 발명의 실시예는 또한 유리하게는 "인터포저", 즉 내부에 캡슐화된 임의의 능동 전자 다이 또는 부품을 포함하지 않는 상술한 모듈을 제조하기 위해 사용될 수 있다. 도 10a 및 10b를 참조하면, 본 발명의 실시예에 따른 인터포저 제조 공정은, 도 1b 및 1c를 참조로 상술한 바와 같이, 충진 홀(110) 및 포스트(150)의 형성으로 시작한다. 도 10b에 예시된 바와 같이, 기판(100)의 전면(130) 상에 도전성 재료(160)의 층이 형성될 수 있으며, 바람직하게는 각 포스트(150)의 적어도 모든 측면에 코팅될 수 있다.
도 11a 및 11b를 참조하면(그리고 도 4 및 5a-5c를 참조로 상술한 바와 같이), 이어서 포스트(150)를 캡슐화재(450)로 캡슐화할 수 있다. 캡슐화재(450)의 열팽창 계수는 포스트(150)의 열팽창 계수와 실질적으로 일치하는 것이 바람직하다. 예를 들어 스핀-온 공정에 의해, 캡슐화된 포스트(150)를 포함하는 기판(100) 상에 유전체층(220)(또는 다른 적절한 유전체층)을 형성할 수 있다. 유전체층(220)은 바람직하게는 패터닝되어 비아 홀(500)을 형성하고, 그 위에 도전성 재료(510)가 형성되어, 비아 홀(500)을 코팅하고 실질적으로 또는 완전히 충진한다. 이어서, 도전성 재료(510)을 패터닝하고 식각하여(상술한 바와 같이), 상호접속 층(520)을 형성한다. 결국, 상호접속 층(520)은, 하나 이상의 포스트(150)와 전기적으로 접촉할 수 있고, 예를 들어 특정 패턴 또는 피치의 전기 콘택을 갖는 전자 부품에 대한 추후 접속을 위해 설계될 수 있다. 하나 이상의 수동 부품이 기판(100) 내에 캡슐화된 실시예에서, 상호접속 층(520)은 또한 그와도 전기 접촉하여, 예를 들어 회로 기판 또는 다른 전자 부품 또는 모듈에 수동 부품(들)이 전기 접속하는 것을 용이하게 할 수 있다. 도 6a 및 6b를 참조로 상술한 바와 같이, 복수의 상호접속 층(520)이 기판(100) 상에 형성될 수 있다.
도 12를 참조하면(그리고 도 7a-9a을 참조하면), 하기 단계들에 따라 전기 인터포저(1200)가 형성될 수 있다. 먼저, 기판(100)의 반대 측을 박형화하여, 포스트(150)의 적어도 기저부를 노출시킨다. 포스트(150)는 캡슐화재(450)로 캡슐화되었으므로 원하는 위치에 잔류한다. 박형화 후에, 포스트(150)는 기판(100)을 통과하는 전기 및/또는 열 접속의 적어도 실질적인 부분을 형성한다. 유전체층을 기판(100)의 반대 측에 도포하고 패터닝하여 비아 홀을 형성할 수 있다. 도전성 재료를 도포하고 패터닝하여 후면 상호접속 층(830)을 형성한다. 후면 상호접속 층(830)은 하나 이상의 포스트(150)와 전기 접촉할 수 있으며, 예를 들어 특정한 패턴 또는 피치의 전기 콘택을 갖는 전자 부품에 추후 접속하기 위해 설계될 수 있다. 후면 상호접속 층의 패턴 및/또는 피치는 상호접속 층(520)의 패턴 및/또는 피치와 실질적으로 동일하거나 실질적으로 상이할 수 있다. 따라서, 전자 부품과, 상이한 전기 콘택 피치를 갖는, 예를 들어 회로 기판과 같은 플랫폼 사이의 전기 접촉을 용이하게 하기 위해 전기 인터포저(1200)를 사용할 수 있다. 일부 실시예에서, 전기 인터포저(1200)는 또한 열 인터포저로서도 작용할 수 있다(하기에 추가로 설명한 바와 같이).
도 13을 참조하면, 열 인터포저(1300)가 상술한 전기 인터포저(1200)와 유사한 방식으로 형성될 수 있지만, 열 인터포저(1300)는 상호접속 층(520) 및/또는 후면 상호접속 층(830)이 없이 형성될 수 있다. 열 인터포저(1300)는 하나 이상의 전자 부품으로부터 다른 데로 열을 전도하기 위해 사용될 수 있고/있거나 그러한 부품을 추가 히트 싱크에 접속하는 것을 용이하게 하기 위해 사용될 수 있다. 예를 들어, 볼-그리드 어레이를 포함하거나 본질적으로 이로 구성된 후면 상호접속 층(830)이 열 인터포저(1300) 상에 형성될 수 있으며, 히트 싱크(예를 들어, 구리 또는 구리-그라파이트 합금과 같은 열도전성 재료를 포함하거나 본질적으로 이로 구성된 히트 싱크)를 후면 상호접속 층(830)에 열적으로 접속할 수 있다. 열 인터포저(1300)와 열 접촉하는 전자 부품(미도시)로부터 발생된 열은, 포스트(150) 및 상호접속 층(520) 및/또는 후면 상호접속 층(830)(존재할 경우)에 의해 주변 또는 히트 싱크 중 어느 하나로 전도된다. 실시예에서, 그러한 전자 부품(또는 그의 "과열점(hot spot)")이 열 인터포저(1300)에 부착되는 위치들에 기판(100) 내에 더 큰 밀도의 포스트(150)들이 배치된다. 다른 실시예에서, 전자 부품(또는 그의 "과열점")과 열 접촉하도록 배치된 하나 이상의 포스트는, 부품에서 떨어져 배치된 적어도 하나의 포스트(150)보다 더 큰 직경(및/또는 그 위에 더 두꺼운 도전성 재료(160) 층)을 갖는다. 각종 실시예에서, 열 인터포저(1300)의 열-전달 효율(하기 정의한 바와 같은)은 적어도 2이다. 바람직한 실시예에서, 열-전달 효율은 약 100 보다 크거나, 약 1000 보다도 크다.
당업자에 의해 이해되는 바와 같이, 전기 인터포저(1200) 및 열 인터포저(1300) 또한 모두 실질적으로 휨이 없도록 제조될 수 있다. 특히, 도 10a 및 10b에 묘사된 기판(100)은, 이와 달리, 상술한 바와 같이, 전면 캐비티(140) 내에 예시된 충진 홀(110) 및 포스트(150)에 추가하여 후면 캐비티(190)를 정의하도록 가공될 수 있다. 이전과 같이, 후면 캐비티(190)는 전면 캐비티(140)과 대략 동일한 체적 및/또는 크기(예를 들어, 깊이)를 갖도록 형성될 수 있지만, 통상적으로 내부에 어떠한 포스트(150)도 포함하지 않는다. 이어서, 상술한 바와 같이, 그 후면 캐비티(190)를 또한 캡슐화재(450)로 충진하고 도 11a-13을 참조로 설명된 공정을 완료함으로써, 기판(100)(및, 궁극적으로는 전기 인터포저(1200) 및 열 인터포저(1300))에서 임의의 스트레스 및/또는 휨은 실질적으로 제거된다.
실시예
포스트(150)(예를 들어, 열 인터포저(1300)의)를 통과한 열 전달 효율을 표면적이 1 cm2이고 온도가 100 ℃인 전자 부품의 경우에 대해 모델링하였다. 예시적 포스트(150)는 실리콘으로 형성되며, 직경이 10 ㎛인 균일한 원통형 단면을 갖고, 5 ㎛ 두께의 환형 전기도금 구리로 코팅된다. 따라서, 각 포스트(150)의 총 직경은 20 ㎛이며, 단위 길이당 실리콘 및 구리 각각의 체적 분율(volume fraction)은 0.5이다. 포스트(150)의 피치는 50 ㎛이며, 이는 대략 62,500 포스트/cm2에 상당한다. 주변 매질에 대한 열 전달이 불량하며(정체된 주변 공기 공간에 상당함), 포스트(150)의 열 전도율은 혼합 법칙을 따를 것으로(즉, 실리콘 및 구리 성분의 부피%에 비례) 가정한다. 포스트(150)는 한 단부에서 전자 부품과 접촉하며 다른 단부에서 25 ℃의 히트 싱크와 접촉한다.
포스트(150)를 관통하는 열 유속은 연장된 표면("마이크로핀(microfin)")을 통과하는 정상 상태(steady-state)의 열 전달로서 모델링된다. 상기 마이크로핀은 그의 유효 표면적을 증가시킴으로써 표면으로부터의 열 전달을 증가시키기 위해 사용된다. 핀 효율을 평가하기 위해 사용된 성능 지수(figure of merit)는 εf이며, 핀의 부재시 존재하는 열-전달 속도에 대한 핀 열-전달 속도의 비는 하기와 같다:
Figure pct00001
상기에서, qf는 핀 열-전달 속도이고, h는 핀과 주변 간의 열-전달 계수이고, Abase는 핀이 없는 전자 부품의 단면적이고, θbase는 부품과 주변 간의 온도 차이이다.
포스트(150)와 같은 원통형 마이크로핀, 및 공지된 온도에서의 히트 싱크에 있어서, 열-전달 속도 qf는 하기와 같다:
Figure pct00002
상기에서, h는 마이크로핀과 정체된 공기 간의 열-전달 계수이고, P는 칩 아래의 마이크로핀의 총 둘레이고, k는 마이크로핀의 열 전도율이고, Ac는 칩 아래의 마이크로핀의 총 단면적이고, θbase는 부품과 주변 간의 온도 차이이고, θtip은 히트 싱크와 주변 간의 온도 차이이고, L은 마이크로핀의 끝에서의 x-좌표이다. 상기 제시된 가정을 이용하여, 열-전달률은 약 15.4 W이고, 핀 효율은 약 1,026이다. 여기서 사용된 가정은 보수적이며; 따라서 열 인터포저(1300)(및 포스트(150))의 핀 효율은 이 값보다도 훨씬 클 수 있다.
본 명세서에서 사용된 용어 및 표현은 설명을 위한 용어 및 표현으로서 사용되었으며 제한하기 위한 것이 아니고, 그러한 용어 및 표현의 사용에 있어서, 도시되고 설명된 특징들 또는 그의 일부의 임의의 균등물을 배제하고자 하는 의도가 없다. 또한, 본 발명의 특정 실시예를 설명하였지만, 본 발명의 사상 및 범위로부터 벗어남이 없이 본 명세서에 개시된 개념을 포함하는 다른 실시예를 사용할 수 있음이 당업자에게 명백할 것이다. 따라서, 설명된 실시예는 모든 면에서 오직 예시적이고 비제한적인 것으로서 고려될 것이다.

Claims (41)

  1. 전자 모듈을 구축하는 방법으로서,
    (i) 기판의 제1 측의 제1 캐비티(cavity), (ii) 상기 제1 캐비티로부터 연장하는 충진 홀(fill hole), 및 (iii) 상기 기판의 제2 측의 제2 캐비티를 형성하는 단계 - 상기 제2 캐비티는 상기 충진 홀과 유체 연통함(in fluidic communication) -;
    상기 제2 캐비티 내에 다이를 배치하는 단계; 및
    상기 충진 홀을 통해 캡슐화재(encapsulant)를 상기 제2 캐비티에 주입하여 그 안에 배치된 상기 다이를 캡슐화하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 제1 캐비티의 체적은 상기 제2 캐비티의 체적과 대략 동일한 방법.
  3. 제1항에 있어서, 상기 제1 캐비티의 깊이는 상기 제2 캐비티의 깊이와 대략 동일한 방법.
  4. 제1항에 있어서, 상기 충진 홀의 적어도 일부는 상기 제1 캐비티의 형성 중에 형성되는 방법.
  5. 제1항에 있어서, 상기 충진 홀의 적어도 일부는 상기 제1 캐비티의 형성 전에 형성되는 방법.
  6. 제1항에 있어서, 상기 캡슐화재는 상기 제2 캐비티 내의 상기 다이를 캡슐화하는 중에 상기 제1 캐비티 내에 주입되는 방법.
  7. 제1항에 있어서, 상기 캡슐화재를 경화하는 단계를 더 포함하는 방법.
  8. 제7항에 있어서, 상기 캡슐화재가 경화된 후에, 상기 기판은 실질적으로 휨이 없는 방법.
  9. 제1항에 있어서, 복수의 제1 캐비티가 상기 기판의 제1 측에 형성되고 복수의 제2 캐비티가 상기 기판의 제2 측에 형성되며, 각각의 제2 캐비티는 연장하는 충진 홀을 통해 제1 캐비티들 중 적어도 하나의 제1 캐비티와 유체 연통하는 방법.
  10. 제9항에 있어서, 상기 캡슐화재를 주입하기 전에, 상기 제1 캐비티 모두를 둘러싸도록 상기 기판의 제1 측에 근접하게 단일 o-링을 배치하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서, 상기 o-링은 상기 기판의 제1 측의 둘레 내부에 정확히 맞도록 크기가 정해진 직경을 포함하는 방법.
  12. 제1항에 있어서, 상기 제2 캐비티 내에 다이를 배치하는 단계는,
    상기 다이를 층 상에 배치하는 단계; 및
    상기 다이가 상기 제2 캐비티 내에 배치되도록 상기 기판의 제2 측 상에 상기 층을 배치하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서, 상기 층은 필름 상에 배치된 유전체로 본질적으로 구성되는 방법.
  14. 제12항에 있어서, 상기 층은 접착 필름으로 본질적으로 구성되는 방법.
  15. 제1항에 있어서, 상기 제2 캐비티 내에 포스트(post)를 형성하는 단계를 더 포함하는 방법.
  16. 제15항에 있어서, 상기 포스트 및 상기 제2 캐비티의 내부 표면 상에 도전성 재료를 형성하는 단계를 더 포함하는 방법.
  17. 제16항에 있어서, 상기 캡슐화된 다이에 제2 다이를 전기적으로 접속하는 단계를 더 포함하는 방법.
  18. 제17항에 있어서, 상기 전기 접속의 적어도 일부는 상기 포스트를 포함하는 방법.
  19. 제15항에 있어서, 상기 포스트는 상기 제2 캐비티의 형성 중에 형성되는 방법.
  20. 제15항에 있어서, 상기 포스트를 형성하는 단계는 상기 포스트 주변에 배치된 매트릭스를 포함하는 비아 칩(via chip)을 상기 제2 캐비티 내에 배치하는 단계를 포함하는 방법.
  21. 제20항에 있어서, 상기 매트릭스는 실리콘을 포함하고, 상기 포스트는 금속을 포함하는 방법.
  22. 제20항에 있어서, 상기 매트릭스의 두께를 관통하는 홀을 정의하고 상기 홀 내에 금속을 형성하여 상기 포스트를 형성함으로써 상기 비아 칩을 형성하는 단계를 더 포함하는 방법.
  23. 제1항에 있어서, 상기 기판의 제2 측 상에 적어도 한 층의 도전성 상호접속부를 형성하는 단계를 더 포함하는 방법.
  24. 제23항에 있어서, 상기 기판의 제2 측 상에 상기 적어도 한 층의 도전성 상호접속부를 형성하는 단계 전에, 상기 제2 캐비티 외부 영역에서 상기 기판의 제2 측으로부터 임의의 금속 및 산화물을 제거하는 단계를 더 포함하는 방법.
  25. 제1항에 있어서, 상기 기판의 제1 측의 적어도 일부를 제거하여 상기 다이의 적어도 일부를 노출시키는 단계를 더 포함하는 방법.
  26. 제25항에 있어서, 상기 다이의 노출된 부분 상에 적어도 한 층의 도전성 상호접속부를 형성하는 단계를 더 포함하는 방법.
  27. 제25항에 있어서, 상기 제거하는 단계 전에, 상기 기판의 제2 측 상에 핸들 웨이퍼(handle wafer)를 배치하는 단계를 더 포함하는 방법.
  28. 제27항에 있어서, 상기 기판의 제2 측 상에 상기 핸들 웨이퍼를 배치하는 단계 전에, 상기 핸들 웨이퍼 상에 임시 접합 재료 층을 형성하는 단계를 더 포함하는 방법.
  29. (i) 기판의 제1 측의 제1 캐비티, (ii) 상기 제1 캐비티로부터 연장하는 적어도 하나의 충진 홀, 및 (iii) 상기 기판의 제2 측의 제2 캐비티를 정의하는 기판 - 상기 제2 캐비티는 상기 적어도 하나의 충진 홀과 유체 연통함 -; 및
    캡슐화재에 의해 상기 제2 캐비티 내에 적어도 부분적으로 캡슐화된 다이
    를 포함하는 구조체.
  30. 제29항에 있어서, 복수의 충진 홀이 상기 제2 캐비티와 유체 연통하는 구조체.
  31. 제29항에 있어서, 상기 제1 캐비티의 체적은 상기 제2 캐비티의 체적과 대략 동일한 구조체.
  32. 제29항에 있어서, 상기 제1 캐비티의 깊이는 상기 제2 캐비티의 깊이와 대략 동일한 구조체.
  33. 제29항에 있어서, 상기 제1 캐비티 내에 캡슐화재를 더 포함하는 구조체.
  34. 제33항에 있어서, 상기 기판은 실질적으로 휨이 없는 구조체.
  35. 제29항에 있어서, 상기 제2 캐비티 상에 배치되며 상기 다이와 접촉하는 층을 더 포함하는 구조체.
  36. 제35항에 있어서, 상기 층은 필름 상에 배치된 유전체로 본질적으로 구성되는 구조체.
  37. 제35항에 있어서, 상기 층은 접착 필름으로 본질적으로 구성되는 구조체.
  38. 제29항에 있어서, 상기 제2 캐비티 내에 위치하는 포스트를 더 포함하는 구조체.
  39. 제38항에 있어서, 상기 포스트 및 상기 제2 캐비티의 내부 표면 상에 배치된 도전성 재료를 더 포함하는 구조체.
  40. 제39항에 있어서, 상기 적어도 부분적으로 캡슐화된 다이에 전기적으로 접속된 제2 다이를 더 포함하는 구조체.
  41. 제40항에 있어서, 상기 전기 접속의 적어도 일부가 상기 포스트를 포함하는 구조체.
KR1020137011592A 2010-10-06 2011-10-06 인터포저, 전자 모듈 및 그의 제조 방법 KR20140001210A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39028210P 2010-10-06 2010-10-06
US61/390,282 2010-10-06
PCT/US2011/055077 WO2012048095A2 (en) 2010-10-06 2011-10-06 Interposers, electronic modules, and methods for forming the same

Publications (1)

Publication Number Publication Date
KR20140001210A true KR20140001210A (ko) 2014-01-06

Family

ID=45003037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137011592A KR20140001210A (ko) 2010-10-06 2011-10-06 인터포저, 전자 모듈 및 그의 제조 방법

Country Status (8)

Country Link
US (2) US20120086135A1 (ko)
EP (1) EP2625714A2 (ko)
JP (1) JP2013545287A (ko)
KR (1) KR20140001210A (ko)
CN (1) CN103380496A (ko)
AU (1) AU2011312010A1 (ko)
CA (1) CA2813749A1 (ko)
WO (2) WO2012048095A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229066A (zh) * 2010-09-28 2013-07-31 高级查询系统公司 晶片测试系统以及相关的使用和制造方法
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
US9693469B2 (en) 2013-12-19 2017-06-27 The Charles Stark Draper Laboratory, Inc. Electronic module subassemblies
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US20150296622A1 (en) * 2014-04-11 2015-10-15 Apple Inc. Flexible Printed Circuit With Semiconductor Strain Gauge
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9875987B2 (en) 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices
US9589860B2 (en) * 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
US9847230B2 (en) * 2015-06-09 2017-12-19 The Charles Stark Draper Laboratory, Inc. Method and apparatus for using universal cavity wafer in wafer level packaging
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
DE102015116402A1 (de) * 2015-09-28 2017-03-30 Carl Zeiss Smart Optics Gmbh Optisches Bauteil und Verfahren zu seiner Herstellung
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US10834827B2 (en) * 2017-09-14 2020-11-10 HELLA GmbH & Co. KGaA System for potting components using a cap
EP3483929B1 (en) 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
US10410950B1 (en) * 2018-05-11 2019-09-10 Micron Technology, Inc. Heat spreaders for use with semiconductor devices
US11036030B2 (en) * 2018-06-15 2021-06-15 Silicon Light Machines Corporation MEMS posting for increased thermal dissipation
US11443892B2 (en) * 2018-06-27 2022-09-13 Intel Corporation Substrate assembly with encapsulated magnetic feature

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878991A (en) * 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems
EP1704592A1 (en) * 2004-01-13 2006-09-27 Infineon Technologies AG Chip-sized filp-chip semiconductor package and method for making the same
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
US7675186B2 (en) * 2006-09-01 2010-03-09 Powertech Technology Inc. IC package with a protective encapsulant and a stiffening encapsulant
JP5267987B2 (ja) * 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
US7557417B2 (en) * 2007-02-21 2009-07-07 Infineon Technologies Ag Module comprising a semiconductor chip comprising a movable element
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US20090175477A1 (en) * 2007-08-20 2009-07-09 Yamaha Corporation Vibration transducer
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) * 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same

Also Published As

Publication number Publication date
WO2012048137A3 (en) 2012-07-12
WO2012048137A2 (en) 2012-04-12
AU2011312010A1 (en) 2013-05-02
JP2013545287A (ja) 2013-12-19
CN103380496A (zh) 2013-10-30
US20120086135A1 (en) 2012-04-12
WO2012048095A2 (en) 2012-04-12
EP2625714A2 (en) 2013-08-14
US20120086113A1 (en) 2012-04-12
CA2813749A1 (en) 2012-04-12
WO2012048095A3 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
US8273603B2 (en) Interposers, electronic modules, and methods for forming the same
KR20140001210A (ko) 인터포저, 전자 모듈 및 그의 제조 방법
US9425069B2 (en) Electronic modules
JP7265052B2 (ja) 性能を向上させたウエハレベルパッケージ
TWI546915B (zh) 多重中介層基板電路組件以及其製造方法
US7259080B2 (en) Glass-type planar substrate, use thereof, and method for the production thereof
AU2003253425C1 (en) Semiconductor device and method of manufacturing the same
US7416961B2 (en) Method for structuring a flat substrate consisting of a glass-type material
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
US10506715B2 (en) Scalable fabrication techniques and circuit packaging devices
TW201430973A (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
JP2007260866A (ja) 半導体装置およびその製造方法
JP2000294578A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
TWI425580B (zh) 製造半導體晶片封裝模組之方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid