JP2013545287A - 挿入物、電子モジュールおよび同様の物を形成する方法 - Google Patents

挿入物、電子モジュールおよび同様の物を形成する方法 Download PDF

Info

Publication number
JP2013545287A
JP2013545287A JP2013532939A JP2013532939A JP2013545287A JP 2013545287 A JP2013545287 A JP 2013545287A JP 2013532939 A JP2013532939 A JP 2013532939A JP 2013532939 A JP2013532939 A JP 2013532939A JP 2013545287 A JP2013545287 A JP 2013545287A
Authority
JP
Japan
Prior art keywords
cavity
substrate
die
post
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013532939A
Other languages
English (en)
Inventor
ジェフリー シー． トンプソン，
リビア エム． ラックズ，
ギャリー ビー． テポルト，
トーマス エー． ラングド，
アンドリュー ジェイ． ミュラー，
Original Assignee
ザ・チャールズ・スターク・ドレイパ・ラボラトリー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ・チャールズ・スターク・ドレイパ・ラボラトリー・インコーポレイテッド filed Critical ザ・チャールズ・スターク・ドレイパ・ラボラトリー・インコーポレイテッド
Publication of JP2013545287A publication Critical patent/JP2013545287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

いくつかの実施形態では、電子モジュールは、基板の第一面内の第一キャビティー、第一キャビティーから延びるフィルホール、および基板の第二面内の第二キャビティーを特徴とする。第二キャビティーはフィルホールと流体的に連絡し、ダイは第二キャビティー内にカプセル化される。本発明の一実施形態の電子モジュールを構築するための方法は、（ｉ）基板の第一面内の第一キャビティー、（ｉｉ）該第一キャビティーから延びるフィルホール、および（ｉｉｉ）該基板の第二面内の第二キャビティーを形成することであって、該第二キャビティーは該フィルホールと流体的に連絡している、こと、該第二キャビティー内にダイの位置を定めること、および該第二キャビティー内に位置を定められた該ダイをカプセル化するために該フィルホールを通して該第二キャビティー内へとカプセル材料を注入することを含む。

Description

（関連出願への参照）
本願は、２０１０年１０月６日に出願された米国仮特許出願第６１／３９０，２８２号に対して優先権および利益を主張し、その全体は参考として本明細書中に援用する。
（発明の分野）
本発明はいくつかの実施形態において、不均一の高密度電子モジュールならびに電気的および／または熱的挿入物の構築および製作に関連している。
（背景）
小さなパッケージで高水準の機能性に対する増加する需要を満たすために高密度電子モジュールは設計され製作されてきた。このモジュールから作られうる製品はメモリー、デジタル論理、処理装置ならびにアナログおよびＲＦ回路を含む。概して、電子モジュールの集積密度は表面取り付け技術（“ＳＭＴ”）が成し遂げ得るより何倍も大きいが、特定用途集積回路（“ＡＳＩＣ”）よりも小さい。しかしこれらのモジュールがより少ない構成コストおよび開発時間を必要とするので、少量の製品のためにこれらのモジュールはＡＳＩＣ装置に代案を提供する。さらに、モジュールは複数の機能を要求する特定の応用のために最適化されうる。たとえば、それぞれの所望される機能に最適のあらかじめ製作された超小型電子ダイが選択され、それから多数のダイが相互に連結され、パッケージされてモジュールを形成する。しばしば、あらかじめ製作されたダイは異なる形状係数および厚さを有し、単一のモジュール内に共にそれらをパッケージする試みを扱いにくくする。共に単一のモジュール内にあるダイの異なる層を階層的に相互に連結することを試みるとき必要な処理はそれぞれの層のダイを傷つけうるため、追加の難しさが生じうる。
電子モジュールの製作は、概して、接着剤を被覆した基板上に簡単に配置されたあらかじめ薄くされた超小型電子ダイを特徴とする。それから金属堆積、パターニングおよび相互連結を含むなお一層の処理に平らな表面を提供するためにあつらえの機械で作られたスペーサーがこのダイの上および間に置かれる。このダイとこの金属のインターコネクトとの間に必要な分離を提供するために、このダイおよびスペーサーの上に薄い誘電性層がしばしば（高い圧力の印加によって）かぶせられる。ダイパッド（つまりダイの内部の回路構成と接続する伝導性の接触パッド）へのビアはレーザーで穴をあけられ、伝導性の材料で埋められる。本方法を使用することで高い集積密度は達成されうるが、特定の制限がある。たとえば、１００μｍより薄く、たとえばおよそ３５μｍまたはそれより薄く、されたダイは積層にするために使用される高い圧力に耐えられない。そのうえ、使用されるこのダイは概してモジュール基板上に置かれた後は薄くされることができず、達成されうるモジュールの厚さを制限する。本方法の別の制限はレーザーで穴をあけたビアを使用することであり、ビアは概して直径およそ４０μｍに制限される。これはダイパッドの寸法に制限を課し、特定の装置に対し設計選択を制限する。その上、深くビアを形成させるために、ダイの間の間隔は概してビアの直径よりも大きくなければならない。最後に、深くて、高いアスペクト比のビアは（モジュール内の複数の層を相互に連結するために必要とされるように）確実におよび繰り返しできるように伝導性の材料で埋めることが難しい。
そのうえ、高密度電子モジュールまたは他の電子部品と追加のモジュールまたは回路基板との間に効率的な電気的接触をなすことはしばしば難しい。たとえば、配線していないまたは回路基板上のコンタクトに比べて異なるピッチを有する電気的コンタクトをモジュールが有しうる。時間がかかるおよび高価なあつらえの製作プロセスは接続可能な部品を製作するために必要とされうる。さらに、熱だめのような従来の熱処理解法を高密度電子モジュールまたは他の電子部品と直接接続することは不可能でありうる。
したがって、ますます小さい超小型電子システムに対する要求に貢献するために、高密度電子モジュールならびに熱的および／または電気的挿入物を構築するための改良されたシステムおよび方法が必要とされる。
（概要）
特定の実施形態に従って、カプセル化されたダイならびに信頼性のある中間層および／またはダイ内部の相互連結を含む高密度電子モジュールを形成するための技術が提供される。ダイは、好ましくは、能動素子表面を保護する誘電性層および装置の残りの部分を包囲するカプセル材料を含む二部から成る構造でカプセル化される。そのうえ、ポストは、好ましくは、ダイを収容するキャビティーと同時に形成される。それらのポストは、ダイの間または単一のダイを横切る電気的接続の少なくとも一部を形成する。本発明の追加の実施形態に従って、カプセル化されたポストのみ含む（つまり電子ダイなしの）モジュールが製作される。そのようなモジュールは他の電子部品に接合されえ、熱的および／または電気的挿入層として利用されえ、ポストは電気および／または熱をモジュールを通して運ぶ。
一般に、一つの局面において、本発明の実施形態は電子モジュールを構築するための方法を特徴とする。その方法は基板の第一面に第一キャビティー、第一キャビティーから延びるフィルホール、および基板の第二面に第二キャビティーを形成することを含む。第二キャビティーはフィルホールと流体的に連絡し、ダイは第二キャビティー内に位置を定められる。カプセル材料がフィルホールを通して第二キャビティー内へと注入されることにより、ダイをカプセル化する。
本発明のこの局面のいくつかの実施形態は、以下の特徴の一つまたはそれより多い特徴を含みうる。第一キャビティーの容積は第二キャビティーの容積とほぼ等しくありうる。あるいは、またはその上、第一キャビティーの深さは第二キャビティーの深さとほぼ等しくありうる。第二キャビティー内にダイをカプセル化する間に、カプセル材料はまた、第一キャビティー内に注入されうる。カプセル材料は硬化されえ、カプセル材料が硬化された後、基板は実質的に湾曲なしでありうる。
フィルホールの一部は第一キャビティーの形成の前に形成されえ、一方フィルホールの別の部分は第一キャビティーの形成の間に形成されうる。一実施形態では、複数の第一キャビティーが基板の第一面に形成され、複数の第二キャビティーが基板の第二面に形成される。それぞれの第二キャビティーは、少なくとも一つの第一キャビティーから延びるフィルホールを通して、少なくとも一つの第一キャビティーと流体的に連絡している。これらの場合は、単一のＯ‐リングが、カプセル材料の注入の前に第一キャビティーのすべてを包囲するために、基板の第一面の近くに位置を定められうる。Ｏ‐リングは基板の第一面の周の内側にちょうど合う寸法で作られた直径を有しうる。
（接着性フィルムまたは、あるいは、フィルム上に配置された誘電体でありうる）層上にダイを配置することにより、およびダイが第二キャビティー内に配置されるように基板の第二面の上にその層を配置することにより、ダイは第二キャビティー内に位置を定められうる。少なくとも一つのポストが第二キャビティー内に形成されうる。ポストは第二キャビティーの形成の間に形成されうるか、またはポストの形成は第二キャビティー内にビアチップの位置を定めることを含みうる。ビアチップはポストの周りに配置された基質を含みうる。基質はシリコンを含みえ、ポストは銅のような金属を含みうる。ビアチップを形成することは、基質の厚みを通して穴を画定すること、および穴内に金属を形成することによりポストを形成することを含みうる。
伝導性材料はポストおよび第二キャビティーの内部表面の上に形成されうる。カプセル化されたダイは第二ダイと電気的に接続しえ、電気的接続の少なくとも一部はポストを含みうる。伝導性相互連結の少なくとも一つの層は基板の第二面の上に形成されうる。そのような伝導性相互連結の形成の前に、金属および／または酸化物は第二キャビティーの外側の領域の基板の第二面から除去されうる。
基板の第一面の少なくとも一部は、ダイの少なくとも一部を露出するために除去されえ、伝導性インターコネクトの少なくとも一つの層は、ダイの露出した部分の上に形成されうる。ハンドルウェーハは、基板の第一面の少なくとも一部を除去する前に、基板の第二面の上に配置されうる。一時的接合材料の層は、基板の第二面の上にハンドルウェーハを配置する前に、ハンドルウェーハの上に形成されうる。
一般に、別の局面において、本発明の実施形態は基板を含む構造を特徴とする。基板は、その第一面に第一キャビティー、第一キャビティーから延びる少なくとも一つのフィルホール、および基板の第二面に第二キャビティーを画定する。第二キャビティーはフィルホールと流体的に連絡している。ダイはカプセル材料により第二キャビティー内に少なくとも部分的にカプセル化される。
本発明のこの局面のいくつかの実施形態は、以下の特徴の一つまたはそれより多い特徴を含みうる。複数のフィルホールが第二キャビティーと流体的に連絡しうる。第一キャビティーの容積は第二キャビティーの容積とほぼ等しくありうる。あるいは、またはその上、第一キャビティーの深さは第二キャビティーの深さとほぼ等しくありうる。カプセル材料はまた、第一キャビティー内に存在しえ、基板は実質的に湾曲なしでありうる。
層は第二キャビティーの上に配置されえ、ダイと接触しうる。層はフィルム上に配置された誘電体でありうるかまたは、あるいは、層は単に接着性フィルムでありうる。ポストは第二キャビティー内に位置しうる。伝導性材料はポストおよび第二キャビティーの内部表面の上に配置されうる。その上、構造はカプセル化されたダイに電気的に接続した第二ダイを含みうる。電気的接続の少なくとも一部はポストを含みうる。
一般に、さらに別の局面において、本発明の実施形態は挿入物を形成するための方法を特徴とする。フィルホールが基板の第一面に形成され、キャビティーが第二面に形成され、キャビティーはフィルホールと流体的に連絡している。複数のポストがキャビティーに形成され、カプセル材料がフィルホールを通してキャビティー内へと注入されることにより、複数のポストをカプセル化する。いくつかの実施形態では、伝導性材料が複数のポストの上に形成される。伝導性インターコネクトの少なくとも一つの層は基板の第二面の上に形成されうる。複数のポストを露出するために、基板の第一面の少なくとも第一部は除去されえ、伝導性インターコネクトの少なくとも一つの層が、露出した複数のポストの上に形成されうる。回路構成および熱だめの構成要素は結果として生じる構造と関連付けられうる。たとえば、受動素子がキャビティーに提供されえ、熱だめおよび電子部品が基板の反対側に配置されえ、または電子部品および回路基板が基板の反対側に配置されうる。
一般に、さらに別の局面において、本発明の実施形態は、複数のカプセル化されたポストを含む（または本質的にそのポストから成る）挿入物の反対側に、電子部品および熱だめを配置することを含む熱処理の方法を特徴とする。たとえば、それぞれのポストは半導体材料もしくは半導体材料上に配置された伝導性材料の層を含みうるか、または本質的にその材料もしくはその層から成る。いくつかの実施形態では、それぞれのポストは実質的に円筒形であり、シリコン上の環状の銅の層から本質的に成る。挿入物の伝熱有効性は２より大きくありえ、またはおよそ１０００よりさらに大きくありうる。
一般に、さらなる局面において、本発明の実施形態は、基板および複数のポストを含む挿入物を特徴とし、それぞれのポストは、実質的に、基板の厚みを通して延びる。複数のポストはカプセル化されうる。挿入物は、基板の前面および／または裏面の上に伝導性インターコネクトの層をさらに含みえ、２より大きい、またはおよそ１０００よりさらに大きい伝熱有効性を有しうる。受動素子は基板内に配置されうる。基板および複数のポストは同一の材料（たとえば半導体材料）を含みうるか、または本質的にその材料から成りうる。伝導性材料はそれぞれのポストの少なくとも横側面の上に配置されうる。熱だめは基板の下に配置されうる。
一般に、追加の一局面において、本発明の実施形態は、挿入物を含むか、または本質的にその挿入物から成る電子システムを特徴とし、その挿入物自身は複数のカプセル化されたポスト、および挿入物の上に配置された電子部品を含むか、または本質的にそれらから成る。熱だめおよび／または回路基板は挿入物の下に配置されうる。受動素子は挿入物内に配置されえ、第二電子部品は挿入物の下に配置されうる。それぞれのポストは、金属の層により（少なくとも横側面上を）包囲された半導体材料を含みうるか、または本質的にその材料から成りうる。それぞれのポストは、銅の層により（少なくとも横側面上を）包囲されたシリコンを含みうるか、または本質的にその材料から成りうる。挿入物は２より大きい、またはおよそ１０００よりさらに大きい伝熱有効性を有しうる。
本発明の利点および特徴に加えて、これらのおよび他の目的が、以下の説明、添付の図面および特許請求の範囲への参照を通じて、より明らかになる。さらに、本明細書において説明されるいくつかの実施形態の特徴は矛盾せず、かついくつかの組み合わせおよび置換に現れうることが理解される。たとえば、本発明の特定の局面に関して説明される実施形態の要素は、本発明の別の局面のいくつかの実施形態に使用されうる。特に、一つの独立請求項に従属する従属請求項の特徴は、他の独立請求項のいずれかの器具、システム、および／または方法において使用されうるということが予期される。
（図面の簡単な説明）
図面において、同様の参照文字は、一般的に、異なる図を通じて同じ部分を表す。また、図面は必ずしも共通の尺度をもつわけではなく、代わりに、一般的に、本発明の原理を図示することに重きをおいている。以下の説明において、本発明のいくつかの実施形態が以下の図面に関して説明される。
図１Ａは、電子モジュールを製作するために利用される処理された基板の一つの例示的な実施形態の断面図である。 図１Ｂは、電子モジュールを製作するために利用される処理された基板の一つの例示的な実施形態の断面図である。 図１Ｃは、電子モジュールを製作するために利用される処理された基板の一つの例示的な実施形態の断面図である。 図１Ｄは、相互連結ポストを含むビアチップの一つの例示的な実施形態の透視図である。 図１Ｅは、図１Ｄのビアチップを含む処理された基板の一つの例示的な実施形態の断面図である。 図２は、超小型電子ダイの取り付けおよび整列のための一つの例示的な器具の断面図である。 図３は、本発明の一実施形態に従って、図１Ｃの基板内へと導入される超小型電子ダイの断面図である。 図４は、本発明の実施形態に従って、超小型電子ダイをカプセル化するために利用される一つの例示的なカプセル化器具の断面図である。 図５Ａは、本発明の一実施形態に従って、カプセル化された超小型電子ダイへのコンタクトの形成の断面図である。 図５Ｂは、本発明の一実施形態に従って、カプセル化された超小型電子ダイへのコンタクトの形成の断面図である。 図５Ｃは、本発明の一実施形態に従って、カプセル化された超小型電子ダイへのコンタクトの形成の断面図である。 図６Ａは、本発明の一実施形態に従って、インターコネクトの複数の層を有する電子モジュールの完全な厚さの基板の層の断面図である。 図６Ｂは、本発明の一実施形態に従って、インターコネクトの複数の層を有する電子モジュールの完全な厚さの基板の層の断面図である。 図７Ａは、本発明の一実施形態に従って、ハンドルウェーハに付着した完全な厚さの基板のモジュール層の断面図である。 図７Ｂは、薄くするプロセスの後の図７Ａのモジュール層の断面図である。 図８Ａは、本発明の一実施形態に従って、薄くした超小型電子モジュール層上の裏面コンタクトおよびインターコネクトの製作の断面図である。 図８Ｂは、本発明の一実施形態に従って、薄くした超小型電子モジュール層上の裏面コンタクトおよびインターコネクトの製作の断面図である。 図８Ｃは、本発明の一実施形態に従って、薄くした超小型電子モジュール層上の裏面コンタクトおよびインターコネクトの製作の断面図である。 図９Ａは、本発明の一実施形態に従って、相互に接続された複数の薄くされたモジュール層の断面図である。 図９Ｂは、本発明の実施形態に従って製作された個別化された超小型電子モジュールの断面図である。 図１０Ａは、挿入層を製作するために利用される処理された基板の一つの例示的な実施形態の断面図である。 図１０Ｂは、挿入層を製作するために利用される処理された基板の一つの例示的な実施形態の断面図である。 図１１Ａは、本発明の一実施形態に従って、カプセル化されたポストを含む挿入物上のコンタクトの形成の断面図である。 図１１Ｂは、本発明の一実施形態に従って、カプセル化されたポストを含む挿入物上のコンタクトの形成の断面図である。 図１２は、本発明の実施形態に従って、製作された電気的挿入物の断面図である。 図１３は、本発明の実施形態に従って、製作された熱的挿入物の断面図である。 図１４は、本発明の実施形態に従って、超小型電子ダイをカプセル化するために利用される別の例示的なカプセル化器具の断面図である。 図１５は、本発明の別の実施形態に従って、基板内へと導入される超小型電子ダイの断面図である。 図１６Ａは、本発明の実施形態に従って、一つの例示的な基板の断面図であり、その基板は、裏面キャビティーを画定し、電子モジュールを製作するために利用されうる。 図１６Ｂは、図１６Ａに描写される基板の上面図である。 図１６Ｃは、図１６Ａに描写される基板の底面図である。 図１７Ａは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｂは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｃは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｄは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｅは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｆは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｇは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｈは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｉは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１７Ｊは、本発明の一実施形態に従って、裏面キャビティーを画定するために基板を処理するための方法における工程の断面図である。 図１８は、本発明の一実施形態に従って、裏面キャビティーを画定する基板の断面図であり、その基板は、図５Ａ〜９Ｂに関して以下に説明されるように、後で処理されうる。
（詳細な説明）
図１Ａを参照すると、基板１００に、基板１００の裏面１２０に形成された一つまたはそれより多いフィルホール１１０が提供される。基板１００は、好ましくは、堅くかつ／または非伝導性の材料、（たとえばガラスまたはシリコンのような半導体）を含むか、または本質的にその材料から成る。一実施形態では、基板１００は少なくとも一変形可能かつ矯正不能な材料を含むか、または本質的にその材料から成る。以下でさらに説明されるように、基板１００の少なくとも一部は複数の超小型電子ダイを含む高密度電子モジュールのための支持構造を形成する。一実施形態では、基板１００は少なくとも裏面１２０および前面１３０に配置された誘電性層を有するシリコンウェーハである。誘電性層は酸化物、たとえば二酸化ケイ素でありえ、およそ１μｍの厚さを有しうる。フィルホール１１０は好ましくは、保護層（示されていない）（たとえばフォトレジスト）を前面１３０および裏面１２０上に、たとえばスピンオンプロセスにより、形成することで基板１００内に形成される。それから、裏面１２０上の保護層は、たとえば従来のマスクフォトリソグラフィーにより、フィルホール１１０が製作される裏面１２０の領域が実質的に保護層がないようにパターニングされる。フィルホール１１０は、たとえばプラズマエッチングまたはウェットエッチングにより、続いて形成される。好ましい実施形態では、フィルホール１１０は基板１００のエッチングされてない前面１３０へと完全には貫かず、およそ２００μｍからおよそ４００μｍまでの範囲の深さを有する。フィルホール１１０の底と前面１３０との間の残りの厚さｔ１はおよそ１５０μｍでありうる。一実施形態では、それぞれのフィルホール１１０はおよそ１ｍｍの直径を有する。
図１Ｂおよび図１Ｃを参照すると、少なくとも一つのキャビティー１４０が基板１００の前面１３０内に形成される。それぞれのキャビティー１４０の深さはおよそ１００μｍから２５０μｍまでありえ、好ましくは、１）キャビティー１４０をフィルホール１１０と流体的に接続することおよび２）（以下でさらに説明されるような）超小型電子ダイ２００を実質的に含むことに十分な深さである。それぞれのキャビティー１４０は、好ましくは、複数の（たとえばおよそ２５個と３６個との間の個数、または最大およそ１００個でさえ）フィルホール１１０と流体的に連絡するが、１０個、５個または１個にまで少ないフィルホール１１０ともまた流体的に連絡しうる。キャビティー１４０は、たとえば従来のマスクフォトリソグラフィーおよびエッチングにより形成されうる。それぞれのキャビティー１４０内に少なくとも一つのポスト１５０が形成されえ、ポスト１５０の高さは実質的にキャビティー１４０の深さと等しい。それぞれのポスト１５０は、キャビティー１４０の形成の間に（たとえば同じエッチングプロセスによって同時に）形成されうる。それぞれのポスト１５０はほぼ円筒形でありえ、およそ１０μｍからおよそ３５μｍまでの直径を有しうる。他の実施形態では、それぞれのポストはピラミッド状ではなく（つまりその厚みを通じておよそ同じ直径を有する）かつ／またはほぼ正方形または長方形の断面を有する角柱形である。複数のポストを組み入れる実施形態では、このポストはおよそ２０μｍからおよそ１００μｍまでの範囲のピッチ（たとえばおよそ５０μｍ）を有しうる。一つの好ましい実施形態では、それぞれのポスト１５０は（一端で）堅く接続されたままであり、基板１００と同じ材料および／または非金属の材料を含むか、または本質的にその材料から成る。一つの好ましい実施形態では、それぞれのポスト１５０はシリコンのような半導体材料を含むか、または本質的にその材料から成る。別の実施形態では、それぞれのポスト１５０は銅のような金属を含むか、または本質的にその材料から成る。図１Ｃに図示されるように、伝導性材料１６０の層が基板１００の前面１３０上に形成されえ、好ましくは少なくともすべてのそれぞれのポスト１５０の横側面およびそれぞれのキャビティー１４０の内側の表面を覆いうる。伝導性材料１６０は銅のような金属を含みうるか、または本質的にその材料から成りえ、およそ０．５μｍとおよそ７μｍとの間の、またはおよそ７μｍよりさらに大きい厚さを有しうる。一実施形態では、伝導性材料１６０の厚さはおよそ３μｍである。一実施形態では、（電気めっきをするための“種となる部分”になりうる）伝導性材料１６０の一部は物理的堆積（たとえばスパッタリングまたは蒸着）により形成され、残りの部分は電気めっきにより形成される。伝導性材料１６０の物理的に堆積した部分はおよそ１００ｎｍのチタン上におよそ２００ｎｍの銅を含みうるか、または本質的にその材料から成りえ、電気めっきされた部分はおよそ３μｍの銅を含みうるか、または本質的にその材料から成りうる。別の実施形態では、実質的にすべての伝導性材料１６０は物理的堆積により形成される。所望されるとき、伝導性材料１６０は焼結されえ、これによりポスト１５０の材料と反応し、ポスト１５０の少なくとも一部を伝導性の合金（たとえば金属ケイ化物）に変える。一つの好ましい実施形態では、ポスト１５０を金属化するための伝導性材料１６０の形成後でさえ、ポスト１５０は完全に金属で形成されるわけではない。いくつかの実施形態では、少なくとも（以下で説明されるような）適切な薄くするプロセスが実行されるまで、キャビティー１４０内に形成された伝導性材料１６０は除去されない。一実施形態では、一つまたはそれより多いポスト１５０は、キャビティー１４０内の（以下で説明されるように）超小型電子ダイが位置する場所の実質的に下に形成される。そのようなポスト１５０は、熱を超小型電子ダイからその周囲またはたとえば熱だめもしくは他の熱処理構造（たとえば熱パイプもしくは超小型流体層）へ（以下で説明される熱的挿入物１３００と同様の方法で）運び去ることに利用されうる。このポストは超小型電子ダイの下に規則的なパターンで形成されえ、その場合運ばれる熱量はそれぞれのポストの直径、このパターンの密度およびこのポストの材料に依存する。あるいは、このポストは“不動産”が利用可能な場所に日和見主義的に配置されうる。
図１Ｄおよび図１Ｅを参照すると、いくつかの実施形態では、一つまたはそれより多いポスト１５０は基板１００のエッチングによって形成されない。そのような実施形態では、一つまたはそれより多いポスト１５０はビアチップ１７０内にあらかじめ形成されうる。ビアチップ１７０は、一つまたはそれより多いポスト１５０が内に形成される基質１８０を含みうるか、または本質的にその基質から成りうる。基質１８０は誘電性材料または半導体材料（たとえばシリコン）を含みうるか、または本質的にその材料から成りうる。ポスト１５０は、好ましくは、ビアチップ１７０の厚さ全体を通して延びる。ビアチップ１７０は、たとえばエッチングにより、一つまたはそれより多い穴を基質１８０を通して形成することで製作されうる。この一つまたはそれより多い穴は、伝導性材料（たとえば金属）によって少なくとも実質的に埋められえ（または穴の内部表面を覆われえ）、ポスト１５０を形成する。この伝導性材料はたとえば電気めっきおよび／または物理蒸着法により形成されうる。本方法では、一つまたはそれより多いポスト１５０はビアチップ１７０内にスルーシリコンビア（ＴＳＶ）プロセスに似ているプロセスによって形成されうる。ビアチップ１７０はキャビティー１４０内へと導入され、超小型電子ダイ２００に関して以下で説明されるようにカプセル化されうる。（以下でさらに説明される）別の実施形態では、ビアチップ１７０の機能性は、超小型電子ダイ２００が存在することなしに一つまたはそれより多いポスト１５０をカプセル化することにより複製される。
図２は超小型電子ダイを基板１００に（たとえば基板１００のキャビティー１４０内に）取り付けかつ整列させるための例示的な器具を描写する。より一般的には一つほどに少ない超小型電子ダイ２００がフィルム２１０上に配置されうるけれども、図２に図示されるように、複数の超小型電子ダイ２００がフィルム２１０上に配置される。一実施形態では、上記に説明されるような基板１００内に用意されたそれぞれのキャビティー１４０に対して一つの超小型電子ダイ２００が、フィルム２１０上に配置される。それぞれの超小型電子ダイ２００は、少なくとも一つのＳｉ、ＧａＡｓまたはＩｎＰのような半導体材料を含みうるか、もしくは本質的にその材料から成りえ、かつベアダイもしくはパッケージされたダイでありうる。一実施形態では、少なくとも一つの超小型電子ダイ２００は複数の装置（たとえば密閉してパッケージされたセンサーおよび／または超小型電子機械システム（ＭＥＭＳ）装置）のパッケージされたアセンブリである。いくつかの実施形態では、それぞれの超小型電子ダイ２００は、マイクロコントローラ、中央処理装置またはセンサーもしくはコンピュータのようないくつかの電子部品に利用される他のタイプのチップである。超小型電子ダイ２００は均一でない厚さを有しえ、サイズおよび形状が異なりうる‐超小型電子ダイ２００は以下に説明されるようにキャビティー１４０内にカプセル化されうるため、個々に作られたくぼみまたは台座は広範囲の異なる超小型電子ダイ２００を収容するのに適したキャビティー１４０に対して必要とされなくてもよい。一つの好ましい実施形態では、誘電性層２２０はそれぞれの超小型電子ダイ２００とフィルム２１０との間に配置され、かつそれぞれの超小型電子ダイ２００およびフィルム２１０に接触している。誘電性層２２０はおよそ１０μｍの厚さを有しえ、スピンオンプロセスによってフィルム２１０上に形成されうる。本発明のいくつかの実施形態では、誘電性層２２０は充填材を含まないポリマー（たとえばいくつかのＩｎｔｅｒｖｉａ Ｐｈｏｔｏｄｉｅｌｅｃｔｒｉｃｓ（Ｐｈｉｌａｄｅｌｐｈｉａ、ＰＡのＲｏｈｍ ａｎｄ Ｈａａｓ Ｃｏｍｐａｎｙから利用可能）またはＳＩＮＲ３１００シリーズ（Ｐｈｏｅｎｉｘ、ＡＺのＳｈｉｎ−Ｅｔｓｕ ＭｉｃｒｏＳｉ、Ｉｎｃ．から利用可能）の一つのようなネガティブトーンスピンオン材料）を含むか、または本質的にその材料から成る。それぞれの超小型電子ダイ２００の第一表面であって、その上に製作された回路構成を概して含む第一表面は、フィルム２１０または誘電性層２２０に接触している。
一つの好ましい実施形態では、誘電性層２２０は優良な電気絶縁体であり、均一な被覆を平らでない表面上に形成し、かつ比較的に透明である。誘電性層２２０は初めに液体としてフィルム２１０上に形成されうる。一実施形態では、誘電性層２２０は半導体装置の製作に概して用いられる設備を使用して、均一な厚さの被覆またはフィルムを製造するために使用されることが可能である。誘電性層２２０の初めの熱処理は、誘電性層２２０を“べたべたに”すなわち少なくとも少し粘着性にすることを可能にしうる。なお一層の熱処理は誘電性層２２０を堅い構造の材料のように最終的に硬化／橋かけ結合しうる。
一実施形態では、誘電性層２２０は光への感度に対して選択される（つまり誘電性層２２０は光電性またはフォトイメージアブルである）。したがって、誘電性層２２０の領域は（たとえば完全に硬化される前に）標準のフォトリソグラフィーの方法により除去されうる。別の実施形態では、誘電性層２２０は感光性がない。そのような場合、誘電性層２２０は、完全に硬化される前または後に、マスキング、機械加工、ディープリアクティブイオンエッチング（ＤＲＩＥ）またはレーザーを用いた除去のような機械的方法を使用してパターニングされうる。
超小型電子ダイ２００の正確な配置を容易にするために、フィルム２１０は、基板１００上に定められたキャビティー１４０およびポスト１５０のパターンと対応する特徴を含むダイ配置マスク２３０上に配置されうる。フィルム２１０および誘電性層２２０は好ましくは少なくとも部分的に透明であり、そういうものとして、超小型電子ダイ２００は誘電層２２０上のその下のダイ配置マスク２３０上に定められた位置内に配置されうる。フィルム２１０は実質的に透明な材料（たとえばＭｙｌａｒまたはＫａｐｔｏｎ）を含みうるか、または本質的にその材料から成りえ、フィルム２１０（およびその上の誘電性フィルム２２０）は、整列リング２４０によりその周囲を支持されうる。一実施形態では、整列リング２４０は金属などの堅い材料を含むか、または本質的にその材料から成る。ダイ配置マスク２３０、フィルム２１０および誘電性層２２０は、好ましくは、ダイ配置マスク２４０の下に配置された熱されたプラテン２５０によりおよそ６０℃からおよそ１００℃までの温度に熱される。それぞれの超小型電子ダイ２００が（ダイ配置マスク２３０上のパターンに規定される）所望される位置に配置され、誘電性層２２０に接着するように、高められた温度は誘電性層２２０を軟化する。ひとたび誘電性層２２０に接触すると、超小型電子ダイ２００の前面の能動面は±２μｍ以内のほぼ同一平面にありうる。超小型電子ダイの前面は誘電性層２２０により実質的に覆われうる、つまり“封じられうる”。
図３を参照すると、誘電性層２２０に接着した超小型電子ダイ２００は、基板１００内のキャビティー１４０上に配置されえ、かつキャビティー１４０に対して整列されうる。ポスト１５０は整列の目印として利用されえ、これによりキャビティー１４０への超小型電子ダイ２００の正確な整列を容易にする。基板１００はホットプレート３００上かつ隔壁３１０内に配置される。ひとたび超小型電子ダイ２００がキャビティー１４０に対して整列されると、誘電性層２２０が基板１００の表面に接触し、超小型電子ダイ２００がキャビティー１４０内に実質的に配置されるように、整列リング２４０が下げられる。誘電性フィルム２２０が好ましくは（および実質的に均一に）基板１００の上面およびポスト１５０に接触するように、実質的な真空が、フィルム２１０と基板１００との間の空間（この時点では隔壁３１０、３２０の間の接触が原因で“封じられる”空間）に引き込まれうる。したがって、図４に示されるように、誘電性フィルム２２０は超小型電子ダイ２００をキャビティー１４０内に“封じる”。一実施形態では、超小型電子ダイ２００がキャビティー１４０内で誘電性フィルム２２０と接着するが、キャビティー１４０の内部表面とは接着しない。
図４を参照すると、カプセル化チャンバー４００はキャビティー１４０内に超小型電子ダイ２００をカプセル化するために使用されうる。誘電性フィルム２２０自身がフィルム２１０および整列リング２４０上に配置され、その誘電性フィルム２２０にこの時点では接着された基板１００は、カプセル化チャンバー４００内に配置される。さらに基板１００の反対側にカプセル化チャンバー４００内で配置されるのは、プラテン４１０および圧力プレート４２０である。少なくとも一つのＯ‐リング４３０（たとえば図示されるような複数のＯ‐リング４３０）がプラテン４１０上に配置され、フィルム４４０がプラテン４１０およびＯ‐リング４３０上に配置され、これによりポケット４４５を形成する。それぞれのポケット４４５はカプセル材料４５０を収容しうる。プラテン４１０は、好ましくは、堅い材料（たとえば金属）を含むか、または本質的にその材料から成り、かつ加熱可能である。Ｏ‐リング４３０はシリコーンのようなエラストマー材料を含みうるか、または本質的にその材料から成りえ、フィルム４４０はＴｅｆｌｏｎを含みうるか、または本質的にその材料から成りうる。プラテン４１０は、以下でさらに説明されるように、圧縮気体（たとえば圧縮空気）を誘導することに適した穴４６０をまた含む。穴４６０を通した圧縮空気の導入はポケット４４５内のフィルム４４０の裏面に圧力を印加し、フィルム４４０は印加された圧力に反応して曲折しうる。カプセル化キャンバー４００は、カプセル化キャンバー４００に真空状態を作り出すことができる真空ポンプ（示されていない）へ接続される真空ポート４７０をまた含む。
いくつかの実施形態では、複数のＯ‐リング４３０（たとえば図４に図示されるようにそれぞれのキャビティー１４０に対して一つ）よりむしろ、図１４に示されるように、キャビティー１４０に対応するすべての領域を包囲する単一のＯ‐リング４３０が、プラテン４１０と共に利用される。同一のカプセル化固定具が基板１００内のキャビティー１４０の種々の構成に対して利用されうるため、単一のＯ‐リング４３０の使用はより大きい順応性を見込み、それぞれの異なる所望された構成のためにあつらえ設計されたカプセル化固定具に対する必要性を回避する。単一のＯ‐リング４３０の使用は、キャビティー１４０のより広範囲の種々の構成をカプセル材料４５０で埋めることをまた容易にし、そのキャビティー１４０は個々のＯ‐リング４３０がそれとともに使用されるとき、埋めることが困難でありうる。たとえば、単一のＯ‐リング４３０の使用は複数の接近して間隔をあけられた（たとえば典型的なＯ‐リング４３０の厚さまたはそれより小さいオーダーで間隔をあけられた）キャビティー１４０を埋めることを可能にしうる。いくつかの実施形態では、基板１００の直径とほぼ同じ直径（たとえば、基板１００の周の内側にちょうど合う寸法で作られた直径）を画定する単一のＯ‐リング４３０が利用され、これにより基板１００内の複数のキャビティー１４０をカプセル材料４５０の同じ部分で同時に埋めることを可能にする。単一のＯ‐リング４３０を利用する実施形態では、より大きな厚さのＯ‐リング４３０が利用されえ、それによってカプセル化の間に基板１００での封じ込めを容易にし、かつ向上させる。
一つの例示的な実施形態では、超小型電子ダイ２００は以下の工程に従ってカプセル化される。第一に、図４を再度参照して、プラテン４１０がおよそ３０℃まで熱され、カプセル化チャンバー４００はカプセル材料４５０の気体を抜くためにおよそ５分間排気される。カプセル化チャンバー４００内の真空はまた、（以下で説明するような）超小型電子ダイ２００のカプセル化の間にキャビティー１４０内に閉じ込められる空気泡の形成を実質的に防ぐ。フィルホール１１０はポケット４４５の上方に整列され、基板１００の裏面をフィルム４４０で覆われたＯ‐リング４３０に対して封じるために圧力プレート４２０に力が印加される。およそ１５ポンド毎平方インチ（ｐｓｉ）の圧力がフィルム４４０の裏面に穴４６０を通した圧縮気体の導入によって印加され、これによりカプセル材料４５０をフィルホール１１０を通してキャビティー１４０内へと押し込む。圧力プレート４２０によって支えられる誘電性層２２０は、少なくとも実質的に、カプセル材料４５０が超小型電子ダイ２００と誘電性層２２０との間に流れることを防ぎ、超小型電子ダイ２００の上面の実質的な同一平面を維持する。圧力がおよそ５分間印加され、その後圧力はたとえばおよそ１ｐｓｉまで弱められる。プラテン４１０はカプセル材料４５０を少なくとも実質的に硬化するのに十分な期間（たとえばおよそ４時間）の間およそ６０℃まで熱される。カプセル材料４５０が硬化するにつれて、カプセル材料４５０の体積は減少しえ、フィルム４４０に対して印加される圧力は追加のカプセル材料４５０をキャビティー１４０内へと注入するのに十分である。したがって、キャビティー１４０は硬化の間カプセル材料４５０で連続的に埋められ、硬化後確実にキャビティー１４０がカプセル材料４５０で実質的にまたは完全に埋められているようにする。いくつかの実施形態では、真空の下および高められた圧力での超小型電子ダイ２００のカプセル化の後、カプセル化チャンバー４００はカプセル化チャンバー４００および／または基板１００の冷却を容易にするために気体、たとえば窒素、でパージされる。それから、基板１００はカプセル化チャンバー４００から除去され、基板１００の裏面上に存在する過剰のカプセル材料４５０は、たとえばかみそり刃での解体および／または適切な溶剤の使用により除去されうる。硬化は、およそ６０℃の温度でおよそ３時間から５時間までの期間の間継続しうる。それから、フィルム２１０は基板１００から除去され、誘電性層２２０を実質的にまたは完全に無傷のままにする。フィルム２１０の除去の後、誘電性層２２０の露出した面は好ましくは±２μｍ以内の平面である。超小型電子ダイ２００上の誘電性層２２０の存在は、好ましくは、カプセル材料４５０の導入の後でさえこの平面性を維持し、カプセル化後にカプセル材料４５０および／または超小型電子ダイ２００を別々に平面化する必要性を回避する。他の実施形態では、カプセル材料４５０をキャビティー１４０内へと導入するために他の技術が利用される。たとえば、注入器、射出成形スクリューまたはピストンポンプがカプセル材料４５０をキャビティー１４０内へとフィルホール１１０を通して導入するために利用されうる。
いくつかの実施形態では、図１５に描写されるように、超小型電子ダイ２００はキャビティー１４０内に、図２〜４に描写されるような誘電性層２２０およびフィルム２１０の利用によるよりもむしろ単一の接着性フィルム２１５の利用によって整列されかつ配置される。単一の接着性フィルム２１５は、カプセル化の間、それぞれの超小型電子ダイ２００の能動回路構成を含む表面をなお保護する。しかし、単一の接着性フィルム２１５（たとえばアクリル接着剤）の使用は、カプセル材料４５０に対してより高い硬化温度、たとえばおよそ８０℃またはさらに高い温度、の利用を可能にし、その温度は別のやり方では誘電性層２２０の橋かけ結合に有害となりうる。カプセル材料４５０の硬化の後、接着性フィルム２１５は除去されえ（たとえばはがされえ）、それから誘電性層（たとえば誘電性層２２０）が基板１００の表面およびカプセル化された超小型電子ダイ２００上に形成されうる（たとえばスピンコートされうる）。いくつかの実施形態では、以下でさらに説明されるように、カプセル材料を収容するキャビティー１４０の間の基板１００の表面上に存在するいずれの金属および／または酸化物の層でも、誘電性層２２０の形成より前に除去されえ、それによってそれの向上した接着力を増進する。
一つの例示的な実施形態では、カプセル材料４５０は成形したエポキシ樹脂のような充填材を含むポリマーを含むか、または本質的にそのポリマーから成る。充填材はポリマーの熱膨張を減少させえ、かつおよそ５０μｍよりも小さい特徴的な寸法（たとえば直径）を有する微粒子の形態（たとえば球体）の鉱物（たとえば石英）を含みうるか、または本質的にその材料から成りうる。カプセル材料４５０はシリコンの熱膨張係数（ＣＴＥ）とほぼ等しいＣＴＥを有する絶縁材料でありうる。カプセル材料４５０は、ペーストもしくは濃い流体の形態もしくはそこへの圧力の印加で融ける粉末の形態でポケット４４５内に存在する。後の処理はカプセル材料４５０が実質的に堅くなるように、カプセル材料４５０を硬化／橋かけ結合しうる。いくつかの実施形態では、カプセル材料４５０は、Ｓｈｉｎ−Ｅｔｓｕ Ｓｅｍｉｃｏａｔ ５０５またはＳＭＣ−８１０のような多量に充填材を含む材料を含むか、または本質的にその材料から成る。
上記に説明されるように、カプセル材料４５０および誘電性層２２０（または、あるいは、カプセル材料４５０および接着性フィルム２１５）は超小型電子ダイ２００を協同してカプセル化しうる。（それぞれの超小型電子ダイ２００の大部分の周りに成形された）カプセル材料４５０および（それぞれの超小型電子ダイ２００の能動回路構成を含む表面を覆う）誘電性層２２０／接着性フィルム２１５が異なる材料特性および処理方法を好都合に有しえるため、複数の材料によるカプセル化は好ましくありうる。カプセル材料４５０は誘電性層２２０／接着性フィルム２１５を湿らせ、かつ直接接合しえ、それによって実質的に縫い目のない境界面を形成する。
特定の実施形態では、抵抗器、コンデンサーおよび／または誘導器のような一つまたはそれより多い受動素子は基板１００内に超小型電子ダイ２００に代えてまたは加えてカプセル化されうる。そのような受動素子を含むモジュールは、たとえば高密度インターコネクト（ＨＤＩ）基板として使用されうる。ＨＤＩ基板（およびその中の受動素子）もまた回路基板のようなプラットフォームに（たとえばポスト１５０との接触により）電気的に接続しえ、ＨＤＩ基板自身が、（たとえば以下に説明されるような）一つまたはそれより多い電子部品または電子モジュールに対してプラットフォームとして機能しうる。
図５Ａ〜５Ｃを参照すると、金属化されたポスト１５０へおよび超小型電子ダイ２００の表面上の接触パッドへの伝導性接続、および第一金属化層は、以下の例示的な工程に従って形成されうる。上記で言及されるように、単一の接着性フィルム２１５がキャビティー１４０内に超小型電子ダイ２００の位置を定めるために利用される場合、接着性フィルム２１５はまず除去され、それからキャビティー１４０の間（つまりキャビティー１４０の外側）の基板１００の表面上のいずれの金属および／または酸化物の層でも除去されうる。金属および／もしくは酸化物の層は、キャビティー１４０の間のそれぞれの基板１００の表面領域全体から除去されえ、または金属および／もしくは酸化物の層はちょうどストリートにおいて除去されえ、後のそれらのストリートに沿った基板１００の方形切断を容易にする（別のやり方では、方形切断が金属を通して行われるとき基板１００は割れうる）。たとえば、金属は金属エッチングにより除去されえ、一方酸化物はリアクティブイオンエッチングにより除去されうる。カプセル材料で埋められたキャビティー１４０内の金属および／または酸化物の層はカプセル材料４５０により保護され、一般的に除去されない。それから誘電性層２２０が基板１００の表面およびカプセル化された超小型電子ダイ２００上に形成されうる（たとえばスピンコートされうる）。基板１００の材料（たとえばシリコン）に直接接触するような誘電性層２２０の形成はまた、一般的に、後の処理の間での誘電性層２２０の接着力を向上させる。一方で、誘電性層２２０およびフィルム２１０がキャビティー１４０内に超小型電子ダイ２００の位置を定めるために利用される場合、（図４に関して上記で説明されるようにフィルム２１０はあらかじめ除去されて）誘電性層２２０はまたキャビティー１４０の間のそれぞれの基板１００の表面領域全体からまたはストリートにおいて、たとえば従来のマスクフォトリソグラフィーによって除去されうる。それから、除去された誘電性層２２０の下の金属および／または酸化物の層（またはそれの一部）はまた上記に説明される理由で除去されうる。ひとたび金属および／または酸化物の層がキャビティー１４０の間のそれらの基板１００の表面領域から除去されると、誘電性層２２０はそこへ再び付加されうる（たとえばスピンコートされうる）。
好ましくは光電性である誘電性層２２０は、この時点では基板１００の上面全体を覆う。それから、図５Ａに図示されるように、誘電性層２２０は、たとえば従来のマスクフォトリソグラフィーによって、パターニングされえ、ビアホール５００を形成する。パターニングの前に、誘電性層２２０はおよそ９０℃でおよそ６０秒間穏やかに焼かれうる。ビアホール５００はおよそ５μｍとおよそ２０μｍとの間の直径を有しうる。それから、パターニングされた誘電性層２２０はおよそ１９０℃でおよそ１時間の激しい焼きにさらされ、、その後、パターニングされた誘電性層２２０は実質的に±２μｍ以内の平面である。図５Ｂに図示されるように、伝導性材料５１０は実質的に誘電性層２２０上に形成され、ビアホール５００を覆いかつ実質的にもしくは完全に埋める（これによりそこに伝導性ビアを形成する）。伝導性材料５１０は銅のような金属を含みうるか、または本質的にその材料から成りえ、およそ０．５μｍとおよそ７μｍとの間またはおよそ７μｍよりもさらに大きな厚さを有しうる。一実施形態では、（電気めっきをするための“種となる部分”になりうる）伝導性材料５１０の一部は、物理的堆積（たとえばスパッタリングまたは蒸着）により形成され、残りの部分は電気めっきにより形成される。いくつかの実施形態では、電気めっきされた部分は省略されえ、つまり実質的にすべての伝導性材料５１０が物理的堆積により形成される。伝導性材料５１０の物理的に堆積した部分は、およそ１００ｎｍのチタン上におよそ２００ｎｍからおよそ２０００ｎｍまでの銅を含みうるか、または本質的にその材料から成りえ、電気めっきされた部分はおよそ３μｍからおよそ７μｍまでの銅を含みうるか、または本質的にその材料から成りうる。伝導性材料５１０はまた、およそ１００ｎｍのチタンのキャッピング層を含みえ、そのキャッピング層は、たとえば、スパッタリングのような物理的堆積方法により形成されうる。ビアホール５００が誘電性層２２０の厚みを通じて延びるにすぎず、そこで少なくともいくつかのビアホール５００が金属化されたポスト１５０に届くという事実によって、ビアホール５００を伝導性材料５１０で埋めることは容易にされる。この配置は、（以下で説明するように基板を薄くした後で）後に超小型電子ダイ２００の裏面上またはその近くに相互連結を形成するために高アスペクト比のビアを埋めることに対する必要性を回避し、高アスペクト比のビアを埋めることは多くの事情で困難がありうる。図５Ｃに図示されるように、伝導性材料５１０は、たとえば従来のマスクフォトリソグラフィーおよびエッチング（たとえばウェットエッチングもしくはプラズマエッチング）により、パターニングされ、相互連結層５２０を形成する。一つの好ましい実施形態では、伝導性材料５１０は、塩化鉄（ＩＩＩ）またはクロム酸のような工業用に利用可能な金属のエッチング剤の使用によりエッチングされる。エッチングの後、相互連結層５２０は、好ましくは、およそ１２．５μｍより小さいまたはおよそ５μｍよりもさらに小さい最小の線幅を有する伝導性の線を含む。
図６Ａを参照すると、相互連結層５２０の形成後、（誘電性層２２０と実質的に同一でありうる）別の誘電性フィルムが相互連結層５２０上に配置されえ、図５Ａ〜５Ｃに関して上記で説明される工程が一回または複数回さえ繰り返されうる。結果として生じるあらかじめ薄くされたモジュール層６００は所望される数および配置の金属の相互連結層を含む。図６Ｂを参照すると、ソルダーマスク６１０があらかじめ薄くされたモジュール層６００上に形成されえ、たとえば従来のマスクフォトリソグラフィーにより、パターニングされうる。ソルダーマスク６１０は光電性誘電性材料（たとえば誘電性層２２０について上記で説明されるもの）を含みうるか、または本質的にその材料から成りうる。ソルダーマスクの開放部６２０は、後ほど、たとえば一番上の相互連結層６３０とのはんだボールの接続部を、形成するために利用されうる。
図７Ａおよび図７Ｂを参照すると、本発明のいくつかの実施形態では、ハンドルウェーハ７００は、あらかじめ薄くされたモジュール層６００に以下の工程に従って接合したウェーハである。一時的接合材料７１０は、あらかじめ薄くされたモジュール層６００上に、たとえばスピンオンまたはシルクスクリーンプロセスにより、形成される。一時的接合材料７１０はたとえばＷａｆｅｒＢＯＮＤまたはＷａｆｅｒＢＯＮＤ ＨＴ−２５０（どちらもＲｏｌｌａ，ＭＯのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ，Ｉｎｃ．から利用可能）を含みうるか、または本質的にその材料から成りうる。一実施形態では、一時的接合材料７１０は、およそ１０００からおよそ３５００ｒｐｍまでの速度で一時的接合材料７１０を回転させることでハンドルウェーハ７００に付加される。それから、一時的接合材料７１０はおよそ１７０℃から２２０℃までの温度でおよそ７分間焼かれうる。それから、ハンドルウェーハ７００は、たとえばＥＶＧ５０１ウェーハ接合ツール（ＡｕｓｔｒｉａのＥＶ Ｇｒｏｕｐ Ｅ．Ｔｈａｌｌｎｅｒ ＧｍｂＨから利用可能）を利用して、あらかじめ薄くされたモジュール層６００と接触させられうる。ウェーハ接合プロセスはおよそ１５ｐｓｉの圧力をハンドルウェーハ７００およびあらかじめ薄くされたモジュール層６００に印加すること、ならびに（およそ１４０℃からおよそ２２０℃まで）高められた温度をそこへ加えることを含みうる。ハンドルウェーハ７００はガラスを含みうるか、もしくは本質的にその材料から成りえ、または上に誘電性層（たとえば、二酸化ケイ素のような酸化物）が形成された半導体（たとえばシリコン）ウェーハでありうる。
ハンドルウェーハ７００を、あらかじめ薄くされたモジュール層６００の第一表面に接合した後、図７Ｂに図示されるように、薄くするプロセスが、あらかじめ薄くされたモジュール層６００の反対側の第二面に対して行われうる。薄くする間に、（図７Ａに図示される）あらかじめ薄くされたモジュール層６００の厚さｔ２は好ましくは除去され、これにより、カプセル化された超小型電子ダイ２００の底面の少なくとも一部および金属化されたポスト１５０の少なくとも一部を露出する（または除去さえする）。超小型電子ダイ２００およびポスト１５０はカプセル材料４５０でカプセル化されるため、超小型電子ダイ２００およびポスト１５０は所望される位置に残る。薄くするプロセスは、ポリッシングスラリー（たとえば、水のような液体中に浮遊させたダイヤモンドの微粒子）を用いた機械的なグラインディングまたは（たとえば銅のラッピングプレート上での）ラッピングを含みうるか、または本質的にその工程からなりうる。一実施形態では、このように形成された薄くされたモジュール層７２０の露出した表面は、たとえばケミカルメカニカルポリッシングによって、さらになめらかにされる。あらかじめ薄くされたモジュール層６００の厚さｔ２の除去後、それぞれのポスト１５０は、好ましくは、基板１００を通した電気的接続の少なくとも実質的な部分を形成する。以下でさらに説明されるように、この接続は（たとえば、超小型電子ダイ２００の前面および裏面を接続する）ダイ内部のインターコネクトおよび／または電子モジュール内の超小型電子ダイのさらなる層へのインターコネクトとして利用されうる。
図８Ａ〜８Ｃを参照すると、金属化されたポスト１５０への裏面の伝導性接続、および第一裏面金属化層は以下の例示的な工程に従って形成されうる。第一に、好ましくは光電性（かつ誘電性層２２０について上記で説明される材料を含みうるか、または本質的にその材料から成りうる）誘電性層８００は、たとえば従来のマスクフォトリソグラフィーにより、パターニングされ、裏面ビアホール８１０を形成する。それぞれの裏面ビアホール８１０はおよそ２０μｍの直径を有しうる。図８Ｂに図示されるように、伝導性材料８２０は誘電性層８００の上に実質的に形成され、裏面ビアホール８１０を実質的にまたは完全に埋める（これによりそこに伝導性ビアを形成する）。伝導性材料８２０は銅のような金属を含みうるか、もしくは本質的にその材料から成りえ、およそ０．５μｍとおよそ７μｍとの間またはおよそ７μｍよりもさらに大きな厚さを有しうる。一実施形態では、（電気めっきをするための“種となる部分”になりうる）伝導性材料８２０の一部は、物理的堆積（たとえばスパッタリングまたは蒸着）により形成され、残りの部分は電気めっきにより形成される。いくつかの実施形態では、電気めっきされた部分は省略されえ、つまり実質的にすべての伝導性材料８２０が物理的堆積により形成される。伝導性材料８２０の物理的に堆積した部分は、およそ１００ｎｍのチタン上におよそ２００ｎｍからおよそ２０００ｎｍまでの銅を含みうるか、または本質的にその材料から成りえ、電気めっきされた部分はおよそ３μｍからおよそ７μｍまでの銅を含みうるか、または本質的にその材料から成りうる。伝導性材料８２０はまた、およそ１００ｎｍのチタンのキャッピング層を含みえ、そのキャッピング層は、たとえば、スパッタリングのような物理的堆積方法により形成されうる。ビアホール５００に関して上記で説明されるように、裏面ビアホール８１０を通した接続は金属化されたポスト１５０の存在により容易にされ、このことは高アスペクト比のビアを埋めることに対する必要性を回避する。図８Ｃに図示されるように、伝導性材料８２０は、たとえば従来のマスクフォトリソグラフィーおよびエッチング（たとえばウェットエッチングもしくはプラズマエッチング）により、パターニングされ、裏面相互連結層８３０を形成する。一つの好ましい実施形態では、伝導性材料８２０は、塩化鉄（ＩＩＩ）またはクロム酸のような工業用に利用可能な金属のエッチング剤の使用によりエッチングされる。エッチングの後、裏面相互連結層８３０は、好ましくは、およそ１２．５μｍよりも小さいまたはおよそ５μｍよりもさらに小さい最小の線幅を有する伝導性の線を含む。
裏面相互連結層８３０を有する薄くされたモジュール層７２０は、必要に応じて、同様に処理された第二の薄くされたモジュール層８５０に（たとえば、図９Ａに示されるようにそれぞれのモジュール７２０、８５０の裏面相互連結層を共に接合することにより）接続されうる。第二モジュール層８５０のハンドルウェーハ（示されていない）は除去されえ、別の一つの（または複数の）モジュール層が第二モジュール層８５０の露出した表面に接続されうる。一つの好ましい実施形態では、それぞれの追加のモジュール層は、薄くされたモジュール層７２０への取り付けの前にカプセル化された少なくとも一つの超小型電子ダイを含む。図９Ｂに図示されるように、所望された数（０の場合もある）の追加のモジュール層が、薄くされたモジュール層７２０に接続された後、モジュール９００は、積み重ねられたモジュール層から、たとえばダイソーイングにより、個別化されうる。ポスト１５０は超小型電子ダイ２００の前面および裏面を相互に連結させうるか、またはそれぞれのモジュール９００内にダイ間の相互連結を形成しうる。ハンドルウェーハ７００は、モジュール９００の個別化の前か後のどちらかに除去されうる。ハンドルウェーハ７００の除去は、（選択された一時的接合材料７１０に応じて、およそ１３０℃からおよそ２５０℃まででありうる）適切な分離温度まで熱し、ハンドルウェーハ７００を滑り取り去ることで成し遂げられうる。それから、モジュール９００は適切に掃除されえ、かつ超小型センサー、量およびサイズの制限がある宇宙利用、完全に集積されたＭＥＭＳ―相補型金属酸化膜半導体（ＭＥＭＳ−ＣＭＯＳ）構造、および移植可能な生物学的センサーを含む種々の応用のどれにでも利用されうる。モジュール９００内の超小型電子ダイ２００は、アナログもしくはデジタル集積回路、デジタル信号処理装置、ラジオ周波数受信機もしくは送信機のような無線通信構成要素、光信号処理装置、導波管のような光伝送構成要素、生物学的および化学的センサー、変換器、アクチュエーター、エネルギー源、ＭＥＭＳ装置、ならびに／または抵抗器、コンデンサーおよび誘導器のような受動素子を含みうる。
（ウェーハの湾曲抑制）
いくつかの実施形態では、（図４に関して上記で詳述されるように）キャビティー１４０内のカプセル材料４５０の硬化（および結果として生じる縮小）は、基板１００における応力および／または湾曲に帰着する。したがって、本発明のいくつかの実施形態は、基板１００内に裏面キャビティーを組み込み、硬化の間に基板１００内おけるいずれの応力および／または湾曲も実質的に排除するように、その裏面キャビティーもカプセル材料４５０で埋められる。
図１６Ａは、裏面キャビティー１９０を組み込む基板１００の例示的な実施形態の断面図であり、一方図１６Ｂおよび１６Ｃは、それぞれ、基板１００の上面図および底面図である。図示されるように、基板１００はなお、フィルホール１１０を画定し、この場合ではフィルホール１１０は裏面キャビティー１９０から前面キャビティー１４０まで延びる。一つまたはそれより多いポスト１５０はまた、上記に説明されるように前面キャビティー１４０内に位置しうる。裏面キャビティー１９０は、好ましくは、前面キャビティー１４０と同一の容積および／または寸法（たとえば深さ）を有し、概してその内に一つもポスト１５０を含まない。簡単のために図１６Ａには図示されないが、一つまたはそれより多い超小型電子ダイ２００がまた、上記で説明された例示的な方法のいずれか使用して、前面キャビティー１４０のうちの一つまたはそれより多くの前面キャビティー１４０内に位置を定められえ、かつそこにカプセル材料４５０でカプセル化されうる。図示されるように、カプセル材料４５０はまた、フィルホール１１０および裏面キャビティー１９０内に存在する。いくつかの実施形態では、裏面キャビティー１９０の面積の寸法および／またはその深さは、前面キャビティー１４０の面積の寸法および／またはその深さよりも、ポスト１５０および／または内部にカプセル化された超小型電子ダイ２００によって占められた前面キャビティー１４０の容積を補うために、わずかに小さくありうる。
本設計で、カプセル材料４５０の硬化の間、結果として生じるカプセル材料４５０のいずれの縮小も、裏面キャビティー１９０および前面キャビティー１４０の両方において実質的に同じである傾向があり、これにより基板１００はその後は実質的に湾曲がない（かつこれにより実質的に平らなままである）。いくつかの実施形態では、カプセル材料４５０の硬化後、基板１００の湾曲の量は前面キャビティー１４０および裏面キャビティー１９０における容積の違いに直接関連する。したがって、前面キャビティー１４０および裏面キャビティー１９０について相対的な容積の賢明な選択は、特定の応用で所望されるように、基板１００内の湾曲の量をカスタマイズするために利用されうる。
図１７Ａ〜１７Ｊに描写されるように、裏面キャビティー１９０の形成は、図１Ａ〜１Ｃに関して上記で説明されるプロセスと同様のプロセス内へと組み込まれうる。図１７Ａにおいて、基板１００（たとえばブランクなＤＳＰ８００μｍ厚シリコンウェーハ）が提供される。それから、図１７Ｂに描写されるように、たとえば酸化物の、薄い（たとえば１μｍ）層１８１０が、たとえば堆積または酸化により、基板１００の両面に付加されうる。それから、第二マスク材料１８２０（たとえば、クロムのような金属）が基板１００の裏面上に形成されえ（図１７Ｂ）、かつフォトレジスト１８３０（たとえばＳｔｏｃｋｌｅｙ Ｐａｒｋ，ＥｎｇｌａｎｄのＡＺ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓにより供給されるＡＺ４６２０）でパターニングされえ、裏面キャビティー１９０のエッチングマスクを形成する（図１７Ｃ）。それから、金属１８２０が、裏面キャビティー１９０の領域内でエッチングされえ、酸化物片１８１０が、たとえばリアクティブイオンエッチングにより、そこから除去されうる（図１７Ｄ）。それから、フォトレジスト１８３０が除去されえ、フォトレジスト１８３０の新しい層が付加されえ、かつパターニングされフィルホール１１０について所望されるパターンを形成しうる（図１７Ｄ）。図１７Ｅに図示されるように、第一エッチング工程（たとえば、ディープリアクティブイオンエッチングのような第一プラズマエッチング）はそれぞれのフィルホール１１０の一部を画定する（つまり基板１００の一部を、完成したフィルホール１１０に対して所望される深さよりも小さい初期深さまで除去する）。一実施形態では、この初期深さはフィルホール１１０の最終的な深さよりも、およそ裏面キャビティー１９０に対して所望される深さだけ小さい。それから、図１７Ｅにまた図示されるように、フィルホール１１０を画定するフォトレジスト１８３０が除去される。それから、図１７Ｅに図示されるように、第二エッチング工程（たとえば、ディープリアクティブイオンエッチングのような第二プラズマエッチング）が行われ、これは裏面キャビティー１９０を画定する。第二エッチング工程の間に、フィルホール１１０はまた、所望される最終的な深さまで同時にエッチングされる。フィルホール１１０および裏面キャビティー１９０を画定するエッチングの後、フィルホール１１０は、好ましくは、図１Ａ〜１Ｃに関して上記でまた詳述されたように、基板１００の反対側まで貫通しない。
フィルホール１１０および裏面キャビティー１９０の形成の後、金属１８２０が、（たとえば金属エッチングにより）除去され、基板１００が適切なハンドルウェーハ１８４０上に（真空の下）裏面を下にして取り付けられる（図１７Ｇ）。それから、図１７Ｇに図示されるように、追加のフォトレジスト１８５０（たとえばＡＺ４６２０）が基板１００の前面に付加されうる。それから、フォトリソグラフィーおよびエッチング工程が前面キャビティー１４０およびポスト１５０を画定するために利用されうる。特に、図１７Ｈに図示されるように、フォトレジスト１８５０がパターニングされえ、基板１００の前面上の酸化物片１８１０の部分が（たとえばリアクティブイオンエッチングにより）除去されえ、前面キャビティー１４０およびポスト１５０が（たとえば、ディープリアクティブイオンエッチングのようなプラズマエッチングにより）基板１００内に形成されうる。それから、フォトレジスト１８５０およびハンドルウェーハ１８４０が除去されえ、エッチング（たとえばバッファードオキサイドエッチング）が、基板１００の前面および裏面上の酸化物片１８１０を除去するために用いられえ、それによって（図１７Ｉに図示されるように）画定されたフィルホール１１０、ポスト１５０、前面キャビティー１４０および裏面キャビティー１９０を基板１００に残す。
それから、図１７Ｊに描写されるように、たとえば酸化物の、薄い（たとえば１μｍ）層１８６０が、たとえば堆積または酸化により、基板１００の両面に付加されうる。図１７Ｊにまた図示されるように、基板１００の前面がまた、たとえばクロム１８７０で、金属化されうる。それから、たとえば図２〜４、１４、１５に関して上記で説明されるように、一つまたはそれより多い超小型電子ダイ２００が、前面キャビティー１４０の一つまたはそれより多い前面キャビティー１４０内に位置を定められうる。特に、当業者が容易に理解するように、カプセル材料４５０が裏面キャビティー１９０内に、フィルホール１１０を通して、前面キャビティー１４０内へと注入されえ、その中に位置するダイ２００をカプセル化する。ここで図１８を参照して、かつ上記で説明されるように、前面キャビティー１４０内のダイ２００のカプセル化（カプセル化されたダイは簡単のために図１８には図示されない）のあとで、金属１８７０および酸化物１８６０が基板１００の表面から除去されえ、その基板１００の表面は前面キャビティー１４０および裏面キャビティー１９０の外側である。以前に説明されるように、金属１８７０は金属エッチングにより除去されえ、一方酸化物１８６０はリアクティブイオンエッチングにより除去されうる。図１８に図示されるように、カプセル材料で埋められたキャビティー１４０、１９０内の金属および／または酸化物の層はカプセル材料４５０により保護され、一般的に除去されない。それから、図１８に描写される（図示されていないが、カプセル化された超小型電子ダイ２００を含む）結果として生じる基板１００は、図５Ａ〜９Ｂに関して上記で説明されるように、後で処理されうる。
（挿入物）
本発明の実施形態はまた、“挿入物”（つまり内部にいずれの能動電子ダイも能動電子部品もカプセル化されていない、上記に説明されるモジュール）を製作するために好都合に利用されうる。図１０Ａおよび１０Ｂを参照すると、本発明の実施形態に従って、挿入物製作プロセスは、図１Ｂおよび１Ｃに関して上記で説明されるように、フィルホール１１０およびポスト１５０の形成で始まる。図１０Ｂに図示されるように、伝導性材料１６０の層が、基板１００の前面１３０上に形成されえ、好ましくは、それぞれのポスト１５０の少なくともすべての横側面を覆いうる。
それから、図１１Ａおよび１１Ｂを参照すると（かつ図４および５Ａ〜５Ｃに関して上記で説明されるように）、ポスト１５０がカプセル材料４５０でカプセル化されうる。カプセル材料４５０は、好ましくは、ポスト１５０の熱膨張係数に実質的に釣り合った熱膨張係数を有する。誘電性層２２０（または他の適切な誘電性層）が、カプセル化されたポスト１５０を含む基板１００上に、たとえばスピンオンプロセスにより、形成されうる。誘電性層２２０は、好ましくは、パターニングされビアホール５００を形成し、伝導性材料５１０がその上に形成され、ビアホール５００を覆いかつ実質的にもしくは完全に埋める。それから、伝導性材料５１０が（上記で説明されるように）パターニングされかつエッチングされ、相互連結層５２０を形成する。相互連結層５２０もまた、一つまたはそれより多いポスト１５０に電気的接触をなしえ、たとえば電気的コンタクトの特定のパターンまたはピッチを有する電気的構成要素との、後の接続に対して設計されうる。一つまたはそれより多い受動素子が基板１００内にカプセル化される場合の実施形態では、相互連結層５２０はまた、受動素子へ電気的接触をなしえ、これにより受動素子の、たとえば回路基板または別の電気的構成要素もしくは電気的モジュールとの、電気的接続を容易にする。図６Ａおよび６Ｂに関して上記で説明されるように、複数の相互連結層５２０が基板１００上に形成されうる。
図１２を参照すると（かつ図７Ａ〜９Ａに関して）、電気的挿入物１２００が以下の工程に従って形成されうる。第一に、基板１００の反対側が薄くされ、これによりポスト１５０の少なくとも底の一部が露出する。ポスト１５０はカプセル材料４５０でカプセル化されるため、所望される位置に残る。薄くした後、ポスト１５０は、基板１００を通した電気的および／または熱的接続の少なくとも実質的な部分を形成する。誘電性層が基板１００の反対側に付加され、パターニングされえ、ビアホールを形成する。伝導性材料が付加されパターニングされ、裏面相互連結層８３０を形成する。裏面相互連結層８３０は一つまたはそれより多いポスト１５０に電気的接触をなしえ、たとえば電気的コンタクトの特定のパターンまたはピッチを有する電気的構成要素との、後の接続に対して設計されうる。裏面相互連結層のパターンおよび／またはピッチは、相互連結層５２０のパターンおよび／またはピッチと実質的に同一でありうるか、または実質的に異なりうる。したがって、電気的挿入物１２００は、電気的構成要素と、たとえば異なる電気的コンタクトのピッチを有するプラットフォーム（たとえば回路基板）との間の、電気的接触を容易にするために利用されうる。いくつかの実施形態では、電気的挿入物１２００はまた、（以下でさらに説明されるように）熱的挿入物として機能しうる。
図１３に関して、熱的挿入物１３００が、上記で説明される電気的挿入物１２００の方法と同様の方法で形成されうるが、熱的挿入物１３００は相互連結層５２０および／または裏面相互連結層８３０なしに形成されうる。熱的挿入物１３００は、一つもしくはそれより多い電気的構成要素から熱を運び去るためかつ／またはそのような構成要素を追加の熱だめに接続することを容易にするために利用されうる。たとえば、ボールグリッドアレイを含むか、または本質的にボールグリッドアレイから成る裏面相互連結層８３０は熱的挿入物１３００上に形成されえ、（たとえば、銅または銅‐グラファイト合金のような熱伝導性材料を含むか、または本質的にその材料から成る）熱だめが、裏面相互連結層８３０に熱的に接続しうる。熱的挿入物１３００と熱的に接触している電気的構成要素（描かれていない）から発生した熱は、ポスト１５０ならびに（存在するときは）相互連結層５３０および／または裏面相互連結層８３０により、その周囲または熱だめへと運び去られる。一実施形態では、基板１００内の、そのような電気的構成要素（またはそれの“熱い箇所”）が熱的挿入物１３００に付着する位置に、より大きな密度のポスト１５０が位置を定められる。別の実施形態では、電気的構成要素（またはその“熱い箇所”）に熱的な接触をなすために位置を定められた一つまたはそれより多いポストが、この構成要素から離れて位置を定められた少なくとも一つのポスト１５０と比較して、より大きな直径（および／またはより厚いその上の伝導性材料１６０の層）を有する。いくつかの実施形態では、熱的挿入物１３００は、少なくとも２の（以下で説明されるような）伝熱有効性を有する。好ましい実施形態では、伝熱有効性はおよそ１００より大きく、またはおよそ１０００よりさらに大きい。
当業者に理解されるように、電気的挿入物１２００および熱的挿入物１３００の両方はまた、実質的に湾曲がないように製作されうる。特に、図１０Ａおよび１０Ｂに描写される基板１００は、あるいは、上記に説明されるように、処理されえ、前面キャビティー１４０内の図示されたフィルホール１１０およびポスト１５０に加えて、裏面キャビティー１９０を画定する。前のように、裏面キャビティー１９０が形成されえ、前面キャビティー１４０とおよそ同じ容積および／または寸法（たとえば深さ）を有するが、裏面キャビティー１９０は、概して、内部にいずれのポスト１５０も含まない。それからまた、上記に説明されるようにカプセル材料４５０でそれらの裏面キャビティー１９０を埋めることおよび図１１Ａ〜１３に関して説明される処理を完了することにより、基板１００内の（ならびに、最終的に、電気的挿入物１２００内および熱的挿入物１３００内の）いずれの応力および／または湾曲も実質的に排除される。
（例）
（たとえば熱的挿入物１３００内の）ポスト１５０を通した伝熱有効性は、１ｃｍ２の表面領域および１００℃の温度を有する電気的構成要素の場合に対してモデル化されてきた。一つの例示的なポスト１５０はシリコンで形成され、１０μｍの直径を有する均一な円筒形断面を有し、かつ電気めっきされた銅の５μｍの厚さの環形で覆われる。したがって、それぞれのポスト１５０の直径全体は２０μｍであり、シリコンおよび銅のそれぞれの単位長さあたりの体積分率は０．５である。ポスト１５０は５０μｍのピッチを有し、およそ６２，５００ポスト／ｃｍ２に相当する。発明者らは、周囲の媒体（よどんだ周囲のエアスペースに相当）への伝熱は乏しく、ポスト１５０の熱伝導性は混合の法則に従う（つまりシリコンおよび銅の成分の体積パーセントに比例する）と想定する。ポスト１５０は、一端で電気的構成要素に、かつもう一端で２５℃の熱だめに接触している。
ポスト１５０を通る熱流束は、広大な表面（“マイクロフィン”）を通した定常状態の伝熱としてモデル化される。そのようなマイクロフィンは、有効な表面領域を増加させることによって表面からの伝熱を増加させるために利用される。フィン有効性を評価するために利用される良度指数はεｆ、フィンの伝熱率とフィンがない場合に存在する伝熱率との間の比、
Figure 2013545287
 であり、ここで、ｑｆはフィンの伝熱率であり、ｈはフィンとその周囲との間の伝熱係数であり、Ａｂａｓｅはフィンのない電気的構成要素の断面積であり、θｂａｓｅは構成要素とその周囲との間の温度差である。
ポスト１５０のような円筒形のマイクロフィンおよび既知温度の熱だめに対して、伝熱率ｑｆは、
Figure 2013545287
 であり、ここで、ｈはマイクロフィンとよどんだ空気との間の伝熱係数であり、Ｐはチップの下のマイクロフィンの全周長であり、ｋはマイクロフィンの熱伝導性であり、Ａｃはチップの下のマイクロフィンの全断面積であり、θｂａｓｅは構成要素とその周囲との間の温度差であり、θｔｉｐは熱だめとその周囲との間の温度差であり、Ｌはマイクロフィンの先端でのｘ座標である。上記に列挙される想定を利用すると、伝熱率はおよそ１５．４Ｗであり、フィン有効性はおよそ１，０２６である。本明細書中に利用される想定は控えめであり、したがって熱的挿入物１３００（およびポスト１５０）のフィン有効性は、本評価よりもさらに大きくありうる。
本明細書中に用いられる用語および表現は、説明するが制限しない用語および表現として使用され、そのような用語および表現の使用に、示されかつ説明される特徴と同等のいずれのものも、またそれの一部も除外する意図はない。そのうえ、本発明の特定の実施形態を説明してきたので、本明細書中に開示された概念を組み込む他の実施形態が、本発明の精神および範囲からはずれることなしに使用されうることが、当業者にとって明白である。したがって、説明された実施形態は、すべての点で、実例となるだけでかつ制限しないものとして考慮されるべきである。

Claims (41)

  1. 電子モジュールを構築するための方法であって、該方法は、
    （ｉ）基板の第一面内の第一キャビティー、（ｉｉ）該第一キャビティーから延びるフィルホール、および（ｉｉｉ）該基板の第二面内の第二キャビティーを形成することであって、該第二キャビティーは該フィルホールと流体的に連絡している、こと、
    該第二キャビティー内にダイの位置を定めること、および
    該第二キャビティー内に位置を定められた該ダイをカプセル化するために該フィルホールを通して該第二キャビティー内へとカプセル材料を注入すること
    を含む、方法。
  2. 前記第一キャビティーの容積が前記第二キャビティーの容積とほぼ等しい、請求項１に記載の方法。
  3. 前記第一キャビティーの深さが前記第二キャビティーの深さとほぼ等しい、請求項１に記載の方法。
  4. 前記フィルホールの少なくとも一部が前記第一キャビティーの形成の間に形成される、請求項１に記載の方法。
  5. 前記フィルホールの少なくとも一部が前記第一キャビティーの形成の前に形成される、請求項１に記載の方法。
  6. 前記第二キャビティー内に前記ダイをカプセル化する間に前記カプセル材料が前記第一キャビティー内に注入される、請求項１に記載の方法。
  7. 前記カプセル材料を硬化することをさらに含む請求項１に記載の方法。
  8. 前記カプセル材料が硬化された後、前記基板は実質的に湾曲がない、請求項７に記載の方法。
  9. 複数の第一キャビティーが前記基板の前記第一面に形成され、かつ複数の第二キャビティーが該基板の前記第二面に形成され、それぞれの第二キャビティーは該第一キャビティーの少なくとも一つから延びるフィルホールを通して該第一キャビティーの少なくとも一つと流体的に連絡している、請求項１に記載の方法。
  10. 前記カプセル材料の注入の前に、前記第一キャビティーのすべてを包囲するために前記基板の前記第一面の近くに単一のＯ‐リングの位置を定めることをさらに含む請求項９に記載の方法。
  11. 前記Ｏ‐リングが前記基板の前記第一面の周の内側にちょうど合う寸法で作られた直径を含む、請求項１０に記載の方法。
  12. 前記第二キャビティー内に前記ダイの位置を定めることが、
    該ダイを層上に配置すること、および
    該ダイが該第二キャビティー内に配置されるように、前記基板の前記第二面の上に該層を配置すること
    を含む、請求項１に記載の方法。
  13. 前記層が、フィルム上に配置された誘電体から本質的に成る、請求項１２に記載の方法。
  14. 前記層が接着性フィルムから本質的に成る、請求項１２に記載の方法。
  15. 前記第二キャビティー内にポストを形成することをさらに含む請求項１に記載の方法。
  16. 前記ポストおよび前記第二キャビティーの内部表面の上に伝導性材料を形成することをさらに含む請求項１５に記載の方法。
  17. 第二ダイを前記カプセル化されたダイに電気的に接続することをさらに含む請求項１６に記載の方法。
  18. 前記電気的接続の少なくとも一部が前記ポストを含む、請求項１７に記載の方法。
  19. 前記ポストが前記第二キャビティーの形成の間に形成される、請求項１５に記載の方法。
  20. 前記ポストを形成することが前記第二キャビティー内にビアチップの位置を定めることを含み、該ビアチップは該ポストの周りに配置された基質を含む、請求項１５に記載の方法。
  21. 前記基質がシリコンを含み、前記ポストが金属を含む、請求項２０に記載の方法。
  22. 前記基質の厚みを通して穴を画定することにより前記ビアチップを形成すること、および該穴内に金属を形成することにより、前記ポストを形成することをさらに含む請求項２０に記載の方法。
  23. 前記基板の前記第二面の上に伝導性インターコネクトの少なくとも一つの層を形成することをさらに含む請求項１に記載の方法。
  24. 前記基板の前記第二面の上に前記伝導性インターコネクトの少なくとも一つの層を形成する前に、前記第二キャビティーの外側の領域の該基板の該第二面からいずれの金属および酸化物も除去することをさらに含む請求項２３に記載の方法。
  25. 前記基板の前記第一面の少なくとも一部を除去することにより、前記ダイの少なくとも一部を露出することをさらに含む請求項１に記載の方法。
  26. 前記ダイの前記露出した部分の上に伝導性インターコネクトの少なくとも一つの層を形成することをさらに含む請求項２５に記載の方法。
  27. 前記除去することの前に、前記基板の前記第二面の上にハンドルウェーハを配置することをさらに含む請求項２５に記載の方法。
  28. 前記基板の前記第二面の上に前記ハンドルウェーハを配置する前に、該ハンドルウェーハの上に一時的接合材料の層を形成することをさらに含む請求項２７に記載の方法。
  29. 構造であって、該構造は、
    基板であって、該基板は、（ｉ）該基板の第一面内の第一キャビティー、（ｉｉ）該第一キャビティーから延びる少なくとも一つのフィルホール、および（ｉｉｉ）該基板の第二面内の第二キャビティーを画定し、該第二キャビティーは該少なくとも一つのフィルホールと流体的に連絡している、基板、および
    該第二キャビティー内にカプセル材料によって少なくとも部分的にカプセル化されたダイ
    を含む、構造。
  30. 複数のフィルホールが前記第二キャビティーと流体的に連絡している、請求項２９に記載の構造。
  31. 前記第一キャビティーの容積が前記第二キャビティーの容積とほぼ等しい、請求項２９に記載の構造。
  32. 前記第一キャビティーの深さが前記第二キャビティーの深さとほぼ等しい、請求項２９に記載の構造。
  33. 前記第一キャビティー内にカプセル材料をさらに含む請求項２９に記載の構造。
  34. 前記基板が実質的に湾曲がない、請求項３３に記載の構造。
  35. 前記第二キャビティーの上に、前記ダイと接触して配置された層をさらに含む請求項２９に記載の構造。
  36. 前記層が、フィルム上に配置された誘電体から本質的に成る、請求項３５に記載の構造。
  37. 前記層が接着性フィルムから本質的に成る、請求項３５に記載の構造。
  38. 前記第二キャビティー内に位置するポストをさらに含む請求項２９に記載の構造。
  39. 前記ポストおよび前記第二キャビティーの内部表面の上に配置された伝導性材料をさらに含む請求項３８に記載の構造。
  40. 前記少なくとも部分的にカプセル化されたダイと電気的に接続した第二ダイをさらに含む請求項３９に記載の構造。
  41. 前記電気的接続の少なくとも一部が前記ポストを含む、請求項４０に記載の構造。
JP2013532939A 2010-10-06 2011-10-06 挿入物、電子モジュールおよび同様の物を形成する方法 Pending JP2013545287A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39028210P 2010-10-06 2010-10-06
US61/390,282 2010-10-06
PCT/US2011/055077 WO2012048095A2 (en) 2010-10-06 2011-10-06 Interposers, electronic modules, and methods for forming the same

Publications (1)

Publication Number Publication Date
JP2013545287A true JP2013545287A (ja) 2013-12-19

Family

ID=45003037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532939A Pending JP2013545287A (ja) 2010-10-06 2011-10-06 挿入物、電子モジュールおよび同様の物を形成する方法

Country Status (8)

Country Link
US (2) US20120086135A1 (ja)
EP (1) EP2625714A2 (ja)
JP (1) JP2013545287A (ja)
KR (1) KR20140001210A (ja)
CN (1) CN103380496A (ja)
AU (1) AU2011312010A1 (ja)
CA (1) CA2813749A1 (ja)
WO (2) WO2012048095A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229066A (zh) * 2010-09-28 2013-07-31 高级查询系统公司 晶片测试系统以及相关的使用和制造方法
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
US9693469B2 (en) 2013-12-19 2017-06-27 The Charles Stark Draper Laboratory, Inc. Electronic module subassemblies
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US20150296622A1 (en) * 2014-04-11 2015-10-15 Apple Inc. Flexible Printed Circuit With Semiconductor Strain Gauge
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9875987B2 (en) 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices
US9589860B2 (en) * 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
US9847230B2 (en) * 2015-06-09 2017-12-19 The Charles Stark Draper Laboratory, Inc. Method and apparatus for using universal cavity wafer in wafer level packaging
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
DE102015116402A1 (de) * 2015-09-28 2017-03-30 Carl Zeiss Smart Optics Gmbh Optisches Bauteil und Verfahren zu seiner Herstellung
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US10834827B2 (en) * 2017-09-14 2020-11-10 HELLA GmbH & Co. KGaA System for potting components using a cap
EP3483929B1 (en) 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
US10410950B1 (en) * 2018-05-11 2019-09-10 Micron Technology, Inc. Heat spreaders for use with semiconductor devices
US11036030B2 (en) * 2018-06-15 2021-06-15 Silicon Light Machines Corporation MEMS posting for increased thermal dissipation
US11443892B2 (en) * 2018-06-27 2022-09-13 Intel Corporation Substrate assembly with encapsulated magnetic feature

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878991A (en) * 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems
EP1704592A1 (en) * 2004-01-13 2006-09-27 Infineon Technologies AG Chip-sized filp-chip semiconductor package and method for making the same
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
US7675186B2 (en) * 2006-09-01 2010-03-09 Powertech Technology Inc. IC package with a protective encapsulant and a stiffening encapsulant
JP5267987B2 (ja) * 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
US7557417B2 (en) * 2007-02-21 2009-07-07 Infineon Technologies Ag Module comprising a semiconductor chip comprising a movable element
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US20090175477A1 (en) * 2007-08-20 2009-07-09 Yamaha Corporation Vibration transducer
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) * 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same

Also Published As

Publication number Publication date
WO2012048137A3 (en) 2012-07-12
WO2012048137A2 (en) 2012-04-12
AU2011312010A1 (en) 2013-05-02
CN103380496A (zh) 2013-10-30
US20120086135A1 (en) 2012-04-12
KR20140001210A (ko) 2014-01-06
WO2012048095A2 (en) 2012-04-12
EP2625714A2 (en) 2013-08-14
US20120086113A1 (en) 2012-04-12
CA2813749A1 (en) 2012-04-12
WO2012048095A3 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP2013545287A (ja) 挿入物、電子モジュールおよび同様の物を形成する方法
US8273603B2 (en) Interposers, electronic modules, and methods for forming the same
US9425069B2 (en) Electronic modules
JP7265052B2 (ja) 性能を向上させたウエハレベルパッケージ
US6265246B1 (en) Microcap wafer-level package
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US10506715B2 (en) Scalable fabrication techniques and circuit packaging devices
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
AU2003253425A1 (en) Semiconductor device and method of manufacturing the same
KR20070039679A (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2009064954A (ja) 半導体装置およびその製造方法
CN108987293B (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
EP1199744B1 (en) Microcap wafer-level package
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
CN112397460B (zh) 多晶粒封装结构、芯片封装结构以及各自的制作方法
CN114551258A (zh) 扇出型晶圆级封装方法及封装结构