CN112397460B - 多晶粒封装结构、芯片封装结构以及各自的制作方法 - Google Patents

多晶粒封装结构、芯片封装结构以及各自的制作方法 Download PDF

Info

Publication number
CN112397460B
CN112397460B CN201910759783.4A CN201910759783A CN112397460B CN 112397460 B CN112397460 B CN 112397460B CN 201910759783 A CN201910759783 A CN 201910759783A CN 112397460 B CN112397460 B CN 112397460B
Authority
CN
China
Prior art keywords
die
layer
package structure
adhesion promoter
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910759783.4A
Other languages
English (en)
Other versions
CN112397460A (zh
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN201910759783.4A priority Critical patent/CN112397460B/zh
Publication of CN112397460A publication Critical patent/CN112397460A/zh
Application granted granted Critical
Publication of CN112397460B publication Critical patent/CN112397460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种多晶粒封装结构及其制作方法、芯片封装结构及其制作方法，在对多个晶粒进行封装时，在晶粒的背面与第一塑封层之间形成粘合促进剂，该粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团。粘合促进剂为一种表面修饰剂，其中的亲无机官能团可与晶粒背面的无机材料紧密结合，其中的亲有机官能团可与第一塑封层中的有机材料紧密结合，从而提高晶粒与第一塑封层之间的结合力，防止后续工艺或使用中晶粒与第一塑封层分离，提高多晶粒封装结构以及芯片封装结构的性能可靠性、延长使用寿命。

Description

多晶粒封装结构、芯片封装结构以及各自的制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种多晶粒封装结构及其制作方法、芯片封装结构及其制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
然而，现有芯片封装生产效率较低、封装结构性能不可靠。
有鉴于此，本发明提供一种新的多晶粒封装结构及其制作方法、芯片封装结构及其制作方法，以解决上述技术问题。
发明内容
本发明的发明目的是提供一种多晶粒封装结构及其制作方法、芯片封装结构及其制作方法，提升生产效率、提高封装结构性能可靠性。
为实现上述目的，本发明的第一方面提供一种多晶粒封装结构，包括：
多个晶粒，每一所述晶粒包括正面与背面，所述正面具有电互连结构；
包埋所述多个晶粒的第一塑封层，所述每一晶粒的正面暴露于所述第一塑封层外；所述每一晶粒的背面与所述第一塑封层之间具有粘合促进剂，所述粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团。
可选地，所述亲有机官能团为：-NH2，和/或所述亲无机官能团为：-OH。
本发明的第二方面提供一种芯片封装结构，包括：
芯片，所述芯片包括正面与背面，所述正面具有外引脚；
包埋所述芯片的第二塑封层，所述外引脚暴露于所述第二塑封层外；所述芯片的背面与所述第二塑封层之间具有粘合促进剂，所述粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团。
可选地，所述亲有机官能团为：-NH2，和/或所述亲无机官能团为：-OH。
可选地，所述芯片的正面还形成有再布线层，所述外引脚形成在所述再布线层上；或所述芯片的正面还依次形成有再布线层以及扇出线路，所述外引脚形成在所述扇出线路上。
本发明的第三方面提供一种多晶粒封装结构的制作方法，包括：
提供载板和多个晶粒，每一所述晶粒包括正面与背面，所述正面具有电互连结构；将所述多个晶粒的正面固定于所述载板；
至少在所述每一晶粒的背面形成粘合促进剂，所述粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团；
在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层，所述粘合促进剂位于所述第一塑封层与所述各个晶粒的背面之间；
去除所述载板，以形成所述多晶粒封装结构。
可选地，所述亲有机官能团为：-NH2，和/或所述亲无机官能团为：-OH。
可选地，在所述各个晶粒背面以及各个晶粒之间的载板表面喷洒所述粘合促进剂。
本发明的第四方面提供一种芯片封装结构的制作方法，包括：
提供上述任一项所述的制作方法形成的多晶粒封装结构；
在所述多晶粒封装结构中每一晶粒的正面形成外引脚；
在所述多晶粒封装结构上形成包埋所述外引脚的第三塑封层；
研磨所述第三塑封层直至暴露出所述外引脚，形成多芯片封装结构；
切割所述多芯片封装结构形成多个芯片封装结构。
可选地，在所述多晶粒封装结构中每一晶粒的正面形成再布线层，所述外引脚形成在所述再布线层上；或在所述多晶粒封装结构中每一晶粒的正面依次形成再布线层以及扇出线路，所述外引脚形成在所述扇出线路上。
与现有技术相比，本发明的有益效果在于：
1)在对多个晶粒进行封装时，在晶粒的背面与第一塑封层之间形成粘合促进剂，该粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团。粘合促进剂为一种表面修饰剂，其中的亲无机官能团可与晶粒背面的无机材料紧密结合，其中的亲有机官能团可与第一塑封层中的有机材料紧密结合，从而提高晶粒与第一塑封层之间的结合力，防止后续工艺或使用中晶粒与第一塑封层分离，提高多晶粒封装结构以及芯片封装结构的性能可靠性、延长使用寿命。
2)可选方案中，亲有机官能团为：-NH2，和/或亲无机官能团为：-OH。研究表明，晶粒包括含硅材料时，粘合促进剂中的-OH官能团能与硅紧密结合，从而在晶粒背面引入亲有机官能团，例如-NH2官能团作为修饰基团；当树脂材料施加到晶粒背面时，-NH2官能团可以和树脂材料牢牢结合，从而增强了无机的含硅晶粒和有机的树脂塑封层之间的结合力。
附图说明
图1是本发明一实施例的多晶粒封装结构的截面结构示意图；
图2是图1中的多晶粒封装结构的制作方法的流程图；
图3至图5是图2中的流程对应的中间结构示意图；
图6是本发明一实施例的芯片封装结构的制作方法的流程图；
图7至图14是图6中的流程对应的中间结构示意图；
图15是本发明一实施例的芯片封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
多晶粒封装结构10                晶粒101
晶粒正面101a                    晶粒背面101b
第一塑封层100                   粘合促进剂102
载板2                           焊盘1010
支撑板3                         外引脚11
再布线层12                      扇出线路13
光刻胶层14、17、18                第一预定区域A
第四塑封层15                    通孔16
第二预定区域B                   第三预定区域C
第三塑封层19                    多芯片封装结构4
芯片封装结构4a                  芯片1
芯片正面1a                      芯片背面1b
第二塑封层400
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一实施例的多晶粒封装结构的截面结构示意图。
参照图1所示，多晶粒封装结构10包括：
多个晶粒101，每一晶粒101包括正面101a与背面101b，正面101a具有电互连结构(未图示)；
包埋多个晶粒101的第一塑封层100，每一晶粒101的正面101a暴露于第一塑封层100外；每一晶粒的背面101b与第一塑封层100之间具有粘合促进剂102，粘合促进剂102的一端具有亲有机官能团，另一端具有亲无机官能团。
晶粒101可以包括含硅材料，例如背面为半导体硅衬底。第一塑封层100可以为树脂材料，例如环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、或聚苯并恶唑树脂。粘合促进剂102中，亲有机官能团可以为：-NH2，亲无机官能团可以为：-OH。
示例地，粘合促进剂102的分子式可以为：
Figure BDA0002169899770000051
其中，m，n为正整数。
粘合促进剂102可以来自陶氏电子材料公司(Dow Electronic Materials)的型号为AP8000或AP3000的粘合促进剂。
其它可选方案中，粘合促进剂102也可以根据晶粒101与第一塑封层100的具体材料，选择其它具体的亲有机官能团与亲无机官能团，以实现增强无机的晶粒101和有机的第一塑封层100之间的结合力。
图2是制作图1中的多晶粒封装结构的流程图。图3至图5是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1与图3所示，提供载板2和多个晶粒101，每一晶粒101包括正面101a与背面101b，正面101a具有电互连结构；将多个晶粒101的正面101a固定于载板2。
晶粒101的数目可以为两个、三个、一个晶圆切割后所有晶粒、甚至可以是多个晶圆切割后所有晶粒，本发明并不限定晶粒101的数目。
晶圆在切割前可以减薄厚度，以降低多晶粒封装结构10的厚度。
晶粒101中可以包含形成于硅衬底上的多种器件，电互连结构用于与各个器件电连接。具体地，晶粒101的正面101a可以具有焊盘1010，该焊盘1010与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，多晶粒封装结构10中，各个晶粒101的结构及功能可以相同，也可以不同。
载板2为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
载板2与晶粒101之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板2表面涂布一整面粘结层，将多个晶粒101置于该粘结层上。粘结层可以采用易剥离的材料，以便将载板2和晶粒101剥离开来，例如可以采用通过加热能够使其失去粘性的热分离材料。
接着，参照图2中的步骤S2与图3所示，至少在每一晶粒101的背面101b形成粘合促进剂102，粘合促进剂102的一端具有亲有机官能团，另一端具有亲无机官能团。
粘合促进剂102是类似于水一样的液体，它本身不是粘接剂，本身没有粘性，它是一种偶联剂、改性剂、修饰剂，通过修饰被作用物质的表面而改变该物质的表面性质，从而增强界面粘合作用。
示例地，粘合促进剂102的分子式可以为：
Figure BDA0002169899770000061
其中，m，n为正整数。
粘合促进剂102可以来自陶氏电子材料公司(Dow Electronic Materials)的型号为AP8000或AP3000的粘合促进剂。
本步骤S2中，可以通过向载板2以及各个晶粒背面101b喷洒粘合促进剂102，或通过旋涂、幕涂、喷涂、辊涂、蘸涂等方式布置粘合促进剂102；之后，通过软烘烤实现粘合促进剂102中的溶剂挥发，软烘烤的工艺参数可以包括：加热温度为120℃～150℃，加热时间为20s～60s。
之后，参照图2中的步骤S3与图4所示，在各个晶粒101以及各个晶粒101之间的载板2表面形成包埋各个晶粒101的第一塑封层100，粘合促进剂102位于第一塑封层100与各个晶粒101的背面101b之间。
第一塑封层100的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。对应地，封装可以采用在各晶粒101之间填充液态塑封料、后经模具高温固化进行。
可以理解的是，由于晶粒101为无机材料制成，第一塑封层100为有机材料制成，无机材料和有机材料由于表面性质的不同，很难在其界面形成很强的连接结合力。本实施例中，由于各个晶粒101的背面101b设置了粘合促进剂102，粘合促进剂102中的亲无机官能团(例如-OH官能团)能与无机材料(例如硅)紧密结合，从而在晶粒背面101b引入亲有机官能团(例如-NH2官能团)作为修饰基团；当有机材料(例如树脂材料)施加到晶粒背面101b时，亲有机官能团可以和有机材料牢牢结合，从而增强了无机的晶粒101和有机的第一塑封层100之间的结合力。
再接着，参照图2中的步骤S4与图1所示，去除载板2，以形成多晶粒封装结构10。
载板2的去除方式可以为激光剥离等现有去除方式。载板2去除后，晶粒正面101a的焊盘1010暴露出。
一个可选方案中，如图5所示，第一塑封层100包括包埋多个晶粒101的内表面以及与内表面相对的外表面，步骤S4中，还在第一塑封层100的外表面设置一支撑板3。该支撑板3在后续工艺中，可对形成有第一塑封层100的多晶粒封装结构10进行支撑。
支撑板3为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
基于上述的多晶粒封装结构10，本发明一实施例还提供了一种芯片封装结构及其制作方法。图6是制作芯片封装结构的流程图。图7至图14是图6中的流程对应的中间结构示意图。图15是芯片封装结构的截面结构示意图。
以下以图5中的结构为例介绍后续步骤。
首先，参照图6中的步骤S5与图5所示，提供上述的多晶粒封装结构10。
多晶粒封装结构10包括第一塑封层100以及包埋在第一塑封层100内的多个晶粒101。每一晶粒101包括正面101a与背面101b，正面101a具有电互连结构(未图示)，正面101a暴露于第一塑封层100外。晶粒背面101b与第一塑封层100之间具有粘合促进剂102，粘合促进剂102的一端具有亲有机官能团，另一端具有亲无机官能团。
接着，参照图6中的步骤S6、图7至图13所示，在多晶粒封装结构10中每一晶粒101的正面101a形成外引脚11。
一个可选方案中，先在多晶粒封装结构10中每一晶粒101的正面101a依次形成再布线层12以及扇出线路13，外引脚11形成在扇出线路13上。
为清楚显示再布线层12、扇出线路13以及外引脚11的制作工序，以下以图5中的P区域为例进行介绍。换言之，以两个晶粒101为例，介绍同时制作再布线层12、扇出线路13以及外引脚11的工艺步骤。
一个可选方案中，形成再布线层12的步骤S61包括步骤S610-S613。
步骤S610：参照图7所示，在所暴露的每一晶粒101的正面101a以及第一塑封层100上形成光刻胶层14。
本步骤S610中，一个可选方案中，形成的光刻胶层14可为感光膜。感光膜可以从胶带上撕下，贴敷在每一晶粒101的正面101a以及第一塑封层100上。其它可选方案中，光刻胶层14也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S611：仍参照图7所示，曝光显影光刻胶层14，去除第一预定区域A的光刻胶层14，第一预定区域A对应晶粒正面101a的焊盘1010，焊盘1010与电互连结构电连接。
需要说明的是，第一预定区域A对应晶粒正面101a的焊盘1010中的对应是指暴露出全部或部分焊盘1010即可，换言之，第一预定区域A的面积可以大于全部或部分焊盘1010的面积。
本步骤S611对光刻胶层14进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层14。
步骤S612：继续参照图7所示，在第一预定区域A填充金属层以形成再布线层12。
一个可选方案中，本步骤S612采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层14上的金属层。
步骤S613：参照图8所示，灰化去除剩余的光刻胶层14。
灰化去除剩余的光刻胶层14，能减小最终芯片封装结构的整体厚度。
需要说明的是，本步骤S61中的再布线层12根据设计需要进行布置，各个晶粒101上的再布线层12的分布可以相同，也可以不同。
在再布线层12上形成扇出线路13的步骤S62可以包括步骤S620-S625。
步骤S620：参照图9所示，在第一塑封层100以及再布线层12上形成第四塑封层15。
一个可选方案中，第四塑封层15可以采用压膜法(ABF)形成。压膜法包括：先在第一塑封层100以及再布线层12上贴装半固态塑封膜；对合热压模具，该半固态塑封膜变为液态塑封料，充分流动后，继续加热该塑封料由液态变为固态第四塑封层15。其它可选方案中，第四塑封层15可以与第一塑封层100的形成工艺相同，即采用注塑工艺形成。
步骤S621：仍参照图9所示，去除第四塑封层15的部分区域形成通孔16，通孔16暴露再布线层12。
通孔16可以采用激光切割法等现有工艺形成。
在具体实施过程中，一个再布线层12上的通孔16可以制作多个，满足晶粒101大电流的需求，也能降低单个导电插塞(由通孔16内填充的金属形成)的自身电阻。
步骤S622：参照图9与图10所示，在通孔16内以及通孔16外的第四塑封层15上形成光刻胶层17。
本步骤S622中，一个可选方案中，形成的光刻胶层17可为感光膜。感光膜可以从胶带上撕下，贴敷在第四塑封层15上。其它可选方案中，光刻胶层17也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S623：仍参照图10所示，曝光显影光刻胶层17，保留第二预定区域B的光刻胶层17。第二预定区域B与待形成扇出线路13的区域互补。
本步骤S623对光刻胶层17进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层17。
步骤S624：仍参照图10所示，在第二预定区域B的互补区域填充金属层以形成扇出线路13。
一个可选方案中，本步骤S624采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层17上的金属层。
步骤S625：参照图11所示，灰化去除第二预定区域B剩余的光刻胶层17。
灰化去除图案化后的光刻胶层17，能减小最终芯片封装结构的整体厚度。
需要说明的是，本步骤S62中的扇出线路13根据设计需要进行布置，各个晶粒101上的扇出线路13的分布可以相同，也可以不同。
之后，在扇出线路13上形成外引脚11。具体地，本步骤S63可以包括步骤S630-S633。
步骤S630：参照图12所示，在扇出线路13以及第四塑封层15上形成光刻胶层18。
本步骤S630中，一个可选方案中，形成的光刻胶层18可为感光膜。感光膜可以从胶带上撕下，贴敷在扇出线路13以及第四塑封层15上。其它可选方案中，光刻胶层18也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S631：仍参照图12所示，曝光显影光刻胶层18，保留第三预定区域C的光刻胶18。第三预定区域C与待形成外引脚11的区域互补。
本步骤S631对光刻胶层18进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层18。
步骤S632：继续参照图12所示，在第三预定区域C的互补区域填充金属层以形成外引脚11。
一个可选方案中，本步骤S632采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层18上的金属层。
步骤S633：参照图13所示，灰化去除第三预定区域C剩余的光刻胶层18。
需要说明的是，扇出线路13以及再布线层12实现了将晶粒正面焊盘1010之间的狭小间距扩张至外引脚11之间的较大间距。在具体实施过程中，也可以省略扇出线路13的制作步骤S62，直接在再布线层12上制作外引脚11；或省略再布线层12的制作步骤S61，以及省略扇出线路13的制作步骤S62，直接在晶粒正面101a的焊盘1010上制作外引脚11。
接着，参照图6中的步骤S7、以及图14所示，在多晶粒封装结构10上形成包埋外引脚11的第三塑封层19。
一个可选方案中，本步骤S7包括：首先，在多晶粒封装结构10上贴装塑封膜；之后，将贴装有塑封膜的多晶粒封装结构10置于下模体上，对合高温上模体；上模体热压塑封膜时，该半固态塑封膜变为液态塑封料，流动后，继续加热该塑封料由液态变为固态第三塑封层19；去除模具。
另一个可选方案中，本步骤S7形成的第三塑封层19采用注塑工艺形成。具体地，先将多晶粒封装结构10置于下模体上，对合高温上模体；向高温模具腔内注入常温液态塑封料；常温液态塑封料流动同时由于受热由液态变为固态第三塑封层19。
第三塑封层19相对于空气间隙，能提高相邻外引脚11、以及扇出线路13之间的电绝缘性能。
再接着，参照图6中的步骤S8、以及图14所示，研磨第三塑封层19直至暴露出外引脚11，形成多芯片封装结构4。
第三塑封层19可采用机械研磨，例如采用砂轮研磨。
一个可选方案中，暴露出外引脚11后，还可以在外引脚11上镀锡层；或在外引脚11上形成焊球，用于芯片封装结构4a(参见图15所示)的倒装。
本步骤S8中，在外引脚11暴露出第三塑封层19后，去除支撑板3。
支撑板3的去除方式可以为激光剥离等现有去除方式。
之后，参照图6中的步骤S9、图14以及图15所示，切割多芯片封装结构4形成多个芯片封装结构4a。
参照图14所示，本步骤切割过程中，沿相邻芯片之间的切割道切割。
参照图15所示，芯片封装结构4a包括：
芯片1，芯片1包括正面1a与背面1b，正面1a具有外引脚11；
包埋芯片1的第二塑封层400，外引脚11暴露在第二塑封层400外；芯片背面1b与第二塑封层400之间具有粘合促进剂102，粘合促进剂102的一端具有亲有机官能团，另一端具有亲无机官能团。
图15所示实施例中，具体地，芯片1自下而上包括：晶粒101、再布线层12、扇出线路13以及外引脚11；第二塑封层400自下而上包括：第一塑封层100、第四塑封层15以及第三塑封层19。其它实施例中，芯片1也可以省略再布线层12和/或扇出线路13；第二塑封层400可以省略第四塑封层15。
可以理解的是，由于粘合促进剂102提高了晶粒101与第一塑封层100之间的结合力，因而可以防止在多晶粒封装结构10上制作再布线层12、扇出线路13、外引脚11过程中晶粒101与第一塑封层100分离问题，也可以防止芯片封装结构4a使用过程中的晶粒101与第一塑封层100分离问题，从而提高芯片封装结构4a使用过程中的性能可靠性。研究表明，在芯片封装结构4a使用过程中，特别是在外界环境例如高湿度或高温条件下，粘合促进剂102可使晶粒101和第一塑封层100之间的界面结合具有抵抗外界恶劣环境的能力。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (3)

1.一种芯片封装结构的制作方法，其特征在于，包括：
提供多晶粒封装结构，所述多晶粒封装结构通过如下制作方法形成：提供载板和多个晶粒，每一所述晶粒包括正面与背面，所述正面具有电互连结构；将所述多个晶粒的正面固定于所述载板；至少在所述每一晶粒的背面形成粘合促进剂，所述粘合促进剂的一端具有亲有机官能团，另一端具有亲无机官能团；在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层，所述粘合促进剂位于所述第一塑封层与所述各个晶粒的背面之间；去除所述载板，以形成所述多晶粒封装结构；
在所述多晶粒封装结构中每一晶粒的正面形成外引脚；
在所述多晶粒封装结构上形成包埋所述外引脚的第三塑封层；
研磨所述第三塑封层直至暴露出所述外引脚，形成多芯片封装结构；
切割所述多芯片封装结构形成多个芯片封装结构；
在所述多晶粒封装结构中每一晶粒的正面形成再布线层，所述外引脚形成在所述再布线层上；或在所述多晶粒封装结构中每一晶粒的正面依次形成再布线层以及扇出线路，所述外引脚形成在所述扇出线路上；
所述形成再布线层的步骤包括：在所暴露的每一晶粒的正面以及第一塑封层上形成光刻胶层；曝光显影光刻胶层，去除第一预定区域的光刻胶层，第一预定区域对应晶粒正面的焊盘，焊盘与电互连结构电连接；在第一预定区域填充金属层以形成再布线层；灰化去除剩余的光刻胶层。
2.根据权利要求1所述的多晶粒封装结构的制作方法，其特征在于，所述亲有机官能团为：-NH2，和/或所述亲无机官能团为：-OH。
3.根据权利要求1或2所述的多晶粒封装结构的制作方法，其特征在于，在所述各个晶粒背面以及各个晶粒之间的载板表面喷洒所述粘合促进剂。
CN201910759783.4A 2019-08-16 2019-08-16 多晶粒封装结构、芯片封装结构以及各自的制作方法 Active CN112397460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910759783.4A CN112397460B (zh) 2019-08-16 2019-08-16 多晶粒封装结构、芯片封装结构以及各自的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910759783.4A CN112397460B (zh) 2019-08-16 2019-08-16 多晶粒封装结构、芯片封装结构以及各自的制作方法

Publications (2)

Publication Number Publication Date
CN112397460A CN112397460A (zh) 2021-02-23
CN112397460B true CN112397460B (zh) 2023-04-28

Family

ID=74602908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910759783.4A Active CN112397460B (zh) 2019-08-16 2019-08-16 多晶粒封装结构、芯片封装结构以及各自的制作方法

Country Status (1)

Country Link
CN (1) CN112397460B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534546A (ja) * 1999-01-08 2002-10-15 ザ ダウ ケミカル カンパニー 良好な接着性および靭性を有する低誘電率ポリマーおよび該ポリマーから作製された物品
CN1179613C (zh) * 2001-09-20 2004-12-08 联华电子股份有限公司 一种改善有机低介电常数层附着力的表面处理方法
JP2010199234A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用パッケージとこれを用いた光半導体装置
DE102016109352B4 (de) * 2016-05-20 2022-03-24 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
CN108832023A (zh) * 2018-06-29 2018-11-16 京东方科技集团股份有限公司 封装结构、电子装置及封装方法
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法

Also Published As

Publication number Publication date
CN112397460A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US11393783B2 (en) Dummy structure of stacked and bonded semiconductor device
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
TWI630695B (zh) 半導體元件及其製造方法
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
WO2022012538A1 (zh) 多芯片3d封装结构及其制作方法
US11488881B2 (en) Semiconductor device and method of manufacture
US11562964B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW201724460A (zh) 半導體元件以及製造方法
KR20120052171A (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN107808856A (zh) 半导体封装结构及其制造方法
CN112233986B (zh) 芯片封装结构的制作方法及塑封模具
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20220359327A1 (en) Semiconductor Device and Method of Manufacture
CN109786274B (zh) 半导体器件及其制造方法
TW202029364A (zh) 半導體封裝及其製造方法
TWI792346B (zh) 半導體裝置及其製造方法
CN112349608A (zh) 芯片封装结构的制作方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
CN112397460B (zh) 多晶粒封装结构、芯片封装结构以及各自的制作方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN113725180B (zh) 芯片封装结构及其制作方法
CN112349601A (zh) 芯片封装结构的制作方法
CN112233987B (zh) 芯片封装结构的制作方法
CN113725086B (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant