CN103229066A - 晶片测试系统以及相关的使用和制造方法 - Google Patents

晶片测试系统以及相关的使用和制造方法 Download PDF

Info

Publication number
CN103229066A
CN103229066A CN201180056550XA CN201180056550A CN103229066A CN 103229066 A CN103229066 A CN 103229066A CN 201180056550X A CN201180056550X A CN 201180056550XA CN 201180056550 A CN201180056550 A CN 201180056550A CN 103229066 A CN103229066 A CN 103229066A
Authority
CN
China
Prior art keywords
wafer
converter
vacuum
groove
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180056550XA
Other languages
English (en)
Inventor
亚伦·德宾
大卫·凯斯
摩根·T·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Inquiry Systems Inc
Original Assignee
Advanced Inquiry Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Inquiry Systems Inc filed Critical Advanced Inquiry Systems Inc
Publication of CN103229066A publication Critical patent/CN103229066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了晶片测试。一种晶片测试系统包括用于通过独立地可操作的真空或压差将晶片可释放地附连至晶片转换器以及将晶片转换器可释放地附连至内插器的组件。该组件包括联接至晶片转换器的晶片转换器支承环，其中，第一柔性材料从晶片转换器支承环延伸，以便包围晶片转换器与内插器之间的空间，使得可以穿过一个或更多个第一排空路径通过第一真空排空空间。该组件还可以包括联接至晶片和卡盘的晶片支承环，其中，第二柔性材料从晶片支承环延伸，以便包围晶片与晶片转换器之间的空间，使得可以穿过一个或更多个第二排空路径通过第二真空排空空间。

Description

晶片测试系统以及相关的使用和制造方法
相关申请的交叉参考
本申请要求于2010年9月28日提交的名称为“ARRANGEMENT ORSTACK OF A WAFER CHUCK，WAFER，WAFER TRANSLATOR，ANDTESTER DIB BOARD WITH THREE INDEPENDENT VACUUMCOMPARTMENTS TO APPLY AND MANAGE CONTACT PRESSUREWITHIN THE STACK；ADDITIONALLY A SYSTEM TO CREATESTANDARDIZED CONTACT PATTERNS ACROSS THE TESTER SIDE OFTHE WAFER TRANSLATOR TO MINIMIZE LEAD TIME AND COST TOCREATE CUSTOM TRANSLATORS FOR SPECIFIC WAFER”(晶片卡盘、晶片、晶片转换器和具有三个独立的真空室的测试DIB板的测试器的排列或堆叠，以在堆叠内施加和管理接触压强，以及额外的创建穿过晶片转换器的测试侧的标准化的接触图案以最小化为特定的晶片创建定制转换器的导引时间和花费)的美国临时申请No.61/404,234的优先权，其全部内容通过参引并入本文。
技术领域
本技术大致涉及半导体制造设备，并且更具体地涉及用于将卡盘、晶片、晶片转换器和内插器保持在可释放的附连状态的系统和方法。
背景技术
半导体用于数字照相机、手机、计算机和许多其他技术应用中。半导体一般成批地制造，其各自包含多个半导体晶片，通过各种半导体制造操作在半导体晶片内或上形成具有集成电路的裸片。完整的晶片被电气地测试，以确定晶片上的哪些裸片能够根据预定规范操作。这样，有缺陷的裸片不会被封装或者结合在成品内。
电气测试期间，半导体晶片的表面上的导电区域通常与探针卡接触。晶片一般安装在可移动卡盘上，可移动卡盘用于相对于探针卡定位晶片并且在测试期间将晶片保持就位。利用探针卡的常规测试系统价格昂贵并且不能被小型化至一定的尺寸以下。因此，具有一种能够用于在半导体晶片上经济地、快速地以及有效地测试单独的裸片的改进的晶片测试系统将是需要的。
附图说明
图1是根据本公开技术的实施例配置的测试环境的示意性框图。
图2是根据本公开技术的实施例配置的晶片试验叠层的局部示意图。
图3A是根据本公开技术的实施例配置的晶片转换器的局部示意性等轴视图。
图3B是根据本公开技术的实施例的可操作地联接至内插器的晶片转换器的局部示意性横截面侧视图。
图4A是根据本公开技术的实施例的联接至晶片卡盘的晶片的局部示意性等轴视图。
图4B是根据本公开技术的实施例的可操作地联接至晶片转换器的晶片和晶片卡盘的局部示意性横截面侧视图。
图5是根据本公开技术的实施例的在附连过程期间图2的晶片测试叠层的一部分的局部示意性侧视图。
图6是在晶片卡盘、晶片、晶片转换器和内插器以堆叠构造已被可释放地附连之后的图5的晶片测试叠层的部分的局部示意性侧视图。
具体实施方式
本公开技术的实施例大致涉及晶片测试系统及相关的使用和制造方法。本文中参照的“一个实施例”、“实施例”或类似表述方式指的是所述的与实施例相关的特定特征、结构、操作或特性包括在本技术的至少一个实施例中。因此，这些短语或表述的出现在本文中未必全部参照同一实施例。此外，各个特定的特征、结构、操作或特性可以以任何适当的方式结合在一个或更多个实施例中。
如在本文中所使用的，术语“焊盘”、“触点”和“电气端子”大致指的是形成一个部件与另一个部件之间的物理和电连接的导电区域。在集成电路的背景中，“焊盘”一般指代集成电路的表面处或附近的金属化的区域，该区域通常用于形成用于将信号传送至集成电路和/或传送来自集成电路的信号的物理连接端子。这种集成电路焊盘可以由金属、金属合金、或包括多层金属和/或金属合金的层叠结构形成，它们一般出现在集成电路的导电材料的最上层上。
表述“晶片转换器”指的是便于将非单一集成电路的I/O焊盘(有时称为端子、焊盘、触板、结合焊盘、芯片焊盘或测试焊盘)连接至其他电气部件。可以理解，“I/O焊盘”是普通术语，本技术不限于集成电路的特定焊盘是否是输入、输出或输入/输出电路的部分。
晶片转换器可被布置在晶片与其他电气部件之间。晶片转换器可以包括具有两个主表面的衬底，每个表面具有布置其上的端子，衬底具有穿过衬底布置以提供第一表面上的至少一个端子与第二表面上的至少一个端子之间的电气连续性的电气路径。设计成朝向晶片布置的主表面可被称为晶片转换器的晶片侧。晶片转换器的晶片侧可以具有匹配晶片上的集成电路的I/O焊盘的至少一部分的布置的端子样式。当布置在晶片与其他电气部件之间时，晶片转换器与晶片上的多个集成电路的一个或更多个I/O焊盘形成电接触，转换器从而提供通过晶片转换器至其他电气部件的电气路径。
晶片转换器是可用于实现一个或更多个电气端子与相应组的电气端子之间的电连接，一个或更多个电气端子以第一比例或尺寸制造，相应组的电气端子以第二比例或尺寸制造。晶片转换器可以提供一个技术中的最小特征(比如，探针卡的针)与另一技术中的最大特征(比如，集成电路的结合焊盘)之间的电桥。为了方便起见，晶片转换器可以简单地被称作转换器，转换器没有关于其预定意思的不明确性。
表述“转移的晶片”指的是处于附连状态的晶片/晶片转换器对，并且晶片上的集成电路的触板的预定部分或全部与布置在转换器的晶片侧上的相应的电连接电接触。可移除附连可以例如经由真空或其他压差附连实现。即，通过相对于空间的外部的压强(一般是大气压强)减小晶片与晶片转换器之间的空间中的压强，晶片和晶片转换器放置在附连状态中。
如在本文中使用的术语“测试器”指的是用于确定是否根据预定规范实施集成电路的设备，一般为电气设备。术语“芯片”、“集成电路”、“半导体装置”和“微电子器件”在本领域中有时可互换地使用。本技术涉及芯片、集成电路、半导体装置和微电子器件的制造和测试，如这些术语在本领域所通常理解的。
以下描述的是晶片测试系统以及相关的使用和制造方法的多个实施例。在一个实施例中，晶片测试系统包括用于通过独立地可操作的真空或压差将晶片可释放地附连至晶片转换器以及将晶片转换器可释放地附连至内插器的组件。该组件可以包括联接至晶片转换器的晶片转换器支承环，其中，第一柔性材料从晶片转换器支承环延伸，以便包围晶片转换器与内插器之间的空间，使得可以通过一个或更多个第一排空路径通过第一真空排空空间。该组件还可以包括联接至晶片和卡盘的晶片支承环，其中，第二柔性材料从晶片支承环延伸，以便包围晶片与晶片转换器之间的空间，使得可以通过一个或更多个第二排空路径通过第二真空排空空间。
在本技术的另一个方面中，晶片/晶片转换器/内插器在附连状态中的使用以如下方式提供与晶片上的非单一集成电路的焊盘的电连接：以使在形成这些电连接的过程中基本不损坏焊盘。本技术的各个实施例提供用于便于晶片/晶片转换器对和/或晶片转换器/内插器对的真空附连的密封装置。空气、或任何气体或气体组合的全部或一些部分从晶片与晶片转换器之间通过一个或更多个排空路径排空。
图1是根据本技术的实施例的测试环境100的示意性框图。在图1的例子中，测试环境100包括测试器102和探测器110。测试器102经由缆线104电气地联接至探测器110。探测器110可以包括装置接口板(“DIB”)120、内插器130和晶片转换器140。如以下将要更加具体地论述的，晶片转换器140提供至晶片150的可移除的电连接。晶片150包括多个半导体裸片，每个裸片具有一个或更多个触点。晶片150由探针卡盘160支承。
在典型的晶片测试期间，晶片转换器140和晶片150定位成使得晶片转换器140上的一个或更多个探针接触晶片150上的结合焊盘。这使得测试器102能够经由包括缆线104、DIB120、内插器130和晶片转换器140的路径向晶片150发送激励信号。类似地，测试器102可以通过同一路径接收来自晶片150的响应信号。例如，测试器102能够获得来自单独的焊盘的诊断(比如，测试器102能够向焊盘提供信号并且在同一焊盘或不同的焊盘处分析响应)。
图2是根据本技术的实施例的晶片试验叠层270的局部示意图。测试叠层270包括以上参照图1所述的几个特征，包括DIB120、内插器130、晶片转换器140、晶片150和卡盘160。测试叠层270示出呈附连布置的这些特征，使得测试器(比如，图1中的测试器102)能够经由通过DIB120、内插器130和晶片转换器140穿行的电桥、链路或路径可操作地连接到晶片150。
DIB120可以是包括衬底227的印刷电路板，衬底227具有第一表面222和与第一表面222相反的第二表面224。一个或更多个缆线连接器206可被联接至第一表面222。缆线连接器206可被构造成与缆线或测试器(比如，图1中所示的缆线104和测试器102)可操作地接口。一个或更多个DIB触点228可被布置在DIB120的第二表面224上。触点228可以经由通过衬底227穿行的电气路径226可操作地连接到缆线连接器206。
内插器130可以是多层印刷电路板，包括具有第一表面232和第二表面234的内插器衬底237，第一表面232面向DIB120的第二表面224，第二表面234与第一表面232相反。内插器130可以包括定位在内插器衬底237中的通孔235内的一个或更多个触针236。通孔235可以从第一表面232至第二表面234横穿内插器衬底237。触针236可以在内插器的第一表面232处或其附近可操作地联接至触板238。触板238可以具有比触针236更大的表面面积，并且因此可以改进与DIB触点228的电连接。触针236和触板238可以由比如为镍/金的导电材料制成。在所示出的实施例中，触针236朝向晶片转换器140延伸超过内插器130的第二表面234。在其他实施例中，触针236可以相对于内插器130的第二表面234和/或相对于其他单独的触针236改变高度。
晶片转换器140可以包括具有面向内插器130的第一表面242的衬底247。第一电气端子248定位在第一表面242处或其附近，并且被构造成与内插器触针236接口。第二电气端子249定位在晶片转换器140的与第一表面242相反的第二表面244处或其附近，以与晶片150的第一表面252上的结合焊盘258接口。布置在横穿晶片转换器衬底247的通孔245中的电气路径246提供用于第一表面242处的至少一个电气端子248与第二表面244处的至少一个电气端子249之间的电气连续性。晶片转换器140因此提供内插器130上的针236与晶片150上的结合焊盘258之间的电桥、链路或路径。结合焊盘258实现测试器与晶片150的内部电路之间的最终电连接。
位于晶片转换器140的第二表面244上的电气端子249的样式可以匹配或对应于晶片150上的焊盘258的至少一部分的布置。晶片150和/或晶片转换器140在该技术的各个实施例中可以具有不同样式或布置的焊盘258和电气端子249。例如，在某些实施例中，结合焊盘258和转换器电气端子249布置成多边形(比如，六边形)或蜂窝型的矩阵。六边形布置的优势在于其便于对于端子和结合焊盘的封闭式封装。在另外的实施例中，结合焊盘258布置成栅格。电气端子249可以至少部分地由镍、铂、镍-铂或其他导电材料制成，结合焊盘258可以至少部分地由铝或其他导电材料制成。在一些实施例中，电气端子249可以由比结合焊盘258的材料更硬的材料制成。电气端子249可以通过物理或化学蒸汽沉积、丝网印刷或其他方法沉积或形成在晶片转换器140上。
在一些实施例中，晶片转换器140可以与晶片150具有大致相同的尺寸和/或形状，并且可以包括足够数量的电气端子249以通过单次接触触及和测试晶片150上的全部焊盘258(比如，使转换器140与晶片150接触的单个例子)。在一些实施例中，晶片转换器140的电气端子249在单次接触中触及晶片150上的130,000或更多的焊盘258。在特定实施例中，通过晶片转换器140的单次接触触及晶片150上的一百万或更多的焊盘258。在某些实施例中，晶片转换器140具有相对于晶片150的不同尺寸和/或形状，并且每次仅测试晶片150上的焊盘258的一部分。在该后面的布置中，晶片测试可以通过使测试器连续地瓷砖式覆盖晶片150的多个部分来执行。例如，在特定的实施例中，具有40,000个焊盘258的晶片的两个区域的每一个均通过晶片转换器140连续地接触。
晶片150和/或晶片转换器140的结构可被定制成改进这些部件之间的接触。例如，晶片转换器140的硬度在该技术的各个实施例中可以改变，以便减小对焊盘258和电气端子249的彼此适应的需求。在一些实施例中，柔性晶片转换器140提供对安装在刚性支承上的晶片150的表面的顺应性，而在其他实施例中，晶片转换器150是更加刚性的。在一些实施例中，晶片转换器140包括一个或更多个加强板或其他加强特征。在特定的实施例中，晶片转换器140至少部分地由硅或陶瓷制成，晶片至少部分地由硅制成。
晶片150与晶片转换器140之间的接触可以通过增加朝向晶片150的边缘的模拟(dummy)机械触点或其他高度来减轻晶片150的边缘处的弯曲/悬臂而进行进一步的改进。此外，焊盘258和/或电气端子249的高度可以跨越晶片150和/或晶片转换器140而静态或动态地(比如，通过弹簧或类似的力)变化以改进电接触。
在一些实施例中，晶片转换器140可移除地或固定地联接至转换器支承环280。转换器支承环280可以包括由此延伸的一个或更多个密封件284。密封件284可被构造成提供晶片转换器140与内插器130之间的气密或大致气密密封。转换器支承环280可以包括横穿支承环280的一个或更多个排空路径或者端口282。在一些实施例中，排空路径282可装配有阀，以打开和关闭排空路径282。如以下将参照图3A、3B和5所进一步详细描述的，第一真空可以在内插器130与晶片转换器140之间的空间286上抽吸以经由排空路径282排空空气，由此产生可以将内插器130与晶片转换器140牵拉一起以及使其可释放地附连的压差。在一些实施例中，转换器支承环280具有比内插器130的直径更小的直径，使得转换器支承环排空路径282位于内插器130的圆周内。在另外的实施例中，转换器支承环290具有与内插器130的直径相同或大于内插器130的直径的直径，排空路径282可以相对于内插器130位于相同或不同的位置中。
晶片150可以定位在卡盘支承环290中或其上，卡盘支承环290以类似于以上参照转换器支承环280所述的方式周向地包围或至少部分地包围晶片150。卡盘支承环290可以与卡盘160是一体的或者可以包括独立的部件。卡盘支承环290可以包括由此延伸的一个或更多个密封件294。密封件294可被构造成提供晶片150与晶片转换器140之间的气密或大致气密密封。卡盘支承环290可以包括进入晶片转换器140与晶片150之间的空间296的一个或更多个排空路径或端口292。例如，端口292可以从卡盘160的第一表面262至卡盘的与第一表面262相反的第二表面264横穿卡盘160。在一些实施例中，排空路径292可以装配有阀，以打开和关闭排空路径292。如以下参照图4A、4B和5所进一步详细描述的，第二真空可以在晶片转换器140与晶片150之间的空间296中操作，由此产生将晶片转换器140和晶片150牵拉在一起并且使其可释放地附连的压差。在一些实施例中，可以经由排空路径292从空气空间296排空空气或其他气体。可以理解，用于将排空路径292联接至真空源的其他适当的结构可以用于其他实施例中。在某些实施例中，晶片150和晶片转换器140可以通过在转让给本申请的受让人的美国专利申请No.12/547,418中说明的系统和方法可移除地附连，该专利申请在2009年8月25日提交，其名称为“MAINTAINING A WAFER/WAFER TRANSLATOR PAIR IN ANATTACHED STATE FREE OF A GASKET DISPOSED THEREBETWEEN”(将晶片/晶片转换器对保持在彼此之间不设置垫片的附连状态)，其全部内容通过参引并入本文。
在一些实施例中，晶片150可以通过第三真空可释放地联接至卡盘160。晶片150可被朝向卡盘160牵拉以及可移除地保持在卡盘160上，晶片150的第二表面254接触卡盘160的第一表面262。卡盘160可以包括真空孔298以影响卡盘160与晶片150之间的吸力。在特定的实施例中，卡盘具有大约317mm的直径，晶片具有大约300mm的直径。在其他实施例中，卡盘和/或晶片可以具有其他尺寸。在某些实施例中，卡盘支承环290具有比转换器支承环280的直径更小的直径，使得转换器支承环排空路径282位于卡盘支承环290的圆周的外侧。在另外的实施例中，卡盘支承环290具有与转换器支承环280相同的直径或更大的直径。晶片150可以通过晶片机器人或类似已知的晶片输送设备传送至卡盘160内。在一些实施例中，卡盘160可以包括多个提升销以支承晶片150的第二表面254。
图3A是根据本技术的实施例配置的晶片转换器140的局部示意性等轴视图。图3B是根据本技术的实施例可操作地联接至内插器130的晶片转换器140的局部示意性横截面侧视图。首先参照图3A，晶片转换器140联接至转换器支承环280并由转换器支承环280周向地包围。在一些实施例中，支承环280由金属制造，但在其他实施例中可以包括其他材料。支承环280包括构造成容纳密封件284的凹槽385。在各个实施例中，密封件284可以是大致刚性的。在所示例子中，凹槽385围绕支承环280的第一表面242连续地延伸。支承环280可以包括凹槽385的周向地向内的一个或更多个排空路径。如上参照图2所述，排空路径可以横穿转换器支承环280并且可以装配有阀以打开和关闭排空路径。
现在参考图3B，密封件284包括坐置在凹槽385中的基部部分387和由支承环280向外延伸的上部部分389。凹槽385可以形成有凸缘，以便保持密封件284的基部部分387。在所示实施例中，上部部分389相对于支承环280的顶侧周向向外地成角度，但在其他实施例中，上部部分389可以相对于支承环280的顶侧垂直或大致垂直。上部部分389构造成用作保持晶片转换器140与内插器130之间的空间286中的真空或局部真空的密封件。真空将晶片转换器140和内插器130保持在可移除地附连的状态中。晶片转换器140和内插器130可以通过解除密封件284或通过打开阀以打开排空路径而彼此释放。
图4A是根据本技术的实施例的定位在晶片卡盘160上的晶片150的局部示意性等轴视图。图4B是根据本技术的实施例的可操作地联接至晶片转换器140的晶片150和晶片卡盘160的局部示意性横截面侧视图。首先参考图4A，晶片150联接至卡盘支承环290并且由卡盘支承环290周向地包围。卡盘支承环290包括构造成容纳密封件294的凹槽495。在所示实施例中，凹槽495围绕支承环290的顶侧连续地延伸。卡盘支承环290可以包括凹槽495周向地向内的一个或更多个排空路径(在图4A中不可见)。排空路径可以从卡盘的第一表面262向第二表面264横穿。环290中的排空路径可以装配有阀以打开和关闭排空路径。在一些实施例中，卡盘支承环290与卡盘160是一体的，卡盘160可释放地联接至晶片150(比如，卡盘160可以通过卡盘真空孔298用作用于晶片150的真空保持装置)。
现在参考图4B，密封件294包括坐置在凹槽495中的基部部分497和从支承环290向外延伸的上部部分499。凹槽495可以设置有凸缘以便保持密封件294的基部部分497。在所示实施例中，上部部分499相对于支承环290的顶侧成角度，但在其他实施例中，上部部分499可以是垂直或大致垂直的。上部部分499构造成用作保持晶片转换器140与晶片150之间的空间296中的真空或局部真空的密封件。真空将晶片转换器140和晶片150保持在可移除地附连的状态中。晶片转换器140和晶片150可以通过解除密封件294或通过打开阀以打开一个或更多个排空路径而彼此释放。
图5是根据本技术的实施例的在附连过程期间图2的晶片测试叠层270的一部分的局部示意性侧视图。如上参照图2-4B所述，多个真空可以独立地操作以(a)将内插器130可移除地附连至晶片转换器140，(b)将晶片转换器140可移除地附连至晶片150，和/或(c)将晶片150可移除地附连至卡盘160。在所示实施例中，卡盘160和晶片150可移除地附连并且在内插器130朝向晶片转换器140向下运动的同时一起朝向晶片转换器140向上运动。在一些实施例中，内插器130和卡盘160中的仅一个朝向另一个运动，而这些元件中的一个保持静止。一般地，晶片转换器140和晶片150相对于彼此对准，使得布置在晶片转换器140的第二表面244处的电气端子249和晶片150的第一表面252处的焊盘258在晶片150与晶片转换器140之间的空间296被排空时互相电接触。内插器130与晶片转换器140同样相对于彼此对准，使得布置在晶片转换器140的第一表面242上的电气端子248和内插器触针236在晶片转换器130与内插器130之间的空间286被排空时互相电接触。
当晶片150接近晶片转换器140时，卡盘密封件294接触晶片转换器140的第二表面244或晶片转换器支承环280，并且密封晶片150与晶片转换器140之间的空间296。当经由真空将空气或其他气体通过卡盘支承环排空路径292抽出时，大气气压将晶片转换器140和晶片150按压到可移除地附连的状态中，其中，晶片转换器140的第二表面244上的电气端子249与晶片150的第一侧252的焊盘258电接触。同样，当内插器130接近晶片转换器140时，晶片转换器密封件284接触内插器130的第二表面234的周边环形部分，并且密封内插器130与晶片转换器140之间的空间286。晶片转换器140与内插器130之间的空气或其他气体通过排空路径282从空间286抽出。晶片转换器140与内插器130的外部的气压可以将这些部件压入可移除地附连的状态中，其中，晶片转换器140的第一侧242上的电气端子248与内插器130的第二侧234上的触针236形成电接触。虽然所示实施例示出内插器130、晶片转换器140和晶片150/卡盘160同时附连以形成晶片测试叠层，然而在一些实施例中，部件可以彼此顺次地附连(比如，内插器130和晶片转换器140在晶片转换器140附连至晶片150之前彼此附连)。
图6是在卡盘160、晶片150、晶片转换器140和内插器130以堆叠构造已被可释放地附连之后的图5的晶片测试叠层270的部分的局部示意性侧视图。从晶片转换器支承环280延伸的密封件284接合内插器130，以在内插器130和晶片转换器140已经由第一真空被推压在一起之后产生内插器130与晶片转换器140之间的气密或大致气密密封。从卡盘支承环290延伸的密封件294同样在晶片150与晶片转换器140经由第二真空推压在一起之后产生晶片150与晶片转换器140之间的第二气密或大致气密密封。卡盘160和晶片150通过卡盘真空孔298操作的第三真空可释放地附连。
第一、第二和第三真空可以独立地操作，在卡盘160和晶片150之间、在晶片150与晶片转换器140之间以及在晶片转换器140与内插器130之间提供不同的压力。这些部件之间的压力因此可以独立地改变以改进接触和测试性能，而不产生能够损坏装置的触点或其他部件的过大的压力。在另外的实施例中，两个或更多个部件之间的空气空间彼此流体连通，并且能够由共用真空密封。
本技术的实施例可以在晶片测试技术中提供很多优势。例如，当需要改变用于测试的晶片的类型时，本文中公开的晶片测试系统可容易地适用。更具体地，当具有交替配置的焊盘的新式晶片准备被测试时，仅晶片转换器(或仅晶片转换器的晶片侧)需要被更换以匹配新的晶片的结合焊盘布置。DIB和内插器可以通用地适应多种类型的晶片。这种布置能够引起相对于传统系统的相当大的成本节省，在传统系统中，当具有新式构造的晶片被使用时对全部探测器进行更换。
适应不同类型的晶片的能力另外由独立地可控制的真空所支持。更具体地，真空可以控制各部件之间的压力以提供有效的电接触，并且可以调整晶片与晶片转换器之间的压差，从而适应新的晶片上的结合焊盘的特定的布置和数量。多真空系统还能够使晶片转换器精细地调整接触力，以及更有效地接触整个晶片，由此利用单次接触测试晶片上的所有焊盘。这可以减少测试时间，并且可以减轻由于重复或过度地强度测试对单独的焊盘磨损。
此外，本文中公开的系统提供一种具有比典型测试系统中的触点更小的触点的晶片转换器。转换器上的较小的触点可以提高晶片的测试速率，因为在更小的触点之间具有更小的天线效应。在一些实施例中，测试速率可以是大约500M比特/秒。在另外的实施例中，测试速率可以是大约120G比特/秒。
从上文中可以理解，本技术的特定实施例已在本文中出于示例的目的进行了说明，但在不脱离本技术的范围的情况下可以做出各种修改。例如，晶片和转换器可以具有以除以上明确地所示和所述之外的结构布置的触点。在特定实施例的上下文中说明的公开内容的某些方面可以结合在其他实施例中或者从其他实施例中去除。例如，一些实施例仅包括晶片叠层的特定元件。因此，本公开及相应的技术可以包括本文中未明确地示出和说明的其他实施例。

Claims (24)

1.一种晶片测试系统，包括：
测试器；
探测器；
位于所述测试器与所述探测器之间的缆线，其中，所述探测器包括：
内插器；
邻近所述内插器的晶片转换器；以及
转换器支承，所述转换器支承构造成容纳所述晶片转换器，所述转换器支承具有构造成至少局部密闭地密封所述晶片转换器与所述内插器之间的空间的密封件。
2.如权利要求1所述的晶片测试系统，其中：
所述内插器包括邻近所述晶片转换器的触针；
所述晶片转换器包括位于邻近所述内插器的第一侧处的第一端子、位于第二侧的第二端子以及位于所述第一端子和第二端子之间的电气路径；以及
所述触针构造成在所述空间至少部分地处于真空下时接触所述第一端子。
3.如权利要求1所述的晶片测试系统，其中，所述转换器支承包括构造成使气体穿行至所述晶片转换器与所述内插器之间的所述空间/使气体从所述晶片转换器与所述内插器之间的所述空间穿出的路径。
4.如权利要求1所述的晶片测试系统，其中：
所述转换器支承包括具有构造成容纳所述密封件的凹槽的环；以及
所述密封件包括至少部分地容纳在所述环的所述凹槽中的大致柔性的材料。
5.如权利要求1所述的晶片测试系统，其中：
所述转换器支承包括具有凹槽的环；以及
所述密封件包括基部部分和从所述基部部分延伸的上部部分，所述基部部分容纳在所述环的所述凹槽中。
6.如权利要求1所述的晶片测试系统，其中：
所述转换器支承包括具有凹槽的环，所述凹槽具有凸缘；
所述密封件包括基部部分和从所述基部部分延伸的上部部分；以及
所述基部部分容纳在所述环的所述凹槽中并且由所述凹槽的所述凸缘保持。
7.如权利要求1所述的晶片测试系统，其中：
所述转换器支承包括具有凹槽的环，所述凹槽具有凸缘；
所述密封件包括基部部分和从所述基部部分延伸的上部部分；
所述基部部分容纳在所述环的所述凹槽中并且由所述凹槽的所述凸缘保持；以及
所述上部部分相对于所述转换器支承周向向外地成角度。
8.如权利要求1所述的晶片测试系统，其中：
所述密封件是第一密封件；
所述晶片测试系统还包括：
卡盘，所述卡盘构造成保持晶片邻近所述晶片转换器的所述第二侧；
卡盘支承，所述卡盘支承构造成容纳所述卡盘，所述卡盘支承具有构造成至少局部密闭地密封所述晶片与所述晶片转换器之间的空间的第二密封件。
9.一种晶片转换器，包括：
衬底，所述衬底具有第一侧和第二侧；
位于所述第一侧的第一端子；
位于与所述第一侧相反的第二侧处的第二端子；
和位于所述第一端子与第二端子之间的电气路径；以及
转换器支承，所述转换器支承构造成容纳所述衬底，所述转换器支承具有构造成至少部分密闭地密封所述晶片转换器与邻近所述晶片转换器的所述第一侧的内插器之间的空间的密封件。
10.如权利要求9所述的晶片转换器，其中，所述转换器支承包括构造成使气体穿行至所述晶片转换器与所述内插器之间的所述空间/使气体从所述晶片转换器与所述内插器之间的所述空间穿出的路径。
11.如权利要求9所述的晶片转换器，其中：
所述转换器支承包括具有构造成容纳所述密封件的凹槽的环；以及
所述密封件包括至少部分地容纳在所述环的所述凹槽中的大致柔性的材料。
12.如权利要求9所述的晶片转换器，其中：
所述转换器支承包括具有凹槽的环；以及
所述密封件包括基部部分和从所述基部部分延伸的上部部分，所述基部部分容纳在所述环的所述凹槽中。
13.如权利要求9所述的晶片转换器，其中：
所述转换器支承包括具有凹槽的环，所述凹槽具有凸缘；
所述密封件包括基部部分和从所述基部部分延伸的上部部分；以及
所述基部部分容纳在所述环的所述凹槽中并且由所述凹槽的所述凸缘保持。
14.如权利要求9所述的晶片转换器，其中：
所述转换器支承包括具有凹槽的环，所述凹槽具有凸缘；
所述密封件包括基部部分和从所述基部部分延伸的上部部分；
所述基部部分容纳在所述环的所述凹槽中并且由所述凹槽的所述凸缘保持；以及
所述上部部分相对于所述转换器支承周向向外地成角度。
15.一种用于建立与具有结合焊盘的晶片的接触的方法，包括：
将内插器和晶片转换器放置成邻近所述晶片，所述晶片转换器具有面向所述晶片的所述结合焊盘的端子；
至少部分密闭地密封所述内插器与所述晶片转换器之间的第一空间和所述晶片与所述晶片转换器之间的第二空间；
建立所述第一空间中的第一真空和所述第二空间中的第二真空；以及
利用所述第一真空和第二真空使所述晶片转换器的所述端子与所述晶片的所述结合焊盘接触。
16.如权利要求15所述的方法，还包括基于所述端子与所述结合焊盘之间的接触的目标程度调整所述第一真空和第二真空中的至少一个。
17.如权利要求15所述的方法，还包括调整所述第一真空和第二真空中的至少一个，使得所述端子和所述结合焊盘彼此电气和物理接触。
18.如权利要求15所述的方法，还包括：
将所述晶片保持在卡盘上，所述晶片具有面向所述晶片转换器的第一侧和面向所述卡盘的第二侧；
建立所述晶片的所述第二侧与所述卡盘之间的第三真空；以及
基于所述端子与所述结合焊盘之间的接触的目标程度调整所述第一真空、第二真空和第三真空中的至少一个。
19.如权利要求15所述的方法，其中：
所述结合焊盘是第一结合焊盘；
所述端子是第一端子；
所述晶片还包括多个另外的结合焊盘；
所述晶片转换器还包括对应于所述晶片的所述结合焊盘的多个另外的端子；以及
所述方法还包括基于所述多个端子与相应的结合焊盘之间的接触的目标程度调整所述第一真空和第二真空中的至少一个。
20.如权利要求15所述的方法，还包括通过控制所述第一空间中的第一压强和所述第二空间中的第二压强中的至少一个以不同于另一个，来控制所述晶片转换器上的力。
21.一种用于建立与具有结合焊盘的晶片的接触的设备，包括：
内插器；
晶片转换器，所述晶片转换器具有邻近所述内插器的第一侧和邻近所述晶片的第二侧，所述晶片转换器具有面向所述晶片的所述结合焊盘的端子；
用于至少部分密闭地密封所述内插器与所述晶片转换器之间的第一空间的装置；以及
用于至少部分密闭地密封所述晶片与所述晶片转换器之间的第二空间的装置。
22.如权利要求21所述的设备，还包括：
用于建立所述第一空间中的第一真空的装置；
用于建立所述第二空间中的第二真空的装置。
23.如权利要求21所述的设备，还包括：
用于建立所述第一空间中的第一真空的装置；
用于建立所述第二空间中的第二真空的装置；以及
用于基于所述端子与所述结合焊盘之间的接触的目标程度调整所述第一真空和第二真空中的至少一个的装置。
24.如权利要求21所述的设备，其中，用于调整的装置构造成将所述第一真空和所述第二真空中的至少一个调整为不同于另一个。
CN201180056550XA 2010-09-28 2011-09-28 晶片测试系统以及相关的使用和制造方法 Pending CN103229066A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40423410P 2010-09-28 2010-09-28
US61/404,234 2010-09-28
PCT/US2011/053775 WO2012054201A1 (en) 2010-09-28 2011-09-28 Wafer testing systems and associated methods of use and manufacture

Publications (1)

Publication Number Publication Date
CN103229066A true CN103229066A (zh) 2013-07-31

Family

ID=45870013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180056550XA Pending CN103229066A (zh) 2010-09-28 2011-09-28 晶片测试系统以及相关的使用和制造方法

Country Status (6)

Country Link
US (4) US8405414B2 (zh)
JP (1) JP2013540354A (zh)
KR (1) KR20130138793A (zh)
CN (1) CN103229066A (zh)
SG (1) SG189154A1 (zh)
WO (1) WO2012054201A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021048650A1 (en) * 2019-09-12 2021-03-18 International Business Machines Corporation Compliant organic substrate assembly for rigid probes
WO2023098119A1 (en) * 2021-11-30 2023-06-08 International Business Machines Corporation Compliant wafer probe assembly
CN116520123A (zh) * 2023-06-28 2023-08-01 深圳宏芯宇电子股份有限公司 一种晶圆测试设备及晶圆的测试方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
JP2013540354A (ja) * 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
WO2012159003A1 (en) * 2011-05-19 2012-11-22 Celerint, Llc. Parallel concurrent test system and method
US9817062B2 (en) 2011-05-19 2017-11-14 Celerint, Llc. Parallel concurrent test system and method
US8779789B2 (en) * 2012-04-09 2014-07-15 Advanced Inquiry Systems, Inc. Translators coupleable to opposing surfaces of microelectronic substrates for testing, and associated systems and methods
US20140176174A1 (en) * 2012-12-26 2014-06-26 Advanced Inquiry Systems, Inc. Designed asperity contactors, including nanospikes for semiconductor test, and associated systems and methods
US9423451B2 (en) * 2013-06-04 2016-08-23 Marvell World Trade Ltd. Method and apparatus for testing a semiconductor package having a package on package (PoP) design
JP6367124B2 (ja) * 2015-01-09 2018-08-01 マクセルシステムテック株式会社 半導体製造装置のテスト方法
FR3032038B1 (fr) * 2015-01-27 2018-07-27 Soitec Procede, dispositif et systeme de mesure d'une caracteristique electrique d'un substrat
US20170016954A1 (en) * 2015-06-10 2017-01-19 Translarity, Inc. Systems and methods for generating and preserving vacuum between semiconductor wafer and wafer translator
US20170023642A1 (en) * 2015-06-10 2017-01-26 Translarity, Inc. Lost motion gasket for semiconductor test, and associated systems and methods
TW201818081A (zh) * 2016-08-19 2018-05-16 美商川斯萊緹公司 具有晶圓轉譯器及加強介面之測試堆疊及相關聯之系統及方法
CN108120853A (zh) * 2016-11-28 2018-06-05 联芯科技有限公司 芯片测试夹具
US10672674B2 (en) 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
AT522017A1 (de) 2019-01-14 2020-07-15 Ing Dr Rainer Gaggl Dipl Vorrichtung zum Prüfen von Bauteilen
US11322473B2 (en) * 2019-09-12 2022-05-03 International Business Machines Corporation Interconnect and tuning thereof
US11662366B2 (en) 2021-09-21 2023-05-30 International Business Machines Corporation Wafer probe with elastomer support
CN114783931B (zh) * 2022-04-06 2023-03-21 苏州汉天下电子有限公司 一种半导体样片承载台以及半导体样片探针测试装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935696A (en) * 1987-04-16 1990-06-19 Teradyne, Inc. Test pin assembly for circuit board tester
US4912399A (en) 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
US4975638A (en) 1989-12-18 1990-12-04 Wentworth Laboratories Test probe assembly for testing integrated circuit devices
US5477160A (en) 1992-08-12 1995-12-19 Fujitsu Limited Module test card
JPH06232233A (ja) 1992-12-23 1994-08-19 Honeywell Inc 裸ダイの試験装置
US6023103A (en) * 1994-11-15 2000-02-08 Formfactor, Inc. Chip-scale carrier for semiconductor devices including mounted spring contacts
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JP3364401B2 (ja) * 1996-12-27 2003-01-08 東京エレクトロン株式会社 プローブカードクランプ機構及びプローブ装置
JP3949256B2 (ja) 1998-02-19 2007-07-25 富士通株式会社 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
US5986753A (en) * 1998-03-09 1999-11-16 Chapman Instruments Inc. Wafer holding and orienting fixture for optical profilometry
US6215320B1 (en) 1998-10-23 2001-04-10 Teradyne, Inc. High density printed circuit board
JP3565086B2 (ja) 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
KR100350978B1 (ko) 1999-06-28 2002-08-28 삼성전자 주식회사 고해상도 비디오 기록/재생장치
US8076216B2 (en) * 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
JP4108941B2 (ja) 2000-10-31 2008-06-25 株式会社荏原製作所 基板の把持装置、処理装置、及び把持方法
US6737879B2 (en) 2001-06-21 2004-05-18 Morgan Labs, Llc Method and apparatus for wafer scale testing
JP4484520B2 (ja) * 2001-12-27 2010-06-16 フォームファクター， インコーポレイテッド 能動電子部品の直接冷却をともなう冷却アセンブリ
KR100448913B1 (ko) 2002-01-07 2004-09-16 삼성전자주식회사 반도체 디바이스 테스트 시스템
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US6861856B2 (en) 2002-12-13 2005-03-01 Cascade Microtech, Inc. Guarded tub enclosure
US7282931B2 (en) 2003-02-19 2007-10-16 Octavian Scientific, Inc. Full wafer contacter and applications thereof
US6991969B2 (en) 2003-02-19 2006-01-31 Octavian Scientific, Inc. Methods and apparatus for addition of electrical conductors to previously fabricated device
KR101270180B1 (ko) 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
JP2006032593A (ja) 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
JP4145293B2 (ja) 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
US7733106B2 (en) 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
US20080029879A1 (en) 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
US7532021B2 (en) 2006-06-06 2009-05-12 Advanced Inquiry Systems, Inc. Apparatus for translated wafer stand-in tester
US7453277B2 (en) * 2006-06-06 2008-11-18 Advanced Inquiry Systems, Inc. Apparatus for full-wafer test and burn-in mechanism
TWI466205B (zh) * 2006-06-06 2014-12-21 Advanced Inquiry Systems Inc 用於雙形態晶圓測試之方法與設備
WO2007146291A2 (en) * 2006-06-09 2007-12-21 Octavian Scientific, Inc. Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
TWI600099B (zh) 2006-07-07 2017-09-21 川斯拉利特公司 平面延伸電導體超越基材邊緣的方法和設備
US7572132B2 (en) * 2006-07-18 2009-08-11 Advanced Inquiry Systems, Inc. Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate
US7498800B1 (en) 2006-07-18 2009-03-03 Advanced Inquiry Systems, Inc. Methods and apparatus for rotationally accessed tester interface
US7489148B2 (en) 2006-07-28 2009-02-10 Advanced Inquiry Systems, Inc. Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
US7579854B2 (en) * 2006-12-08 2009-08-25 Suss Microtec Test Systems Gmbh Probe station and method for measurements of semiconductor devices under defined atmosphere
US7723980B2 (en) * 2007-03-22 2010-05-25 Advanced Inquiry Systems, Inc. Fully tested wafers having bond pads undamaged by probing and applications thereof
US7579852B2 (en) * 2007-03-22 2009-08-25 Advanced Inquiry Systems, Inc. Wafer translator having metallization pattern providing high density interdigitated contact pads for component
JP2009204393A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
US7791174B2 (en) 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
US20100066395A1 (en) * 2008-03-13 2010-03-18 Johnson Morgan T Wafer Prober Integrated With Full-Wafer Contacter
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
JP5258395B2 (ja) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置
JP2010133787A (ja) * 2008-12-03 2010-06-17 Tokyo Electron Ltd プローブカード
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
WO2011016097A1 (ja) * 2009-08-07 2011-02-10 株式会社アドバンテスト ウエハトレイおよび試験装置
US8362797B2 (en) 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
JP2013540354A (ja) * 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
CN103380496A (zh) * 2010-10-06 2013-10-30 查尔斯.斯塔克.德雷珀实验室公司 中介层、电子模块及其形成方法
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021048650A1 (en) * 2019-09-12 2021-03-18 International Business Machines Corporation Compliant organic substrate assembly for rigid probes
GB2602907A (en) * 2019-09-12 2022-07-20 Ibm Compliant organic substrate assembly for rigid probes
GB2602907B (en) * 2019-09-12 2023-09-20 Ibm Compliant organic substrate assembly for rigid probes
WO2023098119A1 (en) * 2021-11-30 2023-06-08 International Business Machines Corporation Compliant wafer probe assembly
CN116520123A (zh) * 2023-06-28 2023-08-01 深圳宏芯宇电子股份有限公司 一种晶圆测试设备及晶圆的测试方法
CN116520123B (zh) * 2023-06-28 2023-09-19 深圳宏芯宇电子股份有限公司 一种晶圆测试设备及晶圆的测试方法

Also Published As

Publication number Publication date
US8872533B2 (en) 2014-10-28
US8405414B2 (en) 2013-03-26
KR20130138793A (ko) 2013-12-19
US10571489B2 (en) 2020-02-25
US9612259B2 (en) 2017-04-04
JP2013540354A (ja) 2013-10-31
US20150015292A1 (en) 2015-01-15
US20170219629A1 (en) 2017-08-03
US20120074976A1 (en) 2012-03-29
SG189154A1 (en) 2013-05-31
US20130314115A1 (en) 2013-11-28
WO2012054201A1 (en) 2012-04-26

Similar Documents

Publication Publication Date Title
CN103229066A (zh) 晶片测试系统以及相关的使用和制造方法
US11099236B2 (en) Inspection device and contact method
JP5436146B2 (ja) ウェーハ検査装置
KR101429492B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
KR101258351B1 (ko) 프로브 카드
CN109863414B (zh) 基板检查装置和基板检查方法
TWI729210B (zh) 基板檢查方法及基板檢查裝置
JP2011091262A (ja) プローバおよびプローブ検査方法
US9146269B2 (en) Maintaining a wafer/wafer translator pair in an attached state free of a gasket diposed
JP4940269B2 (ja) 半導体ウェハのテスト装置、半導体ウェハのテスト方法及び半導体ウェハ用プローブカード
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
US9176186B2 (en) Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
TW201705330A (zh) 產生及保持半導體晶圓及晶圓中繼器之間的真空狀態之系統及方法
JP2010093085A (ja) 半導体ウェハの検査方法及び半導体ウェハ保持体
JP2013080938A (ja) 半導体検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: oregon

Applicant after: The whole company, Larry

Address before: oregon

Applicant before: Advanced Inquiry Systems Inc

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ADVANCED INQUIRY SYSTEMS INC. TO: TRANSLARITY, INC.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130731