JP2013080938A - 半導体検査装置 - Google Patents

半導体検査装置 Download PDF

Info

Publication number
JP2013080938A
JP2013080938A JP2012258048A JP2012258048A JP2013080938A JP 2013080938 A JP2013080938 A JP 2013080938A JP 2012258048 A JP2012258048 A JP 2012258048A JP 2012258048 A JP2012258048 A JP 2012258048A JP 2013080938 A JP2013080938 A JP 2013080938A
Authority
JP
Japan
Prior art keywords
pressure
wafer
semiconductor
probe
wafer holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012258048A
Other languages
English (en)
Other versions
JP2013080938A5 (ja
Inventor
Chikaomi Mori
親臣 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2012258048A priority Critical patent/JP2013080938A/ja
Publication of JP2013080938A publication Critical patent/JP2013080938A/ja
Publication of JP2013080938A5 publication Critical patent/JP2013080938A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • Y02P70/54

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ウエハの位置ずれを防止することが可能な半導体検査装置を提供する。
【解決手段】半導体ウエハを固定する真空チャックを備えたウエハ保持具3と、上記ウエハ保持具3と対向して配置され、プローブ4が設けられたカード基板2と、上記ウエハ保持具3と上記カード基板2の間に密閉空間を作るために、上記ウエハ保持具3と上記カード基板2の間に上記半導体ウエハ6と上記プローブ4を取り囲むように設けられたスペーサ5と、上記密閉空間を減圧し、上記真空チャックにより上記半導体ウエハ6を吸着するための減圧装置を備えた半導体検査装置であって、上記密閉空間の圧力を、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持するように減圧装置を制御する制御手段を備える。
【選択図】図1

Description

本発明は、複数の半導体デバイスを一括して検査するための半導体検査装置に関する。
最近の半導体デバイスの検査においては、デバイスの複数同時検査が主流となっている。そのために、半導体検査で使用するカード基板のプローブの数は増加している。
その数は、約3万〜4万にもなり、この約3万〜4万プローブを同時に検査対象となる半導体デバイス電極に同時に接触させて検査を行っている。そのために、カード基板を半導体デバイスに押圧するには、大きな圧力が必要となる。
このような検査に対応するための従来技術としては、特許文献1(特開2003−7782号公報)に記載されているような、圧力基板、ウエハトレイおよびシーリングによって構成される空間を減圧することによって、上記構成に対して加わる大気圧を、カード基板をウエハに押圧する圧力として使用することが提案されている。
このような構成を用いることにより、ウエハ全体に対して均一に大きな圧力を加えることが可能となる。例えば、プローブの数が4万本の場合、プローブ1本あたりの加重を4gfとすると、総荷重は160kgfとなり、この160kgfの荷重をウエハと基板の間に容易に作用させることが可能となる。
特開2003−7782号公報
このような構成の場合には、上述のような大きな荷重が得られるが、プローブを通じてカード基板からウエハに対して荷重が加えられる際には、必ずしもウエハ全体に均一な状態で荷重が加えられるのではなく、特に、プローブが片持ち梁の形状の場合には、タッチダウンを繰り返す毎に、プローブからウエハに対してウエハ表面に平行な方向の力が作用し、ウエハの設定位置から位置ずれを起こすことになる。
また、一般的に、半導体ウエハを加工する場合や、半導体検査装置においてウエハを固定する場合には、真空チャックが使用されている。上述の従来技術において、ウエハを配置する空間を減圧するために、上記真空チャックを使用すると、空間の減圧に伴って真空チャックによってウエハを固定する力が弱まり、ウエハの位置ずれが起こるという新たな問題が発生する。
本願発明では、このような問題点を鑑みて、上述のようなウエハの位置ずれを防止することが可能な半導体検査装置を提供することを目的とする。
本発明の半導体検査装置は、半導体ウエハを吸着して固定する真空チャックを備えたウエハ保持具と、上記ウエハ保持具と対向して配置され、プローブが設けられたカード基板と、上記ウエハ保持具と上記カード基板の間に密閉空間を作るために、上記ウエハ保持具と上記カード基板の間に上記半導体ウエハと上記プローブを取り囲むように設けられたスペーサを備え、上記密閉空間が減圧され、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持されていることを特徴とする。
そして、上記密閉空間の圧力と、上記真空チャックの圧力との差が、上記プローブの針圧の総和に応じて調整されている。
本発明の半導体検査装置は、半導体ウエハを吸着して固定する真空チャックを備えたウエハ保持具と、上記ウエハ保持具と対向して配置され、プローブが設けられたカード基板と、上記ウエハ保持具と上記カード基板の間に密閉空間を作るために、上記ウエハ保持具と上記カード基板の間に上記半導体ウエハと上記プローブを取り囲むように設けられたスペーサを備え、上記密閉空間が減圧され、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持されていることにより、コンタクト圧を確保し、良好な接触状態を保ち、より精度の高い検査を行うことが可能となる。
そして、上記真空チャックの圧力との差が、上記プローブの針圧の総和に応じて調整されていることにより、コンタクト圧に対応して、各圧力を調節し、適切な状態を維持することが可能となる。
以下に図を用いて本発明の半導体検査装置1について詳しく説明する。図1が半導体検査装置1の全体の概略断面図であり、図2が減圧装置8の詳細を示す概略断面図である。
本発明の半導体検査装置1は、半導体ウエハ6を固定する真空チャックを備えたウエハ保持具3と、上記ウエハ保持具3と対向して配置され、プローブ4が設けられたカード基板2と、上記ウエハ保持具3と上記カード基板2の間に密閉空間7を作るために、上記ウエハ保持具3と上記カード基板2の間に上記半導体ウエハ6と上記プローブ4を取り囲むように設けられたスペーサ5と、上記密閉空間7を減圧し、上記真空チャックにより上記半導体ウエハ6を吸着するための減圧装置8を備えている。
上記カード基板2には、下面に下面電極14、上面に上面電極16が設けられ、内部には上記下面電極14と上記上面電極16を接続する配線15が設けられている。そして、上記下面電極14に上記プローブ4が接合されている。上記プローブ4は、上記半導体ウエハ6上のデバイス13と対向する位置に配置されている。
さらに、上記カード基板2の上方には、上記カード基板2の上面電極16と接続端子19により接続される配線基板17および補強板18を備える。
上記スペーサ5と上記ウエハ保持具3と上記カード基板2によって、密閉空間7が形成されている。上記密閉空間7の気密性を高めるために、上記スペーサ5の上記ウエハ保持具3と接する面には、エアーシール材12が設けられている。
上記減圧装置8は、真空排気手段11および2種類の減圧ライン9,10から構成される。上記真空排気手段11は、密閉空間7内部の空気を排出する装置であり、上記ウエハ保持具3に設けられた開口に接続された上記減圧ライン9,10から空気を排出する。
上記減圧ライン9は、上記ウエハ保持具3の半導体ウエハ6を保持する領域以外の場所に設けられた開口に接続されている。これにより、密閉領域7内の空気を上記真空排気手段11によって排出し、密閉領域7内を減圧することが可能となる。
そして、上記減圧ライン10は、上記ウエハ保持具3の半導体ウエハ6を保持する領域に設けられた開口に接続されている。これにより、半導体ウエハ6を保持することが可能となる。このように減圧装置8は、密閉空間7の減圧と半導体ウエハ6の保持と両方の機能を有する構成となっている。
また、上記減圧装置8は、圧力を調節するための制御手段20を備えており、上記制御手段20によって、上記減圧ライン9,10に、それぞれ設けられた弁21,22を調節して、密閉領域7内の圧力および半導体ウエハ6を吸着する真空チャックの圧力が調整可能となっている。
上記減圧装置8を上記制御手段20によって適切な圧力を維持するように調節する方法について以下に説明する。初めに、大気圧をVo、上記密閉領域7の圧力をVa、真空チャックの圧力をVbとする。
上記減圧装置8を用いて減圧ライン9を通して密閉空間7内部の減圧を行い、圧力(Va)を大気圧(Vo)よりも低い状態とする。これにより、Vo>Vaの状態となる。これにより、カード基板2から上記半導体ウエハ6に対して、圧力を加えることが可能となる。
同時に、上記減圧装置8を用いて減圧ライン10を通して、半導体ウエハ6とウエハ保持具3の間の減圧を行い、圧力を大気圧(Vo)および上記密閉空間の圧力(Va)よりも低い状態とする。この時の気圧は、上記密閉空間7の気圧よりもさらに低い気圧に調節する。これにより、半導体ウエハ6の保持を維持する。
このような状態の時に、各圧力の関係は、Vo>Va>Vbとなる。この時に上記密閉空間7の圧力と真空チャックの圧力の差、Va−VbをVxとすると、上記Vxを調節して、上記半導体ウエハ6を固定状態を維持し、位置ずれを防止しなければならない。そのために、上記制御手段20によって、各圧力の調節を行う。
圧力の調節を行うには、上記密閉空間7の圧力と真空チャックの圧力の差(Vx)を、プローブのコンタクト圧として上記半導体ウエハ6に加えられる圧力に応じて増加させる必要がある。そして、上記コンタクト圧はプローブの針圧の総和(プローブの針圧×プローブの本数)に比例するので、プローブの針圧の総和を設定して、上記制御手段20に入力する。
上記制御手段20にプローブの針圧の総和が入力されると、上記制御手段20が、適切な上記密閉空間7の圧力と真空チャックの圧力の差(Vx)となるように、上記真空排気手段11および弁21,22を調節して、上記密閉空間7の圧力と真空チャックの圧力を制御する。
具体的には、直径300mmの半導体ウエハ6を対象とする場合には、密閉空間7の圧力を0.77気圧に減圧することによって約160kgのコンタクト圧(プローブの総荷重)を得ることができ、真空チャックの圧力としては、0.77気圧よりも高真空にすれば一応吸着する状態を得ることができるが、プローブによって加えられる力に対応できるようにするために、コンタクト圧によって生じる力の約3%の力、すなわち、約4.8kgの力が発生するように気圧の差を設定して、0.74気圧以下になるように真空引きするように制御すれば適切な圧力の制御を行うことができる。
上述のように、制御手段20による圧力の制御を行うことにより、上記密閉空間7の圧力と真空チャックの圧力の差(Vx)が適切な値となると、必要とされるコンタクト圧を確保しながら、半導体ウエハの保持状態を良好に保つことができるので、位置ずれを防止し、より精度の高い検査を行うことが可能となる。
また、上述のような状態で検査を行った場合、カード基板2に上向きの荷重が掛かったとしても、密閉空間7の気圧が外部の気圧より低いことによりカード基板2には下向きの荷重が絶えず掛かった状態となっているので、従来のようなカード基板2の中央部の反りを防止することが可能となる。
そのために、カード基板2は変形することなく、カード基板2の中央部のプローブ4も初期状態を保つことができるので、プローブ4のデバイス13への接触圧力が確保されて良好な接触状態が保たれ、接触不良を起こさなくなるので、より精度の高い検査が可能となる。
さらに、ウエハ保持具3に、半導体ウエハ6を加熱及び冷却するデバイスを備えることにより、種々の検査に対応可能となる。
本発明の半導体検査装置全体の概略断面図である。 減圧装置の詳細を示す概略断面図である。
1 半導体検査装置
2 カード基板
3 ウエハ保持具
4 プローブ
5 スペーサ
6 半導体ウエハ
7 密閉空間
8 減圧装置
9 減圧ライン
10 減圧ライン
11 真空排気手段
12 エアーシール材
13 デバイス
14 下面電極
15 配線
16 上面電極
17 配線基板
18 補強板
19 接続端子
20 制御手段
21 弁
22 弁

Claims (2)

  1. 半導体ウエハを吸着して固定する真空チャックを備えたウエハ保持具と、上記ウエハ保持具と対向して配置され、プローブが設けられたカード基板と、上記ウエハ保持具と上記カード基板の間に密閉空間を作るために、上記ウエハ保持具と上記カード基板の間に上記半導体ウエハと上記プローブを取り囲むように設けられたスペーサを備え、上記密閉空間が減圧され、大気圧より低く、かつ、上記真空チャックの圧力よりも高い状態に維持されていることを特徴とする半導体検査装置。
  2. 上記密閉空間の圧力と、上記真空チャックの圧力との差が、上記プローブの針圧の総和に応じて調整されていることを特徴とする請求項1記載の半導体検査装置。
JP2012258048A 2012-11-26 2012-11-26 半導体検査装置 Withdrawn JP2013080938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012258048A JP2013080938A (ja) 2012-11-26 2012-11-26 半導体検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012258048A JP2013080938A (ja) 2012-11-26 2012-11-26 半導体検査装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007267260A Division JP2009099630A (ja) 2007-10-12 2007-10-12 半導体検査装置

Publications (2)

Publication Number Publication Date
JP2013080938A true JP2013080938A (ja) 2013-05-02
JP2013080938A5 JP2013080938A5 (ja) 2013-09-26

Family

ID=48527045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258048A Withdrawn JP2013080938A (ja) 2012-11-26 2012-11-26 半導体検査装置

Country Status (1)

Country Link
JP (1) JP2013080938A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284548A (ja) * 1997-04-03 1998-10-23 Matsushita Electric Ind Co Ltd 半導体ウェハ収納器
JP2004251910A (ja) * 1998-07-13 2004-09-09 Formfactor Inc プリント回路基板用相互接続アセンブリ及び製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284548A (ja) * 1997-04-03 1998-10-23 Matsushita Electric Ind Co Ltd 半導体ウェハ収納器
JP2004251910A (ja) * 1998-07-13 2004-09-09 Formfactor Inc プリント回路基板用相互接続アセンブリ及び製造方法

Similar Documents

Publication Publication Date Title
JP2009099630A (ja) 半導体検査装置
US9581641B2 (en) Wafer inspection apparatus
KR102282694B1 (ko) 검사 장치 및 콘택트 방법
KR101708575B1 (ko) 웨이퍼 부착 방법 및 웨이퍼 검사 장치
KR101429492B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP6031292B2 (ja) プローブカードへの基板当接方法
WO2014007084A1 (ja) 半導体検査システム及びインターフェース部の結露防止方法
KR102505676B1 (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
CN103229066A (zh) 晶片测试系统以及相关的使用和制造方法
WO2018173532A1 (ja) ステージクリーニング方法およびステージクリーニング部材、ステージクリーニング部材の製造方法、ならびに検査システム
WO2018056022A1 (ja) 基板検査方法及び基板検査装置
CN103915365A (zh) 贴合装置和贴合处理方法
TWI735663B (zh) 基板檢查裝置及基板檢查方法
JP2011091262A (ja) プローバおよびプローブ検査方法
JP2015106626A (ja) プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法
WO2018056021A1 (ja) 基板検査装置
JP2018067603A (ja) プローバ及びプローブ検査方法
JP2016105458A (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
KR20140008724A (ko) 웨이퍼 테스트 장치
JP2007134433A (ja) 対象物間の脱ガス方法および脱ガス装置
JP2014029916A (ja) プローブカードへの基板当接装置及び基板当接装置を備えた基板検査装置
JP2013080938A (ja) 半導体検査装置
JP2011049291A (ja) 陽極接合用電極部材及びこれを備えた陽極接合装置
JP2018067602A (ja) プローバ及びプローブ検査方法
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140306