WO2018056022A1 - 基板検査方法及び基板検査装置 - Google Patents

基板検査方法及び基板検査装置 Download PDF

Info

Publication number
WO2018056022A1
WO2018056022A1 PCT/JP2017/031505 JP2017031505W WO2018056022A1 WO 2018056022 A1 WO2018056022 A1 WO 2018056022A1 JP 2017031505 W JP2017031505 W JP 2017031505W WO 2018056022 A1 WO2018056022 A1 WO 2018056022A1
Authority
WO
WIPO (PCT)
Prior art keywords
bellows
plate
contact
probe card
probe
Prior art date
Application number
PCT/JP2017/031505
Other languages
English (en)
French (fr)
Inventor
浩史 山田
潤 藤原
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to US16/333,737 priority Critical patent/US10901028B2/en
Priority to KR1020197007292A priority patent/KR102205376B1/ko
Priority to CN201780058129.XA priority patent/CN109791895B/zh
Publication of WO2018056022A1 publication Critical patent/WO2018056022A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Definitions

  • the present invention relates to a substrate inspection method and a substrate inspection apparatus.
  • a prober In order to inspect a wafer on which a large number of semiconductor devices are formed, a prober is used as an inspection apparatus.
  • the prober has a probe card that faces the wafer, and the probe card is a plate-like base and contacts that are a plurality of columnar contact terminals arranged at the base so as to face each electrode pad and each solder bump in the semiconductor device of the wafer.
  • a probe probe needle
  • each contact probe of the probe card is brought into contact with an electrode pad or a solder bump in the semiconductor device by pressing the wafer against the probe card using a stage on which the wafer is placed.
  • the electrical characteristics such as the conduction state of the electrical circuit are inspected.
  • the wafer W is placed on a chuck 70 made of a plate-shaped member, and the sealed space S is formed by surrounding the chuck 70 and the probe card 71 with a seal member 72 to form a sealed space S.
  • a substrate inspection apparatus has been proposed in which the sealed space S is contracted by pulling down the wafer W to draw the wafer W together with the chuck 70 to the probe card 71 (FIG. 7B), and to bring the wafer W into contact with the probe card 71 (for example, a patent). Reference 2).
  • this substrate inspection apparatus since it is not necessary to press the wafer W against the probe card 71 using the stage, there is no need to increase the rigidity for making the probe card 71 or the chuck 70 counter the pressing load of the stage. it can.
  • JP 2002-22768 A International Publication No. 2012/026036
  • the semiconductor device to be inspected on the wafer W may be formed at a position offset from the center of the wafer W.
  • the wafer W is placed on the chuck 70 so that the center thereof coincides with the center of the chuck 70.
  • the reaction force from each contact probe 73 of the probe card 71 is offset from the center of the chuck 70.
  • a moment may act on the chuck 70 and tilt (FIG. 7C).
  • each contact probe 73 is a cantilever type
  • the reaction force from each contact probe 73 is applied to the wafer W at an angle, so that the chuck 70 may be moved sideways as well as pushing down the chuck 70 (FIG. (See broken line in 7D).
  • each contact probe 73 cannot properly contact each electrode pad or each solder bump, and there is a possibility that the electrical characteristics of the semiconductor device cannot be accurately inspected.
  • An object of the present invention is to provide a substrate inspection method and a substrate inspection apparatus capable of accurately performing inspection.
  • a plate-like member on which a substrate on which a device is formed is placed, and a probe card arranged to face the plate-like member above the plate-like member.
  • the probe card has a plurality of needle-like contact probes protruding toward the substrate, and the plate-like member is brought close to the probe card to contact each contact probe with the device.
  • a method of inspecting a substrate wherein a cylindrical stretchable bellows that hangs so as to surround each of the contact probes is disposed, and when the plate-like member is brought close to the probe card, each of the contact probes is connected to the device.
  • a substrate inspection method is provided, wherein the bellows is adsorbed to the plate-like member before contact.
  • a plate-like member on which a substrate on which a device is formed is placed, and a probe card arranged to face the plate-like member above the plate-like member.
  • the probe card has a plurality of needle-like contact probes protruding toward the substrate, and the board inspection is performed by bringing the plate-shaped member closer to the probe card and bringing the contact probes into contact with the device.
  • the apparatus includes: a cylindrical stretchable bellows that hangs so as to surround each of the contact probes; and a seal member that is disposed on the plate member so as to surround the substrate, and the plate member is the probe card. When approaching, the bellows is adsorbed to the seal member before each contact probe contacts the device. Plate inspection device is provided.
  • the cylindrical bellows hanging from the probe card side so as to surround each contact probe before the contact probe contacts the device is formed on the plate-shaped member.
  • Adsorption makes it possible to rigidly integrate the bellows with the plate-like member before each contact probe contacts the device, and the reaction force from each contact probe passes through the device after each contact probe contacts the device. Even if it acts on the plate-like member, the rigidity of the bellows can be contributed to countering the reaction force. Thereby, it is possible to prevent the plate-like member from being inclined or laterally moved by the reaction force, and accordingly, each contact probe can be appropriately brought into contact with each electrode pad or each solder bump of the device. As a result, device inspection can be performed accurately.
  • FIG. 1 is a horizontal sectional view schematically showing a configuration of a wafer inspection apparatus as a substrate inspection apparatus according to an embodiment of the present invention.
  • FIG. 2 is a longitudinal sectional view taken along line II-II in FIG. 3 is an enlarged partial cross-sectional view of a lower portion of a tester in the wafer inspection apparatus of FIG. [FIGS. 4A to 4E]
  • FIGS. 4A to 4E are process diagrams for explaining the operation of the chuck top and the like in the substrate inspection method according to the embodiment of the present invention.
  • FIG. 5 is an enlarged partial cross-sectional view of a lower part of a tester in a modification of the wafer inspection apparatus of FIG. FIG.
  • FIGS. 7A to 7D are views for explaining operations of a chuck top and the like in a conventional wafer inspection apparatus.
  • FIG. 1 is a horizontal sectional view schematically showing a configuration of a wafer inspection apparatus as a substrate inspection apparatus according to the present embodiment
  • FIG. 2 is a longitudinal sectional view taken along line II-II in FIG.
  • the wafer inspection apparatus 10 includes an inspection chamber 11, which includes an inspection region 12 for inspecting the electrical characteristics of the semiconductor device of the wafer W, and the wafer W being carried out of the inspection chamber 11. It has a carry-in / out area 13 for entering and a conveyance area 14 provided between the inspection area 12 and the carry-in / out area 13. A plurality of testers 15 as wafer inspection interfaces are arranged in the inspection area 12, and a probe card 18 is attached to the lower part of each tester 15.
  • the loading / unloading area 13 is divided into a plurality of receiving spaces 16, and a container 16 for receiving a plurality of wafers W, for example, a port 16 a for receiving the FOUP 17, a loader 16 c for loading and unloading the probe card 18, and the like.
  • a controller 16d that controls the operation of each component of the wafer inspection apparatus 10 is disposed.
  • a chuck top 20 made of a plate-like member on which the wafer W is placed and sucked is disposed so as to face the probe card 18 corresponding to each tester 15.
  • the chuck top 20 is supported by the aligner 21, and the aligner 21 moves the chuck top 20 up and down and left and right so that the wafer W placed on the chuck top 20 faces the probe card 18.
  • a movable transfer robot 19 is arranged in the transfer area 14.
  • the transfer robot 19 receives the wafer W from the port 16a of the loading / unloading area 13 and transfers the wafer W to the chuck top 20 corresponding to each tester 15. Also, the wafer W after the inspection of the electrical characteristics of the semiconductor device is completed. From the chuck top 20 corresponding to the above to the port 16a. Further, the transport robot 19 transports the probe card 18 requiring maintenance from each tester 15 to the loader 16c in the carry-in / out area 13, and transports a new or maintained probe card 18 from the loader 16c to each tester 15. .
  • the electrical characteristics of the semiconductor device of the wafer to which each tester 15 has been transferred are inspected. While the transfer robot 19 is transferring the wafer toward one tester 15, Since the tester 15 can inspect the electrical characteristics of the semiconductor devices of other wafers, the wafer inspection efficiency can be improved.
  • FIG. 3 is an enlarged partial cross-sectional view of the lower part of the tester in the wafer inspection apparatus of FIG.
  • the tester 15 includes a mother board 22.
  • the mother board 22 has a structure imitating a mother board of a personal computer or the like on which a semiconductor device whose electrical characteristics are to be inspected is mounted.
  • the tester 15 uses the mother board 22 to reproduce the state close to the state in which the semiconductor device is mounted on the mother board such as a personal computer, and inspects the electrical characteristics of the semiconductor device.
  • the pogo frame 23 is arranged below the mother board 22, the space between the mother board 22 and the pogo frame 23 is depressurized, and the mother board 22 vacuum-sucks the pogo frame 23.
  • a probe card 18 is disposed below the pogo frame 23, the space between the pogo frame 23 and the probe card 18 is decompressed, and the pogo frame 23 vacuum-sucks the probe card 18.
  • a frame-shaped pogo block 24 is disposed at the center of the pogo frame 23, and the pogo block 24 holds a large number of pogo pins 25 that electrically connect the probe card 18 and the mother board 22.
  • a chuck top 20 is disposed below the probe card 18, and the probe card 18 has a number of contact probes 28 disposed on the lower surface so as to face the chuck top 20.
  • a bellows 26 that is a cylindrical bellows member that hangs down toward the chuck top 20 is disposed on the pogo frame 23 so as to surround each contact probe 28. The bellows 26 may be configured to hang from the probe card 18.
  • the chuck top 20 is provided with a lip seal 27 (seal member) made of an elastomer member so as to surround the placed wafer W and to face the bellows 26.
  • ring-shaped contact portions 26 a and 26 b are provided at the upper and lower ends of the bellows 26, the ring-shaped contact portion 26 a contacts the pogo frame 23, and the ring-shaped contact portion 26 b contacts the lip seal 27.
  • the lip seal 27 has a U-shaped cross section that opens upward, and forms a sealing space P surrounded by the contact portion 26b and the lip seal 27 when contacting the contact portion 26b.
  • the sealed space P is decompressed by a decompression path 29 that communicates the sealed space P with a first decompression unit (not shown) provided outside.
  • a first decompression unit (not shown) provided outside.
  • the lip seal 27 is adsorbed to the bellows 26 through the contact portion 26b.
  • a hard member having a predetermined height for example, a stopper 30 made of a resin member is disposed inside the lip seal 27, and when the lip seal 27 is attracted to the abutting portion 26b, it is less than a predetermined height. Prevent crushing until. Thereby, it can prevent that the restoring property of the lip seal 27 falls by overcompression.
  • the bellows 26 can be expanded and contracted in the vertical direction in the drawing, and a sealed space surrounded by the pogo frame 23, the bellows 26, the lip seal 27 and the chuck top 20 by adsorbing the lip seal 27 through the contact portion 26b. S is formed.
  • the sealed space S is depressurized by the intake path 31 that is provided in the pogo frame 23 and communicates with the sealed space S and a second decompression unit (not shown) provided outside. Contracts.
  • the contact probes 28 of the probe card 18, which is arranged below the pogo frame 23 with the chuck top 20 being attracted to the pogo frame 23, are connected to the electrode pads in the semiconductor device of the wafer W placed on the chuck top 20. Contact with solder bump.
  • the electrical characteristics such as the conduction state of the electrical circuit are inspected by supplying electricity from each contact probe 28 to the electrical circuit of the semiconductor device connected to each electrode pad or each solder bump.
  • 4A to 4E are process diagrams for explaining the operation of the chuck top and the like in the substrate inspection method according to the present embodiment.
  • the aligner 21 moves the chuck top 20 that has received the wafer W from the transfer robot 19, so that the wafer W placed on the chuck top 20 faces the probe card 18 (FIG. 4A). Thereafter, when the aligner 21 rises and the chuck top 20 approaches the pogo frame 23 (tester 15), the contact portion 26 b of the bellows 26 contacts the lip seal 27, and between the contact portion 26 b and the lip seal 27. A sealed space P is formed, and a sealed space S surrounded by the pogo frame 23 (tester 15), bellows 26, lip seal 27, and chuck top 20 is formed (FIG. 4B). At this time, neither the sealed space P nor the sealed space S is decompressed.
  • the aligner 21 continues to rise, and before each contact probe 28 of the probe card 18 disposed below the pogo frame 23 contacts the semiconductor device of the wafer W placed on the chuck top 20, After the distance L between the lower end of the contact probe 28 and each electrode pad or each solder bump of the semiconductor device becomes, for example, 30 ⁇ m or less, the sealing space P is decompressed by the first decompression unit, and the bellows 26 is ripened. Adsorbed to the chuck top 20 through the seal 27, the bellows 26 is rigidly integrated with the chuck top 20 (FIG. 4C).
  • the aligner 21 continues to rise, and the contact probes 28 are brought into contact with the electrode pads and the solder bumps of the semiconductor device. Thereafter, the aligner 21 presses (overdrives) the chuck top 20 toward the pogo frame 23 (tester 15) and keeps the contact probes 28 in contact with the electrode pads and the solder bumps.
  • the sealed space S is depressurized by the depressurizing unit and the chuck top 20 is attracted to the pogo frame 23 (FIG. 4D).
  • the aligner 21 is lowered, but since the sealed space S is depressurized, the chuck top 20 continues to be attracted to the pogo frame 23 (tester 15), and each contact probe 28 is connected to each electrode pad or each solder bump of the semiconductor device. And keep in contact (FIG. 4E). Further, in the present embodiment, even after each contact probe 28 comes into contact with each electrode pad or each solder bump, the pressure reduction of the sealing space P is continued, and the bellows 26 is continuously attracted to the chuck top 20. Accordingly, the sealed space S can be reliably kept sealed, and the sealed space S can be reliably prevented from being pressurized and interrupting contact between each contact probe 28 and each electrode pad or each solder bump. it can.
  • the substrate inspection method when the chuck top 20 is brought close to the pogo frame 23, before each contact probe 28 contacts each electrode pad or each solder bump of the semiconductor device on the wafer W, Since the bellows 26 hanging from the pogo frame 23 so as to surround the contact probe 28 is adsorbed to the chuck top 20 via the lip seal 27, the bellows 26 is held before each contact probe 28 contacts each electrode pad or each solder bump.
  • the chuck top 20 can be integrated rigidly. As a result, even if a reaction force from each contact probe 28 acts on the chuck top 20 via each electrode pad or each solder bump after each contact probe 28 contacts each electrode pad or each solder bump, the reaction The rigidity of the bellows 26 can be contributed to the resistance to the force.
  • each contact probe 28 is connected to each electrode pad or each solder bump of the semiconductor device. Proper contact is possible. As a result, the electrical characteristics of the semiconductor device can be accurately performed.
  • the bellows 26 continues to be attracted to the chuck top 20 even after each contact probe 28 contacts each electrode pad or each solder bump.
  • the probe 28 can be kept in proper contact with each electrode pad and each solder bump of the semiconductor device.
  • each contact probe 28 may be displaced from each electrode pad or each solder bump to be contacted.
  • the lower end of each contact probe 28 and each electrode After the distance L between the pads and the solder bumps becomes 30 ⁇ m or less, the bellows 26 is adsorbed to the chuck top 20.
  • the time during which the rigidity of the bellows 26 may impede the approach of the chuck top 20 to the pogo frame 23 can be shortened, and the electrode pads and solder bumps to which the contact probes 28 are to be brought into contact with each other reliably. Can be contacted.
  • the bellows 26 is adsorbed to the lip seal 27 made of an elastomer member, so that the bellows 26 is indirect rather than directly adsorbing to the chuck top 20. 26 can be reliably adsorbed to the chuck top 20. Further, since the sealing space P between the contact portion 26b and the lip seal 27 is decompressed, the bellows 26 can be reliably adsorbed to the lip seal 27.
  • the sealing space P is formed by the abutting portion 26 b and the lip seal 27 having a U-shaped cross section.
  • the lip seal 27 instead of the lip seal 27, two O-rings 32 are provided on the peripheral portion of the chuck top 20. (FIG. 5), the sealing space P may be formed by the two O-rings 32 and the contact portion 26b.
  • a guide rail 33 is provided along the direction of expansion and contraction of the bellows 26, and a guide 34 is engaged with the guide rail 33.
  • the upper end of the guide rail 33 is joined to the contact portion 26a, and the guide 34 is connected to the contact portion 26b.
  • the guide rail 33 can be rigidly integrated with the chuck top 20 after the bellows 26 is attracted to the chuck top 20, so that the chuck top 20 tilts or moves sideways. Can be surely prevented.
  • the wafer inspection apparatus 35 includes, for example, a tester 15 (pogo frame 23), a probe card 18, a chuck top 20, a bellows 26, and a lip seal 27 in one inspection chamber 36 (FIG. 6).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

検査を正確に行うことができる基板検査方法を提供する。ウエハ検査装置１０は、半導体デバイスが形成されたウエハＷを載置するチャックトップ２０と、該チャックトップ２０の上方においてチャックトップ２０へ対向するように配置されるプローブカード１８とを備え、プローブカード１８はウエハＷへ向けて突出する複数のコンタクトプローブ２８を有し、チャックトップ２０をプローブカード１８へ接近させる際、各コンタクトプローブ２８を囲むようにプローブカード１８側から垂下する筒状の伸縮自在なベローズ２６を、各コンタクトプローブ２８が半導体デバイスへ接触する前に、リップシール２７を介してチャックトップ２０へ吸着させる。

Description

基板検査方法及び基板検査装置
　本発明は基板検査方法及び基板検査装置に関する。
　多数の半導体デバイスが形成されたウエハの検査を行うために、検査装置としてプローバが用いられている。プローバはウエハと対向するプローブカードを備え、プローブカードは板状の基部と、基部においてウエハの半導体デバイスにおける各電極パッドや各半田バンプと対向するように配置される複数の柱状接触端子であるコンタクトプローブ（プローブ針）とを備える（例えば、特許文献１参照。）。
　プローバでは、ウエハを載置するステージを用いてプローブカードへウエハを押圧させることにより、プローブカードの各コンタクトプローブを半導体デバイスにおける電極パッドや半田バンプと接触させ、各コンタクトプローブから各電極パッドや各半田バンプに接続された半導体デバイスの電気回路へ電気を流すことによって該電気回路の導通状態等の電気的特性を検査する。
　また、ステージを用いてウエハをプローブカードへ押圧させる場合、ステージの押圧荷重に対抗するためにステージ及びプローブカードの両方とも高剛性化が必要であり、高剛性化に伴ってコストが上昇する。そこで、図７Ａに示すように、ウエハＷを板状部材からなるチャック７０に載置し、チャック７０とプローブカード７１の間をシール部材７２で囲んで密閉空間Ｓを形成して当該密閉空間Ｓを減圧することにより、密閉空間Ｓを収縮させてウエハＷをチャック７０ごとプローブカード７１へ引き寄せ（図７Ｂ）、ウエハＷをプローブカード７１へ接触させる基板検査装置が提案されている（例えば、特許文献２参照。）。この基板検査装置では、ステージを用いてウエハＷをプローブカード７１へ押圧させる必要が無いため、プローブカード７１やチャック７０をステージの押圧荷重に対抗させるための高剛性化を行う必要を無くすことができる。
特開２００２−２２７６８号公報 国際公開第２０１２／０２６０３６号
　しかしながら、ウエハＷにおいて検査対象となる半導体デバイスが当該ウエハＷの中心からオフセットした位置に形成される場合がある。通常、ウエハＷはその中心がチャック７０の中心と一致するようにチャック７０に載置されるため、この場合、チャック７０の中心からオフセットした位置にプローブカード７１の各コンタクトプローブ７３からの反力が作用する。その結果、チャック７０にモーメントが作用して傾くことがある（図７Ｃ）。また、各コンタクトプローブ７３がカンチレバータイプの場合、各コンタクトプローブ７３からの反力はウエハＷへ斜めに付加されるため、チャック７０を押し下げるだけでなくチャック７０を横へ移動させることがある（図７Ｄ中の破線参照）。
　その結果、各コンタクトプローブ７３は各電極パッドや各半田バンプと適切に接触することができず、半導体デバイスの電気的特性を正確に検査することができないおそれがある。
　本発明の目的は、検査を正確に行うことができる基板検査方法及び基板検査装置を提供することにある。
　上記目的を達成するために、本発明によれば、デバイスが形成された基板を載置する板状部材と、該板状部材の上方において前記板状部材へ対向するように配置されるプローブカードとを備え、前記プローブカードは前記基板へ向けて突出する複数の針状のコンタクトプローブを有する基板検査装置において、前記板状部材を前記プローブカードへ接近させて各前記コンタクトプローブを前記デバイスへ接触させる基板検査方法であって、各前記コンタクトプローブを囲むように垂下する筒状の伸縮自在なベローズを配置し、前記板状部材を前記プローブカードへ接近させる際、各前記コンタクトプローブが前記デバイスへ接触する前に前記ベローズを前記板状部材へ吸着させることを特徴とする基板検査方法が提供される。
　上記目的を達成するために、本発明によれば、デバイスが形成された基板を載置する板状部材と、該板状部材の上方において前記板状部材へ対向するように配置されるプローブカードとを備え、前記プローブカードは前記基板へ向けて突出する複数の針状のコンタクトプローブを有し、前記板状部材を前記プローブカードへ接近させて各前記コンタクトプローブを前記デバイスへ接触させる基板検査装置において、各前記コンタクトプローブを囲むように垂下する筒状の伸縮自在なベローズと、前記基板を囲むように前記板状部材へ配置されたシール部材とを備え、前記板状部材を前記プローブカードへ接近させる際、各前記コンタクトプローブが前記デバイスへ接触する前に前記ベローズを前記シール部材へ吸着させることを特徴とする基板検査装置が提供される。
　本発明によれば、板状部材をプローブカードへ接近させる際、各コンタクトプローブがデバイスへ接触する前に、各コンタクトプローブを囲むようにプローブカード側から垂下する筒状のベローズが板状部材へ吸着するので、各コンタクトプローブがデバイスへ接触する前からベローズを板状部材と剛性的に一体化することでき、各コンタクトプローブがデバイスへ接触した後に各コンタクトプローブからの反力がデバイスを経由して板状部材へ作用しても、当該反力への対抗にベローズの剛性を寄与させることができる。これにより、反力によって板状部材が傾き、若しくは、横へ移動するのを防止することができ、もって、各コンタクトプローブをデバイスの各電極パッドや各半田バンプと適切に接触させることができる。その結果、デバイスの検査を正確に行うことができる。
　［図１］本発明の実施の形態に係る基板検査装置としてのウエハ検査装置の構成を概略的に示す水平断面図である。
　［図２］図１における線ＩＩ−ＩＩに沿う縦断面図である。
　［図３］図１のウエハ検査装置におけるテスタ下部の拡大部分断面図である。
　［図４Ａ乃至図４Ｅ］本発明の実施の形態に係る基板検査方法におけるチャックトップ等の動作を説明するための工程図である。
　［図５］図３のウエハ検査装置の変形例におけるテスタ下部の拡大部分断面図である。
　［図６］本発明が適用される他のウエハ検査装置の構成を概略的に示す断面図である。
　［図７Ａ乃至図７Ｄ］従来のウエハ検査装置におけるチャックトップ等の動作を説明するための図である。
　以下、本発明の実施の形態について図面を参照しながら説明する。
　まず、本実施の形態に係る基板検査装置としてのウエハ検査装置について説明する。
　図１は、本実施の形態に係る基板検査装置としてのウエハ検査装置の構成を概略的に示す水平断面図であり、図２は、図１における線ＩＩ−ＩＩに沿う縦断面図である。
　図１及び図２において、ウエハ検査装置１０は検査室１１を備え、該検査室１１は、ウエハＷの半導体デバイスの電気的特性の検査を行う検査領域１２と、検査室１１に対するウエハＷの搬出入を行う搬出入領域１３と、検査領域１２及び搬出入領域１３の間に設けられた搬送領域１４とを有する。検査領域１２にはウエハ検査用インターフェースとしての複数のテスタ１５が配置され、テスタ１５の各々の下部にはプローブカード１８が装着される。
　搬出入領域１３は複数の収容空間１６に区画され、各収容空間１６には複数のウエハＷを収容する容器、例えば、ＦＯＵＰ１７を受け入れるポート１６ａ、プローブカード１８が搬入され且つ搬出されるローダ１６ｃやウエハ検査装置１０の各構成要素の動作を制御するコントローラ１６ｄが配置される。
　検査領域１２では、各テスタ１５に対応して、プローブカード１８に対向するように、ウエハＷを載置して吸着する板状部材からなるチャックトップ２０が配置される。チャックトップ２０はアライナー２１に支持され、アライナー２１はチャックトップ２０を上下左右に移動させ、チャックトップ２０に載置されたウエハＷをプローブカード１８へ正対させる。
　搬送領域１４には移動自在な搬送ロボット１９が配置される。搬送ロボット１９は、搬出入領域１３のポート１６ａからウエハＷを受け取って各テスタ１５に対応するチャックトップ２０へ搬送し、また、半導体デバイスの電気的特性の検査が終了したウエハＷを各テスタ１５に対応するチャックトップ２０からポート１６ａへ搬送する。さらに、搬送ロボット１９は各テスタ１５からメンテナンスを必要とするプローブカード１８を搬出入領域１３のローダ１６ｃへ搬送し、また、新規やメンテナンス済みのプローブカード１８をローダ１６ｃから各テスタ１５へ搬送する。
　このウエハ検査装置１０では、各テスタ１５が搬送されたウエハの半導体デバイスの電気的特性の検査を行うが、搬送ロボット１９が一のテスタ１５へ向けてウエハを搬送している間に、他のテスタ１５は他のウエハの半導体デバイスの電気的特性の検査を行うことができるので、ウエハの検査効率を向上することができる。
　図３は、図１のウエハ検査装置におけるテスタ下部の拡大部分断面図である。
　図３において、テスタ１５はマザーボード２２を内蔵する。マザーボード２２は電気的特性が検査される半導体デバイスが搭載されるパソコン等のマザーボードを模した構造を有する。テスタ１５はマザーボード２２を用い、半導体デバイスがパソコン等のマザーボードに搭載された状態に近い状態を再現して半導体デバイスの電気的特性の検査を行う。
　マザーボード２２の下方にはポゴフレーム２３が配置され、マザーボード２２及びポゴフレーム２３の間の空間が減圧されてマザーボード２２はポゴフレーム２３を真空吸着する。また、ポゴフレーム２３の下方にはプローブカード１８が配置され、ポゴフレーム２３及びプローブカード１８の間の空間が減圧されてポゴフレーム２３はプローブカード１８を真空吸着する。
　ポゴフレーム２３の中央部には枠状のポゴブロック２４が配置され、ポゴブロック２４はプローブカード１８及びマザーボード２２を電気的に接続する多数のポゴピン２５を保持する。プローブカード１８の下方にはチャックトップ２０が配置され、プローブカード１８はチャックトップ２０と対向するように下面に配置された多数のコンタクトプローブ２８を有する。ポゴフレーム２３には各コンタクトプローブ２８を囲むようにチャックトップ２０へ向けて垂下する円筒形蛇腹部材であるベローズ２６が配置される。なお、ベローズ２６はプローブカード１８から垂下するように構成されてもよい。
　チャックトップ２０には、載置されたウエハＷを囲み、且つベローズ２６へ対向するように、エラストマー部材からなるリップシール２７（シール部材）が配置される。また、ベローズ２６の上下端にはそれぞれリング状の当接部２６ａ、２６ｂが設けられ、リング状の当接部２６ａはポゴフレーム２３と当接し、リング状の当接部２６ｂはリップシール２７に当接する。リップシール２７は上方に向けて開口する断面コの字状を呈し、当接部２６ｂと当接する際、当接部２６ｂ及びリップシール２７によって囲まれる封止空間Ｐを形成する。封止空間Ｐは、当該封止空間Ｐと外部に設けられた第１の減圧ユニット（図示しない）とを連通する減圧経路２９によって減圧される。これにより、リップシール２７は当接部２６ｂを介してベローズ２６へ吸着する。なお、リップシール２７の内部には所定の高さを有する硬質部材、例えば、樹脂部材からなるストッパ３０が配置され、リップシール２７が当接部２６ｂへ吸着される際、所定の高さ未満となるまで潰れるのを防止する。これにより、リップシール２７の復元性が過圧縮によって低下するのを防止することができる。
　また、ベローズ２６は図中上下方向に伸縮自在であり、当接部２６ｂを介してリップシール２７を吸着することにより、ポゴフレーム２３、ベローズ２６、リップシール２７及びチャックトップ２０で囲まれる密閉空間Ｓを形成する。ウエハ検査装置１０では、ポゴフレーム２３に設けられ、密閉空間Ｓと外部に設けられた第２の減圧ユニット（図示しない）とを連通する吸気経路３１により、密閉空間Ｓが減圧されて密閉空間Ｓが収縮する。これにより、チャックトップ２０がポゴフレーム２３へ引きつけられてポゴフレーム２３の下方に配置されたプローブカード１８の各コンタクトプローブ２８が、チャックトップ２０に載置されたウエハＷの半導体デバイスにおける電極パッドや半田バンプと接触する。このとき、各コンタクトプローブ２８から各電極パッドや各半田バンプに接続された半導体デバイスの電気回路へ電気を流すことによって該電気回路の導通状態等の電気的特性の検査が行われる。
　図４Ａ乃至図４Ｅは、本実施の形態に係る基板検査方法におけるチャックトップ等の動作を説明するための工程図である。
　まず、搬送ロボット１９からウエハＷを受け取ったチャックトップ２０をアライナー２１が移動させ、チャックトップ２０に載置されたウエハＷをプローブカード１８へ正対させる（図４Ａ）。その後、アライナー２１が上昇してチャックトップ２０をポゴフレーム２３（テスタ１５）へ接近させると、ベローズ２６の当接部２６ｂがリップシール２７と当接し、当接部２６ｂ及びリップシール２７の間に封止空間Ｐが形成されるとともに、ポゴフレーム２３（テスタ１５）、ベローズ２６、リップシール２７及びチャックトップ２０で囲まれる密閉空間Ｓが形成される（図４Ｂ）。このときは、封止空間Ｐ及び密閉空間Ｓのいずれも減圧されない。
　次いで、アライナー２１が上昇を継続し、ポゴフレーム２３の下方に配置されたプローブカード１８の各コンタクトプローブ２８がチャックトップ２０に載置されたウエハＷの半導体デバイスへ接触する前であって、各コンタクトプローブ２８の下端及び半導体デバイスの各電極パッドや各半田バンプの間の距離Ｌが、例えば、３０μｍ以下となった後に、第１の減圧ユニットによって封止空間Ｐが減圧されてベローズ２６がリップシール２７を介してチャックトップ２０へ吸着され、ベローズ２６がチャックトップ２０と剛性的に一体化される（図４Ｃ）。
　さらに、アライナー２１は上昇を継続し、各コンタクトプローブ２８を半導体デバイスの各電極パッドや各半田バンプへ接触させる。その後も、アライナー２１はチャックトップ２０をポゴフレーム２３（テスタ１５）へ向けて押圧（オーバードライブ）して各コンタクトプローブ２８を各電極パッドや各半田バンプへ接触させ続けるが、このとき、第２の減圧ユニットによって密閉空間Ｓが減圧されてチャックトップ２０がポゴフレーム２３へ引きつけられる（図４Ｄ）。
　次いで、アライナー２１が下降するが、密閉空間Ｓが減圧されているため、チャックトップ２０はポゴフレーム２３（テスタ１５）へ引きつけられ続け、各コンタクトプローブ２８が半導体デバイスの各電極パッドや各半田バンプと接触し続ける（図４Ｅ）。また、本実施の形態では、各コンタクトプローブ２８が各電極パッドや各半田バンプへ接触した後も、封止空間Ｐの減圧が継続され、ベローズ２６がチャックトップ２０へ吸着され続ける。これにより、密閉空間Ｓを確実に密閉し続けることができ、密閉空間Ｓが昇圧して各コンタクトプローブ２８と、各電極パッドや各半田バンプとの接触が中断するのを確実に防止することができる。
　本実施の形態に係る基板検査方法によれば、チャックトップ２０をポゴフレーム２３へ接近させる際、各コンタクトプローブ２８がウエハＷの半導体デバイスの各電極パッドや各半田バンプへ接触する前に、各コンタクトプローブ２８を囲むようにポゴフレーム２３から垂下するベローズ２６がリップシール２７を介してチャックトップ２０へ吸着するので、各コンタクトプローブ２８が各電極パッドや各半田バンプへ接触する前からベローズ２６をチャックトップ２０と剛性的に一体化することできる。その結果、各コンタクトプローブ２８が各電極パッドや各半田バンプへ接触した後に各コンタクトプローブ２８からの反力が各電極パッドや各半田バンプを経由してチャックトップ２０へ作用しても、当該反力への対抗にベローズ２６の剛性を寄与させることができる。これにより、各コンタクトプローブ２８からの反力によってチャックトップ２０が傾き、若しくは、横へ移動するのを防止することができ、もって、各コンタクトプローブ２８を半導体デバイスの各電極パッドや各半田バンプと適切に接触させることができる。その結果、半導体デバイスの電気的特性を正確に行うことができる。
　上述した本実施の形態に係る基板検査方法では、各コンタクトプローブ２８が各電極パッドや各半田バンプへ接触した後もベローズ２６をチャックトップ２０へ吸着させ続けるので、オーバードライブの間も、各コンタクトプローブ２８を半導体デバイスの各電極パッドや各半田バンプと適切に接触させ続けることができる。
　また、各コンタクトプローブ２８が各電極パッドや各半田バンプへ接触するよりもかなり前からベローズ２６がチャックトップ２０に吸着すると、ベローズ２６の剛性がチャックトップ２０のポゴフレーム２３への接近を阻害し、場合によっては、各コンタクトプローブ２８を接触させるべき各電極パッドや各半田バンプからずれさせるおそれがあるが、上述した本実施の形態に係る基板検査方法では、各コンタクトプローブ２８の下端及び各電極パッドや各半田バンプの間の距離Ｌが３０μｍ以下となった後にベローズ２６をチャックトップ２０へ吸着させる。これにより、ベローズ２６の剛性がチャックトップ２０のポゴフレーム２３への接近を阻害するおそれがある時間を短縮することができ、各コンタクトプローブ２８を接触させるべき各電極パッドや各半田バンプへ確実に接触させることができる。
　さらに、上述した本実施の形態に係る基板検査方法では、ベローズ２６をエラストマー部材からなるリップシール２７へ吸着させるので、ベローズ２６をチャックトップ２０へ直接吸着させるよりも、間接的ではあるものの、ベローズ２６をチャックトップ２０へ確実に吸着させることができる。また、当接部２６ｂ及びリップシール２７の間の封止空間Ｐを減圧するので、ベローズ２６をリップシール２７へ確実に吸着させることができる。
　以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。
　例えば、封止空間Ｐは当接部２６ｂと、断面コの字状を呈するリップシール２７とによって形成されたが、リップシール２７の代わりにチャックトップ２０の周縁部へ２つのＯリング３２を設け（図５）、当該２つのＯリング３２及び当接部２６ｂによって封止空間Ｐを形成してもよい。
　また、ベローズ２６の伸縮方向に沿うガイドレール３３と、該ガイドレール３３に遊合するガイド３４とを設け、ガイドレール３３の上端を当接部２６ａへ接合し、ガイド３４を当接部２６ｂに接合することにより、ベローズ２６の伸縮時における当接部２６ｂのずれ（特に水平方向に関するずれ）の発生を防止してもよい。この場合、ベローズ２６がチャックトップ２０に吸着した後にベローズ２６だけでなくガイドレール３３をチャックトップ２０と剛性的に一体化することができ、もって、チャックトップ２０が傾き、若しくは、横へ移動するのを確実に防止することができる。
　さらに、本実施の形態では、複数枚のウエハの半導体デバイスの電気的特性の検査を同時に行うことができるウエハ検査装置へ本発明が適用される場合について説明したが、本発明は、１枚のみのウエハの半導体デバイスの電気的特性の検査を行うウエハ検査装置へも適用することができる。この場合、当該ウエハ検査装置３５は１つの検査室３６の内部に、例えば、テスタ１５（ポゴフレーム２３）、プローブカード１８、チャックトップ２０、ベローズ２６及びリップシール２７を備える（図６）。
　本出願は、２０１６年９月２１日に出願された日本出願第２０１６−１８４２５８号に基づく優先権を主張するものであり、当該日本出願に記載された全内容を本出願に援用する。
Ｐ　封止空間
Ｓ　密閉空間
Ｗ　ウエハ
１０，３５　ウエハ検査装置
１８　プローブカード
２０　チャックトップ
２３　ポゴフレーム
２６　ベローズ
２６ｂ　当接部
２７　リップシール
３２　Ｏリング
３３　ガイドレール
３４　ガイド

Claims (9)

  1. 　デバイスが形成された基板を載置する板状部材と、該板状部材の上方において前記板状部材へ対向するように配置されるプローブカードとを備え、前記プローブカードは前記基板へ向けて突出する複数の針状のコンタクトプローブを有する基板検査装置において、前記板状部材を前記プローブカードへ接近させて各前記コンタクトプローブを前記デバイスへ接触させる基板検査方法であって、
    　各前記コンタクトプローブを囲むように垂下する筒状の伸縮自在なベローズを配置し、
    　前記板状部材を前記プローブカードへ接近させる際、各前記コンタクトプローブが前記デバイスへ接触する前に前記ベローズを前記板状部材へ吸着させることを特徴とする基板検査方法。
  2. 　各前記コンタクトプローブが前記デバイスへ接触した後も前記ベローズを前記板状部材へ吸着させ続けることを特徴とする請求項１記載の基板検査方法。
  3. 　各前記コンタクトプローブ及び前記デバイスの間の距離が３０μｍ以下となった後に前記ベローズを前記板状部材へ吸着させることを特徴とする請求項１又は２記載の基板検査方法。
  4. 　前記基板を囲むように前記板状部材へシール部材を配置し、
    　前記板状部材を前記プローブカードへ接近させる際、各前記コンタクトプローブが前記デバイスへ接触する前に前記ベローズを前記シール部材へ吸着させることを特徴とする請求項１乃至３のいずれか１項に記載の基板検査方法。
  5. 　前記ベローズ及び前記シール部材によって囲まれる封止空間を形成し、該封止空間を減圧することによって前記ベローズを前記シール部材へ吸着させることを特徴とする請求項４記載の基板検査方法。
  6. 　前記ベローズを前記板状部材へ吸着させて少なくとも前記プローブカード、前記ベローズ及び前記板状部材で囲まれる密閉空間を形成し、該密閉空間を減圧することによって前記板状部材を前記プローブカードへ引きつけ、各前記コンタクトプローブを前記デバイスへ接触させることを特徴とする請求項１乃至５のいずれか１項に記載の基板検査方法。
  7. 　デバイスが形成された基板を載置する板状部材と、該板状部材の上方において前記板状部材へ対向するように配置されるプローブカードとを備え、前記プローブカードは前記基板へ向けて突出する複数の針状のコンタクトプローブを有し、前記板状部材を前記プローブカードへ接近させて各前記コンタクトプローブを前記デバイスへ接触させる基板検査装置において、
    　各前記コンタクトプローブを囲むように垂下する筒状の伸縮自在なベローズと、
    　前記基板を囲むように前記板状部材へ配置されたシール部材とを備え、
    　前記板状部材を前記プローブカードへ接近させる際、各前記コンタクトプローブが前記デバイスへ接触する前に前記ベローズを前記シール部材へ吸着させることを特徴とする基板検査装置。
  8. 　前記ベローズ及び前記シール部材によって囲まれる封止空間を形成し、該封止空間を減圧することによって前記ベローズを前記シール部材へ吸着させることを特徴とする請求項７記載の基板検査装置。
  9. 　前記ベローズの伸縮方向に沿うガイドレールをさらに備え、
    　前記ベローズは伸縮時、前記ガイドレールによってガイドされることを特徴とする請求項７又は８記載の基板検査装置。
PCT/JP2017/031505 2016-09-21 2017-08-25 基板検査方法及び基板検査装置 WO2018056022A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/333,737 US10901028B2 (en) 2016-09-21 2017-08-25 Substrate inspection method and substrate inspection device
KR1020197007292A KR102205376B1 (ko) 2016-09-21 2017-08-25 기판 검사 방법 및 기판 검사 장치
CN201780058129.XA CN109791895B (zh) 2016-09-21 2017-08-25 基片检查方法和基片检查装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-184258 2016-09-21
JP2016184258A JP6655514B2 (ja) 2016-09-21 2016-09-21 基板検査方法及び基板検査装置

Publications (1)

Publication Number Publication Date
WO2018056022A1 true WO2018056022A1 (ja) 2018-03-29

Family

ID=61690371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/031505 WO2018056022A1 (ja) 2016-09-21 2017-08-25 基板検査方法及び基板検査装置

Country Status (6)

Country Link
US (1) US10901028B2 (ja)
JP (1) JP6655514B2 (ja)
KR (1) KR102205376B1 (ja)
CN (1) CN109791895B (ja)
TW (1) TWI729210B (ja)
WO (1) WO2018056022A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047860A (ja) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 検査装置及び検査方法
JP7285739B2 (ja) * 2019-08-28 2023-06-02 東京エレクトロン株式会社 プローバおよびプローブカードのクリーニング方法
JP7308776B2 (ja) * 2020-02-17 2023-07-14 東京エレクトロン株式会社 プローブカード保持装置及び検査装置
JP7485552B2 (ja) * 2020-06-19 2024-05-16 東京エレクトロン株式会社 検査装置における接触解除方法法及び検査装置
KR102640026B1 (ko) * 2023-10-26 2024-02-23 타코(주) 프로브 카드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254812A (ja) * 2012-06-06 2013-12-19 Tokyo Electron Ltd ウエハ検査用インターフェース及びウエハ検査装置
WO2014054377A1 (ja) * 2012-10-03 2014-04-10 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP2016046285A (ja) * 2014-08-20 2016-04-04 東京エレクトロン株式会社 ウエハ検査装置
JP2016058506A (ja) * 2014-09-09 2016-04-21 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US6373271B1 (en) * 1999-12-29 2002-04-16 Motorola, Inc. Semiconductor wafer front side pressure testing system and method therefor
JP2001203244A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
JP2002022768A (ja) 2000-07-10 2002-01-23 Nec Eng Ltd 集積回路パッケージ検査用ポゴピン
KR101055911B1 (ko) * 2003-05-06 2011-08-10 올림푸스 가부시키가이샤 기판 흡착 장치
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
WO2012026036A1 (ja) 2010-08-27 2012-03-01 株式会社アドバンテスト 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
JP6041175B2 (ja) * 2015-03-30 2016-12-07 株式会社東京精密 プローバ
JP7217636B2 (ja) * 2019-01-16 2023-02-03 東京エレクトロン株式会社 チャックトップ、検査装置、およびチャックトップの回収方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254812A (ja) * 2012-06-06 2013-12-19 Tokyo Electron Ltd ウエハ検査用インターフェース及びウエハ検査装置
WO2014054377A1 (ja) * 2012-10-03 2014-04-10 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP2016046285A (ja) * 2014-08-20 2016-04-04 東京エレクトロン株式会社 ウエハ検査装置
JP2016058506A (ja) * 2014-09-09 2016-04-21 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法

Also Published As

Publication number Publication date
KR20190039248A (ko) 2019-04-10
TWI729210B (zh) 2021-06-01
CN109791895B (zh) 2022-12-23
KR102205376B1 (ko) 2021-01-19
JP6655514B2 (ja) 2020-02-26
US10901028B2 (en) 2021-01-26
US20190271738A1 (en) 2019-09-05
JP2018049929A (ja) 2018-03-29
CN109791895A (zh) 2019-05-21
TW201824418A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
WO2018056022A1 (ja) 基板検査方法及び基板検査装置
KR102282694B1 (ko) 검사 장치 및 콘택트 방법
JP6031292B2 (ja) プローブカードへの基板当接方法
CN109863414B (zh) 基板检查装置和基板检查方法
JP5952645B2 (ja) ウエハ検査用インターフェース及びウエハ検査装置
WO2014054377A1 (ja) ウエハ取り付け方法及びウエハ検査装置
WO2017104262A1 (ja) ウエハ検査装置及びそのメンテナンス方法
JP2011091262A (ja) プローバおよびプローブ検査方法
JP2015106626A (ja) プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法
JP2020106454A (ja) 温度測定部材、検査装置及び温度測定方法
WO2018225384A1 (ja) 検査装置、検査システム、および位置合わせ方法
JP7267058B2 (ja) 検査装置
KR102604346B1 (ko) 검사 장치에 있어서의 접촉 해제 방법 및 검사 장치
KR20230055953A (ko) 검사 장치 및 검사 방법
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
JP2013080938A (ja) 半導体検査装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17852801

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197007292

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17852801

Country of ref document: EP

Kind code of ref document: A1