JP5789206B2 - ウエハ検査用インターフェース及びウエハ検査装置 - Google Patents

ウエハ検査用インターフェース及びウエハ検査装置 Download PDF

Info

Publication number
JP5789206B2
JP5789206B2 JP2012041555A JP2012041555A JP5789206B2 JP 5789206 B2 JP5789206 B2 JP 5789206B2 JP 2012041555 A JP2012041555 A JP 2012041555A JP 2012041555 A JP2012041555 A JP 2012041555A JP 5789206 B2 JP5789206 B2 JP 5789206B2
Authority
JP
Japan
Prior art keywords
wafer
space
probe card
path
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012041555A
Other languages
English (en)
Other versions
JP2013140924A (ja
Inventor
浩史 山田
浩史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012041555A priority Critical patent/JP5789206B2/ja
Priority to CN201210517530.4A priority patent/CN103163334B/zh
Priority to KR1020120140421A priority patent/KR101429492B1/ko
Priority to TW101145961A priority patent/TWI583975B/zh
Priority to US13/706,805 priority patent/US9041424B2/en
Publication of JP2013140924A publication Critical patent/JP2013140924A/ja
Application granted granted Critical
Publication of JP5789206B2 publication Critical patent/JP5789206B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Description

本発明は、プローブカードを備えるウエハ検査用インターフェース及びウエハ検査装置に関する。
ウエハ検査装置として、例えば、ウエハに形成された複数の半導体デバイスについて電気的特性検査を行うプローブ装置やバーンイン検査装置が知られている。
通常、プローブ装置は、ウエハを搬送する搬送領域を形成するローダ室と、ウエハに形成された複数の半導体デバイスの電気的特性検査を行う検査室とを備え、ローダ室及び検査室内の各種の機器を制御装置によって制御して半導体デバイスの電気的特性検査を行うように構成されている。検査室は、ローダ室からのウエハを載置し、X、Y、Z及びθ方向に移動する載置台と、載置台の上方に配置されたプローブカードと、載置台と協働してプローブカードの複数のプローブ(検査針)とウエハに形成された複数の半導体デバイスの各電極とのアライメント(位置合わせ)を行うアライメント機構とを備え、載置台とアライメント機構とが協働してウエハとプローブカードのアライメントを行った後、プローブカードの各プローブとウエハの各電極を接触させてウエハに形成された複数の半導体デバイスの電気的特性検査を行う。
ところが、アライメント機構は配置に大きなスペースを必要とするため、検査室も立体的に大きなスペースを占め、プローブ装置の設置スペースを広く確保する必要があった。そこで、本発明者は、プローブ装置において、検査室とは別に設けられたアライメント室でウエハと該ウエハを保持するウエハ保持体とのアライメントを行い、検査室において予めプローブカードとのアライメントが行われている昇降体へ位置決め機構を使用してウエハ保持体を支持させることにより、検査室からアライメント機構を外すことを提案した(例えば、特許文献1参照)。
このプローブ装置では、検査室において昇降体によって持ち上げられたウエハ保持体のウエハは、当該ウエハとプローブカードとの間に形成された空間が減圧されることによってプローブカードへ引き寄せられる。
特願2010−207224号明細書
しかしながら、プローブカードではウエハと対向する面の全てにプローブが配置されていないため、図9(A)に示すように、ウエハWにおけるプローブ60と接触していない部分61が減圧された空間62へ引き寄せられてウエハWが反り、該部分61近傍においてプローブ60と電極との接触圧が高まり、電極に針跡が残るという問題がある。
また、ウエハWとプローブカード63の間にはシール部材64が介在するが、該シール部材64が圧縮され難い場合、図9(B)に示すように、ウエハWにおける中央部65のみが減圧された空間62へ引き寄せられてウエハWが反り、シール部材64近傍においてプローブ60と電極の接触圧が低くなり、ウエハに形成された複数の半導体デバイスの電気特性検査を正確に行うことができないという問題がある。
上述したいずれの問題も、ウエハWが圧力差のある2つの空間を仕切るためにウエハWが反ることに起因する問題である。
本発明の課題は、ウエハに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハが反るのを防止することができるウエハ検査用インターフェース及びウエハ検査装置を提供することにある。
上記課題を解決するために、請求項1記載のウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とする。
請求項2記載のウエハ検査用インターフェースは、請求項1記載のウエハ検査用インターフェースにおいて、前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項1又は2記載のウエハ検査用インターフェースにおいて、前記第1の減圧経路と前記第2の減圧経路とが合流することを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項2記載のウエハ検査用インターフェースにおいて、前記ウエハ吸着経路は、前記ウエハ載置面に設けられた環状の吸着溝を有し、前記大気開放経路は、前記吸着溝と同心円状の大気開放溝を有し、前記大気開放溝は前記吸着溝の外側に設けられていることを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項2又は4記載のウエハ検査用インターフェースにおいて、前記第1の減圧経路は、前記第1の空間を−1kPa乃至−50kPaに減圧し、前記ウエハ吸着経路は、前記ウエハと前記ウエハ載置面との隙間を−60kPa乃至−80kPaに減圧することを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記第2のシール部材は圧縮方向に柔軟性を有することを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記プローブカードにおける前記第2のシール部材が当接する部分には凹部が設けられていることを特徴とする。
請求項記載のウエハ検査用インターフェースは、請求項乃至のいずれか1項に記載のウエハ検査用インターフェースにおいて、前記第2のシール部材は、前記ウエハに当接する部分及び前記プローブカードに当接する部分の少なくとも1つが前記第2の空間とは反対側に傾斜していることを特徴とする。
上記目的を達成するために、請求項記載のウエハ検査装置は、ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、前記検査室はウエハ検査用インターフェースを有し、該ウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とする。
請求項10記載のウエハ検査装置は、請求項記載のウエハ検査装置において、前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする。
本発明によれば、第1のシール部材によって密封された、保持部材、プローブカード及びチャック部材によって囲まれた第1の空間が第1の減圧経路によって減圧され、ウエハが第1の空間に内包された第2の空間内に配置されるので、チャック部材が保持部材へ引き寄せられてウエハをプローブカードへ押しつける。これにより、ウエハは圧力差のある2つの空間を仕切ることなくプローブカードと接触できるので、ウエハに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハが反るのを防止することができる。
本発明の実施の形態に係るウエハ検査装置の構成を概略的に示す図であり、図1(A)は平面図であり、図1(B)は正面図である。 図1における検査室が有するウエハ検査用インターフェースの構成を概略的に示す断面図である。 ウエハに形成された各半導体デバイスの電気的特性検査を行う際における外側シールリング及び内側シールリングの近傍の拡大断面図である。 図2における各シールリング近傍の構成を概略的に示す拡大断面図であり、図4(A)は内側シールリング近傍を示し、図4(B)は外側シールリング近傍を示す。 図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。 図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。 本発明の別の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの構成を概略的に示す断面図である。 図7におけるチャックトップの平面図である。 従来のウエハ検査用インターフェースの構成を概略的に示す断面図であり、図9(A)はウエハにおけるプローブと接触していない部分が反る場合を示し、図9(B)はウエハにおける中央部が反る場合を示す。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施の形態に係るウエハ検査装置の構成を概略的に示す図であり、図1(A)は平面図であり、図1(B)は正面図である。
図1(A)及び図1(B)において、ウエハ検査装置10は、当該ウエハ検査装置10の正面においてカセット、例えばフープ(FOUP)FからのウエハWの搬出入を行う搬出入領域S10と、図中において搬出入領域S10の右に形成されたアライメント領域S20と、搬出入領域S10及びアライメント領域S20に沿ってウエハWを搬送する搬送領域S30と、搬送領域S30に沿って形成されたウエハWの検査領域S40とに区画される。搬出入領域S10、アライメント領域S20、搬送領域S30及び検査領域S40には、それぞれ載置機構11、アライメント室12、ウエハ搬送機構13及び検査室14が設けられている。
ウエハ搬送機構13は、図1(B)に示すように、基台13Aと、基台13A上に回転軸を介して正逆回転可能に設けられた回転体13Bと、回転体13B上でそれぞれ個別に一方向に往復移動する上下二枚のアーム13C、13Dと、基台13A及びアーム13C、13Dを昇降させる昇降機構13Eと、これらの機構を搬送領域S30に沿って往復移動させる移動機構13Fと、上のアーム13Cの先端に設けられたピック13G(図2参照。)とを備えている。
ウエハ検査装置10では、ウエハ搬送機構13がフープFから未検査のウエハWをアライメント室12へ搬送し、該アライメント室12は、ウエハ搬送機構13のピック13Gに対するウエハWのアライメントを行い、ウエハ搬送機構13がアライメント後のウエハWを検査室14へ搬送する。検査室14は、後述するウエハ検査用インターフェース18を有し、該ウエハ検査用インターフェース18は、ウエハWに形成された複数の半導体デバイスの電気的特性検査を行う。
さらに、ウエハ搬送機構13は検査済みのウエハWを検査室14から図中において載置機構11の左に位置する針跡検査領域S50内に設けられた針跡検査装置17へ受け渡し、針跡検査装置17は検査済みのウエハWにおける各半導体デバイスの電極における針跡(プローブ25の接触痕)の検査を行い、再度、ウエハ搬送機構13が検査後のウエハWを載置機構11上のフープFへ搬入する。
図2は、図1における検査室が有するウエハ検査用インターフェースの構成を概略的に示す断面図である。
図2において、ウエハ検査用インターフェース18は、検査室14内の天井部に配された板状部材からなるヘッドプレート19と、該ヘッドプレート19の下面に配置されるプローブカード20と、該プローブカード20の外周を保持してヘッドプレート19へ固定する固定リング21(保持部材)と、検査室14内の底部から立設されて図中上下方向に移動する棒状のリフター22と、該リフター22の頂部に設置される台状のチャックトップ23(チャック部材)とを有する。チャックトップ23は断面凸状を呈し、中央部において図中上方へ突出する凸部23Aと、該凸部23Aを囲んで凸部23Aよりも一段低く形成される段差部23Bとを有する。
ウエハWに形成された各半導体デバイスの電気的特性検査を行う前において、ウエハ搬送機構13の上のアーム13C及びピック13Gは検査室14内に進入し、ウエハWをプローブカード20及びチャックトップ23の間に位置させる。したがって、チャックトップ23はウエハWを挟んでプローブカード20に対向し、特に、凸部23Aはプローブカード20と対向し、段差部23Bはプローブカード20の外周を囲む固定リング21と対向する。凸部23Aの上部平面がウエハ載置面23Cとなる。
チャックトップ23は段差23B上に配された外側シールリング24(第1のシール部材)を有し、外側シールリング24は凸部23Aを囲む。プローブカード20は、チャックトップ23(ウエハW)に対向する面においてウエハWに形成された各半導体デバイスの電極に対応して配置される多数のプローブ(検査針)25を有する。固定リング21は、プローブカード20におけるプローブ25が形成された領域を囲むように配置される内側シールリング26(第2のシール部材)をプローブカード20とともに挟み込んで保持する。
ウエハWに形成された各半導体デバイスの電気的特性検査を行う際、リフター22はチャックトップ23を図中上方へ移動させて外側シールリング24を介して固定リング21と当接させる。このとき、ウエハWはチャックトップ23のウエハ載置面23C上に位置し、内側シールリング26を介してプローブカード20と当接する。
図3は、ウエハに形成された各半導体デバイスの電気的特性検査を行う際における外側シールリング及び内側シールリングの近傍の拡大断面図である。
図3において、外側シールリング24は、固定リング21、チャックトップ23及び内側シールリング26と協働して外側空間27(第1の空間)を形成し、該外側空間27を検査室14内の雰囲気から密封する。内側シールリング26は、プローブカード20及びウエハWと協働して内側空間28(第2の空間)を形成し、該内側空間28を外側空間27から密封する。
チャックトップ23は外側空間27に向けて開口する外側減圧経路29(第1の減圧経路)を有し、プローブカード20及びヘッドプレート19は内側空間28に向けて開口する内側減圧経路30(第2の減圧経路)を有する。外側減圧経路29及び内側減圧経路30はそれぞれチャックトップ23やヘッドプレート19の外に引き出されて合流し、排気装置31に接続されている。外側減圧経路29は図中矢印方向に沿って排気を行い、外側空間27を減圧し、内側減圧経路30は図中矢印方向に沿って排気を行い、内側空間28を減圧する。
外側空間27が減圧されると、チャックトップ23は固定リング21へ引き寄せられる。これにより、チャックトップ23が固定リング21によって間接的に保持される。また、内側空間28が減圧されると、ウエハWはプローブカード20へ引き寄せられる。これにより、ウエハWがプローブカード20によって間接的に保持される。本実施の形態では、外側空間27が減圧されると、チャックトップ23が固定リング21へ引き寄せられるため、ウエハ載置面23C上に配置されたウエハWは固定リング21によって固定されるプローブカード20へ押しつけられ、さらに、内側空間28が減圧されると、ウエハW自身もプローブカード20へ引き寄せられるため、ウエハWに形成された各半導体デバイスの電極は各プローブ25と確実に接触する。
図4は、図2における各シールリング近傍の構成を概略的に示す拡大断面図であり、図4(A)は内側シールリング近傍を示し、図4(B)は外側シールリング近傍を示す。
図4(A)において、内側シールリング26は、横倒しにされた略T字状の断面形状を有し、固定リング21及びプローブカード20に挟まれてプローブ25へ向けて延出された基部26Aと、該基部26Aの先端に設けられてそれぞれプローブカード20へ向けて突出する接触部26B(プローブカードに当接する部分)及びウエハWへ向けて突出する接触部26C(ウエハに当接する部分)とを有する。
内側シールリング26では、接触部26B及び接触部26Cのいずれも内側空間28とは反対側に傾斜して形成されている。後述するように、チャックトップ23が固定リング21へ引き寄せられる前に、ウエハWのみがプローブカード20と当接して引き寄せられるが、このとき、内側空間28は内側減圧経路30によって減圧される一方、内側シールリング26を挟んで反対側は検査室14内の雰囲気であるため、内側シールリング26の接触部26Bや接触部26Cは、図中破線で示すように、内側空間28側へ引き込まれる。しかしながら、接触部26B及び接触部26Cのいずれも内側空間28とは反対側に傾斜して形成されるため、内側空間28側へ引き込まれる際、それぞれ基部26Aとの接続部を中心に回転して内側空間28側へ引き寄せられ、その結果、接触部26Bや接触部26Cの先端はプローブカード20やウエハWへより強く当接する(図中の破線参照。)。したがって、ウエハWをプローブカード20へ引き寄せる際に、内側空間28のみを減圧しても内側空間28の密封が妨げられることがない。
接触部26Cでは、基部26Aとの接続部から先端部まで所定の長さ、例えば、1.2mmが確保されている。また、プローブカード20において接触部26Bが当接する部分には凹部20Aが設けられて、接触部26Bにおける基部26Aとの接続部から先端部までの長さ、例えば、1.2mmが確保されている。したがって、内側シールリング26は、ウエハWがプローブカード20へ引き寄せられる際、圧縮される方向に関して高い柔軟性を有する。その結果、ウエハWが内側シールリング26から反力を受けて反るのを防止することができる。
また、図4(B)において、外側シールリング24は、横倒しにされた略L字状の断面形状を有し、段差部23Bに配置される基部24Aと、該基部24Aから図中上方へ向けて突出する接触部24Bとを有する。
外側シールリング24では、接触部24Bが外側空間27とは反対側に傾斜して形成されている。チャックトップ23が固定リング21へ引き寄せられる際、外側空間27は外側減圧経路29によって減圧される一方、外側シールリング24を挟んで反対側は検査室14内の雰囲気であるため、外側シールリング24の接触部24Bは、図中破線で示すように、外側空間27側へ引き込まれる。しかしながら、接触部24Bは外側空間27とは反対側に傾斜して形成されるため、外側空間27側へ引き込まれる際、基部24Aとの接続部を中心に回転して外側空間27側へ引き寄せられ、その結果、接触部24Bの先端は固定リング21へより強く当接する(図中の破線参照。)。したがって、チャックトップ23を固定リング21へ引き寄せる際に、外側空間27の密封が妨げられることがない。
接触部24Bでは、基部24Aとの接続部から先端部まで所定の長さ、例えば、1.2mmが確保されている。したがって、外側シールリング24は、チャックトップ23が固定リング21へ引き寄せられる際、圧縮される方向に関して高い柔軟性を有し、チャックトップ23が外側シールリング24から反力を受けて反るのを防止することができる。
次に、図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査について説明する。
図5及び図6は、図2のウエハ検査用インターフェースを用いたウエハにおける各半導体デバイスの電気的特性検査の工程図である。
まず、ウエハ搬送機構13がアライメント後のウエハWを検査室14内へ搬入し、ピック13Gに対してアライメントが行われたウエハWをプローブカード20と対向させる。このとき、ウエハ搬送機構13はアーム13Cを微小に移動させて、ピック13Gとプローブカード20とのアライメントを行う(図5(A))。これにより、ウエハWとプローブカード20とのアライメントが行われる。
次いで、ウエハ搬送機構13がピック13Gをプローブカード20へ向けて移動させてウエハWをプローブカード20へ当接させる。このとき、既にウエハWとプローブカード20とのアライメントが行われているので、プローブカード20の各プローブ25がウエハWに形成された各半導体デバイスの電極と接触する(図5(B))。
次いで、ウエハWがプローブカード20へ当接されて、内側シールリング26、プローブカード20及びウエハWによって内側空間28が形成されると、内側減圧経路30が内側空間28を減圧してウエハWをプローブカード20へ引き寄せて仮止めする。その後、ピック13GはウエハWから離れてウエハ搬送機構13によって検査室14から退出する(図5(C))。
次いで、リフター22がチャックトップ23を上方へ移動させて固定リング21へ当接させる。このとき、チャックトップ23の凸部23Aは段差部23Bから上方へ突出しているので、ウエハ載置面23Cはプローブカード20へ仮止めされたウエハWへ当接し、結果としてウエハWがウエハ載置面23C上に位置することになる(図6(A))。
次いで、チャックトップ23が固定リング21へ当接されて、内側シールリング26、固定リング21、チャックトップ23及び外側シールリング24によって外側空間27が形成されると、外側減圧経路29が外側空間27を減圧してチャックトップ23を固定リング21へ引き寄せ、チャックトップ23が固定リング21によって間接的に保持される。このとき、固定リング21へ引き寄せられたチャックトップ23はウエハ載置面23C上に位置するウエハWをプローブカード20へ押しつけるが、チャックトップ23はウエハWよりも高い剛性を有するので、ウエハWをプローブカード20へ均一に押しつけることができる。
また、外側減圧経路29及び内側減圧経路30は合流して排気装置31に接続されるので、外側空間27や内側空間28を減圧する際、外側空間27の圧力と内側空間28の圧力とを同じ値に設定することができる。その結果、外側空間27及び内側空間28を仕切る内側シールリング26や外側空間27及び内側空間28のいずれにも面するチャックトップ23が変形するのを防止することができる。その後、リフター22は図中下方へ移動してチャックトップ23から離れる(図6(B))。
次いで、各プローブ25から所定値の電流が各半導体デバイスの電極へ流されて各半導体デバイスの電気的特性検査が行われた後、本検査を終了する。
本実施の形態に係るウエハ検査装置10によれば、外側シールリング24によって密封された、固定リング21、プローブカード20及びチャックトップ23によって囲まれた外側空間27が外側減圧経路29によって減圧され、ウエハWは外側空間27に囲まれた内側空間28内に配置されるので、チャックトップ23が固定リング21へ引き寄せられてウエハWをプローブカード20へ押しつける。これにより、ウエハWは圧力差のある2つの空間を仕切ることなくプローブカード20と接触できるので、ウエハWに形成された複数の半導体デバイスの電気特性検査を行う際に、ウエハWが反るのを防止することができる。
また、ウエハ検査装置10では、内側シールリング26によって密封された、プローブカード20及びウエハWによって囲まれた内側空間28が内側減圧経路30によって減圧されるので、チャックトップ23を外側シールリング24を介して固定リング21に当接させて外側空間27を形成する前に、ウエハWのみをプローブカード20へ引き寄せて仮止めすることができる。
本実施の形態において、外側シールリング24や内側シールリング26として断面が略L字状や略T字状のものを用いたが、主にコストを抑えるために、断面が円形のOリングをこれらのシールリングとして用いてもよい。
また、チャックトップ23は各検査室14に配置されるが、ウエハ検査装置10として1つのチャックトップ23のみを各検査室14とは別の場所に備え、ウエハWの各半導体デバイスの電気的特性検査を行う際に、チャックトップ23をウエハ搬送機構13によって検査室14へ搬入し、ウエハ搬送機構13によって固定リング21へ向けて持ち上げてもよい。これにより、検査室14からチャックトップ23やリフター22を廃止して各検査室14の大きさをさらに小さくすることができる。
ところで、ウエハ検査装置を用いたウエハにおける半導体デバイスの電気的特性検査は、高温雰囲気、例えば90℃乃至低温雰囲気、例えば−30℃で行われる場合があり、かかる特性検査に適用されるウエハ検査用インターフェースのチャック部材には、ウエハの温度を調整するための温度制御装置が内臓されている。温度制御装置としては、例えば加熱用の電熱ヒータや冷却用のチラー等が挙げられる。
温度制御装置を内臓したチャック部材を備えたウエハ検査用インターフェースでは、チャック部材のウエハ載置面と該ウエハ載置面に載置されるウエハとの熱伝導効率を高めるために、ウエハとウエハ載置面とを密着させる必要があり、通常、チャック部材にはウエハとウエハ載置面との隙間を減圧して該ウエハWをウエハ載置面に吸着させるウエハ吸着手段が設けられている。ウエハ吸着手段は、例えばチャック部材のウエハ載置面に設けられたウエハ吸着溝と、該ウエハ吸着溝に連結流路を介して連結された吸引装置とで構成されている。
しかしながら、上述した実施の形態に係るウエハ検査用インターフェース(図2参照)では、ウエハが反るのを防止すると共に、ウエハWとプローブカード20のプローブ25とを密着されるために、固定リング21、プローブカード20及びチャックトップ23によって囲まれた外側空間27を所定の減圧状態に保持する。従って、図2の実施の形態における外側空間27及びその減圧経路等を、温度制御装置を内臓したチャック部材を備えたウエハ検査用インターフェースに適用した場合、ウエハとウエハ載置面との当接面に隙間が生じると以下のような問題が生じる。
すなわち、ウエハWをウエハ載置面23Cに吸着する吸着圧力は、例えば−80kPaであり、外側空間27内の圧力である、例えば−2kPaよりもはるかに減圧の程度が大きい。従って、ウエハWとウエハ載置面23Cとの当接面に隙間があると、ウエハWを吸着するための減圧によって外側空間27が減圧されるので、排気装置31による外側空間27内の圧力制御が不可能となり、例えば、外側空間27内の圧力が極端に低下してプローブカード20とウエハWとの当接圧が大きくなりすぎて、プローブカード20のプローブ25が損傷する虞がある。
なお、ウエハとチャック部材のウエハ載置面は、共に硬質部材からなるので接触面に隙間が生じ易い。また、ウエハとウエハ載置面との間に異物が挟まれることによって隙間が生じる場合もある。
そこで、本発明者は、このような問題を解決するために、ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、ウエハとウエハ載置面との隙間を減圧してウエハをウエハ載置面に吸着させるウエハ吸着経路とを有するチャック部材において、ウエハ載置面におけるウエハ吸着経路の開口位置よりも外側に開口し、且つ大気に連通する大気開放経路を設け、これによって、ウエハとウエハ載置面との間に隙間が生じた場合は、ウエハを吸着するための減圧によって大気を吸引させるようにし、もって、ウエハを吸着するための減圧がリークしても外側空間27の圧力に影響が及ばないようにしている。
図7は、本発明の別の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの構成を概略的に示す断面図、図8は、図7におけるチャックトップ23の平面図である。このウエハ検査用インターフェース38は、その構成及び作用が上述した図2のウエハ検査用インターフェースと基本的に同じである。従って、重複した構成については同じ符号を付してその説明を省略し、以下に、本別の実施の形態について、上記実施の形態と異なる構成及び作用を中心に説明する。
図7及び図8において、チャックトップ23の凸部23Aの上部平面であるウエハ載置面23Cに、同心円状に形成された複数、例えば3つのウエハ吸着溝41a、41b及び41cが設けられている。ウエハ吸着溝41a〜41cは、例えばそれぞれ幅0.5mm、深さ0.5mmの円形の溝であり、例えば、断面0.5φの連結流路42a〜42cを介してそれぞれ同一の減圧流路43に連結されている。減圧流路43は、例えば断面2.5φの配管からなり、図示省略した減圧装置に連結されている。ウエハ吸着溝41a〜41c、連結流路42a〜42c及減圧流路43とでウエハ吸着経路44が構成されている。
最外周のウエハ吸着溝41cの外側には、該ウエハ吸着溝41cと同心円状に形成された大気開放溝45が設けられている。大気開放溝45は、連結流路46を介して大気流路47に連結されている。大気流路47は、例えばチャックトップ23の段差部23Bの側壁面を貫通して大気に連通している。大気開放溝45、連結流路46及び大気流路47とで大気開放経路48が構成されている。なお、大気開放溝45は、ウエハ載置面23Cにおけるウエハ吸着溝41cの開口位置よりも外側であって、外側空間27に接するチャックトップ23の凸部23Aの外周面よりも内側に位置している。
次に、このような構成のウエハ検査用インターフェースを備えたウエハ検査装置を用いたウエハWにおける各半導体デバイスの電気的特性検査について説明する。
本実施の形態において、半導体デバイスの電気的特性検査は、上述した図5及び図6と同様に行われる。すなわち、まず、ウエハ搬送機構13によってウエハWを検査室14内へ搬入し、ウエハWとプローブカード20とのアライメントを行い、その後、ウエハWをプローブカード20へ当接させることによって、プローブカード20の各プローブ25をウエハWに形成された各半導体デバイスの電極と接触させる。
次いで、ウエハWとプローブカード20との当接によって内側シールリング26、プローブカード20及びウエハWとの間に形成された内側空間28を減圧し、ウエハWをプローブカード20に仮止めする。ウエハWが仮止めされた後、ウエハ搬送機構13が検査室から退出し、その後、リフター22(図6参照)が上方へ移動してチャックトップ23を固定リング21へ当接させる。このとき、チャックトップ23の凸部23Aはプローブカード20へ仮止めされたウエハWへ当接し、凸部23Aの上部平面であるウエハ載置面23CでウエハWを支持する。
次いで、チャックトップ23が固定リング21へ当接することによって内側シールリング26、固定リング21、チャックトップ23及び外側シールリング24との間に形成された外側空間27を減圧し、チャックトップ23を固定リング21へ引き寄せ、該チャックトップ23によってウエハWをプローブカード20へ均等に押しつける。
このとき、外側空間27と内側空間28は同じ排気装置31によって減圧され、同じ値に設定される。従って、内側シールリング26及びチャックトップ23が変形することはない。
次に、チャックトップ23のウエハ載置面23Cに開口するウエハ吸着溝41a〜41c、連結流路42a〜42c及び減圧流路43からなるウエハ吸着経路44によってウエハWとウエハ載置面23Cとの隙間を、例えば−80kPaに減圧してウエハWをウエハ載置面23Cに吸着させる。
このとき、ウエハWとウエハ載置面23Cとの接触面に、両者が硬質部材であること又は異物が挟まれること等に起因して隙間が生じても、ウエハ吸着溝41cの外周部に、大気に連通する大気開放溝45が設けられているので、矢印44aに沿って吸引されるウエハ吸着経路44による減圧は、ウエハWとウエハ載置面23Cとの隙間を介して大気開放経路48内を矢印48aに沿って流通する大気を吸引する。従って、外側空間27の圧力は、ウエハWをウエハ載置面23Cに吸着させるための減圧による悪影響を受けることなく、排気装置31によって良好に制御される。
ウエハWをウエハ載置面23Cに吸着させた後、チャックトップ23に内蔵された図示省略した温度制御装置を用いてウエハWを所定温度、例えば90℃、又は−30℃に調整し、その後、プローブカード20の各プローブ25から所定値の電流を各半導体デバイスの電極へ流して所望温度による電気的特性検査を行い、本検査を終了する。
本実施の形態によれば、チャックトップ23のウエハ載置面23Cに形成されたウエハ吸着溝41a〜41cの外周部に、連結流路46及び大気流路47を介して大気に連通す大気開放溝45を設けたので、ウエハWとウエハ載置面23Cとの間に、両者が硬質部材であること又は異物が挟まれること等に起因して隙間が生じても、該隙間に起因する減圧のリークは、大気開放経路48を介して大気を吸引するようになる。従って、ウエハWとウエハ載置面23Cとの間に隙間が生じても、ウエハWをウエハ載置面23Cに吸着させるための減圧によって外側空間27の圧力に悪影響を与えることがなく、外側空間27の圧力は排気装置31によって良好、且つ安定に制御され、もって、外側空間27が必要以上に減圧されることによる弊害、例えば、ウエハWがプローブカード20のプローブ25に必要以上の圧力で当接されて損傷することを防止できる。
本実施の形態において、ウエハWが配置される外側空間27及び内側空間28の圧力は、例えば、−1kPa〜−50kPaであり、ウエハWをウエハ載置面23Cに吸着させる際の圧力は、例えば−60kPa〜−80kPaである。
本実施の形態において、大気開放経路48における大気流路47及びウエハ吸着経路44における減圧流路43を同一断面上に形成したが(図7参照)、本発明は、これに限定されるものではなく、大気流路47と減圧流路43をチャックトップ23の周方向に沿って所定角度だけずらし、これによって、異なる断面上に表示されるようにしてもよい。
本実施の形態において、ウエハ吸着溝を同心円状に形成された3つのウエハ吸着溝41a〜41cで構成したが、ウエハ吸着溝の数は、特に限定されるものではなく、1つ若しくは2つ又は4つ以上であってもよい。
本実施の形態において、外側空間27及び内側空間28の圧力は、プローブカード20におけるプローブ25の数によって調整される。すなわち、外側空間27及び内側空間28の圧力は、プローブカード20における各プローブ25がウエハWにおける半導体デバイスの電極に当接する際の押圧力が、1本当たり、例えば5〜10グラムとなるように調整される。
ここで、プローブカード20におけるプローブ25の数を、例えば3000本と仮定すると、プローブカード20がウエハWを押圧する全押圧力が、例えば、
5(g)×3000/1000=15(kg)
となるように外側空間27及び内側空間28の圧力が調整される。
プローブカード20を330mmφの円板状と仮定して全押圧力が15(kg)となる外側空間27及び内側空間28内の設定圧力を求めると、
15(kgf)×9.8/(π×(330/2))=0.00172(MPa)
=1.72(kPa)となる。
従って、本別の実施の形態においては、外側空間27及び内側空間28の圧力は、例えば−1.72(kPa)に制御される。
ただし、プローブカード20の重量や内側シールリング26及び外側シールリング24の変形に必要な負荷を補正値として、15kgに追加する場合もある。
以上、本発明を実施の形態を用いて詳細に説明したが、本発明は、これらの実施の形態に限定されるものではない。
W ウエハ
14 検査室
18 ウエハ検査用インターフェース
20 プローブカード
21 固定リング
23 チャックトップ
24 外側シールリング
24B 接触部
25 プローブ
26 内側シールリング
26B,26C 接触部
27 外側空間
28 内側空間
29 外側減圧経路
30 内側減圧経路
41a〜41c ウエハ吸着溝
44 ウエハ吸着経路
45 大気開放溝
48 大気開放経路

Claims (10)

  1. ウエハに対向する面に多数のプローブが配置されたプローブカードと、
    該プローブカードの外周を保持する保持部材と、
    前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、
    前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、
    前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、
    前記第1の空間を減圧する第1の減圧経路と、
    前記第2の空間を減圧する第2の減圧経路とを備え、
    前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とするウエハ検査用インターフェース。
  2. 前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする請求項1記載のウエハ検査用インターフェース。
  3. 前記第1の減圧経路と前記第2の減圧経路とが合流することを特徴とする請求項1又は2記載のウエハ検査用インターフェース。
  4. 前記ウエハ吸着経路は、前記ウエハ載置面に設けられた環状の吸着溝を有し、前記大気開放経路は、前記吸着溝と同心円状の大気開放溝を有し、前記大気開放溝は前記吸着溝の外側に設けられていることを特徴とする請求項2記載のウエハ検査用インターフェース。
  5. 前記第1の減圧経路は、前記第1の空間を−1kPa乃至−50kPaに減圧し、前記ウエハ吸着経路は、前記ウエハと前記ウエハ載置面との隙間を−60kPa乃至−80kPaに減圧することを特徴とする請求項2又は4記載のウエハ検査用インターフェース。
  6. 前記第2のシール部材は圧縮方向に柔軟性を有することを特徴とする請求項乃至のずれか1項に記載のウエハ検査用インターフェース。
  7. 前記プローブカードにおける前記第2のシール部材が当接する部分には凹部が設けられていることを特徴とする請求項乃至のいずれか1項に記載のウエハ検査用インターフェース。
  8. 前記第2のシール部材は、前記ウエハに当接する部分及び前記プローブカードに当接する部分の少なくとも1つが前記第2の空間とは反対側に傾斜していることを特徴とする請求項乃至のいずれか1項に記載のウエハ検査用インターフェース。
  9. ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、
    前記検査室はウエハ検査用インターフェースを有し、
    該ウエハ検査用インターフェースは、ウエハに対向する面に多数のプローブが配置されたプローブカードと、該プローブカードの外周を保持する保持部材と、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、前記保持部材及び前記チャック部材のいずれとも当接することによって前記保持部材、前記プローブカード及び前記チャック部材によって囲まれた第1の空間を密封する第1のシール部材と、前記プローブカード及び前記ウエハのいずれとも当接することによって前記プローブカード及び前記ウエハによって囲まれた第2の空間を前記第1の空間から密封する第2のシール部材と、前記第1の空間を減圧する第1の減圧経路と、前記第2の空間を減圧する第2の減圧経路とを備え、前記第2の空間は前記第1の空間に内包され、前記ウエハは前記第2の空間内に配置されることを特徴とするウエハ検査装置。
  10. 前記チャック部材は、前記ウエハを載置するウエハ載置面と、該ウエハ載置面に開口し、該ウエハ載置面と前記ウエハとの隙間を減圧して前記ウエハを前記ウエハ載置面に吸着させるウエハ吸着経路と、前記ウエハ載置面における前記ウエハ吸着経路の開口位置よりも外側に開口し、大気に連通する大気開放経路とを有することを特徴とする請求項記載のウエハ検査装置。
JP2012041555A 2011-12-08 2012-02-28 ウエハ検査用インターフェース及びウエハ検査装置 Expired - Fee Related JP5789206B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012041555A JP5789206B2 (ja) 2011-12-08 2012-02-28 ウエハ検査用インターフェース及びウエハ検査装置
CN201210517530.4A CN103163334B (zh) 2011-12-08 2012-12-05 晶片检查用接口和晶片检查装置
KR1020120140421A KR101429492B1 (ko) 2011-12-08 2012-12-05 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
TW101145961A TWI583975B (zh) 2011-12-08 2012-12-06 Wafer inspection interface and wafer inspection device
US13/706,805 US9041424B2 (en) 2011-12-08 2012-12-06 Interface and apparatus for inspecting electrical characteristics of wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011268673 2011-12-08
JP2011268673 2011-12-08
JP2012041555A JP5789206B2 (ja) 2011-12-08 2012-02-28 ウエハ検査用インターフェース及びウエハ検査装置

Publications (2)

Publication Number Publication Date
JP2013140924A JP2013140924A (ja) 2013-07-18
JP5789206B2 true JP5789206B2 (ja) 2015-10-07

Family

ID=48571402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012041555A Expired - Fee Related JP5789206B2 (ja) 2011-12-08 2012-02-28 ウエハ検査用インターフェース及びウエハ検査装置

Country Status (5)

Country Link
US (1) US9041424B2 (ja)
JP (1) JP5789206B2 (ja)
KR (1) KR101429492B1 (ja)
CN (1) CN103163334B (ja)
TW (1) TWI583975B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423660B2 (ja) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法
CN106290993B (zh) * 2015-06-10 2021-01-29 鸿劲科技股份有限公司 测试装置的测试单元定位机构及其应用的测试设备
TWI603096B (zh) * 2015-06-19 2017-10-21 Seiko Epson Corp Electronic parts conveying apparatus and electronic parts inspection apparatus
JP6655514B2 (ja) * 2016-09-21 2020-02-26 東京エレクトロン株式会社 基板検査方法及び基板検査装置
JP6655516B2 (ja) * 2016-09-23 2020-02-26 東京エレクトロン株式会社 基板検査装置
JP6807252B2 (ja) * 2017-03-03 2021-01-06 東京エレクトロン株式会社 検査システム
TWI628449B (zh) * 2017-05-05 2018-07-01 漢民科技股份有限公司 晶圓針測裝置主動式預熱及預冷系統及晶圓檢測方法
JP7018368B2 (ja) * 2018-07-12 2022-02-10 東京エレクトロン株式会社 検査装置及び検査装置の清浄化方法
CN113495178A (zh) * 2020-04-07 2021-10-12 迪科特测试科技(苏州)有限公司 用于探测系统的屏蔽
JP2022000878A (ja) * 2020-06-19 2022-01-04 東京エレクトロン株式会社 検査装置における接触解除方法法及び検査装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103958B2 (ja) 1993-07-20 2000-10-30 東京エレクトロン株式会社 プローブ装置
JPH07161788A (ja) 1993-12-03 1995-06-23 Tokyo Electron Ltd バーンイン用コンタクタ及びプローブカード
EP1947183B1 (en) 1996-08-16 2013-07-17 Merck Sharp & Dohme Corp. Mammalian cell surface antigens; related reagents
JP3838593B2 (ja) * 1997-04-04 2006-10-25 松下電器産業株式会社 半導体装置の検査方法及び半導体装置の検査装置
JP3758833B2 (ja) * 1997-10-20 2006-03-22 松下電器産業株式会社 ウェハカセット
JP3535728B2 (ja) * 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
JPH10321686A (ja) 1998-04-28 1998-12-04 Tokyo Electron Ltd バ−ンイン装置
JP4346752B2 (ja) * 1999-01-29 2009-10-21 東京エレクトロン株式会社 コンタクタの保持機構及びコンタクタの自動交換機構
US6373271B1 (en) * 1999-12-29 2002-04-16 Motorola, Inc. Semiconductor wafer front side pressure testing system and method therefor
JP2002110751A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6441606B1 (en) * 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
JP3891798B2 (ja) * 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP3783075B2 (ja) * 2001-12-13 2006-06-07 東京エレクトロン株式会社 プローブ装置及びローダ装置
JP4658998B2 (ja) 2007-06-04 2011-03-23 東京エレクトロン株式会社 シェル
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
CN102017115B (zh) * 2008-04-25 2012-07-25 爱德万测试株式会社 测试系统及探针装置
JP4555362B2 (ja) * 2008-06-02 2010-09-29 株式会社アドバンテスト プローブ、電子部品試験装置及びプローブの製造方法
JP5258395B2 (ja) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
KR100990198B1 (ko) * 2009-08-07 2010-10-29 가부시키가이샤 어드밴티스트 웨이퍼 트레이 및 시험 장치
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
JP5436146B2 (ja) * 2009-10-23 2014-03-05 パナソニック株式会社 ウェーハ検査装置

Also Published As

Publication number Publication date
US9041424B2 (en) 2015-05-26
TW201331605A (zh) 2013-08-01
TWI583975B (zh) 2017-05-21
JP2013140924A (ja) 2013-07-18
CN103163334B (zh) 2015-05-06
CN103163334A (zh) 2013-06-19
KR20130064700A (ko) 2013-06-18
KR101429492B1 (ko) 2014-08-12
US20130147506A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP5789206B2 (ja) ウエハ検査用インターフェース及びウエハ検査装置
JP6099347B2 (ja) ウエハ取り付け方法及びウエハ検査装置
JP6031292B2 (ja) プローブカードへの基板当接方法
TWI756377B (zh) 檢查裝置及接觸方法
TWI688777B (zh) 晶圓檢查裝置及其維護方法
US20120074976A1 (en) Wafer testing systems and associated methods of use and manufacture
TW201418733A (zh) 半導體檢查系統及介面部之結露防止方法
TWI729210B (zh) 基板檢查方法及基板檢查裝置
JP2015106626A (ja) プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法
KR101406753B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP2011091262A (ja) プローバおよびプローブ検査方法
JP2009099630A (ja) 半導体検査装置
WO2018225384A1 (ja) 検査装置、検査システム、および位置合わせ方法
JP2020161631A (ja) 検査装置
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法
TW202137359A (zh) 探針卡保持裝置及檢查裝置
JP2013080938A (ja) 半導体検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150731

R150 Certificate of patent or registration of utility model

Ref document number: 5789206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees