JP3758833B2 - ウェハカセット - Google Patents

ウェハカセット Download PDF

Info

Publication number
JP3758833B2
JP3758833B2 JP28634797A JP28634797A JP3758833B2 JP 3758833 B2 JP3758833 B2 JP 3758833B2 JP 28634797 A JP28634797 A JP 28634797A JP 28634797 A JP28634797 A JP 28634797A JP 3758833 B2 JP3758833 B2 JP 3758833B2
Authority
JP
Japan
Prior art keywords
wafer
probe card
concave groove
tray
sealed space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28634797A
Other languages
English (en)
Other versions
JPH11121551A (ja
Inventor
伸一 沖
義朗 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28634797A priority Critical patent/JP3758833B2/ja
Publication of JPH11121551A publication Critical patent/JPH11121551A/ja
Application granted granted Critical
Publication of JP3758833B2 publication Critical patent/JP3758833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェハ上に形成された複数の半導体集積回路素子に対して一括してバーンインを行なうためのウェハカセット及びプローブカードの製造方法に関する。
【0002】
【従来の技術】
従来、半導体集積回路装置は、半導体集積回路素子とリードフレームとがボンディングワイヤによって電気的に接続された後、半導体集積回路素子とリードフレームのリードとが樹脂又はセラミックスにより封止された状態で供給されて、プリント基板に実装される。
【0003】
ところが、電子機器の小型化及び低価格化の要求から、半導体集積回路装置を半導体ウェハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれている。
【0004】
ベアチップに対して品質保証を行なうためには、半導体集積回路素子の電気的特性をウェハ状態で一括してバーンインを行なう必要がある。
【0005】
そこで、例えば、NIKKEI MICRODEVICES 1997年 7月号に記載されているように、半導体集積回路素子が形成された半導体ウェハを保持するウェハトレイと、該ウェハトレイに保持された半導体ウェハと対向するように設けられ、該半導体ウェハの半導体集積回路素子の検査用端子と接続されるバンプを有するプローブカードと、ウェハトレイとプローブカードとの間に設けられ、ウェハトレイ及びプローブカードと共に密封空間を形成する環状のシール材とを備えたウェハカセットが提案されている。
【0006】
以下、前記のウェハカセットについて、図5及び図6を参照しながら説明する。図5はウェハカセットの断面構造を示しており、図6はウェハカセットの部分拡大断面構造を示している。
【0007】
図5及び図6に示すように、半導体ウェハ10を保持したウェハトレイ11と、ポリイミド樹脂よりなり弾性を有するプローブカード12を保持した配線基板13とが対向するように設けられていると共に、ウェハトレイ11の周縁部に環状のシール材14が設けられている。
【0008】
図6に示すように、半導体ウェハ10上に形成されている各半導体集積回路素子は外部電極16を有している。
【0009】
図5及び図6に示すように、プローブカード12における、半導体ウェハ10上の半導体集積回路素子の外部電極16と対応する部位にはバンプ17が設けられていると共に、プローブカード12の周縁部は剛性のリング18により保持されている。
【0010】
配線基板13には、一端部が電源電圧、接地電圧又は信号電圧等の検査用電圧を供給する図示しない検査装置に接続される多層配線20と、該多層配線20の他端側とプローブカード12のバンプ17とを電気的に接続する異方導電性ゴム21とが設けられている。
【0011】
ウェハトレイ11の側面には、図示しない減圧手段に接続される開閉弁22が設けられていると共に、ウェハトレイ11の上面における半導体ウェハ10とシール部材14との間には、開閉弁22と連通する環状の減圧用凹状溝19が形成されている。
【0012】
以上のような構造を有するバーンイン用カセットにおいて、ウェハトレイ11と配線基板13とを接近させると、ウェハトレイ11、プローブカード12及びシール部材14によって第1の密封空間15が形成されると共に、プローブカード12と配線基板13との間に第2の密封空間25が形成される。
【0013】
図5に示す状態で、開閉弁22を図示しない減圧手段に接続して第1の密封空間15を減圧すると、ウェハトレイ11とプローブカード12とが一層接近して、図6に示すように、半導体ウェハ10上の各半導体集積回路素子の外部電極16とプローブカード12のバンプ17とが電気的に接続する。その後、検査装置から検査用電圧を半導体ウェハ10上の各半導体集積回路素子に印加したり、各半導体集積回路素子からの出力信号を検査装置に入力したりして、検査装置により各半導体集積回路素子の電気特性を評価する。
【0014】
【発明が解決しようとする課題】
ところで、前述したように、第1の密封空間15を減圧すると、ウェハトレイ11とプローブカード12とが一層接近して、半導体ウェハ10上の各半導体集積回路素子の外部電極16とプローブカード12のバンプ17とが電気的に接続するが、プローブカード12が弾性を有しているため、図7に示すように、プローブカード12の周縁部は、ウェハトレイ11の方につまり第1の密封空間15の方に引っ張られる。そして、プローブカード12の周縁部がウェハトレイ11の方に引っ張られる反動として、プローブカード12の周縁部の近傍に形成されているバンプ17は浮き上がって半導体ウェハ10の外部電極16から離れてしまうので、プローブカード12の周縁部の近傍のバンプ17と外部電極16との電気的接続が得られなくなると言う問題がある。
【0015】
また、プローブカード12におけるバンプ17とシール部材14との間の距離は、プローブカード12におけるバンプ17同士の間の距離に比べてかなり大きいので、プローブカード12におけるバンプ17とシール部材14との間の領域はプローブカード12におけるバンプ17同士の間の領域に比べて伸びる量が大きい。このため、プローブカード12の周縁部の近傍に設けられているバンプ17がシール部材14の方に移動するので、プローブカード12の周縁部の近傍のバンプ17と外部電極16との電気的接続が得られなくなると言う問題もある。
【0016】
そこで、ウェハトレイ11の上面における半導体ウェハ10とシール部材14との間に形成されている減圧用凹状溝19をなくして、シール部材14を半導体ウェハ10に接近させることを考慮したが、減圧用凹状溝19を有しない構造にすると、第1の密封空間15の容積が小さくなってしまう。第1の密封空間15の容積が小さくなると、第1の密封空間15を減圧する際に外部から少量の空気が流入しても、第1の密封空間15の減圧状態が低下する(大気圧に近づく)ので、バンプ17と外部電極16との電気的接続が得られなくなると言う新たな問題が発生する。
【0017】
さらに、第1の密封空間15を減圧する際に、プローブシート12の周縁部とと配線基板13との間から大気が第2の密封空間25に流入し、第2の密封空間25に流入した空気が第1の密封空間15にも流入するので、第1の密封空間15の減圧状態が低下して、バンプ17と外部電極16との電気的接続が得られなくなると言う問題も発生する。もっとも、図6に示すように、プローブカード12の周縁部と配線基板13とを全周に亘って接着剤24で固定することも考慮されるが、このようにすると、プローブカード12が損傷したときにプローブカード12を取り替えるのに多大な労力が必要になるので、プローブカード12の周縁部と配線基板13とを全周に亘って接着剤24で固定することは現実的ではない。
【0018】
前記に鑑み、本発明は、シール部材を半導体ウェハに接近させるにも拘わらず、第1の密封空間の容積が低減しないようにすることを第1の目的とし、プローブカードの周縁部と配線基板とを全周に亘って接着剤で固定することなく、プローブシートの周縁部と配線基板との間から大気が第2の密封空間に流入しないようにすることを第2の目的とする。
【0019】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第1のウェハカセットは、複数の半導体集積回路素子が形成された半導体ウェハが載置されるウェハ載置部を有するウェハトレイと、ウェハトレイのウェハ載置部と対向するように設けられ、複数の半導体集積回路素子の各外部電極と接続されるバンプを有するプローブカードと、ウェハトレイにおけるウェハ載置部の外側に設けられ、ウェハトレイ及びプローブカードと共に密封空間を形成する環状のシール部材と、ウェハトレイに設けられ密封空間と外部とを連通させる連通路と、連通路を開閉する開閉弁とを備えたウェハカセットを前提とし、ウェハトレイのウェハ載置部には、連通路と連通するように形成され、密封空間の容積を増大させる容積増大用凹状溝が設けられている。
【0020】
第1のウェハカセットによると、ウェハトレイのウェハ載置部に、密封空間の容積を増大させる容積増大用凹状溝が設けられているため、ウェハトレイのウェハ載置部とシール部材との間に減圧用凹状溝を設ける必要がないので、ウェハトレイ、プローブカード及びシール部材によって形成される密封空間の容積の減少を招くことなく、シール部材を半導体ウェハに接近させることが可能になる。
【0021】
第1のウェハカセットにおいて、環状のシール部材の基部は、ウェハトレイにおけるウェハ載置部の外側に環状に形成されたシール部材用凹状溝に嵌入されており、容積増大用凹状溝はシール部材用凹状溝と連通していることが好ましい。
【0022】
第1のウェハカセットは、ウェハトレイのウェハ載置部に形成され、該ウェハ載置部に載置される半導体ウェハを吸引するためのウェハ吸引用凹状溝を備え、容積増大用凹状溝はウェハ吸引用凹状溝と連通していることが好ましい。
【0023】
本発明に係る第2のウェハカセットは、複数の半導体集積回路素子が形成された半導体ウェハが載置されるウェハ載置部を有するウェハトレイと、ウェハトレイのウェハ載置部と対向するように設けられ、複数の半導体集積回路素子の各外部電極と接続されるバンプを有するプローブカードと、プローブカードの周縁部を保持する保持基板と、ウェハトレイにおけるウェハ載置部の外側に設けられ、ウェハトレイ及びプローブカードと共に第1の密封空間を形成すると共にプローブカードの周縁部を保持基板に対して押圧することによりプローブカードと保持基板との間に第2の密封空間を形成する環状のシール部材とを備えたウェハカセットを前提とし、保持基板と、環状のシール部材により保持基板に対して押圧されるプローブカードの周縁部との間に環状の弾性材が設けられている。
【0024】
第2のウェハカセットによると、保持基板とプローブカードの周縁部との間に環状の弾性材が設けられているため、ウェハトレイ、プローブカード及びシール部材によって形成される第1の密封空間を減圧する際に、保持基板とプローブカードとの間に形成される第2の密封空間に、保持基板とプローブカードの周縁部との間から大気が流入し難くなる。
【0025】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係るウェハカセットについて、図1及び図2を参照しながら説明する。
【0026】
図1は第1の実施形態に係るウェハカセットにおけるウェハトレイの平面構造を示し、図2は第1の実施形態に係るウェハカセットの断面構造を示している。
【0027】
第1の実施形態に係るウェハカセットは、図2に示すように、従来のウェハカセットと同様、半導体集積回路素子が形成された半導体ウェハ10が載置されるウェハ載置部11aを有するウェハトレイ11と、該ウェハトレイ11のウェハ載置部11aと対向するように設けられ、表面側に複数の半導体集積回路素子の各外部電極16と接続されるバンプ17を有する、例えばポリイミド樹脂等の弾性材よりなるプローブカード12と、多層配線20を有していると共にプローブカード12の裏面と異方導電性ゴム21を介して接している保持基板としての配線基板13とを備えている。
【0028】
ウェハトレイ11におけるウェハ載置部11aの外側には環状のシール部材用凹状溝23が形成されており、該シール部材用凹状溝23に環状のシール部材14の基部が嵌入されている。
【0029】
また、プローブカード12の周縁部は剛性のリング18に固定されていると共に、剛性のリング18は配線基板13に固定されており、これにより、プローブカード12は配線基板13に保持されている。
【0030】
さらに、従来のウェハカセットと同様、プローブカード12の周縁部が環状のシール部材14により配線基板13に押圧されているため、ウェハトレイ11、プローブカード12及びシール部材14によって第1の密封空間15が形成されていると共に、プローブカード12と配線基板13との間に第2の密封空間が25が形成されている。
【0031】
第1の実施形態の特徴として、図1に示すように、ウェハトレイ11のウェハ載置部11aには、円環状に延び且つ一部分が途絶えた複数の第1の環状の凹状溝31及び複数の第2の環状の凹状溝32が交互に同心円状に形成されている。また、ウェハトレイ11のウェハ載置部11aには内外方向へ直線状に延び且つ外端部がシール部材用凹状溝23と連通する第1の直線状の凹状溝33が形成されており、複数の第1の環状の凹状溝31は第1の直線状の凹状溝33とそれぞれ連通している。また、ウェハトレイ11のウェハ載置部11aには内外方向へ第1の直線状の凹状溝33と平行に延び且つ外側の端部が最外の第1の環状の凹状溝31の内側まで延びる第2の直線状の凹状溝34が形成されており、複数の第2の環状の凹状溝32は第2の直線状の凹状溝34とそれぞれ連通している。
【0032】
第1の直線状の凹状溝33の途中部は、ウェハトレイ11の上面から内部に向かって延びた後、上面と平行に外側へ延びる第1の連通路35の内側の端部に接続されており、該第1の連通路35の外側の端部はウェハトレイ11の側面に設けられた第1の開閉弁37と接続されている。
【0033】
また、第2の直線状の凹状溝34の途中部は、ウェハトレイ11の内部を第1の連通路35と平行に延びる第2の連通路36の内側の端部に接続されており、該第2の連通路36の外側の端部はウェハトレイ11の側面に設けられた第2の開閉弁38と接続されている。
【0034】
以上説明したように、第1の直線状の凹状溝33はシール部材用凹状溝23を介して第1の密封空間15に連通しているので、第1の開閉弁37を図示しない減圧装置に接続すると、第1の密封空間15の空気は第1の直線状の凹状溝33及び第1の連通路35を通って外部に流出するので、第1の密封空間15は減圧される。この場合、第1の連通路35は、第1の直線状の凹状溝33及び複数の第1の環状の凹状溝31に接続されているため、第1の密封空間15の容積は、第1の直線状の凹状溝33及び複数の第1の環状の凹状溝31の容積分だけ増大している。
【0035】
従って、第1の直線状の凹状溝33及び複数の第1の環状の凹状溝31によって、第1の密封空間15の容積を増大させる容積増大用凹状溝が構成されており、これにより、従来技術の項で説明した、ウェハトレイ11の上面における半導体ウェハ10とシール部材14との間に位置する減圧用凹状溝19をなくすことができるので、第1の密封空間14の容積の減少を招くことなく、シール部材14を半導体ウェハ10に接近させることが可能になる。このため、第1の密封空間15を減圧する際に外部から少量の空気が流入しても、第1の密封空間15の減圧状態が低下する事態を回避できるので、バンプ17と外部電極16との確実な電気的接続が得られる。
【0036】
尚、第1の直線状の凹状溝33はシール部材用凹状溝23に連通しているが、シール部材用凹状溝23にはシール部材14の基部が嵌入されているため、第1の密封空間15の減圧時にシール部材用凹状溝23を通って第1の密封空間15に流入する大気の量は僅かであるので特に支障はない。
【0037】
また、第2の直線状の凹状溝34は、ウェハトレイ11のトレイ載置部11aの上に拡がる複数の第2の環状の凹状溝32に接続されていると共に、第2の連通路36を介して第2の開閉弁38に接続されているため、第2の開閉弁38を図示しない減圧装置に接続すると、複数の第2の環状の凹状溝32が減圧されるので、ウェハトレイ11のトレイ載置部11aの上に載置される半導体ウェハ10はウェハトレイ11の保持される。
【0038】
(第2の実施形態)
以下、本発明の第2の実施形態に係るウェハカセットについて、図3を参照しながら説明する。図2は第2の実施形態に係るウェハカセットにおけるウェハトレイの平面構造を示している。
【0039】
第2の実施形態に係るウェハカセットは、ウェハトレイ11の構造を除いては、第1の実施形態と同様であるので、以下の説明においては、ウェハトレイ11の構造についてのみ説明する。
【0040】
第2の実施形態の特徴として、図3に示すように、ウェハトレイ11のウェハ載置部11aには、円環状に延びる複数の環状の凹状溝41が同心円状に形成されていると共に、内外方向へ直線状に延び且つ外側の端部がシール部材用凹状溝23と連通する直線状の凹状溝42が形成されており、複数の環状の凹状溝41は直線状の凹状溝42とそれぞれ連通している。また、直線状の凹状溝42の途中部は、ウェハトレイ11の上面から内部に向かって延びた後、上面に平行に外側へ延びる図示しない連通路43の内側の端部に接続されており、該連通路43の外側の端部はウェハトレイ11の側面に設けられた開閉弁44と接続されている。
【0041】
以上説明したように、直線状の凹状溝42はシール部材用凹状溝23を介して第1の密封空間15に連通しているので、開閉弁44を図示しない減圧装置に接続すると、第1の密封空間15の空気は直線状の凹状溝42及び連通路43を通って外部に流出するので、第1の密封空間15は減圧される。この場合、連通路43は、直線状の凹状溝42及び複数の環状の凹状溝41に接続されているため、第1の密封空間15の容積は増大している。従って、直線状の凹状溝42及び複数の環状の凹状溝41によって、第1の密封空間15の容積を増大させる容積増大用凹状溝が構成されており、これにより、第1の実施形態と同様に、第1の密封空間14の容積の減少を招くことなく、シール部材14を半導体ウェハ10に接近させることが可能になる。
【0042】
また、直線状の凹状溝42に接続している複数の環状の凹状溝41は、ウェハトレイ11のトレイ載置部11aの上に拡がっているため、開閉弁44を図示しない減圧装置に接続すると、複数の環状の凹状溝41が減圧されるので、ウェハトレイ11のトレイ載置部11aの上に載置される半導体ウェハ10はウェハトレイ11に保持される。
【0043】
第2の実施形態によると、第1の密封空間15の容積を増大させる容積増大用凹状溝の容積が、第1の実施形態に比べて、複数の第2の環状の凹状溝32の分だけ増大しているので、第1の密封空間15の容積を増大させる効果がより向上する。また、複数の環状の凹状溝41、直線状の凹状溝42及び開閉弁44が、第1の密封空間15の容積を増大させる機能と半導体ウェハ10をウェハトレイ11に吸引する機能との両方を持っているため、構造がシンプルになる。
【0044】
(第3の実施形態)
以下、本発明の第3の実施形態に係るウェハカセットについて、図4を参照しながら説明する。図4は第3の実施形態に係るウェハカセットの断面構造を示している。
【0045】
第3の実施形態に係るウェハカセットは、従来のウェハカセットと同様、半導体集積回路素子が形成された半導体ウェハ10が載置されるウェハ載置部11aを有するウェハトレイ11と、該ウェハトレイ11のウェハ載置部11aと対向するように設けられ、表面側に複数の半導体集積回路素子の各外部電極16と接続されるバンプ17を有するプローブカード12と、多層配線20を有していると共にプローブカード12の裏面と異方導電性ゴム21を介して接する保持基板としての配線基板13と、ウェハトレイ11におけるウェハ載置部11aの外側に設けられた環状のシール部材14とを備えている。
【0046】
プローブカード12の周縁部は剛性のリング18に固定されていると共に、剛性のリング18は間隔をおいて設けられた接着剤24を介して配線基板13に固定されており、これにより、プローブカード12は配線基板13に保持されている。また、プローブカード12の周縁部が環状のシール部材14により配線基板13に押圧されているため、ウェハトレイ11、プローブカード12及びシール部材14によって第1の密封空間15が形成されていると共に、プローブカード12と配線基板13との間に第2の密封空間が25が形成されている。
【0047】
ウェハトレイ11の側面には図示しない減圧手段に接続される開閉弁22が設けられていると共に、ウェハトレイ11の上面における半導体ウェハ10とシール部材14との間には開閉弁22と連通する環状の減圧用凹状溝19が形成されている。
【0048】
第3の実施形態の特徴として、配線基板13と、シール部材14により配線基板13に対して押圧されるプローブカード12の周縁部との間に、例えば断面矩形状のゴムよりなる環状の弾性材50が設けられている。環状の弾性材50は、プローブカード12の周縁部に固定されていてもよいし、配線基板13におけるプローブカード12の周縁部と対向する部位に固定されていてもよい。また、弾性材50の厚さについては、限定されないが、異方導電性ゴム21の厚さと同程度であると、プローブカード12がウェハトレイ11の周縁部と対向する部位においてもウェハトレイ11の上面と平行状態になるので好ましい。
【0049】
第3の実施形態によると、配線基板13とプローブカード12の周縁部との間に環状の弾性材50が設けられているため、第1の密封空間15を減圧する際に、配線基板13とプローブカード12の周縁部との間から大気が第2の密封空間25に流入し難くなる。このため、第1の密封空間15の減圧状態が低下して、バンプ17と外部電極16との電気的接続が得られなくなる恐れが低減する。従って、プローブカード12の周縁部と配線基板13とを全周に亘って接着剤24で固定することなく、大気がプローブシート12の周縁部と配線基板13との間から第2の密封空間に流入する事態を防止できる。
【0050】
【発明の効果】
本発明に係る第1のウェハカセットによると、ウェハトレイのウェハ載置部とシール部材との間に減圧用凹状溝を設ける必要がないため、ウェハトレイ、プローブカード及びシール部材によって形成される密封空間の容積の減少を招くことなく、シール部材を半導体ウェハに接近させることが可能になる。このため、第1のウェハカセットによると、密封空間を減圧する際に外部から少量の空気が流入しても、密封空間の減圧状態が低下する事態を回避できるので、プローブカードの各バンプと半導体ウェハ上の半導体集積回路素子の各外部電極との確実な電気的接続が得られる。
【0051】
第1のウェハカセットにおいて、容積増大用凹状溝が、環状のシール部材の基部が嵌入されているシール部材用凹状溝と連通していると、容積増大用凹状溝の容積を増大させることができると共に、容積増大用凹状溝を確実に密封空間と連通させることができる。
【0052】
第1のウェハカセットが、容積増大用凹状溝が、ウェハトレイのウェハ載置部に形成されたウェハ吸引用凹状溝と連通していると、容積増大用凹状溝の容積を増大させることができると共に、ウェハトレイの構造をシンプルにすることができる。
【0053】
第2のウェハカセットによると、ウェハトレイ、プローブカード及びシール部材によって形成される第1の密封空間を減圧する際に、保持基板とプローブカードとの間に形成される第2の密封空間に保持基板とプローブカードの周縁部との間から大気が流入し難くなるため、第1の密封空間の減圧状態が低下して、プローブカードの各バンプと半導体ウェハ上の半導体集積回路素子の各外部電極との電気的接続が確保される。このため、第2のウェハカセットによると、プローブカードの周縁部と保持基板とを全周に亘って接着剤で固定することなく、大気がプローブシートの周縁部と配線基板との間から第2の密封空間に流入する事態を防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るウェハカセットのウェハトレイの上面構造を示す平面図である。
【図2】本発明の第1の実施形態に係るウェハカセットの部分拡大断面図である。
【図3】本発明の第2の実施形態に係るウェハカセットのウェハトレイのの上面構造を示す平面図である。
【図4】本発明の第3の実施形態に係るウェハカセットの部分拡大断面図である。
【図5】従来のウェハカセットを示す断面図である。
【図6】従来のウェハカセットの部分拡大断面図である。
【図7】従来のウェハカセットの問題点を説明する断面図である。
【符号の説明】
10 半導体ウェハ
11 ウェハトレイ
11a ウェハ載置部
12 プローブカード
13 配線基板
14 シール部材
15 第1の密封空間
16 外部電極
17 バンプ
18 剛性のリング
19 減圧用凹状溝
20 多層配線
21 異方導電性ゴム
22 開閉弁
23 シール部材用凹状溝
24 接着剤
25 第2の密封空間
31 第1の環状の凹状溝
32 第2の環状の凹状溝
33 第1の直線状の凹状溝
34 第2の直線状の凹状溝
35 第1の連通路
36 第2の連通路
37 第1の開閉弁
38 第2の開閉弁
41 環状の凹状溝
42 直線状の凹状溝
43 連通路
44 開閉弁
50 弾性材

Claims (4)

  1. 複数の半導体集積回路素子が形成された半導体ウェハが載置されるウェハ載置部を有するウェハトレイと、前記ウェハトレイのウェハ載置部と対向するように設けられ、前記複数の半導体集積回路素子の各外部電極と接続されるバンプを有するプローブカードと、前記ウェハトレイにおけるウェハ載置部の外側に設けられ、前記ウェハトレイ及びプローブカードと共に密封空間を形成する環状のシール部材と、前記ウェハトレイに設けられ前記密封空間と外部とを連通させる連通路と、前記連通路を開閉する開閉弁とを備えたウェハカセットにおいて、
    前記ウェハトレイのウェハ載置部には、前記連通路と連通するように形成され、前記密封空間の容積を増大させる容積増大用凹状溝が設けられていることを特徴とするウェハカセット。
  2. 前記環状のシール部材の基部は、前記ウェハトレイにおけるウェハ載置部の外側に環状に形成されたシール部材用凹状溝に嵌入されており、
    前記容積増大用凹状溝は前記シール部材用凹状溝と連通していることを特徴とする請求項1に記載のウェハカセット。
  3. 前記ウェハトレイのウェハ載置部に形成され、該ウェハ載置部に載置される半導体ウェハを吸引するためのウェハ吸引用凹状溝を備え、
    前記容積増大用凹状溝は前記ウェハ吸引用凹状溝と連通していることを特徴とする請求項1に記載のウェハカセット。
  4. 複数の半導体集積回路素子が形成された半導体ウェハが載置されるウェハ載置部を有するウェハトレイと、前記ウェハトレイのウェハ載置部と対向するように設けられ、前記複数の半導体集積回路素子の各外部電極と接続されるバンプを有するプローブカードと、前記プローブカードの周縁部を保持する保持基板と、前記ウェハトレイにおけるウェハ載置部の外側に設けられ、前記ウェハトレイ及びプローブカードと共に第1の密封空間を形成すると共に前記プローブカードの周縁部を前記保持基板に対して押圧することにより前記プローブカードと前記保持基板との間に第2の密封空間を形成する環状のシール部材とを備えたウェハカセットにおいて、
    前記保持基板と、前記環状のシール部材により前記保持基板に対して押圧される前記プローブカードの周縁部との間に環状の弾性材が設けられていることを特徴とするウェハカセット。
JP28634797A 1997-10-20 1997-10-20 ウェハカセット Expired - Fee Related JP3758833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28634797A JP3758833B2 (ja) 1997-10-20 1997-10-20 ウェハカセット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28634797A JP3758833B2 (ja) 1997-10-20 1997-10-20 ウェハカセット

Publications (2)

Publication Number Publication Date
JPH11121551A JPH11121551A (ja) 1999-04-30
JP3758833B2 true JP3758833B2 (ja) 2006-03-22

Family

ID=17703218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28634797A Expired - Fee Related JP3758833B2 (ja) 1997-10-20 1997-10-20 ウェハカセット

Country Status (1)

Country Link
JP (1) JP3758833B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5448675B2 (ja) * 2009-09-25 2014-03-19 パナソニック株式会社 プローブカード及びそれを用いた半導体ウェーハの検査方法
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置

Also Published As

Publication number Publication date
JPH11121551A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
JP3467394B2 (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
JP3631451B2 (ja) 半導体集積回路の検査装置および検査方法
JPS5823453A (ja) 半導体ウエハ−試験装置
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US20090065922A1 (en) Semiconductor device package structure
JP2001203244A (ja) 半導体集積回路の検査方法、半導体集積回路の検査装置及びアライメント装置
KR100370529B1 (ko) 반도체 장치
WO2010001505A1 (ja) 電子部品
JP4084498B2 (ja) 検査用基板
JPH1126678A (ja) 電子部品のリード構造
JP3758833B2 (ja) ウェハカセット
JP3535728B2 (ja) 半導体集積回路の検査装置
JP2007294632A (ja) 検査用装置
JP2844558B2 (ja) チップ状半導体素子装着用の配線回路基板およびその製造方法
KR101418751B1 (ko) 시험용 캐리어
JP3897498B2 (ja) 検査用基板及び検査方法
JP3784148B2 (ja) ウェハカセット
KR101444088B1 (ko) 시험용 캐리어
JP3260309B2 (ja) プローブカード
JP5816365B2 (ja) 試験用キャリア
JP2001174507A (ja) パッケージ評価用の異方性導電シート及びそれを用いた評価方法
JP2822990B2 (ja) Csp型半導体装置
JPH1116959A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees