CN103163334A - 晶片检查用接口和晶片检查装置 - Google Patents

晶片检查用接口和晶片检查装置 Download PDF

Info

Publication number
CN103163334A
CN103163334A CN2012105175304A CN201210517530A CN103163334A CN 103163334 A CN103163334 A CN 103163334A CN 2012105175304 A CN2012105175304 A CN 2012105175304A CN 201210517530 A CN201210517530 A CN 201210517530A CN 103163334 A CN103163334 A CN 103163334A
Authority
CN
China
Prior art keywords
wafer
space
probe
mounting surface
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105175304A
Other languages
English (en)
Other versions
CN103163334B (zh
Inventor
山田浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103163334A publication Critical patent/CN103163334A/zh
Application granted granted Critical
Publication of CN103163334B publication Critical patent/CN103163334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种晶片检查用接口,当进行形成在多个半导体元件的电特性检查时能够防止晶片弯曲。晶片检查用接口(18)包括:配置有多个探针(25)的探针卡(20);保持该探针卡(20)的固定环(21);夹着晶片(W)使其与探针卡(20)相对的吸盘(23);密封由固定环(21)、探针卡(20)和吸盘(23)包围的外侧空间(27)的外侧密封环(24);对外侧空间(27)进行减压的外侧减压路径(29);密封由探针卡(20)和晶片(W)包围的内侧空间(28)的内侧密封环(26);对内侧空间(28)进行减压的内侧减压路径(30)。内侧空间(28)被包含于外侧空间(27)且晶片(W)配置于内侧空间(28)内。

Description

晶片检查用接口和晶片检查装置
技术区域 
本发明涉及具有探针卡的晶片检查用接口(interface:界面)和晶片检查装置。 
背景技术
作为晶片检查装置,例如,已知有对形成在晶片的多个半导体元件进行电特性检查的探针装置或老化(burn-in)检查装置。 
通常,探针装置具有形成搬送晶片的搬送区域的装载(loader)室和进行形成在晶片上的多个半导体元件的电特性检查的检查室,并且以通过控制装置控制装载室和检查室内部的各种器械,进行半导体元件的电特性检查的方式构成。检查室具备:载置来自装载室的晶片,并且在X、Y、Z和θ方向移动的载置台;配置于载置台上方的探针卡;对准(alignment)机构,其与载置台一起运作对探针卡的多个探针(检查针)和形成在晶片的多个半导体元件的各电极进行对准(对位);并且在载置台与对准机构一起运作进行晶片与探针卡的对准以后,使探针卡的各探针与晶片各电极接触,进行形成于晶片的多个半导体元件的电特性检查。 
但是,由于配置对准机构需要很大的空间,导致检查室也要占据很大的空间,需要确保探针装置拥有宽敞的设置空间。因此,本发明人提出了如下方案,即探针装置中,与检查室分开设置的对准室里进行晶片与保持该晶片的晶片保持体之间的对准,并通过对在检查室中预先进行与探针卡的对准的升降体使用定位机构支承晶片保持体,从检查室取下对准机构(例如,专利文献1)。 
这个探针装置,在检查室中由升降体抬起的晶片保持体的晶片,通过形成在该晶片与探针卡之间的空间被减压,被吸引到探针卡上。 
<现有技术文献> 
<专利文献> 
专利文献1:日本特愿2010-207224号说明书 
发明内容
<发明要解决的问题> 
但是,由于探针卡中与晶片相对的全部的面没有配置探针,于是如图9(A)所示,存在如下问题,即晶片W中与探针60没有接触的部分61被吸引到减压的空间62,从而晶片W发生弯曲,并且在该部分61的附近,探针60与电极的接触压力升高,在电极留下针迹。 
另外,虽然在晶片W与探针卡63之间存在有密封部件64,但是,当该密封部件64难以被压缩时,如图9(B)所示,则会出现如下问题,即只有晶片W中的中央部65被吸引到被减压的空间62,从而晶片W发生弯曲,并且在密封部件64附近探针60与电极的接触压力降低,从而无法正确地进行形成在晶片上的多个半导体元件的电特性检查。 
上述的问题都是由于晶片W将有压力差的两个空间分隔导致晶片W发生弯曲而引起的。 
本发明的课题在于,提供一种晶片检查用接口和晶片检查装置,其在进行形成于晶片的多个半导体元件的电特性检查时,能够防止晶片弯曲。 
<解决问题的方法> 
为了解决如上所述的问题,本发明第一方面的晶片检查用接口,其特征在于,包括:探针卡,其在与晶片相对的面配置有多个探针;保持部件,其保持该探针卡的外周;台状的吸盘部件,其夹着所述晶片并与所述探针卡相对;第一密封部件,其介于所述保持部件与所述吸盘部件之间并将由所述保持部件、所述探针卡和所述吸盘部件包围的第一空间密封;和第一减压路径,其对所述第一空间进行减压,所述晶片配置于所述第一空间内。 
本发明第二方面的晶片检查用接口,其特征在于,如本发明第一方面所述的晶片检查用接口中,所述吸盘部件具有:载置所述晶片的晶片载置面;晶片吸附路径,其在该晶片载置面开口,对该晶片载置面与所述晶片之间的空隙进行减压来使所述晶片吸附到所述晶片载置 面;和大气开放路径,其比所述晶片载置面中的所述晶片吸附路径的开口位置更靠外侧地开口,并与大气连通。 
本发明第三方面的晶片检查用接口,其特征在于,如本发明第一或第二方面所述的晶片检查用接口还包括:第二密封部件,其介于所述探针卡与所述晶片之间并将由所述探针卡和所述晶片包围的第二空间密封;和第二减压路径,其对所述第二空间进行减压,所述第二空间被内包于所述第一空间(所述第二空间包含于所述第一空间的内部),所述晶片配置于所述第二空间内。 
本发明第四方面的晶片检查用接口,其特征在于,如本发明第一方面所述的晶片检查用接口中,所述第一减压路径与所述第二减压路径汇合。 
本发明第五方面的晶片检查用接口,其特征在于,如本发明第二方面所述的晶片检查用接口中,所述晶片吸附路径具有设置于所述晶片载置面的环状的吸附槽;所述大气开放路径具有与所述吸附槽为同心圆状的大气开放槽,并且所述大气开放槽设置于所述吸附槽的外侧。 
本发明第六方面的晶片检查用接口,其特征在于,如本发明第二方面所述的晶片检查用接口中,所述第一减压路径将所述第一空间减压至-1kPa~-50kPa;所述晶片吸附路径将所述晶片与所述晶片载置面之间的空隙减压至-60kPa~-80kPa。 
本发明第七方面的晶片检查用接口,其特征在于,如本发明第三方面所述的晶片检查用接口中,所述第二密封部件在压缩方向上具有柔软性。 
本发明第八方面的晶片检查用接口,其特征在于,如本发明第三方面所述的晶片检查用接口中,在所述探针卡中的所述第二密封部件抵接的部分设置有凹部。 
本发明第九方面的晶片检查用接口,其特征在于,如本发明第三方面所述的晶片检查用接口中,所述第二密封部件的与所述晶片抵接的部分和与所述探针卡抵接的部分中的至少一个,在与所述第二空间相反的一侧倾斜。 
为了达到上述目的,本发明第十方面的晶片检查装置,其具有:对形成于晶片的半导体元件的电特性进行检查的检查室,和将所述晶 片搬出和搬入该检查室的搬送机构,该晶片检查装置的特征在于:所述检查室具有晶片检查用接口,该晶片检查用接口包括:探针卡,其在与晶片相对的面配置有多个探针;保持部件,其保持该探针卡的外周;台状的吸盘部件,其夹着所述晶片并与所述探针卡相对;第一密封部件,其介于所述保持部件与所述吸盘部件之间并将由所述保持部件、所述探针卡和所述吸盘部件包围的第一空间进行密封;和第一减压路径,其对所述第一空间进行减压,所述晶片配置于所述第一空间内。 
本发明第十一方面的晶片检查装置,其特征在于,如本发明第十方面所述的晶片检查装置中,所述吸盘部件包括:载置所述晶片的晶片载置面;晶片吸附路径,其在该晶片载置面开口,对该晶片载置面与所述晶片之间的空隙进行减压来使所述晶片吸附于所述晶片载置面;和大气开放路径,其比所述晶片载置面中的所述晶片吸附路径的开口位置更靠外侧地开口,并与大气连通。 
根据本发明,由第一密封部件密封的、由保持部件、探针卡以及吸盘部件包围的第一空间通过第一减压路径减压,并且晶片配置于第一空间内部,因此,吸盘部件会被吸引到保持部件从而将晶片按压到探针卡上。由此,晶片不隔开存在压力差的两个空间就能够与探针卡接触,于是,当进行形成在晶片上的多个半导体元件的电特性检查时,可以防止晶片弯曲。 
附图说明
图1是表示构成本发明的实施方式的晶片检查装置的结构的概略图。其中图1(A)是俯视图;图1(B)是立视图。 
图2是表示具有图1中检查室的晶片检查用接口结构的概略截面图。 
图3是进行形成于晶片的各半导体元件的电特性检查时,外侧密封环和内侧密封环附近的放大截面图。 
图4是表示图2中各密封环附近的结构的概略放大截面图,其中图4(A)表示内侧密封环的附近;图4(B)表示外侧密封环的附近。 
图5是使用了图2的晶片检查用接口的晶片中各半导体元件的电 特性检查工序图。 
图6是使用了图2的晶片检查用接口的晶片中各半导体元件的电特性检查工序图。 
图7是表示构成本发明另外一种实施方式的晶片检查装置的晶片检查用接口的结构的概略截面图。 
图8是图7中吸盘顶部的俯视图。 
图9是表示现有的晶片检查用接口结构的概略截面图。其中图9(A)表示晶片中没有和探针接触的部分弯曲的情况;图9(B)则表示晶片中中央部弯曲的情况。 
具体实施方式
下面,参照附图说明本发明的实施方式。 
图1是表示构成本发明的实施方式的晶片检查装置的结构的概略图。其中图1(A)为俯视图;图1(B)为立视图。 
图1(A)和图1(B)中,晶片检查装置10被分隔为:搬出搬入区域S10,其在该晶片检查装置10的正面搬出搬入来自晶盒(cassette),例如前端开口片盒(FOUP)F的晶片W;形成在图中搬出搬入区域S10的右侧的对准区域S20;沿搬出搬入区域S10和对准区域S20搬送晶片W的搬送区域S30;和沿搬送区域S30形成的晶片W的检查区域S40。在搬出搬入区域S10、对准区域S20、搬送区域S30和检查区域S40,分别设置有载置机构11、对准室12、晶片搬送机构13和检查室14。 
晶片搬送机构13,如图1(B)所示,具有:基台(基座)13A;通过旋转轴能够正反旋转地设置在基台13A上的旋转体13B;在旋转体13B上各自分别在一个方向上往复移动的上下两个臂(arm)13C、13D;使基台13A和臂13C、13D升降的升降机构13E;使这些机构沿搬送区域S30往复移动的移动机构13F;和设置于上臂13C的前端的拾取器(pick)13G(参照图2)。 
晶片检查装置10中,晶片搬送机构13将未检查的晶片W从前端开口片盒F搬向对准室12,该对准室12对晶片搬送机构13的拾取器13G进行晶片W的对准,并由晶片搬送机构13将对准后的晶片W搬 向检查室14。检查室14具有如后述的晶片检查用接口18。该晶片检查用接口18进行形成在晶片W的多个半导体元件的电特性检查。 
进而,晶片搬送机构13将检查完的晶片W从检查室14交给设置于针迹检查区域S50内部的针迹检查装置17,其中针迹检查区域S50位于图中载置机构11的左边;并且,针迹检查装置17将对检查完的晶片W中的各半导体元件的电极进行针迹(探针25的接触痕迹)检查,并再次由晶片搬送机构13将检查后的晶片W搬入载置机构11上的前端开口片盒F。 
图2是表示具有图1中检查室的晶片检查用接口结构的概略截面图。 
图2中,晶片检查用接口18具有:配置于检查室14内的顶部包括板状部件的顶板(head plate)19;配置于该顶板19的下表面的探针卡20;保持该探针卡20的外周并将其固定于顶板19的固定环21(保持部件);从检查室14内的底部竖立设置并沿图中上下方向移动的棒状的升降器(lifter)22;设置于该升降器22的顶部的台状的吸盘23(chuck top:吸盘头部)。吸盘23截面呈凸状,并且具有:在中央部中向图中上方突出的凸部23A;和围着该凸部23A形成比凸部23A更低一阶的阶差部23B。 
进行形成于晶片W的各半导体元件的电特性检查之前,晶片搬送机构13上的臂13C和拾取器13G进入检查室14内,并将晶片W置于探针卡20和吸盘23之间。从而,吸盘23夹着晶片W并与探针卡20相对,尤其是,凸部23A与探针卡20相对,阶差部23B与包围探针卡20的外周的固定环21相对。凸部23A的上部平面成为晶片载置面23C。 
吸盘23具有配置于阶差部23B上的外侧密封环(seal ring)24(第一密封部件),外侧密封环24包围凸部23A。探针卡20具有多个探针(检查针)25,其在与吸盘23(晶片W)相对的面,与形成在晶片W的各半导体元件的电极对应地配置。固定环21将以包围探针卡20中形成有探针25的区域的方式配置的内侧密封环26(第二密封部件),与探针卡20一起夹持并保持。 
进行形成于晶片W的各半导体元件的电特性检查时,升降器22 使吸盘23向图中上方移动并隔着外侧密封环24与固定环21抵接。此时,晶片W位于吸盘23的晶片载置面23C上,并隔着内侧密封环26与探针卡20抵接。 
图3是进行形成于晶片的各半导体元件的电特性检查时,外侧密封环和内侧密封环的附近的放大截面图。 
图3中,外侧密封环24与固定环21、吸盘23以及内侧密封环26一起形成外侧空间27(第一空间),并将该外侧空间27与检查室14内部的气氛密封隔绝。内侧密封环26与探针卡20和晶片W一起形成内侧空间28(第二空间),并将该内侧空间28与外侧空间27密封隔绝。 
吸盘23具有向外侧空间27开口的外侧减压路径29(第一减压路径),探针卡20和顶板19具有向内侧空间28开口的内侧减压路径30(第二减压路径)。外侧减压路径29和内侧减压路径30被各自引出至吸盘23和顶板19的外部并汇合,与排气装置31连接。外侧减压路径29沿图中箭头方向进行排气,将外侧空间27减压;内侧减压路径30沿图中箭头方向进行排气,将内侧空间28减压。 
当外侧空间27被减压,吸盘23被吸引向固定环21。由此,吸盘23通过固定环21间接地被保持。另外,当内侧空间28被减压,晶片W被吸引向探针卡20。由此,晶片W通过探针卡20间接地被保持。本实施方式中,当外侧空间27被减压,吸盘23被吸引向固定环21,因此,配置于晶片载置面23C上的晶片W被压向由固定环21固定的探针卡20;并且,当内侧空间28被减压,晶片W本身也被引向探针卡20,于是,形成于晶片W的各半导体元件的电极可靠地与各个探针25接触。 
图4是表示图2中各密封环附近结构的概略放大截面图,其中图4(A)表示内侧密封环的附近;图4(B)表示外侧密封环的附近。 
图4(A)中,内侧密封环26,其截面形状呈横卧的大致T字形状,并且具有:被固定环21和探针卡20夹着并向探针25延伸出的基部26A;设置于该基部26A的前端并向各个探针卡20突出的接触部26B(与探针卡抵接的部分);和向晶片W突出的接触部26C(与晶片抵接的部分)。 
内侧密封环26中,接触部26B和接触部26C均向内侧空间28相 反侧倾斜而形成。如后面所述,在吸盘23被吸拉向(吸向)固定环21之前,只有晶片W与探针卡20抵接并被吸引,但是这时,由于内侧空间28通过内侧减压路径30被减压,而夹着内侧密封环26,相反侧处于检查室14内的气氛,于是,内侧密封环26的接触部26B和接触部26C如图中虚线所示,被吸向内侧空间28侧。但是,因为接触部26B和接触部26C均向内侧空间28相反侧倾斜而形成,所以当被吸向内侧空间28侧时,各自以与基部26A的连接部为中心旋转并被拉向内侧空间28侧,其结果,接触部26B和接触部26C的前端更强地与探针卡20和晶片W抵接(参照图中虚线)。因此,将晶片W拉向探针卡20时,即使只对内侧空间28进行减压也不妨碍内侧空间28的密封。 
接触部26C中,确保与基部26A从连接部到前端部为规定长度,例如1.2mm。另外,在探针卡20中在接触部26B抵接的部分设置有凹部20A,确保接触部26B中与基部26A的从连接部到前端部的长度例如为1.2mm。从而,当晶片W被拉向探针卡20时,内侧密封环26在被压缩方向上具有高柔软性。其结果,能够防止晶片W从内侧密封环26受到反作用力而弯曲。 
另外,图4(B)中,外侧密封环24具有横卧的大致L字形状的截面形状,并且具有:配置于阶差部23B的基部24A;和从该基部24A向图中上方突出的接触部24B。 
外侧密封环24中,接触部24B向外侧空间27相反侧倾斜而形成。由于吸盘23被拉向固定环21时,外侧空间27由外侧减压路径29被减压的同时,夹着外侧密封环24,相反侧处于检查室14内的气氛,因此外侧密封环24的接触部24B如图中虚线所示被吸向外侧空间27侧。但是,由于接触部24B向外侧空间27相反侧倾斜而形成,因此当它被吸向外侧空间27侧时,以与基部24A的连接部为中心旋转并被拉向外侧空间27侧,其结果,接触部24B的前端更加强地与固定环21抵接(参照图中虚线)。因此,将吸盘23拉向固定环21时,不妨碍外侧空间27的密封。 
接触部24B中,确保与基部24A的从连接部到前端部为规定长度,例如1.2mm。因此,外侧密封环24,当吸盘23被拉向固定环21时,在被压缩方向上具有高柔软性,能够防止吸盘23从外侧密封环24受 到反作用力而弯曲。 
接着,说明图2中使用晶片检查用接口的晶片中各半导体元件的电特性检查。 
图5和图6是使用图2的晶片检查用接口的晶片中各半导体元件的电特性检查工序图。 
首先,晶片搬送机构13将对准后的晶片W搬入检查室14内,并使与拾取器13G进行对准后的晶片W与探针卡20相对。此时,晶片搬送机构13使臂13C微小地移动,进行拾取器13G与探针卡20的对准(图5(A))。由此,进行晶片W与探针20的对准。 
接着,晶片搬送机构13使拾取器13G向探针卡20移动,使晶片W与晶片卡20抵接。这时,由于正进行晶片W与探针卡20的对准,探针卡20的各探针25与形成在晶片W的各半导体元件的电极抵接(图5(B))。 
接着,当晶片W与探针卡20抵接并由内侧密封环26、探针卡20和晶片W形成内侧空间28,内侧减压路径30对内侧空间28进行减压并将晶片W拉向探针卡20并暂时接合。其后,拾取器13G离开晶片W并通过晶片搬送机构13退出检查室14(图5(C))。 
接着,升降器22将吸盘23移向上方使其与固定环21抵接。此时,由于吸盘23的凸部23A从阶差部(台阶部)23B向上方突出,因此晶片载置面23C与暂时接合到探针卡20的晶片W抵接,结果使得晶片W位于晶片载置面23C上(图6(A))。 
接着,吸盘23与固定环21抵接,并且当由内侧密封环26、固定环21、吸盘23和外侧密封环24形成外侧空间27,外侧减压路径29对外侧空间27进行减压并将吸盘23拉向固定环21,由固定环21间接地保持吸盘23。此时,被拉向固定环21的吸盘23将位于晶片载置面23C上的晶片W按压向探针卡20,但是,由于吸盘23比晶片W具有更高的刚性,于是能够将晶片W均匀地按压到探针卡20。 
另外,由于外侧减压路径29和内侧减压路径30汇合连接到排气装置31,当对外侧空间27和内侧空间28进行减压时,能够将外侧空间27的压力和内侧空间28的压力设定成同样的值。其结果,能够防止将外侧空间27和内侧空间28分隔的内侧密封环26和既面向外侧空 间27也面向内侧空间28的吸盘23变形。其后,升降器22向图中下方移动并离开吸盘23(图6(B))。 
接着,使规定值的电流从各探针25流向半导体元件的电极并进行各半导体元件的电特性检查以后,结束本次检查。 
根据构成本实施方式的晶片检查装置10,由外侧密封环24进行密封的、由固定环21、探针卡20和吸盘23包围的外侧空间27通过外侧减压路径29被减压,晶片W配置于由外侧空间27包围的内侧空间28内,因此吸盘23被拉向固定环21并将晶片W按压向探针卡20。由此,由于晶片W不分隔存在压力差的两个空间就能够与探针卡20抵接,于是当进行形成在晶片W的多个半导体元件的电特性检查时,可以防止晶片W弯曲。 
另外,半导体检查装置10中,由于由内侧密封环26密封的、由探针卡20和晶片W包围的内侧空间28通过内侧减压路径30被减压,因此使吸盘23隔着外侧密封环24与固定环21抵接形成外侧空间27之前,能够只将晶片W拉向探针卡20并暂时接合。 
本实施方式中,虽然使用的是截面呈大致L字形状和大致T字形状的外侧密封环24和内侧密封环26,但是,主要为了控制成本,也可以使用截面呈圆形的O环作为其密封环。 
另外,虽然吸盘23配置于各检查室14,但是也可以只将一个吸盘23作为晶片检查装置10设置于与各检查室14不同的地方,并且当进行晶片W的各半导体元件的电特性检查时,由晶片搬送机构13将吸盘23搬入检查室14,并通过晶片搬送机构13将其抬向固定环21。由此,能够从检查室14撤除吸盘23和升降器22使各检查室14的大小进一步变小。 
然而,使用晶片检查装置的晶片中半导体元件的电特性检查进行的环境有时会在如90℃的高温气氛乃至如-30℃的低温气氛中进行,适用于所述特性检查的晶片检查用接口的吸盘部件内置有用于调整晶片温度的温度控制装置。作为温度控制装置可以举出例如加热用的电热器、冷却用的制冷设备等。 
具有内置温度控制装置的吸盘部件的晶片检查用接口中,为了提高吸盘部件的晶片载置面与载置于该晶片载置面的晶片之间的热传导 效率,需要将晶片与晶片载置面紧贴在一起,通常,在吸盘部件设置有晶片吸附元件,其对晶片与晶片载置面之间的空隙进行减压使该晶片W吸附在晶片载置面上。晶片吸附元件包括:例如,设置于吸盘部件的晶片载置面的晶片吸附槽;和经由连结流路连结到该晶片吸附槽的吸引装置。 
然而,上述的实施方式中所述的晶片检查用接口(参照图2)中,为了防止晶片弯曲并且为了将晶片W与探针卡20的探针25紧贴在一起,将由固定环21,探针卡20和吸盘23所包围的外侧空间27保持在规定的减压状态。从而,当将图2的实施方式中的外侧空间27和其减压路径等应用到具有内置温度控制装置的吸盘部件的晶片检查用接口时,当在晶片与晶片载置面之间的抵接面产生空隙时出现如下的问题。 
也就是说,将晶片W吸附到晶片载置面23C的吸附压力例如为-80kPa,其减压程度远远大于外侧空间27内的压力例如-2kPa。因此,当在晶片W与晶片载置面23C之间的抵接面存在空隙,通过用于吸附晶片W的减压,外侧空间27被减压,因此,无法通过排气装置31对外侧空间27内部的压力进行控制,例如,使得外侧空间27内的压力极端下降,探针卡20与晶片W的抵接压力变得过大,有可能会损伤探针卡20的探针25。 
另外,晶片与吸盘部件的载置面,由于都由硬质部件形成,因此接触面上容易产生空隙。另外,也存在由于晶片与晶片载置面之间夹着异物而产生空隙。 
于是,本发明人为了解决这种问题,在具有载置晶片的晶片载置面和在该晶体载置面开口并对晶片与晶片载置面之间的空隙进行减压使晶片吸附到晶片载置面的晶片吸附路径的吸盘部件中,设置与晶片载置面中的上述晶片吸附路径的开口位置相比靠外侧开口、并且与大气连通的大气开放路径,由此,当晶片与晶片载置面之间产生空隙时,通过用于吸附晶片的减压,吸引大气,并且,即使用于吸附晶片的减压中有泄漏,也使外侧空间27的压力不受到影响。 
图7是表示构成本发明另外一种实施方式的晶片检查装置的晶片检查用接口结构的概略截面图,图8是图7中吸盘23的俯视图。此晶片检查用接口38其构成和作用与上述的图2中晶片检查用接口基本相 同。从而,对于重复的结构附上相同的符号略去说明。下面,将与上述实施方式不同的结构和作用为中心说明此另外一种实施方式。 
图7和图8中,吸盘23的凸部23A的上部平面,即晶片载置面23C,设置有以同心圆状形成的多个例如三个晶片吸附槽41a、41b和41c。晶片吸附槽41a~41c是例如各自宽度为0.5mm,深度为0.5mm的圆形的槽,例如,它经由截面0.5Ф的连结流路42a~42c各自连结到同一个减压流路43。减压流路43由例如截面2.5Ф的配管(管道)形成,并连结到省略图示的减压装置。晶片吸附槽41a~41c、连结流路42a~42c以及减压流路43构成晶片吸附路径44。 
在最外周的晶片吸附槽41c的外侧,设置有与该晶片吸附槽41c呈同心圆状形成的大气开放槽45。大气开放槽45经由连结流路46连结到大气流路47。大气流路47贯通例如吸盘23的阶差部23B的侧壁面与大气连通。大气开放槽45、连结流路46和大气流路47构成大气开放路径48。另外,大气开放槽45位于比晶片载置面23C中晶片吸附槽41c的开口位置更靠外侧且位于比连接到外侧空间27的吸盘23的凸部23A的外周面更靠内侧。 
接下来说明使用具有这种结构的晶片检查用接口的晶片检查装置的晶片W中各半导体元件的电特性检查。
本实施方式中,半导体元件的电特性检查进行方式与上述的图5和图6是一样的。也就是说,首先,由晶片搬送机构13将晶片W搬入到检查室14内部,进行晶片W和探针卡20的对准,其后,通过将晶片W与探针卡20抵接,使探针卡20的各探针25与形成在晶片W上的各半导体元件的电极接触。 
接着,通过晶片W与探针卡20的抵接对内侧密封环26、探针卡20以及晶片W之间形成的内侧空间28进行减压,并将晶片W暂时接合到探针卡20。晶片W暂时接合后,晶片搬送机构13从检查室退出,其后,升降器22(参照图6)移向上方将吸盘23与固定环21抵接。此时,吸盘23的凸部23A抵接暂时接合到探针卡20的晶片W,并且用凸部23A的上部平面,即晶片载置面23C来支承晶片W。 
接着,通过吸盘23与固定环21抵接,对内侧密封环26、固定环21、吸盘23和外侧密封环24之间形成的外侧空间27进行减压,并将 吸盘23拉向固定环21,通过该吸盘23将晶片W均匀地按压到探针卡20。 
此时,外侧空间27和内侧空间28通过相同的排气装置31被减压,并设定成相同的值。因此,内侧密封环26和吸盘23不变形。 
接下来,由在吸盘23的晶片载置面23C开口的晶片吸附槽41a~41c、连结流路42a~42c和减压流路43形成的晶片吸附路径44,将晶片W与晶片载置面23C之间的空隙减压到例如-80kPa,使晶片W吸附在晶片载置面23C。 
此时,在晶片W与晶片载置面23C的接触面,即使由于两者为硬质部件或夹住异物而产生空隙,在晶片吸附槽41c的外周部,由于设置有连通到大气的大气开放槽45,因此沿箭头44a被吸引的晶片吸附路径44进行的减压,经由晶片W与晶片载置面23C之间的空隙吸引沿箭头48a流通的大气开放路径48内的大气。因此,外侧空间27的压力不受到由用于将晶片W吸附到晶片载置面23C的减压引起的坏影响,并由排气装置31良好地进行控制。 
将晶片W吸附到晶片载置面23C以后,使用内置于吸盘23的略去图示的温度控制装置将晶片W调整到规定温度,例如90℃或-30℃。其后,从探针卡20的各探针25将规定值的电流流向各半导体元件的电极并按所希望温度进行电特性检查,之后结束本检查。 
根据本实施方式,由于在吸盘23的晶片载置面23C形成的晶片吸附槽41a~41c的外周部,设置有通过连结流路46和大气流路47连通到大气的大气开放槽45,因此,在晶片W与晶片载置面23C之间,即使由于两者都是硬质部件或由于夹着异物而产生空隙,该空隙引起的减压泄漏,也会经由大气开放路径48来吸引大气。从而,即使在晶片W与晶片载置面23C之间产生空隙,也不会由用于将晶片W吸附到晶片载置面23C的减压对外侧空间27的压力施加坏影响,并由排气装置31能够良好而且稳定地控制外侧空间27的压力,并且,可以防止外侧空间27减压到要求以上引起的弊病,例如,可以防止晶片W以超过要求的压力抵接探针卡20的探针25而发生损伤。 
本实施方式中,配置有晶片W的外侧空间27和内侧空间28的压力例如为-1kPa~-50kPa,当把晶片W吸附到晶片载置面23C时的压力 例如为-60kPa~-80kPa。 
本实施方式中,虽然大气开放路径48中的大气流路47和晶片吸附路径44中的减压路径43在同一截面上形成(参照图7),但是本发明并不限于此,也可以将大气流路47和减压流路43沿吸盘23的周方向按规定角度错开,并由此显示在不同的截面上。 
本实施方式中,虽然晶片吸附槽由以同心圆状形成的三个晶片吸附槽41a~41c构成,但是晶片吸附槽的个数,并不受到特别的限制,也可以是一个或两个或四个以上。 
本实施方式中,外侧空间27和内侧空间28的压力按照探针卡20中探针25的个数进行调整。也就是说,外侧空间27和内侧空间28的压力调整为:当探针卡20中各探针25抵接晶片W中半导体元件的电极时,对应于每一根探针的按压力例如为5~10g。 
在这里,将外侧空间27和内侧空间28的压力调整为:假定探针卡20中的探针25的数目例如为3000根,则探针卡20按压晶片W的全部按压力例如为: 
5(g)×3000/1000=15(kg) 
假定探针卡20为330mmФ的圆板状,求得全按压力为15(kg)时外侧空间27和内侧空间28内的设定压力为: 
15(kgf)×9.8/(π×(330/2)2)=0.00172(MPa)=1.72(kPa)。 
于是,本另一种实施方式当中,外侧空间27和内侧空间28的压力被控制在例如为-1.72(kPa)。 
但是,也存在将探针卡20的重量或内侧密封环26和外侧密封环24的变形所需要的载荷作为修正值,追加15kg的情况。 
以上,用实施方式详细说明了本发明,但是,本发明并不限于这些实施方式之中。
<符号说明> 
W晶片 
14检查室 
18晶片检查用接口 
20探针卡 
21固定环 
23吸盘 
24外侧密封环 
24B接触部 
25探针 
26内侧密封环 
26B、26C接触部 
27外侧空间 
28内侧空间 
29外侧减压路径 
30内侧减压路径 
41a~41c晶片吸附槽 
44晶片吸附路径 
45大气开放槽 
48大气开放路径。 

Claims (11)

1.一种晶片检查用接口,其特征在于,包括:
探针卡,其在与晶片相对的面配置有多个探针;
保持部件,其保持该探针卡的外周;
台状的吸盘部件,其夹着所述晶片并与所述探针卡相对;
第一密封部件,其介于所述保持部件与所述吸盘部件之间并将由所述保持部件、所述探针卡和所述吸盘部件包围的第一空间密封;和
第一减压路径,其对所述第一空间进行减压,
所述晶片配置于所述第一空间内。
2.如权利要求1所述的晶片检查用接口,其特征在于:
所述吸盘部件具有:
载置所述晶片的晶片载置面;
晶片吸附路径,其在该晶片载置面开口,对该晶片载置面与所述晶片之间的空隙进行减压来使所述晶片吸附到所述晶片载置面;和
大气开放路径,其比所述晶片载置面中的所述晶片吸附路径的开口位置更靠外侧地开口,并与大气连通。
3.如权利要求1或2所述的晶片检查用接口,其特征在于:
还包括:
第二密封部件,其介于所述探针卡与所述晶片之间并将由所述探针卡和所述晶片包围的第二空间密封;和
第二减压路径,其对所述第二空间进行减压,
所述第二空间被内包于所述第一空间,所述晶片配置于所述第二空间内。
4.如权利要求3所述的晶片检查用接口,其特征在于:
所述第一减压路径与所述第二减压路径汇合。
5.如权利要求2所述的晶片检查用接口,其特征在于:
所述晶片吸附路径具有设置于所述晶片载置面的环状的吸附槽;
所述大气开放路径具有与所述吸附槽为同心圆状的大气开放槽,并且所述大气开放槽设置于所述吸附槽的外侧。
6.如权利要求2所述的晶片检查用接口,其特征在于:
所述第一减压路径将所述第一空间减压至-1kPa~-50kPa;
所述晶片吸附路径将所述晶片与所述晶片载置面之间的空隙减压至-60kPa~-80kPa。
7.如权利要求3所述的晶片检查用接口,其特征在于:
所述第二密封部件在压缩方向上具有柔软性。
8.如权利要求3所述的晶片检查用接口,其特征在于:
在所述探针卡中的所述第二密封部件抵接的部分设置有凹部。
9.如权利要求3所述的晶片检查用接口,其特征在于:
所述第二密封部件的与所述晶片抵接的部分和与所述探针卡抵接的部分中的至少一个,在与所述第二空间相反的一侧倾斜。
10.一种晶片检查装置,其具有:
对形成于晶片的半导体元件的电特性进行检查的检查室,和将所述晶片搬出和搬入该检查室的搬送机构,该晶片检查装置的特征在于:
所述检查室具有晶片检查用接口,
该晶片检查用接口包括:
探针卡,其在与晶片相对的面配置有多个探针;
保持部件,其保持该探针卡的外周;
台状的吸盘部件,其夹着所述晶片并与所述探针卡相对;
第一密封部件,其介于所述保持部件与所述吸盘部件之间并将由所述保持部件、所述探针卡和所述吸盘部件包围的第一空间进行密封;和
第一减压路径,其对所述第一空间进行减压,
所述晶片配置于所述第一空间内。
11.如权利要求10所述的晶片检查装置,其特征在于:
所述吸盘部件包括:
载置所述晶片的晶片载置面;
晶片吸附路径,其在该晶片载置面开口,对该晶片载置面与所述晶片之间的空隙进行减压来使所述晶片吸附于所述晶片载置面;和
大气开放路径,其比所述晶片载置面中的所述晶片吸附路径的开口位置更靠外侧地开口,并与大气连通。
CN201210517530.4A 2011-12-08 2012-12-05 晶片检查用接口和晶片检查装置 Expired - Fee Related CN103163334B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011268673 2011-12-08
JP2011-268673 2011-12-08
JP2012-041555 2012-02-28
JP2012041555A JP5789206B2 (ja) 2011-12-08 2012-02-28 ウエハ検査用インターフェース及びウエハ検査装置

Publications (2)

Publication Number Publication Date
CN103163334A true CN103163334A (zh) 2013-06-19
CN103163334B CN103163334B (zh) 2015-05-06

Family

ID=48571402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210517530.4A Expired - Fee Related CN103163334B (zh) 2011-12-08 2012-12-05 晶片检查用接口和晶片检查装置

Country Status (5)

Country Link
US (1) US9041424B2 (zh)
JP (1) JP5789206B2 (zh)
KR (1) KR101429492B1 (zh)
CN (1) CN103163334B (zh)
TW (1) TWI583975B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105606987A (zh) * 2014-09-09 2016-05-25 东京毅力科创株式会社 晶片检查装置中的检查用压力设定值决定方法
CN106290993A (zh) * 2015-06-10 2017-01-04 鸿劲科技股份有限公司 测试装置的测试单元定位机构及其应用的测试设备
CN108803710A (zh) * 2017-05-05 2018-11-13 汉民科技股份有限公司 晶圆针测装置有源式预热及预冷系统及晶圆检测方法
CN109716147A (zh) * 2016-09-23 2019-05-03 东京毅力科创株式会社 基板检查装置
CN110383444A (zh) * 2017-03-03 2019-10-25 东京毅力科创株式会社 检查系统
CN110780176A (zh) * 2018-07-12 2020-02-11 东京毅力科创株式会社 检查装置和检查装置的清洁化方法
CN113823577A (zh) * 2020-06-19 2021-12-21 东京毅力科创株式会社 检查装置中的接触解除方法和检查装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI603096B (zh) * 2015-06-19 2017-10-21 Seiko Epson Corp Electronic parts conveying apparatus and electronic parts inspection apparatus
JP6655514B2 (ja) * 2016-09-21 2020-02-26 東京エレクトロン株式会社 基板検査方法及び基板検査装置
CN113495178A (zh) * 2020-04-07 2021-10-12 迪科特测试科技(苏州)有限公司 用于探测系统的屏蔽

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373271B1 (en) * 1999-12-29 2002-04-16 Motorola, Inc. Semiconductor wafer front side pressure testing system and method therefor
US6441606B1 (en) * 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
CN1575514A (zh) * 2001-11-30 2005-02-02 东京毅力科创株式会社 可靠性评估测试装置、可靠性评估测试系统、接触器以及可靠性评估测试方法
US20110050274A1 (en) * 2009-08-25 2011-03-03 Aaron Durbin Maintaining A Wafer/Wafer Translator Pair In An Attached State Free Of A Gasket Disposed Therebetween
US20110062979A1 (en) * 2008-04-25 2011-03-17 Advantest Corporation Test system and probe apparatus
US20110095780A1 (en) * 2009-10-23 2011-04-28 Yoshirou Nakata Wafer inspection device and semiconductor wafer inspection method using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103958B2 (ja) 1993-07-20 2000-10-30 東京エレクトロン株式会社 プローブ装置
JPH07161788A (ja) 1993-12-03 1995-06-23 Tokyo Electron Ltd バーンイン用コンタクタ及びプローブカード
DE69738749D1 (de) 1996-08-16 2008-07-17 Schering Corp Zelloberflächen-antigen aus säugetieren und verwandte reagenzien
JP3838593B2 (ja) * 1997-04-04 2006-10-25 松下電器産業株式会社 半導体装置の検査方法及び半導体装置の検査装置
JP3758833B2 (ja) * 1997-10-20 2006-03-22 松下電器産業株式会社 ウェハカセット
JP3535728B2 (ja) * 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
JPH10321686A (ja) 1998-04-28 1998-12-04 Tokyo Electron Ltd バ−ンイン装置
JP4346752B2 (ja) * 1999-01-29 2009-10-21 東京エレクトロン株式会社 コンタクタの保持機構及びコンタクタの自動交換機構
JP2002110751A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
JP3891798B2 (ja) * 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置
JP3783075B2 (ja) * 2001-12-13 2006-06-07 東京エレクトロン株式会社 プローブ装置及びローダ装置
JP4658998B2 (ja) 2007-06-04 2011-03-23 東京エレクトロン株式会社 シェル
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
JP4555362B2 (ja) * 2008-06-02 2010-09-29 株式会社アドバンテスト プローブ、電子部品試験装置及びプローブの製造方法
JP5258395B2 (ja) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置
KR101321467B1 (ko) * 2009-02-12 2013-10-28 가부시키가이샤 아드반테스트 반도체 웨이퍼 시험장치
JP4457180B1 (ja) * 2009-08-07 2010-04-28 株式会社アドバンテスト ウエハトレイおよび試験装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373271B1 (en) * 1999-12-29 2002-04-16 Motorola, Inc. Semiconductor wafer front side pressure testing system and method therefor
US6441606B1 (en) * 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
CN1575514A (zh) * 2001-11-30 2005-02-02 东京毅力科创株式会社 可靠性评估测试装置、可靠性评估测试系统、接触器以及可靠性评估测试方法
US20110062979A1 (en) * 2008-04-25 2011-03-17 Advantest Corporation Test system and probe apparatus
US20110050274A1 (en) * 2009-08-25 2011-03-03 Aaron Durbin Maintaining A Wafer/Wafer Translator Pair In An Attached State Free Of A Gasket Disposed Therebetween
US20110095780A1 (en) * 2009-10-23 2011-04-28 Yoshirou Nakata Wafer inspection device and semiconductor wafer inspection method using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105606987A (zh) * 2014-09-09 2016-05-25 东京毅力科创株式会社 晶片检查装置中的检查用压力设定值决定方法
CN106290993A (zh) * 2015-06-10 2017-01-04 鸿劲科技股份有限公司 测试装置的测试单元定位机构及其应用的测试设备
CN109716147A (zh) * 2016-09-23 2019-05-03 东京毅力科创株式会社 基板检查装置
CN110383444A (zh) * 2017-03-03 2019-10-25 东京毅力科创株式会社 检查系统
CN110383444B (zh) * 2017-03-03 2023-05-30 东京毅力科创株式会社 检查系统
CN108803710A (zh) * 2017-05-05 2018-11-13 汉民科技股份有限公司 晶圆针测装置有源式预热及预冷系统及晶圆检测方法
CN110780176A (zh) * 2018-07-12 2020-02-11 东京毅力科创株式会社 检查装置和检查装置的清洁化方法
CN113823577A (zh) * 2020-06-19 2021-12-21 东京毅力科创株式会社 检查装置中的接触解除方法和检查装置
CN113823577B (zh) * 2020-06-19 2024-01-05 东京毅力科创株式会社 检查装置中的接触解除方法和检查装置

Also Published As

Publication number Publication date
KR101429492B1 (ko) 2014-08-12
US9041424B2 (en) 2015-05-26
CN103163334B (zh) 2015-05-06
US20130147506A1 (en) 2013-06-13
JP5789206B2 (ja) 2015-10-07
KR20130064700A (ko) 2013-06-18
TW201331605A (zh) 2013-08-01
TWI583975B (zh) 2017-05-21
JP2013140924A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN103163334A (zh) 晶片检查用接口和晶片检查装置
JP5861676B2 (ja) 吸着構造、ロボットハンドおよびロボット
JP6112016B2 (ja) 基板ホルダ及び基板貼り合わせ装置
US9947637B2 (en) System and method for clamping wafers together in alignment using pressure
CN109585353B (zh) 吸盘及其工作方法
KR20120046084A (ko) 기판 반송용 핸드 및 그것을 구비한 기판 반송 장치
TWI729210B (zh) 基板檢查方法及基板檢查裝置
JP6655516B2 (ja) 基板検査装置
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
JP2006208208A (ja) 検査治具
KR101969214B1 (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
JPH11297796A (ja) アライナー
KR101637524B1 (ko) 반도체 패키지 흡착 가압 장치
KR101640473B1 (ko) 테스트 핸들러용 자동 정렬 접촉연결유닛
KR102662419B1 (ko) 온도 조절 모듈 및 이를 포함하는 테스트 핸들러
KR20080103344A (ko) 반도체 소자 픽업장치
JP2002321181A (ja) 吸着支持装置
JP4397967B1 (ja) 吸着装置
JP2754817B2 (ja) ウエーハハンドリング装置
KR20080103343A (ko) 반도체 소자 픽업장치
JP2011192674A (ja) 基板ホルダ、ステージ装置および基板貼り合せ装置
CN220741202U (zh) 一种高温真空吸附手指
CN219575605U (zh) 承载装置及晶圆检测设备
TW202318553A (zh) 基板承載結構以及基板檢測裝置
CN118073257A (zh) 一种晶圆搬运装置、晶圆上下料设备及控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20201205

CF01 Termination of patent right due to non-payment of annual fee