JP4555362B2 - プローブ、電子部品試験装置及びプローブの製造方法 - Google Patents

プローブ、電子部品試験装置及びプローブの製造方法 Download PDF

Info

Publication number
JP4555362B2
JP4555362B2 JP2008144772A JP2008144772A JP4555362B2 JP 4555362 B2 JP4555362 B2 JP 4555362B2 JP 2008144772 A JP2008144772 A JP 2008144772A JP 2008144772 A JP2008144772 A JP 2008144772A JP 4555362 B2 JP4555362 B2 JP 4555362B2
Authority
JP
Japan
Prior art keywords
substrate
terminal
anisotropic conductive
elastic body
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008144772A
Other languages
English (en)
Other versions
JP2009293943A (ja
Inventor
芳春 梅村
研介 加藤
義朗 中田
直己 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Advantest Corp
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Advantest Corp
Priority to JP2008144772A priority Critical patent/JP4555362B2/ja
Priority to TW098115661A priority patent/TWI418797B/zh
Priority to US12/994,579 priority patent/US8598902B2/en
Priority to PCT/JP2009/058825 priority patent/WO2009147929A1/ja
Publication of JP2009293943A publication Critical patent/JP2009293943A/ja
Application granted granted Critical
Publication of JP4555362B2 publication Critical patent/JP4555362B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、被試験半導体ウェハに造り込まれた集積回路素子等の各種電子部品(以下、代表的にICデバイスとも称する。)の電気的特性を試験するための電子部品試験装置において、試験装置本体とICデバイスとの間の電気的な接続を確立するためのプローブ、それを備えた電子部品試験装置、及び、プローブの製造方法に関する。
半導体集積回路素子は、シリコンウェハ等の半導体ウェハに多数造り込まれた後、ダイシング、ワイヤボンディング及びパッケージング等の諸工程を経て電子部品として完成する。こうしたICデバイスにあっては出荷前に動作テストが実施されるが、この動作テストはウェハ状態や完成品の状態で行われる。
ウェハ状態のICデバイスのテストに用いられるプローブとして、メンブレン、第1及び第2の基板の間に第1及び第2の異方導電性ゴムをそれぞれ介装し、同時にテスト可能なICデバイスの数の増加を図ったものが従来から知られている(例えば、特許文献1参照)。
このプローブの第1及び第2の異方導電性ゴムは、メンブレン、第1の基板及び第2の基板をそれぞれ電気的に接続するために、第1及び第2の導電部を有している。このプローブを用いた試験では、メンブレンに設けられたバンプがICデバイスの入出力端子に接触すると、バンプが押し上げられ、第1及び第2の導電部が圧縮することで、メンブレン、第1及び第2の基板が相互に電気的に接続されるようになっている。この状態で電子部品試験装置の試験装置本体(以下テスタとも称する。)からICデバイスにテスト信号が入出力されることで、ICデバイスのテストが実施されるようになっている。
しかしながら、上記のプローブでは、第2の導電部が第2の異方導電性ゴムの周縁部に偏在している。そのため、被試験半導体ウェハがプローブに押し付けられた際に、第1の基板の周縁部のみに押圧力が印加され、第1の基板に反りが発生し、第1の異方導電性ゴムに圧力が均等に印加されず、第1の異方導電性ゴムの中心部分で電気的な接触不良が発生するおそれがあった。
特開2004−53409号公報
本発明が解決しようとする課題は、電気的な接触不良の発生を抑制することが可能なプローブ、それを備えた電子部品試験装置、及び、プローブの製造方法を提供することである。
上記目的を達成するために、本発明の第1の観点によれば、被試験半導体ウェハに形成された被試験電子部品と、前記被試験電子部品を試験する電子部品試験装置と、の間の電気的な接続を確立するためのプローブであって、前記被試験電子部品の入出力端子に接触する接触端子を有するメンブレンと、第1の端子が第1の主面に設けられていると共に、前記第1の端子に電気的に接続された第2の端子が第2の主面に設けられた第1の基板と、前記電子部品試験装置に電気的に接続されると共に、第3の端子を有する第2の基板と、前記メンブレンの前記接触端子と前記第1の基板の前記第1の端子とを電気的に接続する第1の導電部を有する第1の異方導電性弾性体と、前記第1の基板の前記第2の端子と前記第2の基板の前記第3の端子とを電気的に接続する第2の導電部を有する第2の異方導電性弾性体と、を備えており、前記第2の導電部は、前記第2の異方導電性弾性体の全体に配置されていることを特徴とするプローブが提供される(請求項1参照)。
上記発明においては特に限定されないが、少なくとも一つの前記第2の導電部を有する導電群が、前記第2の異方導電性弾性体の全体に、実質的に均等に分散して配置されていることが好ましい(請求項2参照)。
上記発明においては特に限定されないが、それぞれの前記導電群において、複数の前記第2の導電部が実質的に均等に分散して配置されていることが好ましい(請求項3参照)。
上記発明においては特に限定されないが、前記第1の基板はリジッド基板であることが好ましい(請求項4参照)。
上記発明においては特に限定されないが、前記第1の端子は、前記被試験半導体ウェハ上に設けられた前記入出力端子、又は、前記メンブレンの前記接触端子に対応するように配置され、前記第2の端子は、前記第2の基板の前記第3の端子に対応するように配置されていることが好ましい(請求項5参照)。
上記発明においては特に限定されないが、前記第1の基板は複数に分割されていることが好ましい(請求項6参照)。
上記発明においては特に限定されないが、前記第2の基板に圧力を印加した際に、前記第2の異方導電性弾性体の各前記第2の導電部を介して、前記第1の基板が実質的に均等に加圧されることが好ましい(請求項7参照)。
上記発明においては特に限定されないが、前記第2の端子は、前記第1の端子間よりも広いピッチで配置されており、又は、前記第1の端子よりも大きく形成されていることが好ましい(請求項8参照)。
上記発明においては特に限定されないが、下記(1)式を満たすことが好ましい(請求項9参照)。
Figure 0004555362

但し、上記(1)式において、αは前記被試験半導体ウェハの熱膨張係数、γは前記第1の基板の熱膨張係数、及び、εは前記第2の基板の熱膨張係数である。
上記発明においては特に限定されないが、下記(2)式を満たすことが好ましい(請求項10参照)。
Figure 0004555362

但し、上記(2)式において、αは前記被試験半導体ウェハの熱膨張係数、βは前記第1の異方導電性弾性体の熱膨張率、及び、γは前記第1の基板の熱膨張係数である。
上記発明においては特に限定されないが、前記第1の異方導電性弾性体は、前記第1の導電部を保持する第1の保持手段を有し、前記第1の導電部は、厚み方向にのみ導電性を有しており、前記第1の保持手段の熱膨張係数は、前記第1の異方導電性弾性体の熱膨張率が前記(2)式を満たすように設定されていることが好ましい(請求項11参照)。
上記発明においては特に限定されないが、下記(3)式を満たすことが好ましい(請求項12参照)。
Figure 0004555362

但し、上記(3)式において、γは前記第1の基板の熱膨張係数、δは前記第2の異方導電性弾性体の熱膨張率、及び、εは前記第2の基板の熱膨張係数である。
上記発明においては特に限定されないが、前記第2の異方導電性弾性体は、前記第2の導電部を保持する第2の保持手段を有し、前記第2の導電部は、厚み方向にのみ導電性を有しており、前記第2の保持手段の熱膨張係数は、前記第2の異方導電性弾性体の熱膨張率が前記(3)式を満たすように設定されていることが好ましい(請求項13参照)。
上記発明においては特に限定されないが、下記(4)及び(5)式を満たすことが好ましい(請求項14参照)。
Figure 0004555362
Figure 0004555362

但し、上記(4)及び(5)式において、γは前記第1の基板の熱膨張係数、δは前記第2の異方導電性弾性体の熱膨張率、Dは前記第1の基板の重心から前記第2の端子までの距離、Dは前記第2の異方導電性弾性体の重心から前記第2の導電部までの距離、θは前記第1の基板の重心から前記第2の端子を結ぶ仮想線のX軸に対する角度、θは前記第2の異方導電性弾性体の重心から前記第2の導電部を結ぶ仮想線の前記X軸に対する角度、Lx1は前記第2の端子の前記X軸方向の長さ、Lx2は前記第2の導電部の前記X軸方向の長さ、Ly1は前記第2の端子の前記X軸に実質的に直交するY軸方向の長さ、Ly2は前記第2の導電部の前記Y軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。
上記発明においては特に限定されないが、下記(6)及び(7)式を満たすことが好ましい(請求項15参照)。
Figure 0004555362
Figure 0004555362

但し、上記(6)及び(7)式において、δは前記第2の異方導電性弾性体の熱膨張率、εは前記第2の基板の熱膨張係数、Dは前記第2の異方導電性弾性体の重心から前記第2の導電部までの距離、Dは前記第2の基板の重心から前記第3の導電部までの距離、θは前記第2の異方導電性弾性体の重心から前記第2の導電部を結ぶ仮想線のX軸に対する角度、θは前記第2の基板の重心から前記第3の端子を結ぶ仮想線の前記X軸に対する角度、Lx2は前記第2の導電部の前記X軸方向の長さ、Lx3は前記第3の導電部の前記X軸方向の長さ、Ly2は前記第2の導電部の前記X軸に実質的に直交するY軸方向の長さ、Ly3は前記第3の導電部の前記Y軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。
上記発明においては特に限定されないが、下記(8)及び(9)式を満たすことが好ましい(請求項16参照)。
Figure 0004555362
Figure 0004555362

但し、上記(8)及び(9)式において、γは前記第1の基板の熱膨張係数、εは前記第2の基板の熱膨張係数、Dは前記第1の基板の重心から前記第2の端子までの距離、Dは前記第2の基板の重心から前記第3の導電部までの距離、θは前記第1の基板の重心から前記第2の端子を結ぶ仮想線のX軸に対する角度、θは前記第2の基板の重心から前記第3の端子を結ぶ仮想線の前記X軸に対する角度、Lx2は前記第2の導電部の前記X軸方向の長さ、Ly2は前記第2の導電部の前記X軸に実質的に直交するY軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。
上記発明においては特に限定されないが、前記第1の導電部は、厚み方向にのみ導電性を有しており、下記(10)式を満たすことが好ましい(請求項17参照)。
Figure 0004555362

但し、上記(10)式において、αは前記被試験半導体ウェハの熱膨張係数、γは前記第1の基板の熱膨張係数、ΔTは試験温度と室温の温度差、Dは前記第1の基板の重心から最も離れた位置にある前記第1の端子までの距離、及び、tは前記第1の導電部の厚さである。
上記発明においては特に限定されないが、前記第2の導電部は、厚み方向にのみ導電性を有しており、下記(11)式を満たすことが好ましい(請求項18参照)。
Figure 0004555362

但し、上記(11)式において、γは前記第1の基板の熱膨張係数、εは前記第2の基板の熱膨張係数、ΔTは試験温度と室温の温度差、Dは前記第1の基板の重心から最も離れた位置にある前記第2の端子までの距離、及び、tは前記第2の導電部の厚さである。
上記発明においては特に限定されないが、前記第2の基板は、前記第2の異方導電性弾性体に対向している面とは反対の面に、試験に際して使用される電子部品が実装されていることが好ましい(請求項19参照)。
上記発明においては特に限定されないが、前記第1の基板には、位置決め用の第1の貫通孔が2以上設けられていることが好ましい(請求項20参照)。
上記発明においては特に限定されないが、前記第3の端子は、前記第2の端子に対応するように配置され、前記第2の基板は、前記第1の基板の前記第1の貫通孔に対応するように配置された位置決め用の第1のマークを有しており、前記第1のマークは、前記第3の端子と同一の工程で形成されていることが好ましい(請求項21参照)。
上記発明においては特に限定されないが、前記第2の異方導電性弾性体には、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第2の貫通孔が設けられていることが好ましい(請求項22参照)。
上記発明においては特に限定されないが、前記メンブレンには、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第2のマークが設けられており、前記第2のマークは、前記メンブレンにおいて前記第1の異方導電性弾性体に対向する面に設けられた導電パターンと同一の工程で形成されていることが好ましい(請求項23参照)。
上記発明においては特に限定されないが、前記第1の異方導電性弾性体には、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第3の貫通孔が設けられていることが好ましい(請求項24参照)。
上記発明においては特に限定されないが、前記第1の異方導電性弾性体、前記第1の基板及び前記第2の異方導電性弾性体の外周を覆うように、前記メンブレンと前記第2の基板との間に設けられたシーリング部材をさらに備えていることが好ましい(請求項25参照)。
上記発明においては特に限定されないが、前記シーリング部材は、前記メンブレンから前記第2の基板までの高さと実質的に同一の高さを有しており、前記メンブレンを平坦に保持していることが好ましい(請求項26参照)
上記目的を達成するために、本発明の第2の観点によれば、上記のプローブと、前記プローブに対向するように前記被試験半導体ウェハを保持する保持手段と、前記プローブが有する前記第2の基板と前記保持手段との間に密封空間を形成するシーリング手段と、前記密封空間内を減圧する減圧手段と、を備えており、前記減圧手段により前記密封空間内を減圧することにより、前記メンブレンの前記接触端子が、前記第1の異方導電性弾性体、第1の基板及び第2の異方導電性弾性体を介して、前記第2の基板の前記第3の端子に導通すると共に、前記メンブレンの前記接触端子と、前記被試験半導体ウェハ上に形成された前記入出力端子とが接触することを特徴とする電子部品試験装置が提供される(請求項27参照)。
上記目的を達成するために、本発明の第3の観点によれば、上記のプローブの製造方法であって、前記第2の基板に設けられた第1のマークに、前記第2の異方導電性弾性体に設けられた第2の貫通孔を重ね合わせて、前記第2の基板に対して前記第2の異方導電性弾性体を位置決めする第1の位置決めステップと、前記第2の基板に前記第2の異方導電性弾性体を重ね合わせる第1の積層ステップと、前記第1の基板に設けられた第1の貫通孔を前記第1のマークに重ね合わせて、前記第2の基板に対して前記第1の基板を位置決めする第2の位置決めステップと、前記第2の異方導電性弾性体に前記第1の基板を重ね合わせる第2の積層ステップと、を備えたことを特徴とするプローブの製造方法が提供される(請求項28参照)。
上記目的を達成するために、本発明の第4の観点によれば、上記のプローブの製造方法であって、前記メンブレンに設けられた第2のマークに、前記第1の異方導電性弾性体に設けられた第3の貫通孔を重ね合わせて、前記メンブレンに対して前記第1の異方導電性弾性体を位置決めする第1の位置決めステップと、前記メンブレンに前記第1の異方導電性弾性体を重ね合わせる第1の積層ステップと、前記第1の基板に設けられた第1の貫通孔を前記第2のマークに重ね合わせて、前記メンブレンに対して前記第1の基板を位置決めする第2の位置決めステップと、前記第1の異方導電性弾性体に前記第第1の基板を重ね合わせる第2の積層ステップと、を備えたことを特徴とするプローブの製造方法が提供される(請求項29参照)。
本発明では、第2の導電部を第2の異方導電性弾性体の全体に設ける。これにより、第1の基板に反りが発生し難くなり、第1の異方導電性弾性体に圧力を実質的に均等に印加することができるので、電気的な接触不良が生じるのを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。図1は本実施形態における電子部品試験装置を示す概略図である。
本実施形態における電子部品試験装置1は、図1に示すように、テストヘッド2、ウェハマザーボード3、プローブ10(プローブカード)、ウェハトレイ4及び減圧装置5を備えており、ICデバイスの試験に際して、ウェハトレイ4に保持されている被試験半導体ウェハ100をプローブ10に対向させ、この状態で密封空間80(図15参照)内を減圧装置5が減圧する。これにより、被試験半導体ウェハ100がプローブ10に押し付けられると共に、プローブ10内の構成要素間の電気的な導通が確保される。そして、この状態でテストヘッド2に接続されたテスタ(不図示)が、被試験半導体ウェハ100に造り込まれたICデバイスに対して試験信号を入出力することでICデバイスのテストが実施される。
図2は本実施形態におけるプローブを下側から見た平面図、図3は図2のIII-III線に沿った断面図、図4はプローブの分解断面図である。
本実施形態におけるプローブ10は、図2〜図4に示すように、ICデバイスの入出力端子110(図16参照)に電気的に接触するバンプ22を有するメンブレン20と、テストヘッド2を介してテスタに電気的に接続される配線基板60(第2の基板)と、メンブレン20と配線基板60との間で端子のピッチ変換を行うピッチ変換基板40(第1の基板)と、メンブレン20とピッチ変換基板40とを電気的に接続する第1の異方導電性ゴム30(第1の異方導電性導電体)と、ピッチ変換基板40と配線基板60とを電気的に接続する第2の異方導電性ゴム50(第2の異方導電性導電体)と、を備えており、メンブレン20、第1の異方導電性ゴム30、ピッチ変換基板40、第2の異方導電性ゴム50及び配線基板60の順で積層して構成されている。
メンブレン20は、図2及び図4に示すように、可撓性を有するシート状部材21の下面(被試験半導体ウェハ100に対向する面)にバンプ22(接触端子)が設けられていると共に、その上面(第1の異方導電性ゴム30に対向する面)に導電パターン23が設けられて構成されている。シート状部材21を構成する材料としては、例えばポリイミドやアラミド繊維等を挙げることができる。被試験半導体ウェハ100の熱膨張係数が約3.5[ppm/℃]であるのに対し、このメンブレン20の熱膨張係数は被試験半導体ウェハ100と実質的に同一となっている。
バンプ22は、例えばニッケル等の導電性材料から構成されており、シート状部材21の下方に向かって突出した凸状形状を有している。このバンプ22は、被試験半導体ウェハ100上の入出力端子110(図16参照)に対応するように、シート状部材21の下面に配置されている。例えば、図2では、ウェハ100上の8個のICデバイス(同図にて一点鎖線で示す)を同時にテストする場合のメンブレン20の例を示している。このバンプ22は、例えば、レーザ加工によりシート状部材21に形成された貫通孔に、ニッケルをメッキ処理により成長させることで形成されている。なお、テストに際して、ICデバイスの入出力端子110上に形成された酸化被膜を破壊し易いように粗面化してもよい。また、被試験半導体ウェハの入出力端子が凸状に形成されている場合には、メンブレンの接触端子を平坦に形成してもよい。
導電パターン23は、例えば、シート状部材21の上面にメッキ処理したり、銅を印刷したり、エッチング処理することで、所望の厚さに形成されている。この導電パターン23は、バンプ22に対向するように配置されており、バンプ22と導電パターン23は電気的に接続されている。
図5は本発明の実施形態におけるプローブのメンブレン及び配線基板の概略平面図である。図5に示すように、シート状部材21の上面には、プローブ10を組み立てる際に各構成部材20〜60を高精度に位置決めするために、十字形状のアライメント用のマーク24が設けられている。このアライメントマーク24は、シート状部材21の上面に導電パターン23を形成する工程と同一の工程で形成されており、ピッチ配線基板40に設けられた第1の貫通孔44(後述)に対応するように配置されている。なお、アライメントマーク24の形状は十字形状に限定されず、任意の形状を採用することができる。
第1の異方導電性ゴム30は、図3及び図4に示すように、厚み方向にのみ導電性を有する第1の導電部31と、第1の導電部31を保持する第1のフレーム34と、から構成されている。この第1の異方導電性ゴム30は、約5〜6[ppm/℃]の熱膨張率を有している。
第1の導電部31は、絶縁体中に導電性粒子が局所的に分散して配置された粒子分散部分32と、その粒子分散部分32の周囲に位置して、絶縁体のみから構成されている絶縁部分33と、から構成されている。粒子分散部分32は、当該部分32が厚み方向に圧縮された際に、厚み方向に隣接する導電性粒子同士が互いに接触することで、厚み方向にのみ導通を図ることが可能となっている。また、粒子分散部分32は、メンブレン20の導電パターン23に対応するように配置されている。粒子分散部分32を構成する導電性粒子としては、例えば、鉄、銅、亜鉛、クロム、ニッケル、銀、アルミニウム、又は、これらの合金等を挙げることができる。また、粒子分散部分32及び絶縁部分33を構成する絶縁体としては、例えば、シリコンゴム、ウレタンゴム、天然ゴム等の弾性を有する絶縁性材料を挙げることができる。
本実施形態では、第1の異方導電性ゴム30の熱膨張率が被試験半導体ウェハ100の熱膨張係数とピッチ変換基板40の熱膨張係数との間となるように第1のフレーム34を構成する金属材料が選択されており、具体的には42アロイで第1のフレーム34が構成されている。なお、第1のフレーム34を構成する材料としては特にこれに限定されず、例えば、鉄、銅、ニッケル、クロム、コバルト、マグネシウム、マンガン、モリブデン、インジウム、鉛、パラジウム、チタン、タングステン、アルミニウム、金、白金、銀又はこれらの合金等を用いてもよい。
図6は本実施形態におけるプローブの第1及び第2の異方導電性ゴムの概略平面図である。図6に示すように、この第1の異方導電性ゴム30には、プローブ10を組み立てる際に、構成部材20〜60同士を高精度に位置決めするために、アライメント用の第3の貫通孔35が、ピッチ変換基板40に設けられた第1の貫通孔44(後述)に対応するように形成されている。
図7は本実施形態におけるプローブのピッチ変換基板の概略平面図、図8A及び図8Bは本発明の他の実施形態及びさらに他の実施形態におけるピッチ変換基板の概略平面図である。
ピッチ変換基板40は、例えばセラミックス等から構成されるリジッド基板であり、被試験半導体ウェハ100がプローブ10に押し付けられた際に、撓んだピッチ変換基板40が、第1の異方導電性ゴム30の第1のフレーム34に接触しない十分な硬さを有している。より具体的には、図4に示すように、ピッチ変換基板40は、押圧時における第1の導電部31間のピッチQ当たりの変形量が、第1のフレーム34から第1の導電部31の頂点部分までの高さHよりも小さくなるような硬さを有している。また、このピッチ変換基板40は、約6[ppm/℃]の熱膨張係数を有している。なお、ピッチ変換基板40はセラミック基板に限定されるものではなく、例えば、アラミド繊維を編み込んだ基板であってもよく、或いは、アラミド繊維を樹脂に含浸させたコア材や42アロイから構成されるコア材に、ポリイミドを積層した基板等であってもよい。
このピッチ変換基板40は、図7に示すように4枚の基板に分割されている。なお、本発明においては、ピッチ変換基板を構成する基板の枚数は特に限定されず、図8Aに示すようにピッチ変換基板を分割せずに一枚の基板で構成してもよく、或いは、図8Bに示すように32枚の基板で構成してもよい。ピッチ変換基板40を分割することで、ピッチ変換基板40の製作が容易になり、プローブ10のコストダウンを図ることができる。
図3及び図4に示すように、このピッチ変換基板40の下面(第1の異方導電性ゴム30に対向する面)に、第1の異方導電性ゴム30の第1の導電部31に対応するように第1の端子41が設けられている。一方、ピッチ変換基板40の上面(第2の異方導電性ゴム50に対向する面)には、第2の異方導電性ゴム50の第2の導電部51(後述)に対応するように第2の端子42が設けられている。これらの端子41,42は、ピッチ変換基板40内に設けられた配線43を介して電気的に接続されている。
本実施形態では、図4に示すように、ピッチ変換基板40において、第2の端子42間のピッチPが第1の端子41間のピッチPよりも広くなっている(P>P)と共に、第2の端子42が第1の端子41よりも大きく形成されている(S>S)。このため、配線基板60に生じる大きな熱膨張又は熱収縮を許容することができ、プローブ10の構成要素間に電気的な接触不良が生じるのを抑制することができる。
図9A及び図9Cは本実施形態におけるピッチ変換基板と第2の異方導電性ゴムとの位置関係を示す概略側面図、図9B及び図9Dは本実施形態における第2の端子と第2の導電部との位置関係を示す概略平面図である。本実施形態では、ピッチ変換基板40の第2の端子42と、第2の異方導電性ゴム50の第2の導電部51と、が下記(4)及び(5)式を満たすような大きさを有している。
Figure 0004555362
Figure 0004555362

但し、上記(4)及び(5)式において、γはピッチ変換基板40の熱膨張係数、δは第2の異方導電性ゴム50の熱膨張率、Dはピッチ変換基板40の重心Gから第2の端子42までの距離、Dは第2の異方導電性ゴム50の重心Gから第2の導電部51までの距離、θはピッチ変換基板40の重心Gから第2の端子42を結ぶ仮想線lのX軸に対する角度、θは第2の異方導電性ゴム50の重心Gから第2の導電部51を結ぶ仮想線lのX軸に対する角度、Lx1は第2の端子42のX軸方向の長さ、Lx2は第2の導電部51のX軸方向の長さ、Ly1は第2の端子42のY軸方向の長さ、Ly2は第2の導電部51のY軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。なお、D,D≫Lx1,Lx2,Ly1,Ly2の関係にある。また、試験温度の具体的な数値としては、例えば、−30〜+125℃である。
第2の端子42及び第2の導電部51が上記(4)及び(5)式を満たすような大きさを有していることで、図9A〜図9Dに示すように、ピッチ変換基板40と第2の異方導電性ゴム50に熱膨張差又は熱収縮差が生じても、第2の端子42と第2の導電部51の下面51bと常に重なり合っている。本実施形態では、図9Cに示すように、第2の端子42が最も変形した場合であっても、第2の端子42と導電部51の下面51bとの間に、例えば30μm程度の重なりが常に確保されるようになっている。
なお、この重なりの幅は、第2の端子42と第2の導電部51との間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図9B及び図9Dでは第2の端子42及び第2の導電部51を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。なお、上記(4)及び(5)式は、分割されたピッチ変換基板40ごとに満たせばよい。
また、図7に示すように、このピッチ変換基板40には、プローブ10を組み立てる際に、構成部材20〜60同士を高精度に位置決めするために、アライメント用の第1の貫通孔44が設けられており、本実施形態では、ピッチ変換基板40を構成する4枚の基板にそれぞれ3つずつ形成されている。
第2の異方導電性ゴム50は、図3及び図4に示すように、第1の異方導電性ゴム30と同様に、粒子分散部分52及び絶縁部分53から構成される第2の導電部51と、第2のフレーム54と、から構成されており、第2の導電部51は、ピッチ変換基板40の第2の端子42に対応するように配置されている。第2の異方導電性ゴム50は、約9.5〜10.5[ppm/℃]の熱膨張係数を有している。本実施形態では、第2の異方導電性ゴム50がこのような熱膨張率を持つように第2のフレーム54を構成する材料が選定されており、具体的には例えば426アロイやSUS410で第2のフレーム54が構成されている。なお、第2のフレーム54を構成する材料としては特にこれに限定されず、例えば、鉄、銅、ニッケル、クロム、コバルト、マグネシウム、マンガン、モリブデン、インジウム、鉛、パラジウム、チタン、タングステン、アルミニウム、金、白金、銀又はこれらの合金等を用いてもよい。また、第2の異方導電性ゴム50の熱膨張率をピッチ変換基板40の熱膨張係数と実質的に同一に設定してもよい。
図10は本実施形態における第2の異方導電性ゴムを示す平面図である。本実施形態では、図10に示すように、複数の第2の導電部51が、第2の異方導電性ゴム50の全体に亘って実質的に均等に分散して設けられている。これにより、被試験半導体ウェハ100がプローブ10に押し付けられた際に、ピッチ変換基板40に反りが発生し難く、第1の異方導電性ゴム30に実質的に均等に圧力を印加することができ、電気的な接触不良の発生を抑制することができる。
図11は本実施形態における第2の異方導電性ゴムの他の例を示す平面図である。図11に示す第2の異方導電性ゴム50Aでは、複数(本例では5つ)の第2の導電部51から構成される導電群51Aが、第2の異方導電性ゴム50Aの全体に亘って実質的に均等に分散して配置されている。さらに、それぞれの導電群51Aにおいて、5つの第2の導電部51が実質的に均等に分散して配置されている。なお、本発明においては、導電群51Aが第2の異方導電性ゴム50Aにおいて実質的に均一に分散して配置されていれば、導電群51Aにおいて第2の導電部51を必ずしも均一に分散配置する必要はない。例えば、それぞれの導電群51Aにおいて第2の導電部51をランダムに配置したり、それぞれの導電群51Aにおいて第2の導電部51の配置を異ならせてもよい。
図12A及び図12Cは本実施形態におけるピッチ変換基板、第2の異方導電性ゴム及び配線基板の位置関係を示す概略側面図、図12B及び図12Dは本実施形態における第2の端子、第2の導電部及び第3の端子の位置関係を示す概略平面図である。
第2の異方導電性ゴム50の第2の導電部51の上下面51a,51bが端子61,42にそれぞれタックしている状態で、ピッチ変換基板40と配線基板50との間に熱膨張差又は熱収縮差が生じると、第2の異方導電性ゴム50の第2の導電部51が斜めに変形する場合がある。これに対し、本実施形態では、第2の導電部51の上下面51a,51bが下記(8)及び(9)式を満たすような大きさを有している。
Figure 0004555362
Figure 0004555362

但し、上記(8)及び(9)式において、γはピッチ変換基板40の熱膨張係数、εは配線基板60の熱膨張係数、Dはピッチ変換基板40の重心Gから第2の端子42までの距離、Dは配線基板60の重心Gから第3の端子61までの距離、θはピッチ変換基板40の重心Gから第2の端子51を結ぶ仮想線lのX軸に対する角度、θは配線基板60の重心Gから第3の端子61を結ぶ仮想線lのX軸に対する角度、Lx2は第2の導電部51のX軸方向の長さ、Ly2は第2の導電部51のY軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。なお、D,D,D≫Lx1,Lx2,Lx3,Ly1,Ly2,Ly3の関係にある。また、本実施形態では、第2の導電部51の上面51aと下面51bは実質的に同一の大きさを有している。
第2の導電部51の上下面51a,51bが上記(8)及び(9)式を満たすような大きさを有していることで、図12A〜図12Dに示すように、第2の導電部51が変形した場合であっても、導電部51の上面51aと下面51bとが厚み方向において常に相互に重なり合っている。本実施形態では、図12Cに示すように、第2の導電部51の上面51aと下面51bとの間に、例えば30μm程度の幅の重なり51cが常に確保されるようになっている。
なお、この重なり51cの幅は、第2の導電部51の上面51aと下面51bとの間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図12B及び図12Dでは第2の端子42、第2の導電部51及び第3の端子61を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。また、上記(8)及び(9)式は、分割されたピッチ変換基板40ごとに満たせばよい。
また、図6に示すように、第1の異方導電性ゴム30と同様に、第2の異方導電性ゴム50には、プローブ10を組み立てる際に、構成部材20〜60同士を高精度に位置決めするために、アライメント用の第2の貫通孔55が、ピッチ変換基板40に設けられた第1の貫通孔44に対応するように形成されている。
配線基板60は、例えばガラスエポキシ樹脂等の合成樹脂材料から構成されるプリント基板であり、約13〜18[ppm/℃]の熱膨張係数を有している。図3及び図4に示すように、配線基板60の下面(第2の異方導電性ゴム50に対向する面)には、第3の端子61が第2の端子42に対応するように、銅等を印刷したりメッキ処理やエッチング処理することで形成されている。
一方、配線基板60の上面(ウェハマザーボード3に対向する面)には、図2及び図3に示すように、例えば、ZIF(Zero Insertion Force)コネクタやLIF(Low Insertion Force)コネクタから構成されるコネクタ62が設けられている。これら第3の端子61とコネクタ62は、配線基板60内に設けられた配線を介して電気的に接続されている。なお、図2には、配線基板60上にコネクタ62が4つしか実装されていないが、実際には配線基板60の周縁部に全周に亘って多数のコネクタ62が実装されている。
また、本実施形態では、図3に示すように、配線基板60の上面にバイパスコンデンサ90を実装している。このように、ICデバイスの間近にバイパスコンデンサ90を配置することで電源電圧の降下を極力小さく抑えることができる。なお、バイパスコンデンサの他に、例えば、信号の波形補正やインピーダンス補正のための抵抗やコイル、コンデンサ等或いはスイッチ類等の、ICデバイスの試験に用いられる電子部品を配線基板60の上面に実装してもよい。
図13A及び図13Cは本実施形態における第2の異方導電性ゴムと配線基板との位置関係を示す概略側面図、図13B及び図13Dは本実施形態における第2の導電部と第3の端子との位置関係を示す概略平面図である。本実施形態では、第2の異方導電性ゴム50の第2の導電部51と、配線基板60の第3の端子61と、が下記(6)及び(7)式を満たすような大きさを有している。
Figure 0004555362
Figure 0004555362

但し、上記(6)及び(7)式において、δは第2の異方導電性ゴム50の熱膨張率、εは配線基板60の熱膨張係数、Dは第2の異方導電性ゴム50の重心Gから第2の導電部51までの距離、Dは配線基板60の重心Gから第3の端子61までの距離、θは第2の異方導電性ゴムの重心Gから第2の導電部51を結ぶ仮想線lのX軸に対する角度、θは配線基板60の重心Gから第3の端子61を結ぶ仮想線lのX軸に対する角度、Lx2は第2の導電部51のX軸方向の長さ、Ly2は第2の導電部51のY軸方向の長さ、Lx3は第3の端子61のX軸方向の長さ、Ly3は第3の端子61のY軸方向の長さ、及び、ΔTは試験温度と室温の温度差である。なお、D,D≫Lx2,Lx3,Ly2,Ly3の関係にある。
第2の導電部51及び第3の端子61が上記(6)及び(7)式を満たすような大きさを有していることで、図13A〜図13Dに示すように、第2の異方導電性ゴム50と配線基板60に熱膨張差又は熱収縮差が生じても、第3の端子61と第2の導電部51の上面51aとが常に重なり合っている。本実施形態では図13Cに示すように、第3の端子61と導電部51の上面51aとの間に、例えば30μm程度の幅の重なりが常に確保されるようになっている。
なお、この重なりの幅は、第2の導電部51と第3の端子61との間で、厚み方向に圧力を印加可能であり、且つ、試験信号を安定して伝送可能な幅であれば、前記数値に特に限定されない。また、図13B及び図13Dでは第2の導電部51及び第3の端子61を断面矩形形状で図示しているが、特にこれに限定されず、例えば断面円形形状としてもよい。
また、図5に示すように、配線基板60の下面には、プローブ10を組み立てる際に構成部材20〜60同士を高精度に位置決めするために、十字形状のアライメント用のマーク63が設けられている。このアライメントマーク63は、第3の端子61を配線基板60上に形成する工程と同一の工程で、ピッチ変換基板40の第1の貫通孔44に対応するように形成されている。なお、アライメントマーク63の形状は十字形状に限定されず、任意の形状を採用することができる。
図3に示すように、メンブレン20の上面周縁部と配線基板60の下面との間を覆うように、環状の第1のシーリング部材70が取り付けられている。この第1のシーリング部材70は、例えばシリコンゴム等の弾性変形可能であると共に密閉性に優れた材料から構成されており、第1の異方導電性ゴム30、ピッチ配線基板40及び第2の異方導電性ゴム50を覆っている。
本実施形態では、第1のシーリング部材70は、メンブレン10から配線基板60までの高さと実質的に同一の高さを有しており、メンブレン10をフラットな状態で保持している。また、第1のシーリング部材70は、高さhと幅wの比率が例えば1:5〜1:20程度の矩形状の断面を有している。hとwの比率を1:5以上とすることで、減圧により第1のシーリング部材70がほとんど内側に凹まないようになっている。一方、hとwの比率を1:20以下とすることで、プローブの大型化を抑制することができる。また、hとwの比率が1:20よりも大きくなると、第1のシーリング部材70を圧縮し難くなる。
以上に説明したプローブ10は、下記(1)〜(3)式を満たしている。
Figure 0004555362
Figure 0004555362
Figure 0004555362

但し、上記(1)〜(3)式において、αは被試験半導体ウェハ100の熱膨張係数、βは第1の異方導電性ゴム30の熱膨張率、γはピッチ配線基板40の熱膨張係数、δは第2の異方導電性ゴム50の熱膨張率、及び、εは配線基板60の熱膨張係数である。
このように、熱膨張係数が大きく異なる被試験半導体ウェハ100と配線基板60との間に介装される第1の異方導電性ゴム30、ピッチ配線基板40及び第2の異方導電性ゴム50の熱膨張係数を段階的に大きくすることにより、プローブ10の各構成要素20〜60間に電気的な接触不良が生じるのを抑制することができる。
また、本実施形態におけるプローブ10は、下記(10)及び(11)式を満たしている。
Figure 0004555362
Figure 0004555362

但し、上記(10)及び(11)式において、αは被試験半導体ウェハ100の熱膨張係数、γはピッチ変換基板40の熱膨張係数、εは配線基板60の熱膨張係数、ΔTは試験温度と室温の温度差、Dはピッチ変換基板40の重心Gから最も離れた位置にある第1の端子41までの距離、Dはピッチ変換基板40の重心Gから最も離れた位置にある第2の端子42までの距離、tは第1の導電部31の厚さ、及び、tは第2の導電部51の厚さである。
半導体ウェハ100とピッチ変換基板40との間に熱膨張差又は熱収縮差が生じると第1の異方導電性ゴム30の第1の導電部31が斜めに変形して、当該導電部31内の導電性粒子間に隙間が生じる。このため、導電部31に加える圧力を増加しなければ導通状態を確保できなくなるが、一方でその圧力が過剰になると、被試験半導体ウェハ100の入出力端子110に加わる圧力が変動し、試験特性に影響を及ぼしてしまう。
これに対し、本実施形態では、プローブ10が上記(10)式を満たすことで、試験特性に影響を与えない範囲内で第1の導電部31に印加する圧力を増加させることができる。同様に、プローブ10が上記(11)式を満たすことで、試験特性に影響を与えない範囲で第2の導電部51に印加する圧力を増加させることができる。
また、異方導電性ゴム30,50の導電部31,51に加わる横応力が大きくなると応力限界を超えて復元力を失ってしまう。これに対し、本実施形態では、上記(10)及び(11)式を満たすことで、横方向に加わる応力を導電部31,51の寿命に影響を与えない範囲に抑えることができる。なお、上記(10)及び(11)式は、分割されたピッチ変換基板40ごとに満たせばよい。
図14は本実施形態においてプローブを組み立てる際のアライメントマークと各貫通孔の位置関係を示す平面図である。以上のような構成のプローブ10は、以下の要領で組み立てられる。
先ず、アライメントマーク63が上方を向いた姿勢で配線基板60を載置する。次いで、図14に示すように、このアライメントマーク63が第2の異方導電性ゴム50の第2の貫通孔55の略中央に位置するように、第2の異方導電性ゴム50を配線基板60に対して位置決めし、この状態で第2の異方導電性ゴム50を配線基板60の上に積層する。
次いで、同図に示すように、配線基板60のアライメントマーク63がピッチ変換基板40の第1の貫通孔44の略中央に位置するように、ピッチ配線基板40を配線基板60に対して位置決めし、この状態でピッチ変換基板40を第2の異方導電性ゴム50の上に積層する。
以降、同様の要領で、第1の異方導電性ゴム30を配線基板60に対して位置決めし、この状態で第1の異方導電性ゴム30をピッチ配線基板40の上に積層する。次いで、第1の異方導電性ゴム30の上にメンブレン20を積層するが、この際、メンブレン20のバンプ22又は導電パターン23を、第1の異方導電性ゴム30の導電部31に透かして重ねることで、メンブレン20を第1の異方導電性ゴム30に対して位置決めする。
なお、ピッチ変換基板40の第1の端子41に第1の異方導電性ゴム30の第1の導電部31を透かして重ねることで、第1の異方導電性ゴム30をピッチ変換基板40に対して位置決めしてもよい。また、メンブレン20側にもアライメントマーク24が設けられているので、当該マーク24を基準として上述の組立方法とは逆の手順でプローブ10の組立を行ってもよい。
以上のような構成のプローブ10は、図1に示すように、配線基板60に設けられたコネクタ62をウェハマザーボード3に設けられたコネクタ3aに連結することで、ウェハマザーボード3に電気的に接続されている。さらに、ウェハマザーボード3は、ケーブルを介してテスタに接続されたテストヘッド2に電気的に接続されている。
一方、プローブ10の下方には、被試験半導体ウェハ100を吸着等により保持しているウェハトレイ4が配置されている。このウェハトレイ4は、特に図示しない移動装置によりXYZ方向に移動可能であると共にZ軸を中心として回転可能となっており、保持している半導体ウェハ100をプローブ10に対向した位置に移動させることが可能となっている。
また、ウェハトレイ4の周縁部には第2のシーリング部材4aが全周に亘って設けられている。この第2のシーリング部材4aも、第1のシーリング部材70と同様に、例えばシリコンゴム等の弾性変形可能であると共に密閉性に優れた材料から構成されており、ウェハトレイ4がプローブ10に接近して第2のシーリング部材4aがメンブレン20に密着すると、ウェハトレイ4、シーリング部材70,4a、メンブレン20、配線基板60により、第1及び第2の異方導電性ゴム30,50及びピッチ変換基板40を含んだ密封空間80(図15参照)が形成されるようになっている。なお、特に図示しないが、第1のシーリング部材70により区画される空間と、第2のシーリング部材4aにより区画される空間とを連通させるために、メンブレン20には連通孔が形成されている。
図1に示すように、ウェハトレイ4の内部には、一端が密閉空間80で開口すると共に、他端がウェハトレイ4の側面で開口する連通路4bが形成されており、当該連通路4bの他端にはホースを介して減圧装置5が接続されている。
図15は本実施形態における電子部品がICデバイスの試験を実行している状態を示す概略図、図16は図15のXVI部の拡大断面図である。
図15に示すように、ウェハトレイ4をプローブ10に対向させ、第2のシーリング部材4aをメンブレン20の下面に密着させた状態で、減圧装置5が密閉空間80内を減圧すると、第1のシーリング部材70が変形し、第1及び第2の異方導電性ゴム30,50の各導電部31,51が圧縮され、メンブレン20のバンプ22が、第1の異方導電性ゴム30、ピッチ配線基板40及び第2の異方導電性ゴム50を介して、配線基板60の第3の端子61に導通する。
これと同時に、図16に示すように、減圧装置5による密封空間80内の減圧により、第2のシーリング部材4aが変形して、ウェハトレイ4とプローブ10とがさらに接近し、メンブレン20のバンプ22が、被試験半導体ウェハ100上の入出力端子110に接触する。この状態でテストヘッド2に接続されたテスタが、入出力端子110を介してICデバイスに対して試験信号を入出力することでICデバイスのテストが実施される。
本実施形態では、第2の導電部51が第2の異方導電性ゴム50の全体に実質的に均等に分散して配置されている。このため、上記のようなICデバイスのテストにおいて、ピッチ変換基板40が反り難くなり、第1の異方導電性ゴム30に圧力を実質的に均等に印加することができるので、電気的な接触不良の発生を抑制することができる。
特に、本実施形態では、ピッチ変換基板40を4枚に分割しているが、上記の通りピッチ変換基板40が実質的に均等に押圧され、押圧時に各ピッチ変換基板40が傾くことがないので、分割されたピッチ変換基板40同士を接合するための部材が不要となっている。
また、本実施形態では、被試験半導体ウェハ100に熱ストレスを印加していても、メンブレン10と配線基板60との間に、第1の端子41間よりも広いピッチで配置されていると共に当該第1の端子41よりも大きい第2の端子42を有するピッチ変換基板40を介装しているので、配線基板60に生じる大きな熱膨張又は熱収縮を許容することができ、プローブ10の構成要素20〜60間に電気的な接触不良が生じるのを抑制することができる。
さらに、本実施形態では、被試験半導体ウェハ100から配線基板60に向かって、メンブレン20、第1の異方導電性ゴム30、ピッチ変換基板40及び第2の異方導電性ゴム50のそれぞれの熱膨張係数が段階的に大きくなっているので、プローブ10の構成要素20〜60間に生じる接触不良をさらに抑制することができる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述の実施形態では、被試験半導体ウェハに造り込まれたICデバイスを、テストヘッドを介してテストする試験装置に本発明を適用した例について説明したが、特にこれに限定されず、テストヘッドを介さずにテスタがICデバイスと信号の授受を直接行うウェハレベルのバーンイン装置等のその他の電子部品試験装置に本願発明を適用してもよい。
図1は、本発明の実施形態における電子部品試験装置を示す概略図である。 図2は、本発明の実施形態におけるプローブを下側から見た平面図である。 図3は、図2のIII-III線に沿った断面図である。 図4は、本発明の実施形態におけるプローブの分解断面図である。 図5は、本発明の実施形態におけるプローブのメンブレン及び配線基板の概略平面図である。 図6は、本発明の実施形態におけるプローブの第1及び第2の異方導電性ゴムの概略平面図である。 図7は、本発明の実施形態におけるプローブのピッチ変換基板の概略平面図である。 図8Aは、本発明の他の実施形態におけるピッチ変換基板の概略平面図である。 図8Bは、本発明のさらに他の実施形態におけるピッチ変換基板の概略平面図である。 図9Aは、本発明の実施形態におけるピッチ変換基板と第2の異方導電性ゴムとの位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図9Bは、本発明の実施形態における第2の端子と第2の導電部との位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図9Cは、本発明の実施形態におけるピッチ変換基板と第2の異方導電性ゴムとの位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図9Dは、本発明の実施形態における第2の端子と第2の導電部との位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図10は、本発明の実施形態における第2の異方導電性ゴムを示す平面図である。 図11は、本発明の実施形態における第2の異方導電性ゴムの他の例を示す平面図である。 図12Aは、本発明の実施形態におけるピッチ変換基板、第2の異方導電性ゴム及び配線基板の位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図12Bは、本発明の実施形態における第2の端子、第2の導電部及び第3の端子の位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図12Cは、本発明の実施形態におけるピッチ変換基板、第2の異方導電性ゴム及び配線基板の位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図12Dは、本発明の実施形態における第2の端子、第2の導電部及び第3の端子の位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図13Aは、本発明の実施形態における第2の異方導電性ゴムと配線基板との位置関係を示す概略側面図であり、常温状態での位置関係を示す図である。 図13Bは、本発明の実施形態において第2の導電部と第3の端子の位置関係を示す概略平面図であり、常温状態での位置関係を示す図である。 図13Cは、本発明の実施形態における第2の異方導電性ゴムと配線基板との位置関係を示す概略側面図であり、高温又は低温状態での位置関係を示す図である。 図13Dは、本発明の実施形態において第2の導電部と第3の端子との位置関係を示す概略平面図であり、高温又は低温状態での位置関係を示す図である。 図14は、本発明の実施形態においてプローブを組み立てる際のアライメントマークと各貫通孔の位置関係を示す平面図である。 図15は、本発明の実施形態における電子部品試験装置がICデバイスの試験を実行している状態を示す概略図である。 図16は、図15のXVI部の拡大断面図である。
符号の説明
1…電子部品試験装置
2…テストヘッド
3…ウェハマザーボード
3a…コネクタ
4…ウェハトレイ
4a…第2のシーリング部材
4b…減圧バルブ
5…減圧装置
10…プローブ
20…メンブレン
21…シート状部材
22…バンプ
23…導電パターン
24…アライメントマーク
30…第1の異方導電性ゴム
31…第1の導電部
32…粒子分散部
33…絶縁部
34…第1のフレーム
35…第3の貫通孔
40…ピッチ変換基板
41…第1の端子
42…第2の端子
43…信号線
44…第1の貫通孔
50…第2の異方導電性ゴム
51…第2の導電部
51a…上面
51b…下面
52…粒子分散部
53…絶縁部
54…第2のフレーム
55…第2の貫通孔
60…配線基板
61…第3の端子
62…コネクタ
63…アライメントマーク
70…第1のシーリング部材
80…密封空間
90…バイパスコンデンサ
100…被試験半導体ウェハ
110…入出力端子

Claims (25)

  1. 被試験半導体ウェハに形成された被試験電子部品と、前記被試験電子部品を試験する電子部品試験装置と、の間の電気的な接続を確立するためのプローブであって、
    前記被試験電子部品の入出力端子に接触する接触端子を有するメンブレンと、
    第1の端子が第1の主面に設けられていると共に、前記第1の端子に電気的に接続された第2の端子が第2の主面に設けられた第1の基板と、
    前記電子部品試験装置に電気的に接続されると共に、第3の端子を有する第2の基板と、
    前記メンブレンの前記接触端子と前記第1の基板の前記第1の端子とを電気的に接続する第1の導電部を有する第1の異方導電性弾性体と、
    前記第1の基板の前記第2の端子と前記第2の基板の前記第3の端子とを電気的に接続する第2の導電部を有する第2の異方導電性弾性体と、を備えており、
    前記第1の基板は、第2の端子が前記第1の端子間よりも広いピッチで配置されたピッチ変換基板であり、
    前記第2の導電部は、前記第2の異方導電性弾性体の全体に配置され、
    前記第2の端子も、前記第2の導電部に対応するように前記ピッチ変換基板の全体に配置され、
    少なくとも一つの前記第2の導電部を有する導電群が、前記第2の異方導電性弾性体の全体に、均等に分散して配置され、
    前記第2の基板に圧力を印加した際に、前記第2の異方導電性弾性体の各前記第2の導電部を介して、前記第1の基板が均等に加圧され
    前記第1の基板は複数に分割されており、
    複数の前記第1の基板は、相互に間隔を空けて配置され、前記第1の異方導電性弾性体と前記第2の異方導電性弾性体にそれぞれ挟持されていることを特徴とするプローブ。
  2. それぞれの前記導電群において、複数の前記第2の導電部が均等に分散して配置されていることを特徴とする請求項1記載のプローブ。
  3. 前記第2の端子は、前記第1の端子よりも大きく形成されており、
    下記(1)式を満たすことを特徴とする請求項1又は2に記載のプローブ。
    Figure 0004555362
    但し、上記(1)式において、
    αは前記被試験半導体ウェハの熱膨張係数、
    γは前記第1の基板の熱膨張係数、及び、
    εは前記第2の基板の熱膨張係数である。
  4. 下記(2)式を満たすことを特徴とする請求項1〜3の何れかに記載のプローブ。
    Figure 0004555362
    但し、上記(2)式において、
    αは前記被試験半導体ウェハの熱膨張係数、
    βは前記第1の異方導電性弾性体の熱膨張率、及び、
    γは前記第1の基板の熱膨張係数である。
  5. 前記第1の異方導電性弾性体は、前記第1の導電部を保持する第1の保持手段を有し、
    前記第1の導電部は、厚み方向にのみ導電性を有しており、
    前記第1の保持手段の熱膨張係数は、前記第1の異方導電性弾性体の熱膨張率が前記(2)式を満たすように設定されていることを特徴とする請求項4記載のプローブ。
  6. 下記(3)式を満たすことを特徴とする請求項1〜5の何れかに記載のプローブ。
    Figure 0004555362
    但し、上記(3)式において、
    γは前記第1の基板の熱膨張係数、
    δは前記第2の異方導電性弾性体の熱膨張率、及び、
    εは前記第2の基板の熱膨張係数である。
  7. 前記第2の異方導電性弾性体は、前記第2の導電部を保持する第2の保持手段を有し、
    前記第2の導電部は、厚み方向にのみ導電性を有しており、
    前記第2の保持手段の熱膨張係数は、前記第2の異方導電性弾性体の熱膨張率が前記(3)式を満たすように設定されていることを特徴とする請求項6記載のプローブ。
  8. 前記第1の基板はリジッド基板であることを特徴とする請求項1〜の何れかに記載のプローブ。
  9. 前記第1の端子は、前記被試験半導体ウェハ上に設けられた前記入出力端子、又は、前記メンブレンの前記接触端子に対応するように配置され、
    前記第2の端子は、前記第2の基板の前記第3の端子に対応するように配置されていることを特徴とする請求項1〜の何れかに記載のプローブ。
  10. 下記(4)及び(5)式を満たすことを特徴とする請求項1〜の何れかに記載のプローブ。
    Figure 0004555362
    Figure 0004555362
    但し、上記(4)及び(5)式において、
    γは前記第1の基板の熱膨張係数、
    δは前記第2の異方導電性弾性体の熱膨張率、
    は前記第1の基板の重心から前記第2の端子までの距離、
    は前記第2の異方導電性弾性体の重心から前記第2の導電部までの距離、
    θは前記第1の基板の重心から前記第2の端子を結ぶ仮想線のX軸に対する角度、
    θは前記第2の異方導電性弾性体の重心から前記第2の導電部を結ぶ仮想線の前記X軸に対する角度、
    x1は前記第2の端子の前記X軸方向の長さ、
    x2は前記第2の導電部の前記X軸方向の長さ、
    y1は前記第2の端子の前記X軸に直交するY軸方向の長さ、
    y2は前記第2の導電部の前記Y軸方向の長さ、及び、
    ΔTは試験温度と室温の温度差である。
  11. 下記(6)及び(7)式を満たすことを特徴とする請求項1〜10の何れかに記載のプローブ。
    Figure 0004555362
    Figure 0004555362
    但し、上記(6)及び(7)式において、
    δは前記第2の異方導電性弾性体の熱膨張率、
    εは前記第2の基板の熱膨張係数、
    は前記第2の異方導電性弾性体の重心から前記第2の導電部までの距離、
    は前記第2の基板の重心から前記第3の端子までの距離、
    θは前記第2の異方導電性弾性体の重心から前記第2の導電部を結ぶ仮想線のX軸に対する角度、
    θは前記第2の基板の重心から前記第3の端子を結ぶ仮想線の前記X軸に対する角度、
    x2は前記第2の導電部の前記X軸方向の長さ、
    x3は前記第3の端子の前記X軸方向の長さ、
    y2は前記第2の導電部の前記X軸に直交するY軸方向の長さ、
    y3は前記第3の端子の前記Y軸方向の長さ、及び、
    ΔTは試験温度と室温の温度差である。
  12. 下記(8)及び(9)式を満たすことを特徴とする請求項1〜11の何れかに記載のプローブ。
    Figure 0004555362
    Figure 0004555362
    但し、上記(8)及び(9)式において、
    γは前記第1の基板の熱膨張係数、
    εは前記第2の基板の熱膨張係数、
    は前記第1の基板の重心から前記第2の端子までの距離、
    は前記第2の基板の重心から前記第3の端子までの距離、
    θは前記第1の基板の重心から前記第2の端子を結ぶ仮想線のX軸に対する角度、
    θは前記第2の基板の重心から前記第3の端子を結ぶ仮想線の前記X軸に対する角度、
    x2は前記第2の導電部の前記X軸方向の長さ、
    y2は前記第2の導電部の前記X軸に直交するY軸方向の長さ、及び、
    ΔTは試験温度と室温の温度差である。
  13. 前記第1の導電部は、厚み方向にのみ導電性を有しており、
    下記(10)式を満たすことを特徴とする請求項1〜12の何れかに記載のプローブ。
    Figure 0004555362
    但し、上記(10)式において、
    αは前記被試験半導体ウェハの熱膨張係数、
    γは前記第1の基板の熱膨張係数、
    ΔTは試験温度と室温の温度差、
    は前記第1の基板の重心から最も離れた位置にある前記第1の端子までの距離、及び、
    は前記第1の導電部の厚さである。
  14. 前記第2の導電部は、厚み方向にのみ導電性を有しており、
    下記(11)式を満たすことを特徴とする請求項1〜13の何れかに記載のプローブ。
    Figure 0004555362
    但し、上記(11)式において、
    γは前記第1の基板の熱膨張係数、
    εは前記第2の基板の熱膨張係数、
    ΔTは試験温度と室温の温度差、
    は前記第1の基板の重心から最も離れた位置にある前記第2の端子までの距離、及び、
    は前記第2の導電部の厚さである。
  15. 前記第2の基板は、前記第2の異方導電性弾性体に対向している面とは反対の面に、試験に際して使用される電子部品が実装されていることを特徴とする請求項1〜14の何れかに記載のプローブ。
  16. 前記第1の基板には、位置決め用の第1の貫通孔が2以上設けられていることを特徴とする請求項1〜15の何れかに記載のプローブ。
  17. 前記第3の端子は、前記第2の端子に対応するように配置され、
    前記第2の基板は、前記第1の基板の前記第1の貫通孔に対応するように配置された位置決め用の第1のマークを有しており、
    前記第1のマークは、前記第3の端子と同一の工程で形成されていることを特徴とする請求項16記載のプローブ。
  18. 前記第2の異方導電性弾性体には、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第2の貫通孔が設けられていることを特徴とする請求項16又は17記載のプローブ。
  19. 前記メンブレンには、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第2のマークが設けられており、
    前記第2のマークは、前記メンブレンにおいて前記第1の異方導電性弾性体に対向する面に設けられた導電パターンと同一の工程で形成されていることを特徴とする請求項1618の何れかに記載のプローブ。
  20. 前記第1の異方導電性弾性体には、前記第1の基板の前記第1の貫通孔に対応するように位置決め用の第3の貫通孔が設けられていることを特徴とする請求項1619の何れかに記載のプローブ。
  21. 前記第1の異方導電性弾性体、前記第1の基板及び前記第2の異方導電性弾性体の外周を覆うように、前記メンブレンと前記第2の基板との間に設けられたシーリング部材をさらに備えたことを特徴とする請求項1〜20の何れかに記載のプローブ。
  22. 前記シーリング部材は、前記メンブレンから前記第2の基板までの高さと同一の高さを有しており、前記メンブレンを平坦に保持していることを特徴とする請求項21記載のプローブ。
  23. 請求項1〜22の何れかに記載のプローブと、
    前記プローブに対向するように前記被試験半導体ウェハを保持する保持手段と、
    前記プローブが有する前記第2の基板と前記保持手段との間に密封空間を形成するシーリング手段と、
    前記密封空間内を減圧する減圧手段と、を備えており、
    前記減圧手段により前記密封空間内を減圧することにより、前記メンブレンの前記接触端子が、前記第1の異方導電性弾性体、第1の基板及び第2の異方導電性弾性体を介して、前記第2の基板の前記第3の端子に導通すると共に、前記メンブレンの前記接触端子と、前記被試験半導体ウェハ上に形成された前記入出力端子とが接触することを特徴とする電子部品試験装置。
  24. 請求項1〜22の何れかに記載のプローブの製造方法であって、
    前記第2の基板に設けられた第1のマークに、前記第2の異方導電性弾性体に設けられた第2の貫通孔を重ね合わせて、前記第2の基板に対して前記第2の異方導電性弾性体を位置決めする第1の位置決めステップと、
    前記第2の基板に前記第2の異方導電性弾性体を重ね合わせる第1の積層ステップと、
    前記第1の基板に設けられた第1の貫通孔を前記第1のマークに重ね合わせて、前記第2の基板に対して前記第1の基板を位置決めする第2の位置決めステップと、
    前記第2の異方導電性弾性体に前記第1の基板を重ね合わせる第2の積層ステップと、を備えたことを特徴とするプローブの製造方法。
  25. 請求項1〜22の何れかに記載のプローブの製造方法であって、
    前記メンブレンに設けられた第2のマークに、前記第1の異方導電性弾性体に設けられた第3の貫通孔を重ね合わせて、前記メンブレンに対して前記第1の異方導電性弾性体を位置決めする第1の位置決めステップと、
    前記メンブレンに前記第1の異方導電性弾性体を重ね合わせる第1の積層ステップと、
    前記第1の基板に設けられた第1の貫通孔を前記第2のマークに重ね合わせて、前記メンブレンに対して前記第1の基板を位置決めする第2の位置決めステップと、
    前記第1の異方導電性弾性体に前記第第1の基板を重ね合わせる第2の積層ステップと、を備えたことを特徴とするプローブの製造方法。
JP2008144772A 2008-06-02 2008-06-02 プローブ、電子部品試験装置及びプローブの製造方法 Expired - Fee Related JP4555362B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008144772A JP4555362B2 (ja) 2008-06-02 2008-06-02 プローブ、電子部品試験装置及びプローブの製造方法
TW098115661A TWI418797B (zh) 2008-06-02 2009-05-12 A probe, an electronic component testing device, and a method of manufacturing the probe
US12/994,579 US8598902B2 (en) 2008-06-02 2009-05-12 Probe, electronic device test apparatus, and method of producing the same
PCT/JP2009/058825 WO2009147929A1 (ja) 2008-06-02 2009-05-12 プローブ、電子部品試験装置及びプローブの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008144772A JP4555362B2 (ja) 2008-06-02 2008-06-02 プローブ、電子部品試験装置及びプローブの製造方法

Publications (2)

Publication Number Publication Date
JP2009293943A JP2009293943A (ja) 2009-12-17
JP4555362B2 true JP4555362B2 (ja) 2010-09-29

Family

ID=41398006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144772A Expired - Fee Related JP4555362B2 (ja) 2008-06-02 2008-06-02 プローブ、電子部品試験装置及びプローブの製造方法

Country Status (4)

Country Link
US (1) US8598902B2 (ja)
JP (1) JP4555362B2 (ja)
TW (1) TWI418797B (ja)
WO (1) WO2009147929A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125191A1 (ja) * 2010-04-07 2011-10-13 株式会社アドバンテスト プローブ及びその製造方法
JP2012047674A (ja) 2010-08-30 2012-03-08 Advantest Corp 試験用個片基板、プローブ、及び半導体ウェハ試験装置
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
TWI484191B (zh) 2012-09-28 2015-05-11 Hermes Epitek Corp 電路測試探針卡
JP6209376B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
CN104852172B (zh) * 2014-02-19 2017-12-29 联想(北京)有限公司 一种电子设备和电路板连接方法
JP6443715B2 (ja) * 2014-04-24 2018-12-26 日本電産リード株式会社 基板検査治具設計方法
IT201600127581A1 (it) * 2016-12-16 2018-06-16 Technoprobe Spa Testa di misura per un’apparecchiatura di test di dispositivi elettronici con migliorate proprietà di filtraggio
IT201700100522A1 (it) * 2017-09-07 2019-03-07 Technoprobe Spa Elemento di interfaccia per un’apparecchiatura di test di dispositivi elettronici e relativo metodo di fabbricazione
KR20200072473A (ko) * 2017-10-19 2020-06-22 가부시키가이샤 엔프라스 전기 부품용 소켓
US20200116755A1 (en) * 2018-10-15 2020-04-16 AIS Technology, Inc. Test interface system and method of manufacture thereof
KR102175797B1 (ko) * 2019-03-25 2020-11-06 주식회사 아이에스시 검사용 소켓
JP7499609B2 (ja) 2020-05-19 2024-06-14 信越ポリマー株式会社 垂直接触型プローブ、プローブカード及びソケット
EP4307342A1 (en) 2021-03-08 2024-01-17 Kioxia Corporation Wafer and prober
CN117269561B (zh) * 2023-11-21 2024-02-06 苏州联讯仪器股份有限公司 一种用于晶圆测试的夹具

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007782A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd プローブおよびプローブ装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード
JP2004319929A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法並びに半導体装置
JP2005340678A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2006038874A (ja) * 2004-04-27 2006-02-09 Jsr Corp シート状プローブおよびその応用
JP2007003334A (ja) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd プローブ組立体およびこれを用いた電気的接続装置
JP2007071699A (ja) * 2005-09-07 2007-03-22 Rika Denshi Co Ltd 垂直型プローブカード
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820603B2 (ja) * 1995-09-28 2006-09-13 Jsr株式会社 コネクター装置
JPH09133710A (ja) * 1995-11-10 1997-05-20 Hitachi Chem Co Ltd 半導体装置検査用治具
JPH11160356A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP2001091540A (ja) 1999-09-27 2001-04-06 Hitachi Ltd プローブ構造体
US6756797B2 (en) * 2001-01-31 2004-06-29 Wentworth Laboratories Inc. Planarizing interposer for thermal compensation of a probe card
US20040012405A1 (en) 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
US7474113B2 (en) * 2002-10-25 2009-01-06 Intel Corporation Flexible head probe for sort interface units
TW200600795A (en) * 2004-03-31 2006-01-01 Jsr Corp Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
TW200624817A (en) 2004-11-11 2006-07-16 Jsr Corp Sheet-form probe, probe card, and wafer inspection method
CN101180545A (zh) 2005-05-19 2008-05-14 Jsr株式会社 晶片检查用片状探测器及其应用
WO2009004722A1 (ja) 2007-07-03 2009-01-08 Advantest Corporation プローブおよびプローブカード
KR101106970B1 (ko) 2007-07-03 2012-01-20 가부시키가이샤 아드반테스트 프로브, 프로브 카드 및 프로브의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007782A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd プローブおよびプローブ装置
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード
JP2004319929A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法並びに半導体装置
JP2006038874A (ja) * 2004-04-27 2006-02-09 Jsr Corp シート状プローブおよびその応用
JP2005340678A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2007003334A (ja) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd プローブ組立体およびこれを用いた電気的接続装置
JP2007071699A (ja) * 2005-09-07 2007-03-22 Rika Denshi Co Ltd 垂直型プローブカード
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Also Published As

Publication number Publication date
JP2009293943A (ja) 2009-12-17
US20110121847A1 (en) 2011-05-26
TW201007170A (en) 2010-02-16
WO2009147929A1 (ja) 2009-12-10
TWI418797B (zh) 2013-12-11
US8598902B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
JP4555362B2 (ja) プローブ、電子部品試験装置及びプローブの製造方法
CN100559660C (zh) 用于印刷电路板的互连装置、制造该装置的方法及具有该装置的互连组件
TWI221197B (en) High density planar electrical interface
US7217139B2 (en) Interconnect assembly for a probe card
WO2004066691A1 (ja) 回路基板装置及び配線基板間接続方法
KR101334795B1 (ko) 전기신호 접속용 좌표 변환장치
JP4952787B2 (ja) 異方導電性コネクター、プローブ部材およびウエハ検査装置
TWI760391B (zh) 導電粒子配置膜、其製造方法、檢查探頭單元、導通檢查方法、及連接器單元
WO2004002203A1 (ja) 回路基板装置および基板間の接続方法
US20150061719A1 (en) Vertical probe card for micro-bump probing
JP6342896B2 (ja) タイヤパッチにおける圧電素子のための1アップ1ダウン接続構造体
KR101708487B1 (ko) 도전 실리콘 고무 안에 더블 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
JP2004335450A (ja) 異方導電性コネクターおよび回路装置の電気的検査装置
JP2006040632A (ja) 異方導電性コネクターおよびその製造方法、アダプター装置並びに回路装置の電気的検査装置
JP4930566B2 (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP5755527B2 (ja) 異方導電性膜および導電性コネクタ
JP4631621B2 (ja) 回路基板の検査装置および回路基板の検査方法
JP3928607B2 (ja) 異方導電性シート、その製造方法およびその応用
JP2013004175A (ja) 接続端子及びその製造方法、並びにソケット
JP2009098065A (ja) プローブ部材およびその製造方法ならびにその応用
JP2009193710A (ja) 異方導電性コネクターおよびこの異方導電性コネクターを用いた回路装置の検査装置
US8045331B2 (en) Printed circuit board, method of fabricating the same, and electronic apparatus employing the same
JP2006253388A (ja) 中継基板
JP4385767B2 (ja) 異方導電性コネクターおよびその製造方法並びに回路装置の検査装置
WO2018138753A1 (ja) 電気装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees