KR20130064700A

KR20130064700A - 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치

Info

Publication number: KR20130064700A
Application number: KR1020120140421A
Authority: KR
Inventors: 히로시 야마다
Original assignee: 도쿄엘렉트론가부시키가이샤
Priority date: 2011-12-08
Filing date: 2012-12-05
Publication date: 2013-06-18
Also published as: KR101429492B1; US9041424B2; CN103163334B; US20130147506A1; JP5789206B2; CN103163334A; TW201331605A; TWI583975B; JP2013140924A

Abstract

웨이퍼에 형성된 복수의 반도체 디바이스의 전기 특성 검사를 행할 시, 웨이퍼가 휘는 것을 방지할 수 있는 웨이퍼 검사용 인터페이스를 제공한다. 웨이퍼 검사용 인터페이스(18)는, 다수의 프로브(25)가 배치되는 프로브 카드(20)와, 상기 프로브 카드(20)를 보지하는 고정 링(21)과, 웨이퍼(W)를 사이에 두고 프로브 카드(20)에 대향하는 척 탑(23)과, 고정 링(21), 프로브 카드(20) 및 척 탑(23)에 의해 둘러싸인 외측 공간(27)을 밀봉하는 외측 씰 링(24)과, 외측 공간(27)을 감압하는 외측 감압 경로(29)와, 프로브 카드(20) 및 웨이퍼(W)에 의해 둘러싸인 내측 공간(28)을 밀봉하는 내측 씰 링(26)과, 내측 공간(28)을 감압하는 내측 감압 경로(30)를 구비하고, 내측 공간(28)은 외측 공간(27)에 내포되고, 웨이퍼(W)는 내측 공간(28) 내에 배치된다.

Description

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치{WAFER INSPECTION INTERFACE AND WAFER INSPECTION APPARATUS}

본 발명은, 프로브 카드를 구비하는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치에 관한 것이다.

웨이퍼 검사 장치로서, 예를 들면 웨이퍼에 형성된 복수의 반도체 디바이스에 대하여 전기적 특성 검사를 행하는 프로브 장치 또는 번인(burn-in) 검사 장치가 알려져 있다.

통상, 프로브 장치는, 웨이퍼를 반송하는 반송 영역을 형성하는 로더실과, 웨이퍼에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행하는 검사실을 구비하고, 로더실 및 검사실 내의 각종의 기기를 제어 장치에 의해 제어하여 반도체 디바이스의 전기적 특성 검사를 행하도록 구성되어 있다. 검사실은, 로더실로부터의 웨이퍼를 재치(載置)하고, X, Y, Z 및 θ 방향으로 이동하는 재치대와, 재치대의 상방에 배치된 프로브 카드와, 재치대와 협동하여 프로브 카드의 복수의 프로브(검사 바늘)와 웨이퍼에 형성된 복수의 반도체 디바이스의 각 전극과의 얼라이먼트(위치 조정)를 행하는 얼라이먼트 기구를 구비하고, 재치대와 얼라이먼트 기구가 협동하여 웨이퍼와 프로브 카드의 얼라이먼트를 행한 후, 프로브 카드의 각 프로브와 웨이퍼의 각 전극을 접촉시켜 웨이퍼에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행한다.

그런데, 얼라이먼트 기구는 배치에 큰 스페이스를 필요로 하기 때문에, 검사실도 입체적으로 큰 스페이스를 차지하여, 프로브 장치의 설치 스페이스를 넓게 확보할 필요가 있었다. 따라서 본 발명자는, 프로브 장치에서, 검사실과는 별도로 설치된 얼라이먼트실에서 웨이퍼와 이 웨이퍼를 보지(保持)하는 웨이퍼 보지체와의 얼라이먼트를 행하고, 검사실에서 미리 프로브 카드와의 얼라이먼트가 행해져 있는 승강체에 위치 결정 기구를 사용하여 웨이퍼 보지체를 지지시킴으로써, 검사실로부터 얼라이먼트 기구를 제외하는 것을 제안했다(예를 들면, 특허 문헌 1 참조).

이 프로브 장치에서는, 검사실에서 승강체에 의해 인상된 웨이퍼 보지체의 웨이퍼는, 당해 웨이퍼와 프로브 카드 사이에 형성된 공간이 감압됨으로써 프로브 카드로 끌어당겨진다.

특허출원 2010-207224호 명세서

그러나, 프로브 카드에는 웨이퍼와 대향하는 면 모두에 프로브가 배치되어 있지 않기 때문에, 도 9의 (a)에 도시한 바와 같이, 웨이퍼(W)에서의 프로브(60)와 접촉하고 있지 않은 부분(61)이 감압된 공간(62)으로 끌어당겨져 웨이퍼(W)가 휘고, 이 부분(61) 근방에서 프로브(60)와 전극의 접촉압이 높아져, 전극에 바늘 자국이 남는다고 하는 문제가 있다.

또한, 웨이퍼(W)와 프로브 카드(63) 사이에는 씰 부재(64)가 개재되는데, 이 씰 부재(64)가 압축되기 어려울 경우, 도 9의 (b)에 도시한 바와 같이, 웨이퍼(W)에서의 중앙부(65)만이 감압된 공간(62)으로 끌어당겨져 웨이퍼(W)가 휘고, 씰 부재(64) 근방에서 프로브(60)와 전극의 접촉압이 낮아져, 웨이퍼에 형성된 복수의 반도체 디바이스의 전기 특성 검사를 정확히 행할 수 없다고 하는 문제가 있다.

상술한 모든 문제가, 웨이퍼(W)가 압력차가 있는 2 개의 공간을 구획하기 때문에 웨이퍼(W)가 휘는 것에 기인하는 문제이다.

본 발명의 과제는, 웨이퍼에 형성된 복수의 반도체 디바이스의 전기 특성 검사를 행할 시, 웨이퍼가 휘는 것을 방지할 수 있는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치를 제공하는 것에 있다.

상기 과제를 해결하기 위하여, 청구항 1에 기재된 웨이퍼 검사용 인터페이스는, 웨이퍼에 대향하는 면에 다수의 프로브가 배치된 프로브 카드와, 상기 프로브 카드의 외주를 보지(保持)하는 보지 부재와, 상기 웨이퍼를 사이에 두고 상기 프로브 카드에 대향하는 대(臺) 형상의 척 부재와, 상기 보지 부재 및 상기 척 부재 사이에 개재되어 상기 보지 부재, 상기 프로브 카드 및 상기 척 부재에 의해 둘러싸인 제 1 공간을 밀봉하는 제 1 씰 부재와, 상기 제 1 공간을 감압하는 제 1 감압 경로를 구비하고, 상기 웨이퍼는 상기 제 1 공간 내에 배치되는 것을 특징으로 한다.

청구항 2에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 척 부재는, 상기 웨이퍼를 재치하는 웨이퍼 재치면과, 상기 웨이퍼 재치면에 개구되고, 상기 웨이퍼 재치면과 상기 웨이퍼의 간극을 감압하여 상기 웨이퍼를 상기 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 경로와, 상기 웨이퍼 재치면에서의 상기 웨이퍼 흡착 경로의 개구 위치보다 외측에 개구되고, 대기에 연통되는 대기 개방 경로를 가지는 것을 특징으로 한다.

청구항 3에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1 또는 2에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프로브 카드 및 상기 웨이퍼 사이에 개재되어 상기 프로브 카드 및 상기 웨이퍼에 의해 둘러싸인 제 2 공간을 밀봉하는 제 2 씰 부재와, 상기 제 2 공간을 감압하는 제 2 감압 경로를 더 구비하고, 상기 제 2 공간은 상기 제 1 공간에 둘러싸이고, 상기 웨이퍼는 상기 제 2 공간 내에 배치되는 것을 특징으로 한다.

청구항 4에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 제 1 감압 경로와 상기 제 2 감압 경로가 합류하는 것을 특징으로 한다.

청구항 5에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 웨이퍼 흡착 경로는, 상기 웨이퍼 재치면에 형성된 환상(環狀)의 흡착 홈을 가지고, 상기 대기 개방 경로는, 상기 흡착 홈과 동심원 형상의 대기 개방 홈을 가지고, 상기 대기 개방 홈은 상기 흡착 홈의 외측에 형성되어 있는 것을 특징으로 한다.

청구항 6에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 제 1 감압 경로는, 상기 제 1 공간을 - 1 kPa 내지 - 50 kPa로 감압하고, 상기 웨이퍼 흡착 경로는, 상기 웨이퍼와 상기 웨이퍼 재치면의 간극을 - 60 kPa 내지 - 80 kPa로 감압하는 것을 특징으로 한다.

청구항 7에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 제 2 씰 부재는 압축 방향으로 유연성을 가지는 것을 특징으로 한다.

청구항 8에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프로브 카드에서의 상기 제 2 씰 부재가 접촉하는 부분에는 오목부가 형성되어 있는 것을 특징으로 한다.

청구항 9에 기재된 웨이퍼 검사용 인터페이스는, 청구항 3에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 제 2 씰 부재는, 상기 웨이퍼에 접촉하는 부분 및 상기 프로브 카드에 접촉하는 부분 중 적어도 하나가 상기 제 2 공간과는 반대측으로 경사져 있는 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 청구항 10에 기재된 웨이퍼 검사 장치는, 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실에의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서, 상기 검사실은 웨이퍼 검사용 인터페이스를 가지고, 상기 웨이퍼 검사용 인터페이스는, 웨이퍼에 대향하는 면에 다수의 프로브가 배치된 프로브 카드와, 상기 프로브 카드의 외주를 보지하는 보지 부재와, 상기 웨이퍼를 사이에 두고 상기 프로브 카드에 대향하는 대 형상의 척 부재와, 상기 보지 부재 및 상기 척 부재 사이에 개재되어 상기 보지 부재, 상기 프로브 카드 및 상기 척 부재에 의해 둘러싸인 제 1 공간을 밀봉하는 제 1 씰 부재와, 상기 제 1 공간을 감압하는 제 1 감압 경로를 구비하고, 상기 웨이퍼는 상기 제 1 공간 내에 배치되는 것을 특징으로 한다.

청구항 11에 기재된 웨이퍼 검사 장치는, 청구항 10에 기재된 웨이퍼 검사 장치에 있어서, 상기 척 부재는, 상기 웨이퍼를 재치하는 웨이퍼 재치면과, 상기 웨이퍼 재치면에 개구되고, 상기 웨이퍼 재치면과 상기 웨이퍼의 간극을 감압하여 상기 웨이퍼를 상기 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 경로와, 상기 웨이퍼 재치면에서의 상기 웨이퍼 흡착 경로의 개구 위치보다 외측에 개구되고, 대기에 연통하는 대기 개방 경로를 가지는 것을 특징으로 한다.

본 발명에 의하면, 제 1 씰 부재에 의해 밀봉된 보지 부재, 프로브 카드 및 척 부재에 의해 둘러싸인 제 1 공간이 제 1 감압 경로에 의해 감압되고, 웨이퍼가 제 1 공간 내에 배치되므로, 척 부재가 보지 부재로 끌어당겨져 웨이퍼를 프로브 카드에 압압한다. 이에 의해, 웨이퍼는 압력차가 있는 2 개의 공간을 구획하지 않고 프로브 카드와 접촉할 수 있으므로, 웨이퍼에 형성된 복수의 반도체 디바이스의 전기 특성 검사를 행할 시, 웨이퍼가 휘는 것을 방지할 수 있다.

도 1은 본 발명의 실시예에 따른 웨이퍼 검사 장치의 구성을 개략적으로 도시한 도이며, 도 1의 (a)는 평면도이며, 도 1의 (b)는 정면도이다.
도 2는 도 1에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 3은 웨이퍼에 형성된 각 반도체 디바이스의 전기적 특성 검사를 행할 시에서의 외측 씰 링 및 내측 씰 링의 근방의 확대 단면도이다.
도 4는 도 2에서의 각 씰 링 근방의 구성을 개략적으로 도시한 확대 단면도이며, 도 4의 (a)는 내측 씰 링 근방을 도시하고, 도 4의 (b)는 외측 씰 링 근방을 도시한다.
도 5는 도 2의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 6은 도 2의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 검사 장치의 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 8은 도 7에서의 척 탑의 평면도이다.
도 9는 종래의 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이며, 도 9의 (a)는 웨이퍼에서의 프로브와 접촉하고 있지 않은 부분이 휘는 경우를 도시하고, 도 9의 (b)는 웨이퍼에서의 중앙부가 휘는 경우를 도시한다.

이하에, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.

도 1은, 본 실시예에 따른 웨이퍼 검사 장치의 구성을 개략적으로 도시한 도이며, 도 1의 (a)는 평면도이며, 도 1의 (b)는 정면도이다.

도 1의 (a) 및 도 1의 (b)에서, 웨이퍼 검사 장치(10)는, 당해 웨이퍼 검사 장치(10)의 정면에서 카세트, 예를 들면 풉(FOUP)(F)으로부터의 웨이퍼(W)의 반출입을 행하는 반출입 영역(S10)과, 도면 중에서 반출입 영역(S10)의 우측에 형성된 얼라이먼트 영역(S20)과, 반출입 영역(S10) 및 얼라이먼트 영역(S20)을 따라 웨이퍼(W)를 반송하는 반송 영역(S30)과, 반송 영역(S30)을 따라 형성된 웨이퍼(W)의 검사 영역(S40)으로 구획된다. 반출입 영역(S10), 얼라이먼트 영역(S20), 반송 영역(S30) 및 검사 영역(S40)에는, 각각 재치 기구(11), 얼라이먼트실(12), 웨이퍼 반송 기구(13) 및 검사실(14)이 설치되어 있다.

웨이퍼 반송 기구(13)는 도 1의 (b)에 도시한 바와 같이, 기대(基臺)(13A)와, 기대(13A) 상에 회전축을 개재하여 정역 회전 가능하게 설치된 회전체(13B)와, 회전체(13B) 상에서 각각 개별적으로 일방향으로 왕복 이동하는 상하 2 매의 암(13C, 13D)과, 기대(13A) 및 암(13C, 13D)을 승강시키는 승강 기구(13E)와, 이들 기구를 반송 영역(S30)을 따라 왕복 이동시키는 이동 기구(13F)와, 위쪽의 암(13C)의 선단에 설치된 픽(13G)(도 2 참조)을 구비하고 있다.

웨이퍼 검사 장치(10)에서는, 웨이퍼 반송 기구(13)가 풉(F)으로부터 미검사의 웨이퍼(W)를 얼라이먼트실(12)로 반송하고, 이 얼라이먼트실(12)은, 웨이퍼 반송 기구(13)의 픽(13G)에 대한 웨이퍼(W)의 얼라이먼트를 행하고, 웨이퍼 반송 기구(13)가 얼라이먼트 후의 웨이퍼(W)를 검사실(14)로 반송한다. 검사실(14)은 후술하는 웨이퍼 검사용 인터페이스(18)를 가지고, 이 웨이퍼 검사용 인터페이스(18)는, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행한다.

또한, 웨이퍼 반송 기구(13)는 검사 완료된 웨이퍼(W)를 검사실(14)로부터 도면 중에서 재치 기구(11)의 좌측에 위치하는 바늘 자국 검사 영역(S50) 내에 설치된 바늘 자국 검사 장치(17)로 전달하고, 바늘 자국 검사 장치(17)는 검사 완료된 웨이퍼(W)에서의 각 반도체 디바이스의 전극에서의 바늘 자국(프로브(25)의 접촉 자국)의 검사를 행하고, 재차, 웨이퍼 반송 기구(13)가 검사 후의 웨이퍼(W)를 재치 기구(11) 상의 풉(F)으로 반입한다.

도 2는, 도 1에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.

도 2에서, 웨이퍼 검사용 인터페이스(18)는, 검사실(14) 내의 천장부에 배치된 판상(板狀) 부재로 이루어지는 헤드 플레이트(19)와, 이 헤드 플레이트(19)의 하면에 배치되는 프로브 카드(20)와, 이 프로브 카드(20)의 외주를 보지하여 헤드 플레이트(19)에 고정하는 고정 링(21)(보지 부재)과, 검사실(14) 내의 저부(底部)로부터 세워 설치된 도면 중 상하 방향으로 이동하는 봉 형상의 리프터(22)와, 이 리프터(22)의 정부(頂部)에 설치되는 대 형상의 척 탑(23)(척 부재)을 가진다. 척 탑(23)은 단면 볼록 형상을 나타내고, 중앙부에서 도면 중 상방으로 돌출되는 볼록부(23A)와, 이 볼록부(23A)를 둘러싸고 볼록부(23A)보다 일단 낮게 형성되는 단차부(23B)를 가진다.

웨이퍼(W)에 형성된 각 반도체 디바이스의 전기적 특성 검사를 행하기 전에, 웨이퍼 반송 기구(13) 상의 암(13C) 및 픽(13G)은 검사실(14) 내로 진입하고, 웨이퍼(W)를 프로브 카드(20) 및 척 탑(23) 사이에 위치시킨다. 따라서, 척 탑(23)은 웨이퍼(W)를 사이에 두고 프로브 카드(20)에 대향하고, 특히 볼록부(23A)는 프로브 카드(20)와 대향하고, 단차부(23B)는 프로브 카드(20)의 외주를 둘러싸는 고정 링(21)과 대향한다. 볼록부(23A)의 상부 평면이 웨이퍼 재치면(23C)이 된다.

척 탑(23)은 단차부(23B) 상에 배치된 외측 씰 링(24)(제 1 씰 부재)을 가지고, 외측 씰 링(24)은 볼록부(23A)를 둘러싼다. 프로브 카드(20)는, 척 탑(23)(웨이퍼(W))에 대향하는 면에서 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극에 대응하여 배치되는 다수의 프로브(검사 바늘)(25)를 가진다. 프로브 카드(20)에서의 프로브(25)가 형성된 영역을 둘러싸도록 배치되는 내측 씰 링(26)(제 2 씰 부재)은 프로브 카드(20)와 고정 링(21)의 사이에 보지된다.

웨이퍼(W)에 형성된 각 반도체 디바이스의 전기적 특성 검사를 행할 시, 리프터(22)는 척 탑(23)을 도면 중 상방으로 이동시켜 외측 씰 링(24)을 개재하여 고정 링(21)과 접촉시킨다. 이 때, 웨이퍼(W)는 척 탑(23)의 웨이퍼 재치면(23C) 상에 위치하고, 내측 씰 링(26)을 개재하여 프로브 카드(20)와 접촉한다.

도 3은, 웨이퍼에 형성된 각 반도체 디바이스의 전기적 특성 검사를 행할 시에서의 외측 씰 링 및 내측 씰 링의 근방의 확대 단면도이다.

도 3에서 외측 씰 링(24)은, 고정 링(21), 척 탑(23) 및 내측 씰 링(26)과 협동하여 외측 공간(27)(제 1 공간)을 형성하고, 이 외측 공간(27)을 검사실(14) 내의 분위기로부터 밀봉한다. 내측 씰 링(26)은, 프로브 카드(20) 및 웨이퍼(W)와 협동하여 내측 공간(28)(제 2 공간)을 형성하고, 이 내측 공간(28)을 외측 공간(27)으로부터 밀봉한다.

척 탑(23)은 외측 공간(27)을 향해 개구되는 외측 감압 경로(29)(제 1 감압 경로)를 가지고, 프로브 카드(20) 및 헤드 플레이트(19)는 내측 공간(28)을 향해 개구되는 내측 감압 경로(30)(제 2 감압 경로)를 가진다. 외측 감압 경로(29) 및 내측 감압 경로(30)는 각각 척 탑(23) 및 헤드 플레이트(19)의 밖으로 인출되어 합류하고, 배기 장치(31)에 접속되어 있다. 외측 감압 경로(29)는 도면 중 화살표 방향을 따라 배기를 행하여 외측 공간(27)을 감압하고, 내측 감압 경로(30)는 도면 중 화살표 방향을 따라 배기를 행하여 내측 공간(28)을 감압한다.

외측 공간(27)이 감압되면, 척 탑(23)은 고정 링(21)으로 끌어당겨진다. 이에 의해, 척 탑(23)이 고정 링(21)에 의해 간접적으로 보지된다. 또한, 내측 공간(28)이 감압되면, 웨이퍼(W)는 프로브 카드(20)로 끌어당겨진다. 이에 의해, 웨이퍼(W)가 프로브 카드(20)에 의해 간접적으로 보지된다. 본 실시예에서는, 외측 공간(27)이 감압되면, 척 탑(23)이 고정 링(21)으로 끌어당겨지기 때문에, 웨이퍼 재치면(23C) 상에 배치된 웨이퍼(W)는 고정 링(21)에 의해 고정되는 프로브 카드(20)로 압압되고, 또한 내측 공간(28)이 감압되면, 웨이퍼(W) 자신도 프로브 카드(20)로 끌어당겨지기 때문에, 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극은 각 프로브(25)와 확실히 접촉한다.

도 4는, 도 2에서의 각 씰 링 근방의 구성을 개략적으로 도시한 확대 단면도이며, 도 4의 (a)는 내측 씰 링 근방을 도시하고, 도 4의 (b)는 외측 씰 링 근방을 도시한다.

도 4의 (a)에서 내측 씰 링(26)은, 옆으로 눕혀진 대략 T 자 형상의 단면 형상을 가지고, 고정 링(21) 및 프로브 카드(20)에 개재되어 프로브(25)를 향해 연장된 기부(基部)(26A)와, 이 기부(26A)의 선단에 설치되어 각각 프로브 카드(20)를 향해 돌출되는 접촉부(26B)(프로브 카드에 접촉하는 부분) 및 웨이퍼(W)를 향해 돌출되는 접촉부(26C)(웨이퍼에 접촉하는 부분)를 가진다.

내측 씰 링(26)에서는, 접촉부(26B) 및 접촉부(26C)가 모두 내측 공간(28)과는 반대측으로 경사져 형성되어 있다. 그러나, 이에 한정되지는 않으며, 접촉부(26B) 및 접촉부(26C) 중 어느 하나가 내측 공간(28)과는 반대측으로 경사져 형성되어 있어도 좋다. 후술하는 바와 같이, 척 탑(23)이 고정 링(21)으로 끌어당겨지기 전에, 웨이퍼(W)만이 프로브 카드(20)와 접촉하여 끌어당겨지는데, 이 때, 내측 공간(28)은 내측 감압 경로(30)에 의해 감압되는 한편, 내측 씰 링(26)을 사이에 두고 반대측은 검사실(14) 내의 분위기이기 때문에, 내측 씰 링(26)의 접촉부(26B) 및 접촉부(26C)는 도면 중 파선으로 나타낸 바와 같이, 내측 공간(28)측으로 끌어당겨진다. 그러나, 접촉부(26B) 및 접촉부(26C) 모두 내측 공간(28)과는 반대측으로 경사져 형성되기 때문에, 내측 공간(28)측으로 끌어당겨질 시, 각각 기부(26A)와의 접속부를 중심으로 회전하여 내측 공간(28)측으로 끌어당겨지고, 그 결과 접촉부(26B) 및 접촉부(26C)의 선단은 프로브 카드(20) 및 웨이퍼(W)에 보다 강하게 접촉한다(도면 중의 파선 참조). 따라서, 웨이퍼(W)를 프로브 카드(20)로 끌어당길 시, 내측 공간(28)만을 감압해도 내측 공간(28)의 밀봉이 방해되지 않는다.

접촉부(26C)에서는, 기부(26A)와의 접속부로부터 선단부까지 소정의 길이, 예를 들면 1.2 mm가 확보되어 있다. 또한, 프로브 카드(20)에서 접촉부(26B)가 접촉하는 부분에는 오목부(20A)가 형성되고, 접촉부(26B)에서의 기부(26A)와의 접속부로부터 선단부까지의 길이, 예를 들면 1.2 mm가 확보되어 있다. 따라서, 내측 씰 링(26)은, 웨이퍼(W)가 프로브 카드(20)로 끌어당겨질 시, 압축되는 방향에 관하여 높은 유연성을 가진다. 그 결과, 웨이퍼(W)가 내측 씰 링(26)으로부터 반력을 받아 휘는 것을 방지할 수 있다.

또한, 도 4의 (b)에서 외측 씰 링(24)은, 옆으로 눕혀진 대략 L 자 형상의 단면 형상을 가지고, 단차부(23B)에 배치되는 기부(24A)와, 이 기부(24A)로부터 도면 중 상방를 향해 돌출되는 접촉부(24B)를 가진다.

외측 씰 링(24)에서는, 접촉부(24B)가 외측 공간(27)과는 반대측으로 경사져 형성되어 있다. 척 탑(23)이 고정 링(21)으로 끌어당겨질 시, 외측 공간(27)은 외측 감압 경로(29)에 의해 감압되는 한편, 외측 씰 링(24)을 사이에 두고 반대측은 검사실(14) 내의 분위기이기 때문에, 외측 씰 링(24)의 접촉부(24B)는, 도면 중 파선으로 나타낸 바와 같이 외측 공간(27)측으로 끌어당겨진다. 그러나, 접촉부(24B)는 외측 공간(27)과는 반대측으로 경사져 형성되기 때문에, 외측 공간(27)측으로 끌어당겨질 시, 기부(24A)와의 접속부를 중심으로 회전하여 외측 공간(27)측으로 끌어당겨지고, 그 결과 접촉부(24B)의 선단은 고정 링(21)에 보다 강하게 접촉한다(도면 중의 파선 참조). 따라서, 척 탑(23)을 고정 링(21)으로 끌어당길 시, 외측 공간(27)의 밀봉이 방해되지 않는다.

접촉부(24B)에서는, 기부(24A)와의 접속부로부터 선단부까지 소정의 길이, 예를 들면 1.2 mm가 확보되어 있다. 따라서, 외측 씰 링(24)은 척 탑(23)이 고정 링(21)으로 끌어당겨질 시, 압축되는 방향에 관하여 높은 유연성을 가지고, 척 탑(23)이 외측 씰 링(24)으로부터 반력을 받아 휘는 것을 방지할 수 있다.

이어서, 도 2의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사에 대하여 설명한다.

도 5 및 도 6은, 도 2의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.

우선, 웨이퍼 반송 기구(13)가 얼라이먼트 후의 웨이퍼(W)를 검사실(14) 내로 반입하고, 픽(13G)에 대하여 얼라이먼트가 행해진 웨이퍼(W)를 프로브 카드(20)와 대향시킨다. 이 때, 웨이퍼 반송 기구(13)는 암(13C)을 미소하게 이동시켜, 픽(13G)과 프로브 카드(20)의 얼라이먼트를 행한다(도 5의 (a)). 이에 의해, 웨이퍼(W)와 프로브 카드(20)의 얼라이먼트가 행해진다.

이어서, 웨이퍼 반송 기구(13)가 픽(13G)을 프로브 카드(20)를 향해 이동시켜 웨이퍼(W)를 프로브 카드(20)에 접촉시킨다. 이 때, 이미 웨이퍼(W)와 프로브 카드(20)의 얼라이먼트가 행해져 있으므로, 프로브 카드(20)의 각 프로브(25)가 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극과 접촉한다(도 5의 (b)).

이어서, 웨이퍼(W)가 프로브 카드(20)에 접촉되어, 내측 씰 링(26), 프로브 카드(20) 및 웨이퍼(W)에 의해 내측 공간(28)이 형성되면, 내측 감압 경로(30)가 내측 공간(28)을 감압하여 웨이퍼(W)를 프로브 카드(20)로 끌어당겨 임시 고정한다. 이 후, 픽(13G)은 웨이퍼(W)로부터 떨어져 웨이퍼 반송 기구(13)에 의해 검사실(14)로부터 퇴출한다(도 5의 (c)).

이어서, 리프터(22)가 척 탑(23)을 상방으로 이동시켜 고정 링(21)에 접촉시킨다. 이 때, 척 탑(23)의 볼록부(23A)는 단차부(23B)로부터 상방으로 돌출되어 있으므로, 웨이퍼 재치면(23C)은 프로브 카드(20)에 임시 고정된 웨이퍼(W)에 접촉하고, 결과적으로 웨이퍼(W)가 웨이퍼 재치면(23C) 상에 위치하게 된다(도 6의 (a)).

이어서, 척 탑(23)이 고정 링(21)에 접촉되어, 내측 씰 링(26), 고정 링(21), 척 탑(23) 및 외측 씰 링(24)에 의해 외측 공간(27)이 형성되면, 외측 감압 경로(29)가 외측 공간(27)을 감압하여 척 탑(23)을 고정 링(21)으로 끌어당기고, 척 탑(23)이 고정 링(21)에 의해 간접적으로 보지된다. 이 때, 고정 링(21)으로 끌어당겨진 척 탑(23)은 웨이퍼 재치면(23C) 상에 위치하는 웨이퍼(W)를 프로브 카드(20)에 압압하는데, 척 탑(23)은 웨이퍼(W)보다 높은 강성을 가지므로, 웨이퍼(W)를 프로브 카드(20)에 균일하게 압압할 수 있다.

또한, 외측 감압 경로(29) 및 내측 감압 경로(30)는 합류하여 배기 장치(31)에 접속되므로, 외측 공간(27) 및 내측 공간(28)을 감압할 시, 외측 공간(27)의 압력과 내측 공간(28)의 압력을 동일한 값으로 설정할 수 있다. 그 결과, 외측 공간(27) 및 내측 공간(28)을 구획하는 내측 씰 링(26) 또는 외측 공간(27) 및 내측 공간(28) 모두에 면하는 척 탑(23)이 변형되는 것을 방지할 수 있다. 이 후, 리프터(22)는 도면 중 하방으로 이동하여 척 탑(23)으로부터 멀어진다(도 6의 (b)).

이어서, 각 프로브(25)로부터 소정치의 전류가 각 반도체 디바이스의 전극에 흘러 각 반도체 디바이스의 전기적 특성 검사가 행해진 후, 본 검사를 종료한다.

본 실시예에 따른 웨이퍼 검사 장치(10)에 의하면, 외측 씰 링(24)에 의해 밀봉된, 고정 링(21), 프로브 카드(20) 및 척 탑(23)에 의해 둘러싸인 외측 공간(27)이 외측 감압 경로(29)에 의해 감압되고, 웨이퍼(W)는 외측 공간(27)으로 둘러싸인 내측 공간(28) 내에 배치되므로, 척 탑(23)이 고정 링(21)으로 끌어당겨져 웨이퍼(W)를 프로브 카드(20)에 압압한다. 이에 의해, 웨이퍼(W)는 압력차가 있는 2 개의 공간을 구획하지 않고 프로브 카드(20)와 접촉할 수 있으므로, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기 특성 검사를 행할 시, 웨이퍼(W)가 휘는 것을 방지할 수 있다.

또한 웨이퍼 검사 장치(10)에서는, 내측 씰 링(26)에 의해 밀봉된, 프로브 카드(20) 및 웨이퍼(W)에 의해 둘러싸인 내측 공간(28)이 내측 감압 경로(30)에 의해 감압되므로, 척 탑(23)을 외측 씰 링(24)을 개재하여 고정 링(21)에 접촉시켜 외측 공간(27)을 형성하기 전에, 웨이퍼(W)만을 프로브 카드(20)로 끌어당겨 임시 고정할 수 있다.

본 실시예에서, 외측 씰 링(24) 및 내측 씰 링(26)으로서 단면이 대략 L 자 형상 및 대략 T 자 형상인 것을 이용했지만, 주로 비용을 줄이기 위하여 단면이 원형인 O 링을 이들 씰 링으로서 이용해도 된다.

또한, 척 탑(23)은 각 검사실(14)에 배치되지만, 웨이퍼 검사 장치(10)로서 1 개의 척 탑(23)만을 각 검사실(14)과는 별도의 장소에 구비하고, 웨이퍼(W)의 각 반도체 디바이스의 전기적 특성 검사를 행할 시, 척 탑(23)을 웨이퍼 반송 기구(13)에 의해 검사실(14)로 반입하고, 웨이퍼 반송 기구(13)에 의해 고정 링(21)을 향해 인상해도 된다. 이에 의해, 검사실(14)에서 척 탑(23) 또는 리프터(22)를 구비하지 않음으로써 각 검사실(14)의 크기를 더 작게 할 수 있다.

그런데, 웨이퍼 검사 장치를 이용한 웨이퍼에서의 반도체 디바이스의 전기적 특성 검사는, 고온 분위기, 예를 들면 90℃ 또는 저온 분위기, 예를 들면 -30℃에서 행해지는 경우가 있고, 이러한 특성 검사에 적용되는 웨이퍼 검사용 인터페이스의 척 부재에는, 웨이퍼의 온도를 조정하기 위한 온도 제어 장치가 내장되어 있다. 온도 제어 장치로서는, 예를 들면 가열용의 전열 히터 또는 냉각용의 칠러 등을 들 수 있다.

온도 제어 장치를 내장한 척 부재를 구비한 웨이퍼 검사용 인터페이스에서는, 척 부재의 웨이퍼 재치면과 이 웨이퍼 재치면에 재치되는 웨이퍼와의 열전도 효율을 높이기 위하여, 웨이퍼와 웨이퍼 재치면을 밀착시킬 필요가 있고, 통상, 척 부재에는 웨이퍼와 웨이퍼 재치면의 간극을 감압하여 이 웨이퍼(W)를 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 수단이 설치되어 있다. 웨이퍼 흡착 수단은, 예를 들면 척 부재의 웨이퍼 재치면에 형성된 웨이퍼 흡착 홈과, 이 웨이퍼 흡착 홈에 연결 유로를 개재하여 연결된 흡인 장치로 구성되어 있다.

그러나, 상술한 실시예에 따른 웨이퍼 검사용 인터페이스(도 2 참조)에서는, 웨이퍼가 휘는 것을 방지하고, 또한 웨이퍼(W)와 프로브 카드(20)의 프로브(25)를 밀착시키기 위하여, 고정 링(21), 프로브 카드(20) 및 척 탑(23)에 의해 둘러싸인 외측 공간(27)을 소정의 감압 상태로 유지한다. 따라서, 도 2의 실시예에서의 외측 공간(27) 및 그 감압 경로 등을, 온도 제어 장치를 내장한 척 부재를 구비한 웨이퍼 검사용 인터페이스에 적용할 경우, 웨이퍼와 웨이퍼 재치면과의 접촉면에 간극이 생기면 이하와 같은 문제가 발생한다.

즉, 웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착하는 흡착 압력은, 예를 들면 - 80 kPa이며, 외측 공간(27) 내의 압력인, 예를 들면, - 2 kPa보다 훨씬 감압의 정도가 크다. 따라서, 웨이퍼(W)와 웨이퍼 재치면(23C)의 접촉면에 간극이 있으면, 웨이퍼(W)를 흡착시키기 위한 감압에 의해 외측 공간(27)이 감압되므로, 배기 장치(31)에 의한 외측 공간(27) 내의 압력 제어가 불가능하게 되어, 예를 들면 외측 공간(27) 내의 압력이 극단적으로 저하되어 프로브 카드(20)와 웨이퍼(W)의 접촉압이 너무 커져, 프로브 카드(20)의 프로브(25)가 손상될 우려가 있다.

또한 웨이퍼와 척 부재의 웨이퍼 재치면은 모두 경질 부재로 이루어지므로, 접촉면에 간극이 쉽게 발생한다. 또한, 웨이퍼와 웨이퍼 재치면 사이에 이물이 개재됨으로써 간극이 발생하는 경우도 있다.

따라서 본 발명자는, 이러한 문제를 해결하기 위하여, 웨이퍼를 재치하는 웨이퍼 재치면과, 이 웨이퍼 재치면에 개구되고, 웨이퍼와 웨이퍼 재치면의 간극을 감압하여 웨이퍼를 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 경로를 가지는 척 부재에서, 웨이퍼 재치면에서의 웨이퍼 흡착 경로의 개구 위치보다 외측에 개구되고, 또한 대기에 연통하는 대기 개방 경로를 형성하고, 이에 의해 웨이퍼와 웨이퍼 재치면 간에 간극이 발생할 경우에는, 웨이퍼를 흡착하기 위한 감압에 의해 대기를 흡인시키도록 하고, 이로써 웨이퍼를 흡착시키기 위해 감압을 하더라도 외측 공간(27)의 압력에는 영향이 미치지 않도록 하고 있다.

도 7은, 본 발명의 다른 실시예에 따른 웨이퍼 검사 장치의 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도, 도 8은, 도 7에서의 척 탑(23)의 평면도이다. 이 웨이퍼 검사용 인터페이스(38)는, 그 구성 및 작용이 상술한 도 2의 웨이퍼 검사용 인터페이스와 기본적으로 동일하다. 따라서, 중복된 구성에 대해서는 동일 부호를 부여하여 그 설명을 생략하고, 이하에 본 다른 실시예에 대하여, 상기 실시예와 상이한 구성 및 작용을 중심으로 설명한다.

도 7 및 도 8에서, 척 탑(23)의 볼록부(23A)의 상부 평면인 웨이퍼 재치면(23C)에, 동심원 형상으로 형성된 복수, 예를 들면 3 개의 웨이퍼 흡착 홈(41a, 41b 및 41c)이 형성되어 있다. 웨이퍼 흡착 홈(41a ~ 41c)은 예를 들면 각각 폭 0.5 mm, 깊이 0.5 mm의 원형의 홈이며, 예를 들면 단면 0.5 φ의 연결 유로(42a ~ 42c)를 개재하여 각각 동일한 감압 유로(43)에 연결되어 있다. 감압 유로(43)는 예를 들면 단면 2.5 φ의 배관으로 이루어지고, 도시 생략한 감압 장치에 연결되어 있다. 웨이퍼 흡착 홈(41a ~ 41c), 연결 유로(42a ~ 42c) 및 감압 유로(43)로 웨이퍼 흡착 경로(44)가 구성되어 있다.

최외주의 웨이퍼 흡착 홈(41c)의 외측에는, 이 웨이퍼 흡착 홈(41c)과 동심원 형상으로 형성된 대기 개방 홈(45)이 형성되어 있다. 대기 개방 홈(45)은, 연결 유로(46)를 개재하여 대기 유로(47)에 연결되어 있다. 대기 유로(47)는, 예를 들면 척 탑(23)의 단차부(23B)의 측벽면을 관통하여 대기에 연통하고 있다. 대기 개방 홈(45), 연결 유로(46) 및 대기 유로(47)로 대기 개방 경로(48)가 구성되어 있다. 또한 대기 개방 홈(45)은, 웨이퍼 재치면(23C)에서의 웨이퍼 흡착 홈(41c)의 개구 위치보다 외측, 또한 외측 공간(27)에 접하는 척 탑(23)의 볼록부(23A)의 외주면보다 내측에 위치하고 있다.

이어서, 이러한 구성의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치를 이용한 웨이퍼(W)에서의 각 반도체 디바이스의 전기적 특성 검사에 대하여 설명한다.

본 실시예에서, 반도체 디바이스의 전기적 특성 검사는, 상술한 도 5 및 도 6과 동일하게 행해진다. 즉, 우선 웨이퍼 반송 기구(13)에 의해 웨이퍼(W)를 검사실(14) 내로 반입하고, 웨이퍼(W)와 프로브 카드(20)의 얼라이먼트를 행하고, 이 후 웨이퍼(W)를 프로브 카드(20)에 접촉시킴으로써, 프로브 카드(20)의 각 프로브(25)를 웨이퍼(W)에 형성된 각 반도체 디바이스의 전극과 접촉시킨다.

이어서, 웨이퍼(W)와 프로브 카드(20)의 접촉에 의해 내측 씰 링(26), 프로브 카드(20) 및 웨이퍼(W) 간에 형성된 내측 공간(28)을 감압하고, 웨이퍼(W)를 프로브 카드(20)에 임시 고정한다. 웨이퍼(W)가 임시 고정된 후, 웨이퍼 반송 기구(13)가 검사실로부터 퇴출하고, 이 후 리프터(22)(도 6 참조)가 상방으로 이동하여 척 탑(23)을 고정 링(21)에 접촉시킨다. 이 때, 척 탑(23)의 볼록부(23A)는 프로브 카드(20)에 임시 고정된 웨이퍼(W)에 접촉하고, 볼록부(23A)의 상부 평면인 웨이퍼 재치면(23C)으로 웨이퍼(W)를 지지한다.

이어서, 척 탑(23)이 고정 링(21)에 접촉함으로써 내측 씰 링(26), 고정 링(21), 척 탑(23) 및 외측 씰 링(24) 간에 형성된 외측 공간(27)을 감압하고, 척 탑(23)을 고정 링(21)으로 끌어당겨, 이 척 탑(23)에 의해 웨이퍼(W)를 프로브 카드(20)에 균등하게 압압한다.

이 때, 외측 공간(27)과 내측 공간(28)은 동일한 배기 장치(31)에 의해 감압되고, 동일한 값으로 설정된다. 따라서, 내측 씰 링(26) 및 척 탑(23)이 변형되지 않는다.

이어서, 척 탑(23)의 웨이퍼 재치면(23C)에 개구되는 웨이퍼 흡착 홈(41a ~ 41c), 연결 유로(42a ~ 42c) 및 감압 유로(43)로 이루어지는 웨이퍼 흡착 경로(44)에 의해 웨이퍼(W)와 웨이퍼 재치면(23C)의 간극을, 예를 들면 - 80 kPa로 감압하여 웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착시킨다.

이 때, 웨이퍼(W)와 웨이퍼 재치면(23C)의 접촉면에, 양자가 경질 부재인 것 또는 이물이 개재되는 것 등에 기인하여 간극이 발생해도, 웨이퍼 흡착 홈(41c)의 외측에, 대기에 연통하는 대기 개방 홈(45)이 형성되어 있으므로, 웨이퍼 흡착 경로(44) 내를 화살표(44a)를 따라 흡인하여 감압할 때 , 웨이퍼(W)와 웨이퍼 재치면(23C)의 간극을 개재하여 대기 개방 경로(48) 내를 화살표(48a)를 따라 대기가 흡인된다. 따라서, 외측 공간(27)의 압력은, 웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착시키기 위한 감압에 따른 악영향을 받지 않고, 배기 장치(31)에 의해 양호하게 제어된다.

웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착시킨 후, 척 탑(23)에 내장된 도시 생략한 온도 제어 장치를 이용하여 웨이퍼(W)를 소정 온도, 예를 들면 90℃, 또는 - 30℃로 조정하고, 이 후 프로브 카드(20)의 각 프로브(25)로부터 소정치의 전류를 각 반도체 디바이스의 전극에 흘려 원하는 온도에 의한 전기적 특성 검사를 행하고, 본 검사를 종료한다.

본 실시예에 의하면, 척 탑(23)의 웨이퍼 재치면(23C)에 형성된 웨이퍼 흡착 홈(41a ~ 41c)보다 외측에, 연결 유로(46) 및 대기 유로(47)를 개재하여 대기에 연통하는 대기 개방 홈(45)을 형성했으므로, 웨이퍼(W)와 웨이퍼 재치면(23C) 간에, 양자가 경질 부재인 것 또는 이물이 개재되는 것 등에 기인하여 간극이 발생해도, 이 간극에 기인하는 감압에 의해 대기 개방 경로(48)를 개재하여 대기를 흡인하게 된다. 따라서, 웨이퍼(W)와 웨이퍼 재치면(23C) 간에 간극이 발생해도, 웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착시키기 위한 감압에 의해 외측 공간(27)의 압력에 악영향을 주지 않고, 외측 공간(27)의 압력은 배기 장치(31)에 의해 양호하고, 또한 안정적으로 제어되고, 이로써 외측 공간(27)이 필요 이상으로 감압되는 것에 따른 폐해, 예를 들면 웨이퍼(W)가 프로브 카드(20)의 프로브(25)에 필요 이상의 압력으로 접촉되어 손상되는 것을 방지할 수 있다.

본 실시예에서, 웨이퍼(W)가 배치되는 외측 공간(27) 및 내측 공간(28)의 압력은 예를 들면 -1 kPa ~ - 50 kPa이며, 웨이퍼(W)를 웨이퍼 재치면(23C)에 흡착시킬 때의 압력은 예를 들면 - 60 kPa ~ - 80 kPa이다.

본 실시예에서, 대기 개방 경로(48)에서의 대기 유로(47) 및 웨이퍼 흡착 경로(44)에서의 감압 유로(43)를 동일 단면 상에 형성했지만(도 7 참조), 본 발명은 이에 한정되지 않고, 대기 유로(47)와 감압 유로(43)를 척 탑(23)의 둘레 방향을 따라 소정 각도만큼 이동시키고, 이에 의해 상이한 단면 상에 표시되도록 해도 된다.

본 실시예에서, 웨이퍼 흡착 홈을 동심원 형상으로 형성된 3 개의 웨이퍼 흡착 홈(41a ~ 41c)으로 구성했지만, 웨이퍼 흡착 홈의 수는 특별히 한정되지 않고, 1 개 혹은 2 개 또는 4 개 이상이어도 된다.

본 실시예에서, 외측 공간(27) 및 내측 공간(28)의 압력은, 프로브 카드(20)에서의 프로브(25)의 수에 따라 조정된다. 즉, 외측 공간(27) 및 내측 공간(28)의 압력은, 프로브 카드(20)에서의 각 프로브(25)가 웨이퍼(W)에서의 반도체 디바이스의 전극에 접촉할 때의 압압력이 1 개당, 예를 들면 5 ~ 10 그램이 되도록 조정된다.

여기서, 프로브 카드(20)에서의 프로브(25)의 수를 예를 들면 3000 개로 가정하면, 프로브 카드(20)가 웨이퍼(W)를 압압하는 전체 압압력이, 예를 들면

5(g) × 3000 / 1000 = 15(kg)

이 되도록 외측 공간(27) 및 내측 공간(28)의 압력이 조정된다.

프로브 카드(20)를 330 mm φ의 원판(圓板) 형상으로 가정하여 전체 압압력이 15(kg)이 되는 외측 공간(27) 및 내측 공간(28) 내의 설정 압력을 구하면,

15(kgf) × 9.8 / (π × (330 / 2)2) = 0.00172(MPa)

= 1.72(kPa)이 된다.

따라서 본 다른 실시예에서는, 외측 공간(27) 및 내측 공간(28)의 압력은 예를 들면 - 1.72 kPa로 제어된다.

단, 프로브 카드(20)의 중량 또는 내측 씰 링(26) 및 외측 씰 링(24)의 변형에 필요한 부하를 보정치로서 15 kg에 추가하는 경우도 있다.

이상, 본 발명을 실시예를 이용하여 상세히 설명했지만, 본 발명은 이들 실시예에 한정되지 않는다.

W : 웨이퍼
14 : 검사실
18 : 웨이퍼 검사용 인터페이스
20 : 프로브 카드
21 : 고정 링
23 : 척 탑
24 : 외측 씰 링
24B : 접촉부
25 : 프로브
26 : 내측 씰 링
26B, 26C : 접촉부
27 : 외측 공간
28 : 내측 공간
29 : 외측 감압 경로
30 : 내측 감압 경로
41a ~ 41c : 웨이퍼 흡착 홈
44 : 웨이퍼 흡착 경로
45 : 대기 개방 홈
48 : 대기 개방 경로

Claims

웨이퍼에 대향하는 면에 다수의 프로브가 배치된 프로브 카드와,
상기 프로브 카드의 외주를 보지하는 보지 부재와,
상기 웨이퍼를 사이에 두고 상기 프로브 카드에 대향하는 대 형상의 척 부재와,
상기 보지 부재 및 상기 척 부재 사이에 개재되어 상기 보지 부재, 상기 프로브 카드 및 상기 척 부재에 의해 둘러싸인 제 1 공간을 밀봉하는 제 1 씰 부재와,
상기 제 1 공간을 감압하는 제 1 감압 경로를 구비하고,
상기 웨이퍼는 상기 제 1 공간 내에 배치되는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 1 항에 있어서,
상기 척 부재는, 상기 웨이퍼를 재치하는 웨이퍼 재치면과,
상기 웨이퍼 재치면에 개구되고, 상기 웨이퍼 재치면과 상기 웨이퍼의 간극을 감압하여 상기 웨이퍼를 상기 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 경로와,
상기 웨이퍼 재치면에서의 상기 웨이퍼 흡착 경로의 개구 위치보다 외측에 개구되고, 대기에 연통하는 대기 개방 경로를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 1 항 또는 제 2 항에 있어서,
상기 프로브 카드 및 상기 웨이퍼 사이에 개재되어 상기 프로브 카드 및 상기 웨이퍼에 의해 둘러싸인 제 2 공간을 밀봉하는 제 2 씰 부재와,
상기 제 2 공간을 감압하는 제 2 감압 경로를 더 구비하고,
상기 제 2 공간은 상기 제 1 공간에 둘러싸이고, 상기 웨이퍼는 상기 제 2 공간 내에 배치되는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항에 있어서,
상기 제 1 감압 경로와 상기 제 2 감압 경로가 합류하는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 2 항에 있어서,
상기 웨이퍼 흡착 경로는, 상기 웨이퍼 재치면에 형성된 환상의 흡착 홈을 가지고, 상기 대기 개방 경로는, 상기 흡착 홈과 동심원 형상의 대기 개방 홈을 가지고, 상기 대기 개방 홈은 상기 흡착 홈의 외측에 형성되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 2 항에 있어서,
상기 제 1 감압 경로는, 상기 제 1 공간을 - 1 kPa 내지 - 50 kPa로 감압하고, 상기 웨이퍼 흡착 경로는, 상기 웨이퍼와 상기 웨이퍼 재치면의 간극을 - 60 kPa 내지 - 80 kPa로 감압하는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항에 있어서,
상기 제 2 씰 부재는 압축 방향으로 유연성을 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항에 있어서,
상기 프로브 카드에서의 상기 제 2 씰 부재가 접촉하는 부분에는 오목부가 형성되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
제 3 항에 있어서,
상기 제 2 씰 부재는, 상기 웨이퍼에 접촉하는 부분 및 상기 프로브 카드에 접촉하는 부분 중 적어도 하나가 상기 제 2 공간과는 반대측으로 경사져 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실에의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서,
상기 검사실은 웨이퍼 검사용 인터페이스를 가지고,
상기 웨이퍼 검사용 인터페이스는, 웨이퍼에 대향하는 면에 다수의 프로브가 배치된 프로브 카드와,
상기 프로브 카드의 외주를 보지하는 보지 부재와,
상기 웨이퍼를 사이에 두고 상기 프로브 카드에 대향하는 대 형상의 척 부재와,
상기 보지 부재 및 상기 척 부재 사이에 개재되어 상기 보지 부재, 상기 프로브 카드 및 상기 척 부재에 의해 둘러싸인 제 1 공간을 밀봉하는 제 1 씰 부재와,
상기 제 1 공간을 감압하는 제 1 감압 경로를 구비하고,
상기 웨이퍼는 상기 제 1 공간 내에 배치되는 것을 특징으로 하는 웨이퍼 검사 장치.
제 10 항에 있어서,
상기 척 부재는, 상기 웨이퍼를 재치하는 웨이퍼 재치면과,
상기 웨이퍼 재치면에 개구되고, 상기 웨이퍼 재치면과 상기 웨이퍼의 간극을 감압하여 상기 웨이퍼를 상기 웨이퍼 재치면에 흡착시키는 웨이퍼 흡착 경로와,
상기 웨이퍼 재치면에서의 상기 웨이퍼 흡착 경로의 개구 위치보다 외측에 개구되고, 대기에 연통하는 대기 개방 경로를 가지는 것을 특징으로 하는 웨이퍼 검사 장치.