KR101406753B1 - 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 - Google Patents

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 Download PDF

Info

Publication number
KR101406753B1
KR101406753B1 KR1020130026096A KR20130026096A KR101406753B1 KR 101406753 B1 KR101406753 B1 KR 101406753B1 KR 1020130026096 A KR1020130026096 A KR 1020130026096A KR 20130026096 A KR20130026096 A KR 20130026096A KR 101406753 B1 KR101406753 B1 KR 101406753B1
Authority
KR
South Korea
Prior art keywords
wafer
probe card
probe
inspection
contact
Prior art date
Application number
KR1020130026096A
Other languages
English (en)
Other versions
KR20130105444A (ko
Inventor
히로시 야마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130105444A publication Critical patent/KR20130105444A/ko
Application granted granted Critical
Publication of KR101406753B1 publication Critical patent/KR101406753B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

웨이퍼에 형성된 복수의 반도체 디바이스의 복수의 전극에 대하여 복수의 프로브를 각각 일괄하여 접촉시키는 프로브 카드에서의 웨이퍼 대향면의 평활도를 확보할 수 있는 웨이퍼 검사용 인터페이스를 제공한다. 웨이퍼 검사용 인터페이스(18)는, 기판(20a)과, 상기 기판(20a)의 웨이퍼(W)에 대향하는 면에 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브(25)를 구비한 프로브 카드(20)와, 상기 프로브 카드(20)의 웨이퍼(W)에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 포고 프레임(40)과, 프로브 카드(20)의 포고 프레임(40)과의 접촉면에 설치되고, 프로브 카드(20)의 두께를 조정하는 심(51)을 가지고, 심(51)은, 평면에서 봤을 때 십자 형상을 나타내고 있다.

Description

웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치{WAFER INSPECTION INTERFACE AND WAFER INSPECTION APPARATUS}
본 발명은, 프로브 카드를 구비하는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치에 관한 것이다.
웨이퍼 검사 장치로서, 예를 들면 웨이퍼에 형성된 복수의 반도체 디바이스에 대하여 전기적 특성 검사를 행하는 프로브 장치 또는 번인(burn-in) 검사 장치가 알려져 있다.
도 9는, 종래의 프로브 장치의 개략 구성을 도시한 단면도, 도 10은, 도 9의 프로브 장치에서의 포고 프레임(포고 링)을 도시한 단면도이다.
도 9에서 프로브 장치(100)는, 웨이퍼(W)를 반송하는 반송 영역을 형성하는 로더실(101)과, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행하는 검사실(102)을 구비하고, 로더실(101) 및 검사실(102) 내의 각종의 기기를 제어 장치에 의해 제어하여 반도체 디바이스의 전기적 특성 검사를 행하도록 구성되어 있다. 검사실(102)은, 로더실(101)로부터 반입된 웨이퍼(W)를 재치(載置)하고, X, Y, Z 및 θ 방향으로 이동하는 재치대(106)와, 재치대(106)의 상방에 배치된 포고 프레임(109)과, 포고 프레임(109)에 지지된 프로브 카드(108)와, 재치대(106)와 협동하여 프로브 카드(108)에 설치된 복수의 프로브(검사 바늘)와 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 각 전극과의 얼라이먼트(위치 조정)를 행하는 얼라이먼트 기구(110)를 구비한다. 얼라이먼트 기구(110)와 재치대(106)의 협동에 의해 웨이퍼(W)와 프로브 카드(108)의 얼라이먼트가 행해져 프로브 카드(108)의 각 프로브와 웨이퍼(W)의 각 전극이 각각 접촉하고, 웨이퍼(W)에 형성된 복수의 반도체 디바이스에 대하여 반도체 디바이스마다 전기적 특성 검사가 행해진다(예를 들면, 특허 문헌 1 참조).
도 10에서 포고 프레임(109)은, 변환 링(112)에 지지되어 있고, 변환 링(112)을 개재하여 프로브 장치(100)의 상부 플레이트에 장착되어 있다. 포고 프레임(109)은, 중앙에 두께 방향으로 관통하는 개구부(109A)를 가지고, 개구부(109A)의 주위의 링부(109B)에는 다수의 포고 핀(109C)이 두께 방향으로 관통하도록 배치되어 있다. 포고 핀(109C)은 포고 프레임(109)의 하방에 설치된 프로브 카드(108)의 외주연부에 설치된 접속 단자(108A)와 접촉하고, 프로브 카드(108)의 하면 중앙부에 형성된 프로브(108B)와 도시 생략된 검사 장치를 전기적으로 접속한다. 프로브(108B)는, 그 하방에 배치되는 웨이퍼(W)에 설치된 하나의 반도체 디바이스의 대응하는 전극과 접촉한다.
그런데, 종래의 프로브 장치에서는, 웨이퍼에 형성된 복수의 반도체 디바이스에 대하여 반도체 디바이스마다 프로브 카드에 형성된 프로브와의 접촉 및 전기적 특성의 검사가 반복되고 있었다. 따라서, 웨이퍼와 접촉하는 프로브 카드의 접촉면은 좁고, 이 접촉면에서의 표면의 평활도가 문제가 되는 경우는 없었다.
일본특허공개공보 2004-140241호
그러나, 본 발명이 대상으로 하는 웨이퍼 검사 장치는, 웨이퍼에 형성된 모든 반도체 디바이스의 모든 전극에, 프로브 카드에 형성된 모든 프로브를 각각 일괄하여 접촉시켜 모든 반도체 디바이스에 대하여 한 번에 전기적 특성 검사를 행하는 일괄 접촉형 장치이다. 이 때문에, 웨이퍼에 형성된 복수의 반도체 디바이스와 접촉하는 프로브 카드의 접촉면이 종래 장치에 비해 큰 폭으로 확대되어, 프로브 카드에서의 웨이퍼 접촉면의 평활도를 유지하는 것이 곤란해졌다.
본 발명의 과제는, 웨이퍼에 형성된 복수의 반도체 디바이스의 복수의 전극에 대하여 복수의 프로브를 각각 일괄하여 접촉시키는 프로브 카드에서의 웨이퍼 대향면의 평활도를 소정 범위로 유지할 수 있는 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 청구항 1에 기재된 웨이퍼 검사용 인터페이스는, 기판과, 상기 기판의 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과, 상기 프로브 카드의 상기 프레임과의 접촉면에 형성되고, 상기 프로브 카드의 두께를 조정하는 스페이서를 가지는 것을 특징으로 하는 웨이퍼 검사용 인터페이스이다.
청구항 2에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 스페이서는, 상기 프로브 카드에서의 상기 웨이퍼에 대향하는 면의 평활도를 확보하기 위한 스페이서인 것을 특징으로 한다.
청구항 3에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프로브 카드에서의 상기 웨이퍼에 대향하는 면은, 복수의 프로브의 선단부에 의해 형성되는 면인 것을 특징으로 한다.
청구항 4에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 프로브 카드에서의 상기 복수의 프로브는, 상기 웨이퍼에 형성된 복수의 반도체 디바이스에 대응하는 복수의 프로브군으로 구분되고, 상기 스페이서는, 상기 복수의 프로브군 상호의 간극에 설치되어 있는 것을 특징으로 한다.
청구항 5에 기재된 웨이퍼 검사용 인터페이스는, 청구항 4에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 복수의 프로브군은 바둑판 형상으로 배열되어 있고, 상기 스페이서는 상기 바둑판 형상으로 배열된 상기 복수의 프로브군 상호 간의 격자 형상의 간극의 모서리부에 설치되어 있는 것을 특징으로 한다.
청구항 6에 기재된 웨이퍼 검사용 인터페이스는, 청구항 5에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 스페이서는, 평면 시에서 봤을 때 십자 형상을 나타내고 있는 것을 특징으로 한다.
청구항 7에 기재된 웨이퍼 검사용 인터페이스는, 청구항 1 내지 6 항 중 어느 한 항에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 스페이서는, 상기 프로브 카드에서의 기판과 열팽창율이 동일 또는 근사한 저팽창율재로 형성되어 있는 것을 특징으로 한다.
청구항 8에 기재된 웨이퍼 검사용 인터페이스는, 청구항 2 또는 3 항에 기재된 웨이퍼 검사용 인터페이스에 있어서, 상기 평활도는, 산술 평균 거칠기(Ra)가 Ra ≤ 30 μm인 것을 특징으로 한다.
상기 과제를 해결하기 위하여, 청구항 9에 기재된 웨이퍼 검사 장치는, 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서, 상기 검사실은 웨이퍼 검사용 인터페이스를 가지고, 상기 웨이퍼 검사용 인터페이스는, 기판과, 상기 기판의 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와, 상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과, 상기 프로브 카드의 상기 프레임과의 접촉면에 설치되고, 상기 프로브 카드의 두께를 조정하는 스페이서를 가지는 것을 특징으로 한다.
본 발명에 따르면, 프로브 카드의 프레임과의 접촉면에 프로브 카드의 두께를 조정하는 스페이서를 설치했으므로, 웨이퍼에 형성된 복수의 반도체 디바이스의 복수의 전극에 대하여 복수의 프로브를 각각 일괄하여 접촉시키는 프로브 카드에서의 웨이퍼 대향면의 평활도를 소정 범위로 유지할 수 있다.
도 1은 본 발명의 실시예에 따른 웨이퍼 검사 장치의 외관을 도시한 사시도이다.
도 2는 도 1에서의 웨이퍼 검사 장치의 II - II 선을 따르는 단면도이다.
도 3은 도 2에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 4는 도 3에서의 프로브 카드를 도시한 도이며, 도 4의 (A)는 포고 프레임과의 접촉면을 도시한 평면도, 도 4의 (B)는 웨이퍼와의 접촉면을 도시한 평면도이다.
도 5는 도 4에서의 심의 사시도이다.
도 6은 도 3의 웨이퍼 검사용 인터페이스의 부분 확대 단면도이다.
도 7은 도 6의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 8은 도 6의 웨이퍼 검사용 인터페이스를 이용한 웨이퍼에서의 각 반도체 디바이스의 전기적 특성 검사의 공정도이다.
도 9는 종래의 프로브 장치의 개략 구성을 도시한 단면도이다.
도 10은 도 9에서의 포고 프레임을 도시한 단면도이다.
이하에, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
도 1은, 본 발명의 실시예에 따른 웨이퍼 검사 장치의 외관을 도시한 사시도이다.
이 웨이퍼 검사 장치(10)는, 웨이퍼에 형성된 모든 반도체 디바이스의 모든 전극에 대하여 프로브 카드의 모든 프로브를 각각 일괄하여 접촉시켜 한 번에 전기적 특성 검사를 행하는 일괄 접촉형의 검사 장치로서, 공용할 수 있는 장치에 대해서는 가능한 한 공용한다고 하는 개념 하에 개발된 것이다. 따라서, 장치의 소형화를 도모하기 위하여, 검사실 이외의 다른 장소에서 웨이퍼의 얼라이먼트가 행해진다.
도 1에서 웨이퍼 검사 장치(10)는, 당해 웨이퍼 검사 장치(10)의 배면에서 웨이퍼의 반출입을 행하는 반출입 영역(S10)과, 이 반출입 영역(S10)에 대향하여 정면에 설치된 검사 영역(S40)과, 반출입 영역(S10)과 검사 영역(S40) 사이에 형성된 반송 영역(S30)으로 주로 구성되어 있다.
반출입 영역(S10)은, 복수의 재치 기구에 대응하여 복수의 단위 반출입 영역으로 구획되어 있고, 검사 영역(S40)도 복수의 검사실에 대응하여 복수의 단위 검사 영역으로 구획되어 있다. 즉, 반출입 영역(S10) 및 검사 영역(S40)은, 각각 맨션풍으로 복수의 방으로 구획되어 있고, 그 사이의 반송 영역(S30)을 웨이퍼 반송 기구(후술하는 도 2 참조)가 이동하여 웨이퍼를 반송한다.
도 2는, 도 1의 II - II 선을 따르는 단면도이다.
도 2에서, 반출입 영역(S10)에는 재치 기구로서 예를 들면 복수의 풉(F)의 수용 기구가 설치되어 있다. 또한, 반출입 영역(S10)의 도면 중 좌단에는 얼라이먼트실(12)을 가지는 얼라이먼트 영역(S20)이 형성되어 있고, 우단에는 바늘 자국 검사 장치(17)를 가지는 바늘 자국 검사 영역(S50)이 설치되어 있다. 또한, 반송 영역(S30)에는 웨이퍼 반송 기구(13)가 설치되어 있고, 검사 영역(S40)에는 복수의 검사실(14)이 설치되어 있다.
웨이퍼 반송 기구(13)는, 예를 들면 기대(基臺) 상에 설치된 회전체와, 회전체 상에서 각각 개별로 일방향으로 왕복 이동하는 상하 2 매의 암과, 기대 및 암을 승강시키는 승강 기구와, 이들을 반송 영역(S30)을 따라 왕복 이동시키는 이동 기구를 구비하고 있고, 상측의 암(13A)의 선단에는 웨이퍼(W)를 재치하여 반송하는 픽(13B)이 설치되어 있다(후술하는 도 3 참조).
웨이퍼 검사 장치(10)에서는, 웨이퍼 반송 기구(13)가 풉(F)으로부터 미검사의 웨이퍼(W)를 수취하여 얼라이먼트실(12)로 반송하고, 이 얼라이먼트실(12)에서는, 웨이퍼 반송 기구(13)의 픽(13B)에 대한 웨이퍼(W)의 얼라이먼트를 행하고, 웨이퍼 반송 기구(13)가 얼라이먼트 후의 웨이퍼(W)를 소정의 검사실(14)로 반입한다. 검사실(14)은, 후술하는 웨이퍼 검사용 인터페이스(18)를 가지고, 이 웨이퍼 검사용 인터페이스(18)는, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행한다.
또한, 웨이퍼 반송 기구(13)는 검사 완료된 웨이퍼(W)를 소정의 검사실(14)로부터 반출입 영역(S10)의 일단에 위치하는 바늘 자국 검사 영역(S50) 내에 설치된 바늘 자국 검사 장치(17)로 전달하고, 바늘 자국 검사 장치(17)는 검사 완료된 웨이퍼(W)에서의 각 반도체 디바이스의 전극에서의 바늘 자국(프로브(25)의 접촉 자국)의 검사를 행하고, 이 후 웨이퍼 반송 기구(13)가 검사 후의 웨이퍼(W)를 반출입 영역(S10)의 풉(F)으로 반입한다.
이 경우, 웨이퍼 반송 기구(13)는, 예를 들면 제 1 풉(F)으로부터 반출한 제 1 웨이퍼(W)를 제 1 검사실(14) 내로 반입하는데, 제 1 검사실(14) 내에서 제 1 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사가 행해지고 있는 동안에, 제 2 풉(F)으로부터 반출한 제 2 웨이퍼(W)를 제 2 검사실(14) 내로 반입할 수 있다. 또한 웨이퍼 반송 기구(13)는, 제 1 검사실(14) 내에서 제 1 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사가 행해지고 있는 동안에, 제 3 검사실로부터 검사 후의 제 3 웨이퍼(W)를 반출하여 제 3 풉(F)으로 반입할 수도 있다. 즉 웨이퍼 반송 기구(13)는, 복수의 풉(F) 및 복수의 검사실(14) 사이에서 순차적으로 웨이퍼(W)의 반출입을 행하고, 복수의 검사실(14)은, 각 검사실(14)에서 순차적으로 복수의 웨이퍼(W)에 대하여 이 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사를 행한다.
도 3은, 도 2에서의 검사실이 가지는 웨이퍼 검사용 인터페이스의 구성을 개략적으로 도시한 단면도이다.
도 3에서 웨이퍼 검사용 인터페이스(18)는, 검사실(14) 내의 천장부에 배치된 판상(板狀) 부재로 이루어지는 헤드 플레이트(19)와, 이 헤드 플레이트(19)의 하면을 구성하는 프레임(이하, ‘포고 프레임’이라고 함)(40)과, 이 포고 프레임(40)의 하면에 접촉하도록 배치된 프로브 카드(20)를 가진다. 프로브 카드(20)는, 기판(20a)과, 이 기판(20a)의 웨이퍼(W)와 대향하는 면에 형성된 복수의 프로브(25)로 주로 구성되어 있다. 프로브 카드(20)의 포고 프레임(40)과의 접촉면에는, 프로브 카드(20)의 두께를 조정하는 스페이서(이하, ‘심’(shim)이라고 함)(51)가 다수 배치되어 있다. 웨이퍼 검사용 인터페이스(18)는, 또한 프로브 카드(20)의 외주를 보지(保持)하여 포고 프레임(40)에 고정하는 고정 링(21)과, 검사실(14) 내의 저부(底部)로부터 세워 설치되어 도 3 중 상하 방향으로 이동하는 봉 형상의 리프터(22)와, 이 리프터(22)의 정부(頂部)에 설치된 대(臺) 형상의 척 탑(23)을 가진다. 척 탑(23)은 단면 볼록 형상을 나타내고, 중앙부에서 도면 중 상방으로 돌출된 볼록부(23A)와, 이 볼록부(23A)를 둘러싸고 볼록부(23A)보다 일단 낮게 형성된 단차부(23B)를 가지고, 볼록부(23A)의 상부 평면은 웨이퍼(W)의 웨이퍼 재치면(23C)으로 되어 있다.
도 4는, 도 3에서의 프로브 카드(20)를 도시한 도이며, 도 4의 (A)는 포고 프레임(40)과의 접촉면을 도시한 평면도, 도 4의 (B)는 웨이퍼(W)와의 접촉면을 도시한 평면도이다.
도 4의 (A), (B)에서, 프로브 카드(20)는 예를 들면 세라믹제이며, 직경이 330 mmφ인 원형 판상체를 나타내고, 그 두께는 예를 들면 2.9 mm이다. 중앙부의 접촉 영역(52)에는 예를 들면 한 변이 10 mm인 정방형(正方形)의 프로브 영역(53)이 규칙적으로 다수 배열되어 있고, 각 프로브 영역(53)에는 웨이퍼(W)에 형성된 복수의 반도체 디바이스에서의 각 반도체 디바이스의 복수의 전극에 각각 대응하는 한 군의 프로브(25)가 설치되어 있다. 한 무리의 프로브(25)에 의해 하나의 반도체 디바이스의 복수의 전극에 대응하는 하나의 프로브군이 형성되어 있다.
도 4의 (A)에서, 접촉 영역(52) 내에 규칙적으로 다수 배열된 프로브 영역(53) 상호 간에는 격자 형상의 간극이 형성되어 있고, 이 격자 형상의 간극의 모서리부에, 각각 평면에서 봤을 때 십자 형상의 심(51)이 배치되어 있다.
도 5는, 도 4에서의 심(51)의 사시도이다.
도 5에서 심(51)은, 평면에서 봤을 때 십자 형상을 나타내고 있다. 심(51)의 길이(a)는 예를 들면 15 ~ 20 mm, 두께(b)는 예를 들면 150 ~ 250 μm이다. 심(51)은, 열팽창율이 프로브 카드(20)의 기판(20a)과 동일 또는 근사한 재료, 예를 들면 인바(Invar) 등의 저열팽창 재료로 형성되어 있다. 이에 의해, 열팽창 또는 열수축했을 경우라도 기판(20a)과 심(51) 간에 휨이 발생하지는 않는다. 열팽창율이 근사하다는 것은, 예를 들면 웨이퍼(W)에 형성된 반도체 디바이스의 전기적 특성 검사를 행하는 검사 온도의 변경에 수반하여 분위기 온도가 변화해도, 2 개의 부재의 접촉면에서 휨이 발생하지 않을 정도로 2 개의 부재의 열팽창율의 차가 작은 것을 말한다.
여기서, 프로브 카드(20)에서의 기판(20a)의 표면 평활도는, 예를 들면 산술 평균 거칠기(Ra)가 Ra = 50 ~ 100 μm 정도이다. 따라서, 기판(20a)을 표면 평활도가 높은 포고 프레임(40)에 접촉시키면, 포고 프레임(40)과의 접촉면은 평평하게 되지만, 접촉면과 반대측의 면은 평평하게 되지 않는다. 또한, 기판(20a)의 웨이퍼(W)와의 대향면에 복수의 프로브(25)를 심어 프로브 카드(20)를 형성할 시에서의 기판(20a)의 포고 프레임(40)과의 접촉면으로부터 프로브(25)의 선단부까지의 길이인 프로브 카드(20)의 두께는, 프로브(25)의 길이의 불균일 뿐만 아니라 기판(20a)의 두께의 불균일에 의해 더욱 불균일해진다.
그런데, 본 발명이 대상으로 하는 프로브 장치에서는, 프로브 카드(20)에서의 웨이퍼(W)에 대향하는 면의 평활도로서, 예를 들면 산술 평균 거칠기(Ra ≤ 30 μm)가 요구된다.
따라서 본 발명자는, 프로브 카드(20)에서의 웨이퍼(W)와 대향하는 면의 평활도에 대한 요구를 달성하기 위하여, 프로브 카드(20)에서의 규칙적으로 다수 배열된 프로브 영역(53) 상호 간의 격자 형상의 간극의 각 모서리부에, 도 5의 십자 형상의 심(51)을 각각 배치하고, 이에 의해 프로브 카드(20)의 두께를 균등시키고, 이로써 웨이퍼(W)에 대향하는 면에 요구되는 평활도를 확보했다.
또한, 프로브 카드(20)에서의 웨이퍼(W)에 대향하는 면이란, 복수의 프로브(25)의 선단부에 의해 형성되는 면을 말한다.
프로브 카드(20)에의 심(51)의 접착은, 이하와 같이 행해진다.
우선, 프로브 카드(20)에서의 규칙적으로 다수 배열된 프로브 영역(53) 상호 간의 격자 형상의 간극의 모서리부(이하, ‘심 접착 위치’라고 함)의 모두에서 프로브 카드(20)의 두께를 측정한다. 이어서, 예를 들면 두께가 10 μm씩 변화하는 복수의 심(51)을 준비하고, 각 심 접착 위치에 어느 두께의 심(51)을 접착함에 따라 프로브 카드(20)의 두께가 균등하게 되는지를 구하고, 구한 소정 두께의 심(51)을 각각 대응하는 심 접착 위치에 접착한다. 이에 의해, 프로브 카드(20)의 두께가 균등해지고, 이 프로브 카드(20)에서의 웨이퍼(W)에 대향하는 면의 산술 평균 거칠기(Ra ≤30 μm)를 달성할 수 있다. 심(51)의 프로브 카드(20)에의 접착은, 예를 들면 열경화성 접착제에 의해 행해진다.
도 6은, 도 3의 웨이퍼 검사용 인터페이스의 부분 확대 단면도이다.
도 6에서, 프로브 카드(20)의 포고 프레임(40)과의 접촉면에 소정 두께의 심(51)이 다수 접착되어 있다. 즉, 웨이퍼 검사용 인터페이스(18)는, 기판(20a)과, 이 기판(20a)의 웨이퍼(W)에 대향하는 면에 설치된 복수의 프로브(25)를 구비한 프로브 카드(20)와, 웨이퍼(W)를 사이에 두고 프로브 카드(20)에 대향하여 배치된 대 형상의 척 탑(23)과, 프로브 카드(20)의 웨이퍼(W)에 대향하는 면과는 반대측의 면에 접촉하여 이 프로브 카드(20)를 지지하는 포고 프레임(40)으로 주로 구성되어 있다.
프로브 카드(20)의 포고 프레임(40)과의 접촉면의 심 접착 위치에는, 각각 심(51)이 접착되어 있다. 이에 의해, 프로브 카드(20)에서의 두께의 불균일이 시정되고, 프로브 카드(20)에서의 웨이퍼(W)에 대향하는 면의 평활도가 소정 범위로 유지된다.
또한, 프로브 카드(20)에서의 접촉 영역(52)을 둘러싸도록 형성된 고정 링(21)은, 프로브 카드(20)를 포고 프레임(40)에 고정한다. 또한, 프로브 카드(20)와 웨이퍼(W) 간에는 내측 공간(28)이 형성되고, 척 탑(23)과 고정 링(21) 간에는 내측 공간(28)을 포함하는 외측 공간(27)이 형성되어 있다. 내측 공간(28) 및 외측 공간(27)은, 각각 씰 부재(26 및 24)에 의해 씰링되어 있다(도 3 참조).
이하에, 이러한 구성의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치에 의한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사에 대하여 설명한다.
도 7 및 도 8은, 도 6의 웨이퍼 검사용 인터페이스를 구비한 웨이퍼 검사 장치에 의한 웨이퍼에 형성된 반도체 디바이스의 전기적 특성 검사의 공정도이다.
우선, 웨이퍼 반송 기구(13)가 얼라이먼트 후의 웨이퍼(W)를 검사실(14) 내로 반입하고, 픽(13B)에 대하여 얼라이먼트가 행해진 웨이퍼(W)를 프로브 카드(20)와 대향시킨다. 이 때, 웨이퍼 반송 기구(13)는 암(13A)을 미소하게 이동시켜, 픽(13B)과 프로브 카드(20)와의 얼라이먼트를 행한다(도 7의 (A)). 이에 의해, 웨이퍼(W)와 프로브 카드(20)와의 얼라이먼트가 행해진다.
이어서, 웨이퍼 반송 기구(13)가 픽(13B)을 프로브 카드(20)를 향해 이동시켜 웨이퍼(W)를 프로브 카드(20)에 접촉시킨다. 이 때, 이미 웨이퍼(W)와 프로브 카드(20)와의 얼라이먼트가 행해져 있으므로, 프로브 카드(20)의 각 프로브(25)가 웨이퍼(W)에 형성된 각 반도체 디바이스의 각 전극과 각각 정확히 접촉한다(도 7의 (B)). 이 때, 프로브 카드(20)의 포고 프레임(40)과의 접촉면에 복수의 심(51)이 배치되고, 프로브 카드(20)의 두께가 균등하게 조정되어 있으므로, 프로브 카드(20)에서의 웨이퍼(W)와 대향하는 면의 평활도가 소정 범위, 예를 들면 산술 평균 거칠기(Ra)가, Ra ≤ 30 μm로 유지된다. 따라서, 프로브 카드(20)의 프로브(25)와 웨이퍼(W)에 형성된 반도체 디바이스의 각 전극이 정확히 접촉한다.
이어서, 프로브 카드(20)와 웨이퍼(W) 간에 형성된 내측 공간(28)을 감압하여 웨이퍼(W)를 프로브 카드(20)에 끌어당겨 임시 고정하고, 이 후 픽(13B)은 웨이퍼(W)로부터 분리되어 웨이퍼 반송 기구(13)에 의해 검사실(14)로부터 퇴출된다(도 7의 (C)).
이어서, 척 탑(23)을 지지하는 리프터(22)가 척 탑(23)을 상방으로 이동시켜 척 탑(23)을 고정 링(21)에 접촉시킨다. 이 때, 척 탑(23)의 볼록부(23A)는 단차부(23B)로부터 상방으로 돌출되어 있으므로, 이 볼록부(23A)의 상부 평면인 웨이퍼 재치면(23C)은 프로브 카드(20)에 임시 고정된 웨이퍼(W)에 접촉하고, 결과적으로 웨이퍼(W)가 웨이퍼 재치면(23C) 상에 위치하게 된다(도 8의 (A)).
이어서, 척 탑(23)이 고정 링(21)에 접촉되어, 척 탑(23)과 고정 링(21) 간에 형성된 외측 공간(27)을 감압하여 척 탑(23)을 고정 링(21)에 끌어당기고, 척 탑(23)이 고정 링(21)에 의해 간접적으로 고정된다. 이 때, 고정 링(21)에 끌어당겨진 척 탑(23)은 웨이퍼 재치면(23C) 상에 위치하는 웨이퍼(W)를 프로브 카드(20)에 압압하지만, 척 탑(23)은 웨이퍼(W)보다 높은 강성을 가지므로, 웨이퍼(W)를 프로브 카드(20)에 균일하게 압압할 수 있다. 이 후, 리프터(22)는 도면 중 하방으로 이동하여 척 탑(23)으로부터 분리된다(도 8의 (B)).
이어서, 프로브 카드(20)의 각 프로브(25)로부터 소정치의 전류가 각 반도체 디바이스의 각 전극에 흘러 각 반도체 디바이스의 전기적 특성 검사가 일괄하여 행해지고, 이 후 본 검사를 종료한다.
본 실시예에 따르면, 프로브 카드(20)의 포고 프레임(40)과의 접촉면에, 프로브 카드(20)의 두께를 조정하는 심(51)을 설치했으므로, 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 복수의 전극에 대하여 복수의 프로브를 각각 일괄하여 접촉시키는 프로브 카드의 두께가 균등해져, 웨이퍼 대향면의 평활도를 확보할 수 있다. 또한 이에 의해, 프로브 카드(20)에 형성된 각 프로브(25)를 웨이퍼(W)에 형성된 복수의 반도체 디바이스의 각 전극에 정확히 접촉시킬 수 있고, 이로써 웨이퍼에 형성된 반도체 디바이스에 대하여 적정한 전기적 특성 검사를 행할 수 있다.
본 실시예에 따르면, 심(51)의 형상을 평면에서 봤을 때 십자 형상으로 했으므로, 심 접착 위치인 프로브 카드(20)에 형성된 복수의 프로브군 상호 간의 격자 형상의 간극의 모서리부의 형상에 쉽게 적합시킬 수 있고, 또한 이 심(51)은, 예를 들면 작업자의 손 또는 지그에 의해 잡기 쉽게 되어 있기 때문에, 심(51)을 프로브 카드(20)의 기판(20a)에 접착할 시의 핸들링이 용이해져 작업성이 향상된다. 또한, 프로브 카드의 심 접착 위치가 되는 모든 개소에서 심(51)을 쉽게 접착할 수 있게 되므로, 두께 조정이 용이해져 웨이퍼(W)에 대향하는 면의 평활도를 쉽게 유지할 수 있게 된다. 또한 심(51)은, 예를 들면 단면 원형의 심에 비해 소정의 평면적을 가지므로, 국소적인 응력의 집중을 방지하여, 프로브 카드(20)의 국소적인 변형을 억제할 수 있다. 이에 의해, 기판(20a)에 형성되는 프로브(25)의 국소적인 기울기를 방지할 수도 있다.
본 실시예에서, 프로브 카드(20)의 접촉 영역(52)의 주변부 근방의 심으로서, 평면에서 봤을 때 L 자 형상의 심을 이용하는 것이 바람직하다. 이에 의해, 접촉 영역(52)의 전면에 걸쳐 균등하게 심을 접착할 수 있어, 프로브 카드(20)에서의 웨이퍼(W)에 대향하는 면의 평활도를 쉽게 확보할 수 있게 된다. 또한 본 실시예에서, 평면에서 봤을 때 십자 형상의 심(51) 대신에 원 기둥 또는 각 기둥의 심을 적용할 수도 있다.
본 실시예에서는, 프로브 카드(20)의 각 프로브(25)를 각각 대응하는 웨이퍼(W)의 모든 반도체 디바이스에서의 모든 전극에 대하여 일괄하여 접촉시켜 한 번에 전기적 특성 검사를 행할 수 있으므로, 반도체 디바이스의 생산성이 향상된다.
이상, 본 발명에 대하여 상기 실시예를 이용하여 설명했지만, 본 발명은 상기 실시예에 한정되지 않는다.
W : 웨이퍼
14 : 검사실
18 : 웨이퍼 검사용 인터페이스
20 : 프로브 카드
20a : 기판
23 : 척 탑
25 : 프로브
40 : 포고 프레임
51 : 심(스페이서)

Claims (9)

  1. 기판과, 상기 기판의 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
    상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과,
    상기 프로브 카드의 상기 프레임과의 접촉면에 형성되고, 상기 프로브 카드의 두께를 조정하는 스페이서를 가지는 웨이퍼 검사용 인터페이스로서,
    상기 스페이서는, 상기 프로브 카드에서의 기판과 열팽창율이 동일 또는 근사한 저팽창율재로 형성되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  2. 제 1 항에 있어서,
    상기 스페이서는, 상기 프로브 카드에서의 상기 웨이퍼에 대향하는 면의 평활도를 확보하기 위한 스페이서인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  3. 제 2 항에 있어서,
    상기 프로브 카드에서의 상기 웨이퍼에 대향하는 면은, 복수의 프로브의 선단부에 의해 형성되는 면인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  4. 제 1 항에 있어서,
    상기 프로브 카드에서의 상기 복수의 프로브는, 상기 웨이퍼에 형성된 복수의 반도체 디바이스에 대응하는 복수의 프로브군으로 구분되고,
    상기 스페이서는, 상기 복수의 프로브군 상호의 간극에 설치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  5. 제 4 항에 있어서,
    상기 복수의 프로브군은 바둑판 형상으로 배열되어 있고, 상기 스페이서는 상기 바둑판 형상으로 배열된 상기 복수의 프로브군 상호 간의 격자 형상의 간극의 모서리부에 설치되어 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  6. 제 5 항에 있어서,
    상기 스페이서는, 평면에서 봤을 때 십자 형상을 나타내고 있는 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  7. 삭제
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 평활도는, 산술 평균 거칠기(Ra)가 Ra ≤ 30 μm인 것을 특징으로 하는 웨이퍼 검사용 인터페이스.
  9. 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 검사실과, 상기 검사실로의 상기 웨이퍼의 반출입을 행하는 반송 기구를 구비하는 웨이퍼 검사 장치에 있어서,
    상기 검사실은 웨이퍼 검사용 인터페이스를 가지고,
    상기 웨이퍼 검사용 인터페이스는,
    기판과, 상기 기판의 웨이퍼에 대향하는 면에 상기 웨이퍼에 형성된 복수의 반도체 디바이스의 전극에 대응하여 설치된 복수의 프로브를 구비한 프로브 카드와,
    상기 프로브 카드의 상기 웨이퍼에 대향하는 면과는 반대측의 면에 접촉하여 상기 프로브 카드를 지지하는 프레임과,
    상기 프로브 카드의 상기 프레임과의 접촉면에 설치되고, 상기 프로브 카드의 두께를 조정하는 스페이서를 가지고,
    상기 스페이서는, 상기 프로브 카드에서의 기판과 열팽창율이 동일 또는 근사한 저팽창율재로 형성되어 있는 것을 특징으로 하는 웨이퍼 검사 장치.
KR1020130026096A 2012-03-14 2013-03-12 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치 KR101406753B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-057203 2012-03-14
JP2012057203A JP5941713B2 (ja) 2012-03-14 2012-03-14 ウエハ検査用インターフェース及びウエハ検査装置

Publications (2)

Publication Number Publication Date
KR20130105444A KR20130105444A (ko) 2013-09-25
KR101406753B1 true KR101406753B1 (ko) 2014-06-12

Family

ID=49134177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130026096A KR101406753B1 (ko) 2012-03-14 2013-03-12 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치

Country Status (5)

Country Link
US (1) US9151780B2 (ko)
JP (1) JP5941713B2 (ko)
KR (1) KR101406753B1 (ko)
CN (1) CN103308735B (ko)
TW (1) TWI583976B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016075550A (ja) * 2014-10-06 2016-05-12 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
JP6625423B2 (ja) * 2015-12-17 2019-12-25 東京エレクトロン株式会社 ウエハ検査装置及びそのメンテナンス方法
CN107422242A (zh) * 2016-05-23 2017-12-01 北大方正集团有限公司 一种vdmos芯片的测试装置及方法
JP6956030B2 (ja) * 2018-02-28 2021-10-27 東京エレクトロン株式会社 検査システム
JP7437991B2 (ja) 2020-03-25 2024-02-26 東京エレクトロン株式会社 検査装置、及び、チャックトップの位置調整方法
TWI747553B (zh) * 2020-10-15 2021-11-21 華邦電子股份有限公司 晶圓檢測裝置
CN116879598B (zh) * 2023-09-01 2023-12-01 江苏鹏利芝达恩半导体有限公司 一种用于连接探头卡和半导体检测装置的接口制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142537A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体装置の検査装置
KR20080022867A (ko) * 2006-09-08 2008-03-12 윌테크놀러지(주) 평탄도 조절 가능한 프로브 유닛
KR20110047358A (ko) * 2009-10-30 2011-05-09 티에스씨멤시스(주) 프로브 카드 조립체
KR20110099077A (ko) * 2011-07-25 2011-09-06 삼성전기주식회사 프로브 카드

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249132B1 (en) * 1997-02-12 2001-06-19 Tokyo Electron Limited Inspection methods and apparatuses
JP3279294B2 (ja) * 1998-08-31 2002-04-30 三菱電機株式会社 半導体装置のテスト方法、半導体装置のテスト用プローブ針とその製造方法およびそのプローブ針を備えたプローブカード
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6828810B2 (en) * 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
JP4548817B2 (ja) * 2002-10-18 2010-09-22 東京エレクトロン株式会社 プローブ装置
KR101029178B1 (ko) * 2003-03-10 2011-04-12 하마마츠 포토닉스 가부시키가이샤 포토다이오드 어레이 및 그 제조방법 그리고 방사선 검출기
TWI266057B (en) * 2004-02-05 2006-11-11 Ind Tech Res Inst Integrated probe card and the packaging method
TW200600795A (en) * 2004-03-31 2006-01-01 Jsr Corp Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
WO2006126279A1 (ja) * 2005-05-23 2006-11-30 Kabushiki Kaisha Nihon Micronics プローブ組立体、その製造方法および電気的接続装置
KR100706814B1 (ko) * 2006-02-28 2007-04-12 삼성전자주식회사 프로브카드의 팁 세정기구를 구비한 반도체 검사설비 및프로브카드 팁의 세정방법
JP5190195B2 (ja) * 2006-11-29 2013-04-24 株式会社日本マイクロニクス 電気的接続装置
US7724007B2 (en) * 2007-09-28 2010-05-25 Tokyo Electron Limited Probe apparatus and probing method
US8110818B2 (en) * 2008-10-08 2012-02-07 Hermes Microvision, Inc. Method of controlling particle absorption on a wafer sample being inspected by a charged particle beam imaging system
US7960989B2 (en) * 2008-12-03 2011-06-14 Formfactor, Inc. Mechanical decoupling of a probe card assembly to improve thermal response
JP2011043377A (ja) * 2009-08-20 2011-03-03 Tokyo Electron Ltd 検査用接触構造体
KR101108726B1 (ko) * 2010-01-26 2012-02-29 삼성전기주식회사 수평도 조절부재
US8736294B2 (en) * 2010-12-14 2014-05-27 Formfactor, Inc. Probe card stiffener with decoupling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142537A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd 半導体装置の検査装置
KR20080022867A (ko) * 2006-09-08 2008-03-12 윌테크놀러지(주) 평탄도 조절 가능한 프로브 유닛
KR20110047358A (ko) * 2009-10-30 2011-05-09 티에스씨멤시스(주) 프로브 카드 조립체
KR20110099077A (ko) * 2011-07-25 2011-09-06 삼성전기주식회사 프로브 카드

Also Published As

Publication number Publication date
JP2013191736A (ja) 2013-09-26
TW201350883A (zh) 2013-12-16
CN103308735A (zh) 2013-09-18
CN103308735B (zh) 2016-06-29
KR20130105444A (ko) 2013-09-25
TWI583976B (zh) 2017-05-21
US9151780B2 (en) 2015-10-06
JP5941713B2 (ja) 2016-06-29
US20130249587A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
KR101406753B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP7245984B2 (ja) プローバ
JP6031238B2 (ja) ウエハ検査用インターフェース及びウエハ検査装置
KR101394362B1 (ko) 웨이퍼 검사 장치
JP5952645B2 (ja) ウエハ検査用インターフェース及びウエハ検査装置
TWI756377B (zh) 檢查裝置及接觸方法
US9638745B2 (en) Wafer mounting method and wafer inspection device
US9863977B2 (en) Method of contacting substrate with probe card
JP6625423B2 (ja) ウエハ検査装置及びそのメンテナンス方法
CN111742399B (zh) 接触精度保证方法、接触精度保证机构和检查装置
KR101429492B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP2004140296A (ja) 被検査体を温度制御するプローブ装置及びプローブ検査方法
JP2011091222A (ja) ウェーハ検査装置及びそれを用いた半導体ウェーハの検査方法
KR102217812B1 (ko) 프레임 일체형 마스크의 제조 장치
KR102152686B1 (ko) 프레임 일체형 마스크의 제조 장치
JP2005251813A (ja) ウエハレベルバーンインアライメント装置およびウエハレベルバーンインアライメント方法
JP2018041838A (ja) プローバ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 6