JP2003142537A - 半導体装置の検査装置 - Google Patents

半導体装置の検査装置

Info

Publication number
JP2003142537A
JP2003142537A JP2001336223A JP2001336223A JP2003142537A JP 2003142537 A JP2003142537 A JP 2003142537A JP 2001336223 A JP2001336223 A JP 2001336223A JP 2001336223 A JP2001336223 A JP 2001336223A JP 2003142537 A JP2003142537 A JP 2003142537A
Authority
JP
Japan
Prior art keywords
probe
wafer
semiconductor device
inspecting
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001336223A
Other languages
English (en)
Inventor
Toshio Miyatake
俊雄 宮武
Tatsuya Nagata
達也 永田
Hiroya Shimizu
浩也 清水
Ryuji Kono
竜治 河野
Hideyuki Aoki
英之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001336223A priority Critical patent/JP2003142537A/ja
Publication of JP2003142537A publication Critical patent/JP2003142537A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 広い面積にわたって電極パッドにプローブさ
せる場合でも、全てのプローブに対して、ほぼ均等な圧
力を加え、安定した導通が得られる半導体検査用プロー
ブ装置を提供する。 【解決手段】 プローブ装置のステージ16のウェハ2
1が載置される領域の周囲にウェハ21の厚さとほぼ同
じ高さのスペーサ160を配置し、プローブ構造体11
をウェハ21とスペーサ160の両方に対向させ、プロ
ーブ構造体11のウェハ21に対向している部分を押圧
することにより、プローブ構造体11がウェハ21の表
面に対して傾斜するのを防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造時
の検査に係り、特にバーンイン検査、最終検査など半導
体製造工程における半導体装置の電気的特性の検査に関
する。
【0002】
【従来の技術】半導体装置の製造においては、半導体ウ
ェハ上に精密写真転写技術等を用いて、複数の半導体装
置が形成され、この後各半導体装置毎に切断される。こ
のような半導体装置の製造工程では、従来からプローブ
装置を用いて、半完成品の半導体装置の電気的特性の測
定を半導体ウェハの状態で行い、この試験の結果、良品
と判断されたもののみをパッケージング等の後工程に送
ることによって、生産性の向上をはかっている。
【0003】このようなプローブ装置は、X―Y―Z―
θ方向に移動可能に構成された、被検査体としての半導
体ウェハを載せるためのステージを備えている。ステー
ジの上方には、半導体ウェハに形成された半導体装置の
電極パッドに対応した多数のプローブ針を備えたプロー
ブカードが配置される。そして、ステージ上に半導体ウ
ェハを載せ、ステージの位置を調節することにより、半
導体ウェハの電極パッドにプローブ針を接触させ、この
プローブ針を介して試験手段であるテスタにより電気的
特性の測定を行う。
【0004】しかし近年、半導体装置の微細化が進み、
回路の集積度が高まり、それに伴って電極パッドのサイ
ズも微細化し、その間隔も狭まっている。例えば、半導
体装置の各電極パッドは、一辺が60〜100μm角で
あり、各電極パッド列の相互間ピッチ距離は100〜2
00μmである。したがって、プローブカードの限られ
たスペースに数百本〜数千本という多数のプローブ針が
必要となるが、このようなことは技術的に困難であり、
限界に近づきつつある。
【0005】また、検査の効率を上げるために、一度に
プローブすることができる面積を増加させ、最終的には
半導体ウェハを一括でプローブするような技術開発が求
められている。これは、いわゆるWLBI(Wafer Lev
el Burn In)と呼ばれるような、これまで個片に切断
された後に行われていたバーンイン検査をウェハの状態
で行う、というような検査方法を実現するためにも必要
となる。
【0006】そこで、特開平9―036188号公報お
よび特開平9―043276号公報に示されるように、
所定のパターン配線を有する膜部材に複数の電極バンプ
を設けた、いわゆるメンブレンタイプのプローブカード
が提案されている。
【0007】このうち特開平9―036188号公報に
記載されているプローブ装置は、多数の電極バンプを有
する膜部材を、独立に上下移動可能な複数のブロックで
ウェハに押し付けることにより、広い面積にわたってウ
ェハの表面プロファイルに追従した状態で押圧する。こ
れにより、ウェハ上の電極パッドに対し、ほぼ均等に圧
力を加えプロービングを行う。
【0008】一方、特開平9―043276号公報に記
載されているプローブ装置は、多数の電極バンプを有す
る膜部材を、ポゴピン(スプリングを内装し伸縮可能な
ピン)を介して押圧部材でウェハに押付けることによ
り、広い面積にわたってウェハの表面プロファイルに追
従した状態で押圧する。これにより、ウェハ上のパッド
に対し、ほぼ均等に圧力を加えプロービングを行う。
【0009】しかしながら、特開平9―036188号
公報開示の技術では、電極バンプを備えた方形のブロッ
クを格子状に並べてウェハに押し付けるため、ウェハ外
周部では、一つのブロック内でウェハに当たる部分とウ
ェハの外側になってウェハに当たらない部分が存在する
場合がある。このような場合には、ブロックがウェハに
対して傾き、ブロック内で荷重のばらつきが発生しプロ
ーブできない部分が生じてしまう可能性がある。
【0010】また特開平9―043276号公報では、
段差部分でもポゴピンが追従するような構造になってい
るが、段差の下の部分を押圧することにより、そこでメ
ンブレン状のプローブカードが引っ張られて、プローブ
がパッドに対してずれてしまいプローブできなくなる可
能性がある。
【0011】
【発明が解決しようとする課題】本発明は、半導体ウェ
ハ上の複数の半導体装置の電極パッドを一括してプロー
ブする場合のように、広い面積にわたって電極パッドに
プローブさせる場合でも、全てのプローブに対して、ほ
ぼ均等な圧力を加え、安定した導通が得られる半導体検
査用プローブ装置を提供することを課題とする。
【0012】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、ウェハ上に形成された、複数の電極パッ
ドを有する被検査体、すなわち半導体装置の電極パッド
にプローブを接触させて前記被検査体の電気特性を検査
するためのプローブ装置であって、被検査体を載置、固
定するためのステージと、前記被検査体の複数の電極パ
ッドに対応するように形成されたプローブを備え、前記
ステージ、すなわちステージに載置された被検査体に対
向して設けられるプローブ構造体と、前記プローブ構造
体を、ウェハ全域にプロービングさせるための位置決め
機構と、前記プローブ構造体のプローブ形成面の反対面
を押圧し、プローブと被検査体の電極パッドを接触させ
るための押圧機構と、を備えており、以下のような特徴
の少なくとも一つを持つ。 (1) 前記ステージは被検査体を入れることができる、被
検査体と同じ高さの段差を形成するためのスペーサを有
し、前記プローブ構造体を被検査体に接触させる時に、
プローブ構造体をウェハ、及び、前記スペーサに押圧す
ること。ステージのウェハが載置される部分を周囲より
も低い凹部をなすように形成し、ウェハが載置されたと
き、ウェハの上面と、ステージの前記凹部の外側の部分
の上面の高さが同じになるようにしてもよい。前記スペ
ーサのプローブ構造体と接触する部分や、ステージの前
記凹部の外側のウェハの上面と同じ高さになる部分は、
電気絶縁性を持たせておく必要がある。 (2) 前記押圧機構はプローブ構造体のうち被検査体と接
触する部分内で少なくとも3点以上の点で押圧し、被検
査体と接触する部分にのみ押圧荷重をかけることができ
ること。このように構成することで、被検査体がない、
ウェハの外周部分でプローブ構造体が傾斜してプローブ
と電極パッドの接触が不安定になるのが避けられる。な
お、前記プローブ構造体のプローブは、被検査体と対応
する部分にのみ形成されていることが望ましい。被検査
体と対応していない部分にプローブがあっても、使用さ
れることがないから、無駄である。 (3) プローブ構造体は、ウェハに形成された複数の半導
体装置全ての電極パッドに同時に接触できる数と配置の
プローブを備えたものとし、1度の位置決めで半導体装
置全ての検査を終わらせるのが望ましいが、いくつかの
半導体装置の電極パッドに同時に接触できる数と配置の
プローブを備えたものとし、いくつかの半導体装置の検
査が終わる毎に新たな複数の半導体装置に位置決めして
検査を行うようにし、何回かに分けてウェハの検査を行
うようにしてもよい。 (4) プローブ構造体は、それぞれ独立してステージに向
かって進退できる複数のプローブ構造体の集合体として
構成し、各プローブ構造体はそれぞれ複数の半導体装置
に対応できる数と配置のプローブを備えたものとするの
が望ましい。それぞれ独立してステージに向かって進退
できるようにすることで、押圧機構による押圧が、ウェ
ハの微細な凹凸により追従してプローブを電極パッドに
接触させることを容易にする。
【0013】プローブ装置と、このプローブ装置に接続
されて半導体装置の電気特性を検査する試験手段と、を
含む半導体装置の検査装置を構成する場合、プローブ装
置として、上記条件を備えたプローブ装置を用いればよ
い。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して具体的に説明する。
【0015】まず、本発明の第1の実施の形態に係る半
導体装置の検査装置について説明する。半導体装置の検
査装置は、ウェハに形成された半導体装置に電流あるい
は電圧を負荷して出力を取り出す部分(以下、プローブ
装置という)と、取り出された出力を判断する部分(試
験手段)から構成される。本発明はこのプローブ装置
と、プローブ装置を含む半導体装置の検査装置に係るも
のである。図1は本発明の第1の実施の形態に係るプロ
ーブ装置の平面図、図2、図3はそれぞれ図1のA―A
´、B―B´線矢視断面図であり、上記試験手段に相当
する部分は図示及び説明を省略する。
【0016】プローブ装置1は、複数のプローブ構造体
11、プローブ構造体11を位置決めする位置決め枠1
2、プローブ構造体11を被検査体である半導体ウェハ
21(あるいはウェハに形成された半導体装置22)に
対して押圧する押圧機構13、押圧機構13を介してプ
ローブ構造体11に結合されたプリント基板14、プリ
ント基板14がたわまないようにするためプリント基板
14の押圧機構13と反対側の面に結合された補強板1
5と、半導体ウェハ21を載せるステージ16とを備え
ている。
【0017】プローブ構造体11は、被検査体である半
導体ウェハ21に形成された半導体装置22の電極パッ
ド23に対応する位置にプローブとなる突起1111を
備え、一つのプローブ構造体で複数の半導体装置を検査
できるようになっている。
【0018】本実施の形態におけるプローブ構造体11
の詳細な構造を図4から図8に示す。図4はプローブ構
造体の略平面図、図5は図4に示すプローブ構造体11
のC―C´線矢視断面図である。図4に示すように、プ
ローブ構造体は、一つの半導体装置を検査するためのプ
ローブユニット110を複数集めることにより構成され
ている。本実施の形態では、12個のプローブユニット
110で一つのプローブ構造体11が構成されている。
なお、図1では、14個のプローブ構造体11が配置さ
れ、各プローブ構造体11は、同一パターンで配置され
た12個のプローブユニット110を備えている。図1
に示された小さい桝目は、半導体ウェハに形成された半
導体装置22を示している。
【0019】各プローブ構造体は、プローブ基板111
と、異方性導電膜113を介してプローブ基板111に
結合されたセラミック基板112と、セラミック基板1
12を覆う金属カバー114からなる。異方性導電膜1
13は、プローブ基板111とセラミック基板112の
間を電気的に接続する。
【0020】図6、図7、図8は、プローブ構造体11
の構成要素の一つのプローブ基板111を示し、それぞ
れプローブ面の平面図、断面図、プローブ面の反対面の
平面図である。
【0021】プローブ基板111には、図に示すよう
に、個別に変形が容易な梁1110が形成され、前記梁
には検査対象である半導体装置と対向する側に、半導体
装置と電気的に導通を行うためのプローブとして突起1
111が形成されている。突起1111は、半導体装置
の複数の電極パッド位置に合わせて、マイクロマシニン
グ技術により高精度に加工されている。その位置精度は
1μm以下である。このように、突起を梁上に形成する
ことにより、半導体装置の電極パッドに突起が当たる時
に梁がたわみ、電極パッドの高さばらつきを吸収するこ
とができる。なお前記梁は、図に示すような両持ち梁の
ほか、図示しないが、片持ち梁でもよい。図に示すよう
に、突起1111および梁1110には金属配線111
2が形成されており、外部との電気的なやり取りを行う
ための2次電極パッド1113に接続されている。な
お、図7では、図の両側にある2次電極パッド1113
が中央に示された突起1111に接続されているように
見えるが、図6を見ればわかるように、突起1111は
右もしくは左の一方の2次電極パッド1113のみに接
続されている。
【0022】配線は、抵抗率が小さいCuが好適であ
り、配線の酸化を防止するためにニッケルがCuの上に
形成されていてもよい。プローブ先端には、Auをコー
ティングし、接触性を向上させるのが好ましい。前記金
属配線1112の配線材料は150℃以上で溶解せず、
電気的導通がある薄膜形成可能で、抵抗率が低い材料で
あれば、他の材料を用いてもよい。また、2次電極パッ
ド1113表面には、他の電気接続端子を導通しやすい
ようにAuがコーティングされていてもよい。
【0023】セラミック基板112は積層構造を持ち、
電源線やグランド線など共通化できる部分をまとめた
り、適切に配線を引き出すことにより、テスタとの接続
を行いやすくしてある。接続の方法としては、図示しな
いが、セラミック基板上にコネクタをつけて、そこから
フレキ配線などを用いてテスタと接続するなどの方法が
考えられる。また、本実施の形態のようにセラミック基
板を用いるのではなく、プローブ基板とプリント基板の
間にポゴピンを設置して、直接接続するような方法をと
ってもよい。金属カバー114は、プローブユニットが
半導体装置に押圧されたときにたわむのを防ぐために配
置されている。
【0024】このようなプローブ構造体を複数(図1で
は14個)用い、位置決め枠12を使って、半導体ウェ
ハ上の半導体装置の位置に対応させることにより、ウェ
ハ一括プローブを実現する。
【0025】以上のように本実施の形態におけるプロー
ブ構造体11には、Siを用いるプローブ基板を用いた
が、メンブレンタイプのプローブカード等で同様の機能
を持つものがあればそれを用いてもよい。
【0026】この時、プローブ構造体は全て同じ構造の
ものを用いることが、プローブ構造体を安価に作ること
ができるため望ましいが、このような場合ウェハ上の外
周部では、一つのプローブ構造体の中で、ウェハ上の半
導体装置の電極パッドに当たる突起1111と、当たら
ない突起1111ができる。当たらない突起があるとこ
ろでは、プローブ構造体がウェハに対して傾いてしま
い、押圧荷重がばらつきプローブできない部分が発生す
る可能性がある。
【0027】このような現象をなくすために、半導体ウ
ェハ21を載せるステージ16には、被検査体である半
導体ウェハを入れることのできる、半導体ウェハの厚さ
とほぼ同じ高さの段差を形成するためのスペーサ160
を配置する。スペーサ160は、ステージ16の中央部
を、半導体ウェハ21の外径に合わせて半導体ウェハの
厚さとほぼ同じ深さの円形の凹みを削り込んで形成して
もよいし、半導体ウェハの厚さとほぼ同じ厚さの板材の
中央部を半導体ウェハ21の外径とほぼ同じ径で切りぬ
き、これをステージ16の表面に固定して形成してもよ
い。
【0028】上述のようなスペーサ160をステージ1
6に設け、スペーサ160で形成されるステージ16中
央部の円形の凹みに検査対象の半導体ウェハ21を配置
する。この構成でプローブ構造体11を半導体ウェハ2
1に対して押圧すると、半導体ウェハ上の半導体装置の
電極パッドとこのスペーサ160の両方に、プローブ構
造体が押圧され、半導体ウェハとプローブ構造体の平行
が保たれ、プローブ構造体上の全ての領域でプローブで
きる。
【0029】スペーサは図1のようにウェハの全周にあ
ってもよいし、図示しないが、プローブ構造体が当たる
部分にだけあってもよい。
【0030】このようにスペーサにプローブ構造体を押
圧する場合には、スペーサが導電性であると、スペーサ
に当たったプローブ間でショートしてしまい、検査が行
えなくなってしまう恐れがあるため、プローブ構造体が
接触するスペーサ部分は電気絶縁性を持つことが必要と
なる。そのため、ステージ16のスペーサ部分は電気絶
縁性を持つ材料を用いることが望ましい。しかし、ステ
ージの材料として金属材料が用いられるのが一般的と考
えられるので、その場合には、電気絶縁性を持つシート
161をスペーサに張りつけるとよい。そのとき、シー
ト161の弾性を考慮して、押圧したときにプローブ構
造体の傾きが生じないような厚さのシートを用いる必要
がある。なお、電気絶縁性のシートに限らず、その他の
方法でもスペーサのプローブ構造体に対向する部分に電
気絶縁性を持たせることができればそれを用いてもよ
い。
【0031】本実施の形態における押圧機構13は、プ
ローブ構造体の金属カバー114上に配置されたSiゴ
ムのような弾性体130と、この弾性体130とプリン
ト基板14の間に配置された押圧板131とを含んで構
成され、プリント基板14とプリント基板がたわまない
ようにするための補強板15で押圧板131を押圧し、
押圧板131が弾性体130を介してプローブ構造体を
ウェハに押圧する構造にしてある。
【0032】この時、プローブ構造体の全ての領域に均
等に弾性体130を配置して押圧するのではなく、半導
体ウェハ、言いかえるとウェハに形成された半導体装置
に当たる部分内で少なくとも3点以上の点で押圧するよ
うに弾性体130を配置する。このようにすることによ
り、半導体ウェハ全域をプローブできるように並べた複
数のプローブ構造体を半導体ウェハに押圧したときに、
各プローブ構造体がそれぞれ半導体ウェハ面に倣い、前
記3点を通る平面が半導体ウェハ面に対して傾くことが
なく、プローブ構造体と半導体ウェハを平行に保つこと
ができる。
【0033】ウェハの外周部では、ウェハに当たらない
部分を避けて弾性体を配置して押圧することにより、ウ
ェハと当たっている部分にのみ荷重がかかり、ウェハと
全面で当たる部分と同様に、ウェハとの間に傾きを生じ
なくすることができる。
【0034】また、プローブ構造体のプローブ面および
ウェハ面の反りが存在しプローブしにくい場合には、プ
ローブ構造体のその部分も押圧することにより、プロー
ブ面をウェハ面に倣わせてプローブすることができる。
【0035】このような押圧方法は、ステージ上にスペ
ーサを形成することができない場合などでも傾きを抑え
る効果がある。
【0036】本発明の第2の実施の形態について図9を
参照して説明する。本実施の形態が前記第1の実施の形
態と異なるのは、本実施の形態は前記第1の実施の形態
のように一種類のプローブ構造体を用いるのではなく、
図9に示すように、半導体ウェハ外周部にはウェハに配
置された半導体装置22の形状、配置に合わせた複数の
種類のプローブ構造体を用いる点である。このようにす
ると、半導体装置がある部分にのみ押圧荷重がかかるた
め、より安定して平行を保て、全領域で安定したプロー
ビングが実現できる。
【0037】このように一枚の半導体ウェハに形成され
た複数の半導体装置を複数のプローブ構造体で検査する
ことにより、プローブ構造体が部分的に破損した場合
に、その部分だけを交換することにより、復旧ができる
という利点がある。また、プローブ構造体を製造すると
きの歩留まりも向上し、プローブ構造体を製造する時の
コスト低減をはかれる。
【0038】本発明の第3の実施の形態を図10を参照
して説明する。前記第1、第2の実施の形態では、一枚
の半導体ウェハに対して複数のプローブ構造体を用いる
方法について示したが、本実施の形態では、図10に示
すように、半導体ウェハと同等の面積を持ち、半導体ウ
ェハの複数の半導体装置22のそれぞれに対応する、半
導体装置22と同数のプローブユニットを有する一つの
プローブ構造体を備えている。そして、1枚の半導体ウ
ェハ全体の半導体装置を一括して1回の位置決めで検査
を行う。これは前記したSiを基板としたプローブ基板
を用いてもよいし、所定のパターン配線を有する膜部材
に複数の電極バンプを設けた、メンブレンタイプのプロ
ーブカードを用いてもよい。
【0039】Siを基板としたプローブ基板を用いた一
つのプローブ構造体で一枚の半導体ウェハ全域を検査す
ると、複数のプローブ構造体を用いる時に必要となるプ
ローブ構造体の間の位置決めが不要となり、マイクロマ
シニングを用いた高い加工精度で電極パッドとの位置決
めを行うことができるようになる。また、プローブ構造
体を被検査体である半導体ウェハと同等の面積にするこ
とにより、被検査体である半導体ウェハ以外の部分に接
触する部分がなくなり、プローブ構造体に傾きが生じて
プローブできなくなることがない。
【0040】次に、メンブレンタイプのプローブカード
を用いる場合について説明する。
【0041】特開平9―036188号公報のようにブ
ロックで半導体ウェハに押し付ける場合、前記したプロ
ーブ構造体を用いる場合と同様に、ステージのウェハ外
周部分にスペーサを形成すると傾きを生じない。また、
ウェハ外周部に当たるブロックはウェハ上の半導体装置
の電極パッド位置に対応する部分だけ押圧できるような
形にすることでも傾きを抑えられる。
【0042】また、特開平9―043276号公報のよ
うにポゴピンを用いた場合についても同様である。ステ
ージのウェハ外周部分にスペーサを形成すると傾きを生
じない。また、ウェハ外周部に当たる部分はウェハ上の
半導体装置のパッド位置に対応する部分だけポゴピンを
配置して押圧することで不要な部分に荷重をかけること
により起こりうる半導体装置の電極パッドとプローブと
の間の位置ずれなどの問題を避けることができる。
【0043】
【発明の効果】本発明によれば、半導体ウェハ上の複数
の半導体装置の電極パッドを一括してプローブする場合
のように、広い面積にわたって電極パッドにプローブさ
せる場合でも、全てのプローブに対して、ほぼ均等な圧
力を加え、安定した導通が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプローブ装置
の平面図である。
【図2】図1に示すプローブ装置のA−A’線矢視断面
図である。
【図3】図1に示すプローブ装置のB−B’線矢視断面
図である。
【図4】図1に示す実施の形態に係るプローブ構造体の
プローブユニットの配置を示す平面図である。
【図5】図4に示すプローブ構造体のC−C’線矢視断
面図である。
【図6】本発明の第1の実施の形態に係るプローブユニ
ットのプローブ面の平面図である。
【図7】本発明の第1の実施の形態に係るプローブユニ
ットの断面図である。
【図8】本発明の第1の実施の形態に係るプローブユニ
ットのプローブ面の反対面の平面図である。
【図9】本発明の第2の実施の形態に係るプローブ装置
の平面図である。
【図10】本発明の第3の実施の形態に係るプローブ装
置の平面図である。
【符号の説明】
1 プローブ装置 11 プローブ構造体 12 位置決め枠 13 押圧機構 14 プリント基板 15 補強板 16 ステージ 21 半導体ウェハ 22 半導体装置 23 電極パッド 110 プローブユニット 111 プローブ基板 112 セラミック基板 113 異方性導電膜 114 金属カバー 160 スペーサ 161 絶縁シート 1110 梁 1111 突起 1112 配線 1113 2次電極パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 浩也 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 青木 英之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 2G003 AA10 AB00 AC01 AD09 AG03 AG04 AG07 AG08 AG12 AH05 2G011 AA04 AA16 AA21 AB06 AB08 AC14 AE03 AF07 2G132 AA00 AF00 AF02 AF07 AJ00 AL00 AL03 AL11 4M106 AA01 BA01 BA14 DD03 DD10 DD12 DJ02

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 それぞれ複数の電極パッドを備えた複数
    の半導体装置が形成されたウェハが載置されるステージ
    と、このステージに載置されたウェハの電極パッドに当
    接するプローブを備え、前記ステージに対して相対的な
    進退が可能に構成されたプローブ構造体と、前記プロー
    ブ構造体のプローブを備えた面と反対側の面をプローブ
    を備えた面に向かって押圧してプローブを前記電極パッ
    ドに当接させる押圧機構と、を有してなり、前記電極パ
    ッドにプローブを接触させて被検査体である半導体装置
    の電気特性を検査するための半導体装置用のプローブ装
    置において、前記ステージは、ウェハが載置されたとき
    ウェハの外周縁外側になる位置に、ウェハの外周に沿っ
    て、上面が載置されたウェハの上面と同じ高さになるス
    ペーサを備えていることを特徴とする半導体装置検査用
    のプローブ装置。
  2. 【請求項2】 請求項1記載の半導体装置検査用のプロ
    ーブ装置において、前記スペーサの前記プローブ構造体
    に対向する部分は、電気絶縁性であることを特徴とする
    半導体装置検査用用のプローブ装置。
  3. 【請求項3】 それぞれ複数の電極パッドを備えた複数
    の半導体装置が形成されたウェハが載置されるステージ
    と、このステージに載置されたウェハの電極パッドに当
    接するプローブを備え、前記ステージに対して相対的な
    進退が可能に構成されたプローブ構造体と、前記プロー
    ブ構造体のプローブを備えた面と反対側の面をプローブ
    を備えた面に向かって押圧してプローブを前記電極パッ
    ドに当接させる押圧機構と、を有してなり、前記電極パ
    ッドにプローブを接触させて被検査体である半導体装置
    の電気特性を検査するための半導体装置検査用のプロー
    ブ装置において、前記ステージの前記ウェハが載置され
    る部分は、載置されるウェハの厚み分だけ周囲より低い
    凹部をなして形成され、ウェハが該凹部に載置されたと
    き、ウェハの上面は、ステージの凹部の周囲の部分の高
    さと同じ高さになることを特徴とする半導体装置検査用
    のプローブ装置。
  4. 【請求項4】 請求項3記載の半導体装置用のプローブ
    装置において、 前記ステージの凹部の周囲の部分の前記プローブ構造体
    に対向する部分は、電気絶縁性であることを特徴とする
    半導体装置検査用用のプローブ装置。
  5. 【請求項5】 請求項1〜4のうちのいずれか1項に記
    載の半導体装置検査用のプローブ装置において、前記プ
    ローブ構造体は、互いに独立して上下方向に進退可能な
    複数のプローブ構造体からなり、各プローブ構造体はそ
    れぞれ少なくとも1個の半導体装置の電極パッドに対応
    するプローブを備え、前記押圧機構は、各プローブ構造
    体が押圧されたとき半導体装置に接触する領域におい
    て、それぞれ3箇所以上で各プローブ構造体をウェハに
    対して押圧するよう構成されていることを特徴とする半
    導体装置検査用のプローブ装置。
  6. 【請求項6】 それぞれ複数の電極パッドを備えた複数
    の半導体装置が形成されたウェハが載置されるステージ
    と、このステージに載置されたウェハの電極パッドに当
    接するプローブを備え、前記ステージに対して相対的な
    進退が可能に構成されたプローブ構造体と、前記プロー
    ブ構造体のプローブを備えた面と反対側の面をプローブ
    を備えた面に向かって押圧してプローブを前記電極パッ
    ドに当接させる押圧機構と、を有してなり、前記電極パ
    ッドにプローブを接触させて被検査体である半導体装置
    の電気特性を検査するための半導体装置検査用のプロー
    ブ装置において、前記プローブ構造体は、互いに独立し
    て上下方向に進退可能な複数のプローブ構造体からな
    り、各プローブ構造体はそれぞれ少なくとも1個の半導
    体装置の電極パッドに対応するプローブを備え、前記押
    圧機構は、各プローブ構造体が押圧されたとき半導体装
    置に接触する領域において、それぞれ3箇所以上で各プ
    ローブ構造体をウェハに対して押圧するよう構成されて
    いることを特徴とする半導体装置検査用のプローブ装
    置。
  7. 【請求項7】 請求項1〜6のうちのいずれか1項に記
    載の半導体装置検査用のプローブ装置において、前記プ
    ローブ構造体のプローブは、プローブ構造体の被検査体
    と対向する部分にのみ形成されていることを特徴とする
    半導体装置検査用のプローブ装置。
  8. 【請求項8】 請求項1〜7のうちのいずれか1項に記
    載の半導体装置検査用のプローブ装置において、前記プ
    ローブ構造体は、ウェハに形成された複数の半導体装置
    の電極パッドに同時に接触できる数と配置のプローブを
    備え、ステージに載置されたウェハに対して複数回プロ
    ーブ構造体の相対位置を変化させることで、ウェハに形
    成された半導体装置すべての電極パッドに対してプロー
    ブを接触させるように構成されていることを特徴とする
    半導体装置検査用のプローブ装置。
  9. 【請求項9】 請求項1〜7のうちのいずれか1項に記
    載の半導体装置検査用のプローブ装置において、前記プ
    ローブ構造体は、ウェハに形成されたすべての半導体装
    置の電極パッドすべてに同時に接触できる数と配置のプ
    ローブを備えていることを特徴とする半導体装置検査用
    のプローブ装置。
  10. 【請求項10】 請求項1〜7のうちのいずれか1項に
    記載の半導体装置検査用のプローブ装置において、前記
    プローブ構造体は互いに独立してステージに対して進退
    可能な複数のプローブ構造体からなり、各プローブ構造
    体はそれぞれ複数の半導体装置の電極パッドに対応する
    プローブを有し、プローブ構造体全体では、ウェハに形
    成されたすべての半導体装置の電極パッドすべてに同時
    に接触できる数と配置のプローブを備えていることを特
    徴とする半導体装置検査用のプローブ装置。
  11. 【請求項11】 それぞれ複数の電極パッドを備えた複
    数の半導体装置が形成されたウェハが載置されるステー
    ジと、このステージに載置されたウェハの電極パッドに
    当接するプローブを備え、前記ステージに対して相対的
    な進退が可能に構成されたプローブ構造体と、前記プロ
    ーブ構造体のプローブを備えた面と反対側の面をプロー
    ブを備えた面に向かって押圧してプローブを前記電極パ
    ッドに当接させる押圧機構と、を有してなり、前記電極
    パッドにプローブを接触させて被検査体である半導体装
    置の電気特性を検査するための半導体装置検査用のプロ
    ーブ装置と、前記プローブ構造体のプローブに接続され
    て前記半導体装置の電気特性を検査する試験手段と、を
    含んでなる半導体装置の検査装置において、前記半導体
    装置検査用のプローブ装置が、請求項1〜10のうちの
    いずれか1項に記載の半導体装置検査用のプローブ装置
    であることを特徴とする半導体装置の検査装置。
JP2001336223A 2001-11-01 2001-11-01 半導体装置の検査装置 Pending JP2003142537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001336223A JP2003142537A (ja) 2001-11-01 2001-11-01 半導体装置の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001336223A JP2003142537A (ja) 2001-11-01 2001-11-01 半導体装置の検査装置

Publications (1)

Publication Number Publication Date
JP2003142537A true JP2003142537A (ja) 2003-05-16

Family

ID=19151083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336223A Pending JP2003142537A (ja) 2001-11-01 2001-11-01 半導体装置の検査装置

Country Status (1)

Country Link
JP (1) JP2003142537A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2008524583A (ja) * 2004-12-16 2008-07-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライズ・エラストマ・プローブ構造体
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
CN103308839A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查装置
US8832936B2 (en) 2007-04-30 2014-09-16 International Business Machines Corporation Method of forming metallized elastomeric electrical contacts
US12078659B2 (en) 2022-11-02 2024-09-03 Renesas Electronics Corporation Method of inspecting semiconductor device, semiconductor device, and probe card

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524583A (ja) * 2004-12-16 2008-07-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メタライズ・エラストマ・プローブ構造体
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
US8832936B2 (en) 2007-04-30 2014-09-16 International Business Machines Corporation Method of forming metallized elastomeric electrical contacts
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
CN103308839A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查装置
US20130249587A1 (en) * 2012-03-14 2013-09-26 Tokyo Electron Limited Wafer inspection interface and wafer inspection apparatus
KR101406753B1 (ko) * 2012-03-14 2014-06-12 도쿄엘렉트론가부시키가이샤 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
US9151780B2 (en) 2012-03-14 2015-10-06 Tokyo Electron Limited Wafer inspection interface and wafer inspection apparatus
CN103308735B (zh) * 2012-03-14 2016-06-29 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
TWI583976B (zh) * 2012-03-14 2017-05-21 Tokyo Electron Ltd Wafer inspection interface
US12078659B2 (en) 2022-11-02 2024-09-03 Renesas Electronics Corporation Method of inspecting semiconductor device, semiconductor device, and probe card

Similar Documents

Publication Publication Date Title
JP4842640B2 (ja) プローブカードおよび検査方法
JP4823667B2 (ja) プローブカード
KR100950790B1 (ko) 프로브 카드
JP5101060B2 (ja) プローブカードの平行度調整機構
WO2005069019A1 (ja) プローブカード
US20210041482A1 (en) Electrical contactor and electrical connecting apparartus
JP4842049B2 (ja) プローブ組立体
CN101133338A (zh) 具有分段的衬底的探针卡
JP2003084047A (ja) 半導体装置の測定用治具
JP5024861B2 (ja) プローブカード
JP5079806B2 (ja) 検査用構造体
JP4615057B1 (ja) プローブカード
KR20070076539A (ko) 신호 및 전력 콘택트의 어레이를 갖는 패키지를 구비하는집적회로를 시험하는 테스트 콘택트 시스템
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
JP2003142537A (ja) 半導体装置の検査装置
JP3864201B2 (ja) プローブカード
JP2004053409A (ja) プローブカード
US20220149555A1 (en) Contactor block of self-aligning vertical probe card and manufacturing method therefor
JP2009257910A (ja) 二重弾性機構プローブカードとその製造方法
JP3095807B2 (ja) 半導体デバイスの検査装置
JP3839347B2 (ja) 半導体装置の製造方法
JP2003185701A (ja) 半導体チップの電気特性測定装置及び方法
KR100291940B1 (ko) 중공형 프로브팁을 수직으로 배치한 프로브카드
TW202104906A (zh) 電性接觸元件及探針卡
KR20080096984A (ko) 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법