JP4842640B2 - プローブカードおよび検査方法 - Google Patents

プローブカードおよび検査方法 Download PDF

Info

Publication number
JP4842640B2
JP4842640B2 JP2005380380A JP2005380380A JP4842640B2 JP 4842640 B2 JP4842640 B2 JP 4842640B2 JP 2005380380 A JP2005380380 A JP 2005380380A JP 2005380380 A JP2005380380 A JP 2005380380A JP 4842640 B2 JP4842640 B2 JP 4842640B2
Authority
JP
Japan
Prior art keywords
space transformer
probe
probe head
semiconductor wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005380380A
Other languages
English (en)
Other versions
JP2007178405A (ja
Inventor
佳男 山田
浩志 中山
光浩 長屋
正吾 藺牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005380380A priority Critical patent/JP4842640B2/ja
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to MYPI20082372A priority patent/MY146841A/en
Priority to PCT/JP2006/325431 priority patent/WO2007077743A1/ja
Priority to US12/087,244 priority patent/US7795892B2/en
Priority to KR1020087015549A priority patent/KR101010948B1/ko
Priority to CN2006800492122A priority patent/CN101346633B/zh
Priority to EP06835051A priority patent/EP1970715A4/en
Priority to TW095149161A priority patent/TWI355704B/zh
Publication of JP2007178405A publication Critical patent/JP2007178405A/ja
Application granted granted Critical
Publication of JP4842640B2 publication Critical patent/JP4842640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44Modifications of instruments for temperature compensation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Description

本発明は、検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードに関する。
半導体の検査工程では、ダイシングする前の半導体ウェハの状態で導電性を有するプローブ(導電性接触子)をコンタクトさせることによって導通検査を行い、不良品を検出することがある(WLT:Wafer Level Test)。このWLTを行う際には、検査装置(テスター)によって生成、送出される検査用の信号を半導体ウェハに伝えるために、多数のプローブを収容するプローブカードが用いられる。WLTでは、半導体ウェハ上のダイをプローブカードでスキャニングしながらプローブをダイごとに個別にコンタクトさせるが、半導体ウェハ上には数百〜数万というダイが形成されているので、一つの半導体ウェハをテストするにはかなりの時間を要し、ダイの数が増加するとともにコストの上昇を招いていた。
上述したWLTの問題点を解消するために、最近では、半導体ウェハ上の全てのダイ、または半導体ウェハ上の少なくとも1/4〜1/2程度のダイに数百〜数万のプローブを一括してコンタクトさせるFWLT(Full Wafer Level Test)という手法も用いられている(例えば、特許文献1を参照)。この手法では、プローブを半導体ウェハに対して正確にコンタクトさせるため、所定の基準面に対するプローブカードの平行度や平面度を精度よく保つことによってプローブの先端位置精度を保持する技術や、半導体ウェハを高精度でアライメントする技術が必要とされる。
図17は、上述したFWLTにおいて適用されるプローブカード要部の構成を模式的に示す図である。同図に示すプローブカード41は、半導体ウェハ100に設けられた電極パッド101に対応して配置された複数のプロープ42と、プローブ42を収容するプローブヘッド43と、プローブヘッド43における微細な配線パターンの間隔を変換して中継する中継基板であるスペーストランスフォーマ44とを備える。スペーストランスフォーマ44にはプローブヘッド43に収容されたプローブ42と対応する位置に電極パッド45が設けられており、プローブ42の先端が電極パッド45に接触している。また、スペーストランスフォーマ44内部には、電極パッド45に対応したパターンを有する配線が設けられている(図示せず)。この配線は、インターポーザを介して検査用の基板へと接続されている(インターポーザと基板は図示せず)。
特開2003−240801号公報
ところで、半導体ウェハ100の検査は、複数の異なる温度環境下で行われる。このため、プローブカード41においては、プローブヘッド43、スペーストランスフォーマ44、および半導体ウェハ100がそれぞれ有する熱膨張係数(CTE:Coefficient of Thermal Expansion)の値の差が問題となってくる。
以下、この点について具体的に説明する。以後の説明において、図17に示す状態は常温環境下(25℃程度)での状態であるとする。また、プローブヘッド43の熱膨張係数をCP、スペーストランスフォーマ44の熱膨張係数をCS、半導体ウェハ100の熱膨張係数をCWとしたとき、3つの熱膨張係数間にはCS<CP<CWという関係が成り立っているとする。この場合、高温環境下(例えば85℃程度)では、図18に示すように、プローブヘッド43、スペーストランスフォーマ44、および半導体ウェハ100の熱膨張の度合いが異なるため、相互の位置関係が常温時から変化し、プローブ42が半導体ウェハ100の電極パッド101やスペーストランスフォーマ44の電極パッド45に接触しなくなってしまうことがあった。
このように、プローブカードは熱膨張係数が互いに異なる複数の部材を積層することによって構成されているため、検査時の温度環境によって各部材の膨張の度合いが異なるのは不可避である。そこで、かかる状況を改善するため、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることができる技術が待望されていた。
本発明は、上記に鑑みてなされたものであって、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることができるプローブカードを提供することを目的とする。
上述した課題を解決し、目的を達成するために、発明に係るプローブカードは、検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードであって、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触することを特徴とする。
発明に係るプローブカードは、上記発明において、前記スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンを備え、前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前記位置決めピンの径よりも大きい長孔形状をなすことを特徴とする。
発明に係るプローブカードは、検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードであって、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、前記スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンと、を備え、前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前記位置決めピンの径よりも大きい長孔形状をなすことを特徴とする。
発明に係るプローブカードは、上記発明において、前記プローブヘッドの表面は中心対称な形状をなし、この表面の中心を通過する対角線の両端付近に一対の位置決めピンが挿通され、この一対の位置決めピンの一方を挿通する位置決め孔は、前記対角線に平行な方向の長さが前記位置決めピンの径よりも大きいことを特徴とする。
発明に係るプローブカードは、上記発明において、前記プローブヘッドの表面は中心対称な形状をなし、この表面の中心に対して対称な位置に複数の位置決めピンが挿通され、各位置決めピンを挿通する位置決め孔は、前記表面の中心から放射状に広がっていく径方向の長さが前記位置決めピンの径よりも大きいことを特徴とする。
発明に係るプローブカードは、上記発明において、前記基板に装着されて前記基板を補強する補強部材と、導電性材料から成り、前記基板と前記スペーストランスフォーマとの間に介在して前記基板の配線を中継するインターポーザと、前記基板に固着され、前記インタポーザおよび前記スペーストランスフォーマに圧力を加えて保持する保持部材と、前記保持部材に固着され、前記プローブヘッドの表面であって前記複数のプローブが突出する表面の縁端部近傍を全周に渡って前記基板の方向へ押さえ付けるリーフスプリングと、をさらに備えたことを特徴とする。
本発明に係るプローブカードによれば、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とすることにより、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることが可能となる。
また、本発明に係るプローブカードによれば、スペーストランスフォーマに固着され、当該スペーストランスフォーマとプローブヘッドとの位置決めを行う複数の位置決めピンを備え、前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前記位置決めピンの径よりも大きい長孔形状をなすことにより、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることができるとともに、熱膨張によるプローブカードの破損等を防止することも可能となる。
以下、添付図面を参照して本発明を実施するための最良の形態(以後、「実施の形態」と称する)を説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(実施の形態1)
図1は、本発明の実施の形態1に係るプローブカード要部の構成を示す分解斜視図である。また、図2は、本実施の形態1に係るプローブカードの上面図である。さらに、図3は、本実施の形態1に係るプローブカードを用いた検査の概要を示す図であり、プローブカードについては図2のA−A線断面を模式的に示す図である。これらの図1〜図3に示すプローブカード1は、複数のプローブを用いて検査対象である半導体ウェハ100と検査用の信号を生成する回路構造を備える検査装置とを電気的に接続するものである。
プローブカード1は、薄い円盤状をなし、検査装置との電気的な接続を図る基板11と、基板11の一方の面に装着され、基板11を補強する補強部材12と、基板11からの配線を中継するインターポーザ13と、インターポーザ13によって中継された配線の間隔を変えて中継するスペーストランスフォーマ14(中継基板)と、基板11よりも径が小さい円盤状をなしてスペーストランスフォーマ14に積層され、検査対象の配線パターンに対応して複数のプローブ2を収容保持するプローブヘッド15と、を備える。また、プローブカード1は、基板11に固着され、インターポーザ13およびスペーストランスフォーマ14を積層した状態で一括して保持する保持部材16と、保持部材16に固着されてプローブヘッド15の端部を固定するリーフスプリング17と、を備える。
以下、プローブカード1のさらに詳細な構成を説明する。基板11は、ポリイミド、ベークライト、エポキシ樹脂等の絶縁性物質を用いて形成され、複数のプローブ2と検査装置とを電気的に接続するための配線層(配線パターン)がビアホール等によって立体的に形成されている。
補強部材12は、基板11と略同径を有する円形の外周部121と、外周部121のなす円と同じ中心を有し、インターポーザ13の表面よりも若干表面積が大きい円盤状をなす中心部122と、中心部122の外周方向から外周部121に達するまで延出し、外周部121と中心部122とを連結する複数の連結部123(図1では4個)とを備える。かかる補強部材12は、アルマイト仕上げを行ったアルミニウム、ステンレス、インバー材、コバール材(登録商標)、ジュラルミンなど剛性の高い材料によって実現される。
インターポーザ13は、正8角形の表面を有し、薄板状をなす。このインターポーザ13として、例えばポリイミド等の絶縁性材料から成る薄膜状の基材と、この基材の両面に所定のパターンで配設され、片持ち梁状をなす板ばね式の複数の接続端子とを有するものを適用することができる。この場合には、インターポーザ13の一方の表面に設けられた接続端子がスペーストランスフォーマ14の電極パッドに接触するとともに、他方の表面に設けられた接続端子が基板11の電極パッドに接触することによって両者の電気的な接続を図る。なお、接続端子をコイルピンによって構成してもよい。
なお、インターポーザ13としては、上記以外にも薄板状のシリコンゴム内部の板厚方向に金属粒子を配列させた加圧導電ゴム(ラバーコネクタ)を適用することもできる。この加圧導電ゴムは、板厚方向に圧力を加えと、シリコンゴム内部で隣接する金属粒子が互いに接触することによって異方導電性を示す。このような性質を有する加圧導電ゴムを用いてインターポーザ13を構成することにより、基板11とスペーストランスフォーマ14との電気的な接続を図ってもよい。
スペーストランスフォーマ14は、内部の配線層も基板11と同様、ビアホール等によって立体的に形成されている。このスペーストランスフォーマ14の表面はインターポーザ13と略合同な正8角形の表面を有し、薄板状をなしている。かかるスペーストランスフォーマ14は、セラミックス等の絶縁性材料を母材としており、プローブヘッド15の熱膨張係数と基板11の熱膨張係数との差を緩和する機能をも果たしている。
プローブヘッド15は、円盤形状をなし、図2に示すプローブ収容領域15pにおいて複数のプローブ2を図2で紙面垂直に突出するように収容保持している。プローブヘッド15に収容されるプローブ2の数や配置パターンは、半導体ウェハ100に形成される半導体チップの数や電極パッド101の配置パターンに応じて定まる。例えば、直径8インチ(約200mm)の半導体ウェハ100を検査対象とする場合には、数十〜数千個のプローブ2が必要となる。また、直径12インチ(約300mm)の半導体ウェハ100を検査対象とする場合には、数百個〜(数千個〜)数万個のプローブ2が必要となる。
プローブヘッド15は、例えばセラミックス等の絶縁性材料を用いて形成され、半導体ウェハ100の配列に応じてプローブ2を収容するための孔部が肉厚方向に形成されている。
保持部材16は、補強部材12と同様の材料によって構成され、インターポーザ13とスペーストランスフォーマ14を積層して保持可能な正八角柱形状の中空部を有する。この保持部材16は、インターポーザ13およびスペーストランスフォーマ14を基板11に対して押し付けて保持することにより、基板11とスペーストランスフォーマ14とがインターポーザ13を介して電気的に接続するために必要な圧力を加えている。
リーフスプリング17は、リン青銅、ステンレス(SUS)、ベリリウム銅などの弾性のある材料から形成され、薄肉の円環状をなし、その内周にはインターポーザ13、スペーストランスフォーマ14、およびプローブヘッド15を保持するための押え用部材としての爪部171が全周に渡って一様に設けられている。かかる爪部171は、プローブヘッド15表面の縁端部近傍を全周に渡って基板11の方向へ均等に押さえ付けている。したがって、プローブヘッド15で収容するプローブ2には略均一な初期荷重が発生し、上記の如く多数のプローブ2を保持する場合のように、プローブヘッド15の反り、波打ち、凹凸等の変形が問題となってくる場合であってもそのような変形を抑制することができる。
基板11と補強部材12との間、基板11と保持部材16との間、および保持部材16とリーフスプリング17との間は、所定の位置に螺着されたねじによってそれぞれ締結されている(図示せず)。
基板11に形成される配線18の一端は、検査装置との接続を行うために基板11の表面であって補強部材12が装着された側の表面に配設された複数のオスコネクタ19に接続される一方、その配線18の他端は、スペーストランスフォーマ14の下端部に形成される電極パッド141を介してプローブヘッド15で収容保持するプローブ2に接続されている。なお、図3では、記載を簡略にするために、一部の配線18のみを模式的に示している。
各オスコネクタ19は、基板11の中心に対して放射状に配設され、検査装置のコネクタ座3で対向する位置に設けられるメスコネクタ20の各々と対をなし、互いの端子が接触することによってプローブ2と検査装置との電気的な接続を確立する。オスコネクタ19とメスコネクタ20とから構成されるコネクタとして、オスコネクタを挿抜する際に外力をほとんど必要とせず、コネクタ同士を結合した後に外力によって圧接力を加えるゼロインサーションフォース(ZIF:Zero Insertion Force)型コネクタを適用することができる。このZIF型コネクタを適用すれば、プローブカード1や検査装置は、プローブ2の数が多くても接続によるストレスをほとんど受けずに済むため、電気的接続を確実に得ることができ、プローブカード1の耐久性を向上させることもできる。
なお、プローブカードと検査装置とで、コネクタのオスとメスとを逆にしても構わない。また、コネクタは放射状以外の配置としてもよい。さらに、プローブカードと検査装置との接続をコネクタによって実現する代わりに、スプリング作用のあるポゴピン等の端子を検査装置に設け、かかる端子を介してプローブカードと検査装置とを接続する構成としてもよい。
図3に示すように、プローブ2は、ウェハチャック4に載置された半導体ウェハ100の電極パッドの配置パターンに対応して一方の先端が突出するようにしてプローブヘッド15に収容保持されており、各プローブ2の先端(底面側)が半導体ウェハ100の複数の電極パッド101の表面に対して垂直な方向から所定圧で接触する。かかるプローブ2は細針状をなすとともに、長手方向に伸縮自在に弾発付勢されている。このようなプローブ2として、従来から知られているプローブのいずれかを適用することができる。
次に、プローブカード1と半導体ウェハ100との位置関係について説明する。半導体ウェハ100の検査を行う場合には、複数の異なる温度環境下で検査を行うため、検査時の温度の最小値(最低温度)と最大値(最高温度)の温度差が大きいと、プローブカード1を構成する各部材の熱膨張係数の違いによる膨張の度合いの違いが顕著になってくる。このため、検査時の温度によってはプローブ2の先端が半導体ウェハ100やスペーストランスフォーマ14の適切な位置に接触しないことが起こりうる。そこで、本実施の形態1においては、検査時の最低温度と最高温度の平均温度を有する温度環境下で検査を行う場合に、プローブ2の両端が、半導体ウェハ100の電極パッド101やスペーストランスフォーマ14の電極パッド141の中央部付近で接触する構成とする。
なお、本実施の形態1では、検査の内容等によって、プローブカード1およびウェハチャック4を含む検査システムの雰囲気温度を変化させる場合もあれば、ウェハチャック4の温度を変化させる場合もある。したがって、ここでいう温度環境とは、検査時の雰囲気温度および/またはウェハチャック4の温度に応じた環境のことを意味する。この点については、本発明の全ての実施の形態に共通である。
図4A〜図4Cは、異なる温度を有する温度環境においてプローブカード1を構成するスペーストランスフォーマ14、プローブヘッド15、および半導体ウェハ100の相互の位置関係を模式的に示す図である。以下の説明においては、上述した背景技術の項と同様、スペーストランスフォーマ14の熱膨張係数をCS、プローブヘッド15の熱膨張係数をCP、半導体ウェハ100の熱膨張係数をCWとする。また、図4A〜図4Cでは、3つの熱膨張係数の間にCS>CP>CWの関係が成り立っているものとする。
なお、図4A〜図4Cでは、スペーストランスフォーマ14、プローブヘッド15、および半導体ウェハ100の位置関係を説明することが主眼であるため、それ以外の構成の詳細については簡略化しており、プローブ2も2本のみを記載している。
図4Aは、検査時の最低温度Tlowを有する温度環境下でのスペーストランスフォーマ14、プローブヘッド15、および半導体ウェハ100の位置関係を模式的に示す図である。この最低温度環境下において、プローブ2の上端はスペーストランスフォーマ14に設けられた電極パッド141の外縁部付近と接触している。また、プローブ2の下端は、検査時に半導体ウェハ100に設けられた電極パッド101の内縁部付近と接触している。
図4Bは、最低温度Tlowから温度を上昇させ、検査時の最低温度Tlowおよび最高温度Thighの平均値Tmean=(Tlow+Thigh)/2を有する温度環境下でのスペーストランスフォーマ14、プローブヘッド15、および半導体ウェハ100の位置関係を模式的に示す図である。この平均温度環境下において、プローブ2の上端はスペーストランスフォーマ14の電極パッド141の中央部付近と接触する一方、プローブ2の下端は半導体ウェハ100の電極パッド101の中央部付近と接触する。なお、図4Bに示す破線は、最低温度環境下での位置関係(図4A)を示したものである。
図4Cは、平均温度Tmeanからさらに温度を上昇させて検査時の最高温度Thighを有する温度環境下でのスペーストランスフォーマ14、プローブヘッド15、および半導体ウェハ100の位置関係を模式的に示す図である。この図4Cに示す最高温度環境下において、プローブ2の上端はスペーストランスフォーマ14の電極パッド141とその電極パッド141の内縁部付近と接触している。また、プローブ2の下端は、検査時に半導体ウェハ100の電極パッド101の外縁部付近と接触している。なお、図4Cに示す破線は、平均温度環境下での位置関係(図4B)を示したものである。
このように、プローブ2の先端が電極パッド101や電極パッド141と接触する位置が異なるのは、3つの熱膨張係数CS、CP、およびCWに差があるためである。すなわち、これら3つの部材のうち熱膨張係数が最大であるスペーストランスフォーマ14は、温度の上昇に伴って最も膨張しやすいため、図4Bや図4Cで水平方向に広がる割合が最も大きい。これに対して、3つの部材のうち熱膨張係数の値が最小である半導体ウェハ100は、図4Bや図4Cで水平方向に広がる割合が最も小さい。したがって、図4Aに示す最低温度環境下では、プローブ2の先端位置と電極パッド101および141の中央部と位置がずれて接触しているのに対し、図4Bに示す平均温度環境下では、プローブ2の先端が電極パッド101および141の中央部と接触する。なお、これら3つの部材の鉛直方向の厚みは各部材の水平方向の幅と比較して顕著に小さいので、鉛直方向への熱膨張は無視できる。
従来のプローブカードでは、常温環境(最低温度環境と一致することもある)下においてプローブと電極パッドとの位置あわせを行っていた。しかしながらこの場合には、高温環境下でプローブと電極パッドのずれ量が大きくなってしまい。接触しなくなってしまう場合があった(図18を参照)。これに対して、本実施の形態1においては、平均温度環境下でプローブ2の先端が電極パッド101および141の中央部と接触するように位置あわせを行っているため、検査時に想定される温度帯域における接触位置のずれ量を従来の1/2程度と小さくすることができる。この結果、半導体ウェハ100の電極パッド101やスペーストランスフォーマ14の電極パッド141とプローブ2の先端とを、温度環境によらずに確実に接触させることが可能となる。
ところで、3つ熱膨張係数CS、CP、およびCWの間の関係は上述した場合に限られるわけではない。図5は、3つの熱膨張係数CS、CP、およびCWの間にCS<CP<CWの関係がある場合の平均温度環境下における相互の位置関係を示す図である。同図に示す場合にも、平均温度環境下においてプローブ2の先端が電極パッド101および141の中央部付近と接触している。なお、図5においては、最低温度環境下での相互の位置関係を破線で表示するとともに、最高温度環境下での相互の位置関係を1点鎖線で示している。
図5に示す場合には、半導体ウェハ100の熱膨張の度合いが最も大きく、スペーストランスフォーマ14−2の熱膨張の度合いが最も小さい。したがって、プローブヘッド15−2に収容保持されたプローブ2の電極パッド101に対する検査時の接触位置は、温度が上昇していくにつれて外縁部側から内縁部側へ変化する。これに対して、プローブ2の電極パッド141との接触位置は、温度が上昇するにつれて電極パッド141の内縁部側から外縁部側へと変化する。
より一般に、シリコンを主成分とする半導体ウェハ100の熱膨張係数CWは3.4(ppm/℃)程度であることが知られているが、本実施の形態1においては、検査で使用する温度の平均値における位置関係を基準とすればよいだけなので、スペーストランスフォーマ14およびプローブヘッド15は熱膨張係数に関わらずに最適な材料を選択することができる。したがって、プローブカード1を製造する際の材料選択の自由度が格段に増加する。
以上説明した本発明の実施の形態1に係るプローブカードによれば、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とすることにより、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることが可能となる。
また、本実施の形態1によれば、検査時の温度幅の中間すなわち検査時の最低温度と最高温度の平均温度を有する温度環境下でのプローブヘッド、スペーストランスフォーマ、および半導体ウェハの相互の位置関係を基準とした位置あわせを行っているため、検査時に想定される温度帯域であれば、プローブが半導体ウェハやスペーストランスフォーマの電極パッドと接触しなくなってしまうことがない。したがって、プローブヘッドやスペーストランスフォーマの材料選択の自由度が増加する。この結果、顧客の要望に柔軟に対応することができるとともに、コストの削減を図ることも可能となる。
さらに、本実施の形態1によれば、半導体ウェハやスペーストランスフォーマの電極パッドのサイズに柔軟にも対応することが可能であり、例えばプローブを0.2mmピッチ以下の微小なサイズの電極パットに接触させることも容易となる。
(実施の形態2)
本発明の実施の形態2に係るプローブカードは、プローブヘッドとスペーストランスフォーマとの位置決めを行う一対の位置決めピンを備え、この一対の位置決めピンを挿通する位置決め孔のうちの一つを長手方向の長さが位置決めピンの径よりも大きい長孔形状としたことを特徴とする。
本実施の形態2においても、スペーストランスフォーマや半導体ウェハが有する電極パッドとプローブとの位置あわせは、上記実施の形態1と同様になされているものとする。すなわち、検査時の最低温度と最高温度の平均温度を有する温度環境下でのスペーストランスフォーマ、プローブヘッド、および半導体ウェハの相互の位置関係を基準として位置あわせが行われているものとする。
図6は、本実施の形態2に係るプローブカードのプローブヘッドとスペーストランスフォーマとの構成を示す図である。また、図7は、図6のB−B線断面を模式的に示す図である。以下の説明では、スペーストランスフォーマの熱膨張係数CSとプローブヘッドの熱膨張係数CPとの間にCS<CPという関係があるものとする。また、図6および図7は、検査時の最低温度環境下でのスペーストランスフォーマとプローブヘッドとの位置関係を示しているものとする。なお、図7では、プローブを含む内部の配線に関する記載を省略している。この点については、以下で参照する同様の断面についても同じことがいえる。
図6および図7に示すプローブカード21は、スペーストランスフォーマ22と、プローブヘッド23と、スペーストランスフォーマ22の表面と直交する方向に延出するように固着された2本の位置決めピン24aおよび24bと、を備える。位置決めピン24aおよび24bは、スペーストランスフォーマ22の表面の中心を通過する対角線の両端付近に固着される。プローブヘッド23には、互いに同形の位置決めピン24aおよび24bをそれぞれ挿通してプローブヘッド23のスペーストランスフォーマ22に対する位置決めを行う一対の位置決め孔231および232が、プローブヘッド23の表面の中心を通過する対角線上の両端付近に形成されている。
二つの位置決め孔のうち、位置決め孔231は位置決めピン24a等と略同径を有しており、プローブヘッド23に対する位置がほぼ固定されている。これに対して位置決め孔232は、プローブヘッド23表面のなす円の外周方向の長さが位置決めピン24a等の径よりも大きい。したがって、位置決め孔232に挿通された位置決めピン24bは、プローブヘッド23に対して円の外周方向に沿って移動する自由度を有する。
なお、プローブカード21の上記以外の構成は、上述したプローブカード1と同様である。
図8は、プローブカード21が平均温度環境下におけるスペーストランスフォーマ22とプローブヘッド23の位置関係を示す図であり、図9は、図8のC−C線断面を模式的に示す図である。なお、図8における破線は、図6の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ22とプローブヘッド23との位置関係を示している。図8および図9では、プローブヘッド23の方が熱膨張の度合いが大きいため、位置決めピン24bは位置決め孔232の中央付近に位置する。
図10は、プローブカード21が検査時の最高温度環境下におけるスペーストランスフォーマ22とプローブヘッド23の位置関係を示す図であり、図11は、図10のD−D線断面を模式的に示す図である。なお、図10における破線は図6の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ22とプローブヘッド23との位置関係を示している。図10および図11に示す状態で、位置決めピン24bは位置決め孔232の内縁部付近に位置する。
このように、プローブヘッド23に長孔形状をなす位置決め孔232を設けたことにより、スペーストランスフォーマ22とプローブヘッド23との位置関係を温度によって変化させ、スペーストランスフォーマ22の熱膨張係数CSとプローブヘッド23の熱膨張係数CPとの差を緩和、吸収させることができる。この結果、全ての位置決めピンを位置決めピン24aと同様に略同径の位置決め孔に挿通する場合のように、温度の上昇によって膨張したプローブヘッドの位置決めピンが挿通された箇所に亀裂等が生じることによって破損することがなくなる。
本実施の形態2においても、スペーストランスフォーマの熱膨張係数CSとプローブヘッドの熱膨張係数CPとの間にCS>CPという関係が成り立つ場合も想定される。図12は、この場合に検査時の最低温度環境下でのスペーストランスフォーマとプローブヘッドとの位置関係を示す図である。同図に示す場合、スペーストランスフォーマ25とプローブヘッド26とは、二つの位置決めピン27aおよび27bによって位置決めされている。このうち、位置決めピン27bは、長手方向がプローブヘッド26表面の径方向に平行な長孔形状をなす位置決め孔261を挿通している。図12では、位置決めピン27bは位置決め孔261の内縁部側に位置しており、温度が上昇するにつれて位置決め孔261の外縁部側へと挿通位置が変化していく。
以上説明した本発明の実施の形態2に係るプローブカードによれば、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とすることにより、上記実施の形態1と同様に、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることが可能となる。
また、本実施の形態2によれば、スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを行う一対の位置決めピンをさらに備え、その一対の位置決めピンをそれぞれ挿通する位置決め孔のうち少なくとも一つの外周方向の長さを位置決めピンの径よりも大きくすることにより、プローブヘッドの熱膨張係数とスペーストランスフォーマとの熱膨張係数に差がある場合でも、高温時の半導体ウェハの検査において、プローブヘッドやスペーストランスフォーマが破損することがない。
(実施の形態3)
本発明の実施の形態3に係るプローブカードは、上記実施の形態2と同様にプローブヘッドとスペーストランスフォーマとの位置決めを行う位置決めピンを備える。本実施の形態3においては、中心対称な形状をなすプローブヘッドの表面の中心に対して対称な位置に複数の位置決めピンが挿通され、各位置決めピンを挿通する位置決め孔のプローブヘッド表面の径方向の長さを位置決めピンの径よりも大きい長孔形状としたことを特徴とする。
本実施の形態3においても、スペーストランスフォーマや半導体ウェハが有する電極パッドとプローブとの位置あわせは、上記実施の形態1と同様になされているものとする。すなわち、検査時の最低温度と最高温度の平均温度を有する温度環境下でのスペーストランスフォーマ、プローブヘッド、および半導体ウェハの相互の位置関係を基準として位置あわせが行われているものとする。
図13は、本実施の形態3に係るプローブカードのプローブヘッドとスペーストランスフォーマとの構成を示す図である。また、図14は、図13のE−E線断面を模式的に示す図である。以下の説明では、スペーストランスフォーマの熱膨張係数CSとプローブヘッドの熱膨張係数CPとの間にCS<CPという関係があるものとする。また、図13および図14は、検査時の最低温度環境下でのスペーストランスフォーマとプローブヘッドとの位置関係を示しているものとする。
図13および図14に示すプローブカード31は、スペーストランスフォーマ32と、プローブヘッド33と、スペーストランスフォーマ32の表面と直交する方向に延出するように固着された4本の位置決めピン34a、34b、34c、および34bと、を備える。位置決めピン34a〜34dは、スペーストランスフォーマ32の表面の中心に対して対称な位置に固着される。プローブヘッド33には、位置決めピン34a〜34dをそれぞれ挿通してプローブヘッド33のスペーストランスフォーマ32に対する位置決めを行う位置決め孔331〜334が、プローブヘッド33の表面の円の中心に対して対称な位置に形成されている。
位置決め孔331〜334は、プローブヘッド33表面のなす円の中心から放射状に広がっていく径方向の長さが位置決めピン34a等の径よりも大きい。したがって、位置決め孔331〜334にそれぞれ挿通された位置決めピン34a〜34dはプローブヘッド23に対して円の径方向に沿って移動する自由度を有する。すなわち、本実施の形態3においては、温度の上昇に伴って、プローブヘッド33はその表面の円の中心から放射状に広がって膨張していく。
なお、プローブカード31の上記以外の構成は、上述したプローブカード1と同様である。
図15は、プローブカード31が検査時の平均温度環境下におけるスペーストランスフォーマ32とプローブヘッド33の位置関係を示す図である。なお、図15における破線は、図13の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ32とプローブヘッド33との位置関係を示している。常温時の両者の位置関係を示している。本実施の形態3では、プローブヘッド33の方が熱膨張の度合いが大きいため、平均温度環境下において、位置決めピン34a〜34dは、位置決め孔331〜334の中央付近に位置する。
図16は、プローブカード31が検査時の最高温度環境下におけるスペーストランスフォーマ32とプローブヘッド33の位置関係を示す図である。なお、図16における破線も、図13の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ32とプローブヘッド33との位置関係を示している。図16に示す状態で、位置決めピン34a〜34dは位置決め孔331〜334の各内縁部付近に位置する。
このようにして、プローブヘッド33に表面の径方向を長手方向とする長孔形状をなす位置決め孔331〜334を設けたことにより、スペーストランスフォーマ32とプローブヘッド33との位置関係を温度によって変化させ、スペーストランスフォーマ32の熱膨張係数CSとプローブヘッド33の熱膨張係数CPとの差を緩和、吸収させることができる。この結果、上記実施の形態2と同様に、温度の上昇によって膨張したプローブヘッドの位置決めピン挿通箇所に亀裂等が生じることによって破損することがなくなる。
ところで、スペーストランスフォーマの熱膨張係数CSとプローブヘッドの熱膨張係数CPとの間にCS>CPという関係がある場合も想定される。この場合には、上記実施の形態2で説明した図12における位置決め孔261のように、最低温度環境下での位置決めピンが位置決め孔の内縁部に位置するように位置あわせを行えばよい。
以上説明した本発明の実施の形態3に係るプローブカードによれば、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とすることにより、上記実施の形態1と同様に、検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることが可能となる。
また、本実施の形態3によれば、スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンをさらに備え、各位置決めピンを挿通する位置決め孔のプローブヘッド表面の中心から放射状に広がっていく径方向の長さが位置決めピンの径よりも大きくすることにより、上記実施の形態2と同様に、プローブヘッドの熱膨張係数とスペーストランスフォーマとの熱膨張係数に差がある場合でも、高温時の半導体ウェハの検査において、プローブヘッドやスペーストランスフォーマが破損することがない。
特に、本実施の形態3によれば、全ての位置決め孔がプローブヘッド表面の中心に対して放射状に広がっていく方向を長手方向とする長孔形状をなすことにより、プローブヘッドは表面の中心に対して放射状に膨張することになるため、プローブヘッドの特定の部分に過度の負荷が加わる恐れがほとんどなくなる。
なお、以上の説明では位置決めピンおよび位置決め孔がそれぞれ4個の場合を説明したが、位置決めピンおよび位置決め孔の数はこれに限られるわけではなく、3個または5個以上であってもよい。
(その他の実施の形態)
ここまで、本発明を実施するための最良の形態として、実施の形態1〜3を詳述してきたが、本発明はそれら3つの実施の形態によってのみ限定されるべきものではない。例えば、本発明に係るプローブカードは円盤状以外の形状として多角形の表面形状をなすプローブヘッドを備えてもよく、それらの形状は検査対象の形状または電極パッドの配置パターンによって変更可能である。
また、インターポーザやスペーストランスフォーマの各表面形状をプローブヘッドに相似な円形としてもよい。この場合には、FWLT用のプローブカードとしては最も対称性が高くなるため、プローブカードの平面度や平行度を最優先する場合には最適である。
上記以外にも、インターポーザやスペーストランスフォーマの各表面を適当な正多角形とし、プローブヘッドをその正多角形に相似な正多角形としてもよい。また、インターポーザやスペーストランスフォーマの形状の変化に応じて保持部材の抜き形状も変化する。また、プローブヘッドが半導体ウェハにフルコンタクトする場合にはプローブヘッドは円形としてもよい。このように、本発明に係るプローブカードは円盤以外の形状をなす基板やプローブヘッドを備えてもよく、それらの形状は検査対象の形状やその検査対象に設けられる電極パッドの配置パターンによって変更可能である。
以上の説明からも明らかなように、本発明は、ここでは記載していないさまざまな実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的思想を逸脱しない範囲内において種々の設計変更等を施すことが可能である。
本発明の実施の形態1に係るプローブカードの構成を示す分解斜視図である。 本発明の実施の形態1に係るプローブカードの構成を示す上面図である。 本発明の実施の形態1に係るプローブカードを用いた検査の概要を示す図である。 最低温度環境下でのプローブカード要部の構成を示す図である。 平均温度環境下でのプローブカード要部の構成を示す図である。。 最高温度環境下でのプローブカード要部の構成を示す図である。 本発明の実施の形態1の一変形例に係るプローブカード要部の構成を示す図である。 本発明の実施の形態2に係るプローブカード要部の最低温度環境下での構成を示す図である。 図6のB−B線断面を模式的に示す図である。 本発明の実施の形態2に係るプローブカード要部の平均温度環境下での構成を示す図である。 図8のC−C線断面を模式的に示す図である。 本発明の実施の形態2に係るプローブカード要部の最高温度環境下での構成を示す図である。 図10のD−D線断面を模式的に示す図である。 本発明の実施の形態2の一変形例に係るプローブカード要部の構成を示す図である。 本発明の実施の形態3に係るプローブカード要部の最低温度環境下での構成を示す図である。 図13のE−E線断面を模式的に示す図である。 本発明の実施の形態3に係るプローブカード要部の平均温度環境下での構成を示す図である。 本発明の実施の形態3に係るプローブカード要部の最高温度環境下での構成を示す図である。 従来のプローブカード要部の構成を模式的に示す図である。 従来のプローブカード要部の高温環境下での構成を模式的に示す図である。
符号の説明
1、21、31、41 プローブカード
2、42 プローブ
3 コネクタ座
4 ウェハチャック
11 基板
12 補強部材
13 インターポーザ
14、22、25、32、44 スペーストランスフォーマ
15、23、26、33、43 プローブヘッド
15p プローブ収容領域
16 保持部材
17 リーフスプリング
18 配線
19 オスコネクタ
20 メスコネクタ
21 プローブカード
20 メスコネクタ
24a、24b、27a、27b、34a、34b、34c、34d 位置決めピン
45、101、141 電極パッド
100 半導体ウェハ
121 外周部
122 中心部
123 連結部
171 爪部
231、232、261、232、331、332、333、334 位置決め孔

Claims (5)

  1. シリコンを主成分とする検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードであって、
    導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、
    前記複数のプローブを収容保持するプローブヘッドと、
    前記回路構造に対応する配線パターンを有する基板と、
    前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、
    を備え、
    前記プローブヘッド、前記スペーストランスフォーマおよび前記シリコンの熱膨張係数は互いに異なり、かつ前記プローブヘッドの熱膨張係数は、前記スペーストランスフォーマおよび前記シリコンの熱膨張係数の中間の値を有し、
    前記プローブの端は、前記半導体ウェハの不良品を検出するために常温を含む複数の異なる温度環境下で前記半導体ウェハの導通を検査する際の最低温度と最高温度との平均値の温度環境下で前記スペーストランスフォーマの電極パッドのうち中央部付近と接触し、前記最低温度環境下で前記スペーストランスフォーマの電極パッドのうち該スペーストランスフォーマの径方向における外縁部付近および内縁部付近の一方と接触し、前記最高温度環境下で前記スペーストランスフォーマの電極パッドのうち前記外縁部付近および前記内縁部付近の他方と接触することを特徴とするプローブカード。
  2. 前記スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンを備え、
    前記プローブヘッドおよび前記スペーストランスフォーマは同じ中心軸に対してそれぞれ中心対称な形状をなし、
    前記プローブヘッドは、前記中心軸に対して対称な位置に、互いに同じ形状をなし、前記中心軸から見て放射状に広がる開口を有し、前記複数の位置決めピンのいずれかが挿通される複数の位置決め孔が形成され、
    前記位置決め孔は、前記プローブヘッドの径方向に沿った前記開口の長さが前記位置決めピンの径よりも大きく、
    前記位置決めピンは、前記平均値の温度環境下で前記位置決め孔の前記径方向における中央部付近に位置することを特徴とする請求項1記載のプローブカード。
  3. 前記基板に装着されて前記基板を補強する補強部材と、
    導電性材料から成り、前記基板と前記スペーストランスフォーマとの間に介在して前記基板の配線を中継するインターポーザと、
    前記基板に固着され、前記インタポーザおよび前記スペーストランスフォーマに圧力を加えて保持する保持部材と、
    前記保持部材に固着され、前記プローブヘッドの表面であって前記複数のプローブが突出する表面の縁端部近傍を全周に渡って前記基板の方向へ押さえ付けるリーフスプリングと、
    をさらに備えたことを特徴とする請求項1または2記載のプローブカード。
  4. 検査対象である半導体ウェハの不良品を検出するために常温を含む複数の異なる温度環境下で前記半導体ウェハの導通を検査する検査方法であって、
    導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、検査用信号を生成する回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブヘッド、前記スペーストランスフォーマおよび前記半導体ウェハの熱膨張係数は互いに異なり、かつ前記プローブヘッドの熱膨張係数は、前記スペーストランスフォーマおよび前記半導体ウェハの熱膨張係数の中間の値を有し、前記プローブの一端は、前記複数の異なる温度環境のうち最低温度と最高温度との平均値の温度環境下で前記スペーストランスフォーマの電極パッドのうち中央部付近と接触し、前記最低温度環境下で前記スペーストランスフォーマの電極パッドのうち該スペーストランスフォーマの径方向における外縁部付近および内縁部付近の一方と接触し、前記最高温度環境下で前記スペーストランスフォーマの電極パッドのうち前記外縁部付近および前記内縁部付近の他方と接触するプローブカードを用いることにより、前記半導体ウェハと前記回路構造との間を電気的に接続し、
    前記プローブの他端と前記半導体ウェハが有する電極パッドとの接触位置を、前記平均値の温度環境下で該電極パッドの中央部付近とすることを特徴とする検査方法。
  5. 前記半導体ウェハは、シリコンを主成分とすることを特徴とする請求項4記載の検査方法。
JP2005380380A 2005-12-28 2005-12-28 プローブカードおよび検査方法 Active JP4842640B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005380380A JP4842640B2 (ja) 2005-12-28 2005-12-28 プローブカードおよび検査方法
PCT/JP2006/325431 WO2007077743A1 (ja) 2005-12-28 2006-12-20 プローブカード
US12/087,244 US7795892B2 (en) 2005-12-28 2006-12-20 Probe card
KR1020087015549A KR101010948B1 (ko) 2005-12-28 2006-12-20 프로브 카드 및 프로브 카드를 이용하여 반도체 웨이퍼의 fwlt를 수행하는 방법
MYPI20082372A MY146841A (en) 2005-12-28 2006-12-20 Probe card
CN2006800492122A CN101346633B (zh) 2005-12-28 2006-12-20 探针卡
EP06835051A EP1970715A4 (en) 2005-12-28 2006-12-20 test card
TW095149161A TWI355704B (en) 2005-12-28 2006-12-27 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005380380A JP4842640B2 (ja) 2005-12-28 2005-12-28 プローブカードおよび検査方法

Publications (2)

Publication Number Publication Date
JP2007178405A JP2007178405A (ja) 2007-07-12
JP4842640B2 true JP4842640B2 (ja) 2011-12-21

Family

ID=38228099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380380A Active JP4842640B2 (ja) 2005-12-28 2005-12-28 プローブカードおよび検査方法

Country Status (8)

Country Link
US (1) US7795892B2 (ja)
EP (1) EP1970715A4 (ja)
JP (1) JP4842640B2 (ja)
KR (1) KR101010948B1 (ja)
CN (1) CN101346633B (ja)
MY (1) MY146841A (ja)
TW (1) TWI355704B (ja)
WO (1) WO2007077743A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY147876A (en) * 2005-12-05 2013-01-31 Nhk Spring Co Ltd Probe card
JP5426365B2 (ja) * 2007-03-14 2014-02-26 日本発條株式会社 プローブカード
JP5326240B2 (ja) * 2007-08-24 2013-10-30 富士通株式会社 プローブボードおよび電子デバイスの検査方法
JP5188161B2 (ja) 2007-11-30 2013-04-24 東京エレクトロン株式会社 プローブカード
JP2009133722A (ja) 2007-11-30 2009-06-18 Tokyo Electron Ltd プローブ装置
JP5288248B2 (ja) * 2008-06-04 2013-09-11 軍生 木本 電気信号接続装置
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8957691B2 (en) * 2011-10-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Probe cards for probing integrated circuits
DE102012016449A1 (de) * 2012-08-16 2014-03-13 Feinmetall Gmbh Prüfkopf für die elektrische Prüfung eines Prüflings
DE102013008324A1 (de) * 2013-05-08 2014-11-13 Feinmetall Gmbh Elektrische Kontaktiervorrichtung
JP6259590B2 (ja) * 2013-06-12 2018-01-10 株式会社日本マイクロニクス プローブカード及びその製造方法
JP6628994B2 (ja) 2015-07-03 2020-01-15 三菱重工業株式会社 構造体
JP6553472B2 (ja) * 2015-09-30 2019-07-31 株式会社ヨコオ コンタクタ
JP6615680B2 (ja) * 2016-04-08 2019-12-04 株式会社日本マイクロニクス プローブカード
JP6872943B2 (ja) * 2017-03-24 2021-05-19 株式会社日本マイクロニクス 電気的接続装置
USD843356S1 (en) * 2017-04-12 2019-03-19 Kymeta Corporation Antenna
JP7101457B2 (ja) 2017-04-13 2022-07-15 株式会社日本マイクロニクス 電気的接続装置
JP7075725B2 (ja) 2017-05-30 2022-05-26 株式会社日本マイクロニクス 電気的接続装置
JP6785375B2 (ja) * 2017-06-21 2020-11-18 東京エレクトロン株式会社 検査システム
JP7240317B2 (ja) * 2017-07-24 2023-03-15 株式会社ヨコオ 検査治具
CN110531125B (zh) * 2018-05-23 2022-05-17 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法
JP7129261B2 (ja) * 2018-07-27 2022-09-01 キオクシア株式会社 試験装置
TWI689731B (zh) * 2019-03-18 2020-04-01 中華精測科技股份有限公司 探針卡測試裝置及其訊號轉接模組
JP7198127B2 (ja) * 2019-03-20 2022-12-28 株式会社アドバンテスト インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
TWI738201B (zh) * 2019-03-29 2021-09-01 日商日本麥克隆尼股份有限公司 探針卡
TWI750552B (zh) * 2019-12-16 2021-12-21 旺矽科技股份有限公司 可定位之探針卡及其製作方法
CN113430495B (zh) * 2021-06-11 2022-12-09 北京北方华创微电子装备有限公司 一种半导体工艺设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635A (ja) * 1985-10-22 1987-05-01 三井建設株式会社 コンクリ−ト柱の施工法
JPH0338833Y2 (ja) * 1985-12-04 1991-08-15
JPH0815171B2 (ja) * 1987-05-27 1996-02-14 株式会社日立製作所 半導体素子検査装置
JPH07270816A (ja) * 1994-04-01 1995-10-20 Enplas Corp 液晶パネル検査用コンタクト装置
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
JP2000241454A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 高温テスト用プローブカード及びテスト装置
JP2001007168A (ja) * 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板
JP2001007167A (ja) * 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板の製造方法
JP2003240801A (ja) 2002-02-14 2003-08-27 Japan Electronic Materials Corp 半導体ウエハ、半田バンプ測定用プローブ及びそれを用いた垂直型プローブカード
JP3864201B2 (ja) * 2002-09-30 2006-12-27 日本電子材料株式会社 プローブカード
KR100496583B1 (ko) * 2002-11-02 2005-06-22 윤수 반도체 검사용 프로브카드
JP2005010052A (ja) 2003-06-19 2005-01-13 Japan Electronic Materials Corp プローブカード
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
JP4727948B2 (ja) * 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置

Also Published As

Publication number Publication date
MY146841A (en) 2012-09-28
KR101010948B1 (ko) 2011-01-25
KR20080079289A (ko) 2008-08-29
EP1970715A4 (en) 2012-10-03
WO2007077743A1 (ja) 2007-07-12
TW200735247A (en) 2007-09-16
CN101346633B (zh) 2011-05-25
US7795892B2 (en) 2010-09-14
JP2007178405A (ja) 2007-07-12
TWI355704B (en) 2012-01-01
CN101346633A (zh) 2009-01-14
US20090167335A1 (en) 2009-07-02
EP1970715A1 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
JP4842640B2 (ja) プローブカードおよび検査方法
JP4979214B2 (ja) プローブカード
JP4823667B2 (ja) プローブカード
JP5289771B2 (ja) プローブカード
JP5426365B2 (ja) プローブカード
JP5426161B2 (ja) プローブカード
JP5101060B2 (ja) プローブカードの平行度調整機構
JP2008134169A (ja) 電気的接続装置
JP2009002845A (ja) 接触子及び接続装置
JP5024861B2 (ja) プローブカード
KR20090022882A (ko) 프로브 카드
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
JP2012163529A (ja) 接触子及び検査装置
WO2009044975A1 (en) Probe card
KR100291940B1 (ko) 중공형 프로브팁을 수직으로 배치한 프로브카드
JP6084882B2 (ja) プローブ組立体及びプローブ基板
JP2003142537A (ja) 半導体装置の検査装置
KR20240045513A (ko) 신호 전송 커넥터
JP2012215591A (ja) プローブカードの平行度調整機構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250