JP5326240B2 - プローブボードおよび電子デバイスの検査方法 - Google Patents

プローブボードおよび電子デバイスの検査方法 Download PDF

Info

Publication number
JP5326240B2
JP5326240B2 JP2007218207A JP2007218207A JP5326240B2 JP 5326240 B2 JP5326240 B2 JP 5326240B2 JP 2007218207 A JP2007218207 A JP 2007218207A JP 2007218207 A JP2007218207 A JP 2007218207A JP 5326240 B2 JP5326240 B2 JP 5326240B2
Authority
JP
Japan
Prior art keywords
probe
board
circuit board
multilayer circuit
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007218207A
Other languages
English (en)
Other versions
JP2009052947A (ja
Inventor
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007218207A priority Critical patent/JP5326240B2/ja
Publication of JP2009052947A publication Critical patent/JP2009052947A/ja
Application granted granted Critical
Publication of JP5326240B2 publication Critical patent/JP5326240B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明はプローブボードおよび電子デバイスの検査方法に関し、特に電子デバイスの電気的特性の検査を行うプローブボードおよび電子デバイスの検査方法に関する。
IC(Integrated Circuit)やLSI(Large Scale Integration)などの電子デバイスは、1枚の半導体基板上に同時に形成された複数のチップを切断することで製造される。そして、切断前の、1枚の半導体基板上に複数のチップを形成した段階で、電子デバイスの良品と不良品とを判断するために、プローブボードが使用される。プローブボードは、非常に多くのプローブ端子を有しており、このプローブ端子を電子デバイスに接触させて、電子デバイスの電気的特性などを一括して検査または試験することができる装置である。
一方、電子デバイスはシリコンなどの半導体基板が主に用いられており、また、近年の電子デバイスは、微細化および大面積化などが著しく進展している。このため、このような電子デバイスに対して、プローブボードで検査などを実施する際、電子デバイスとプローブボードとの熱膨張率の差により、電子デバイスとプローブ端子との電気的な接触位置のずれが生じてしまう。接触位置のずれが許容範囲を超えると、電子デバイスとプローブ端子との接触不良が生じて、検査精度が低下してしまう。
従来のプローブボードにはこの熱膨張率の差を吸収するために、例えば、長いプローブ端子を用いたりしていた。しかし、これではインダクタンスが増加して、高周波信号を伝送することが困難であった。
そこで、上記課題を解決するために、次のような方法などが提案された。プローブボードを多層回路基板とプローブ基板とで別体的に構成し、電子デバイスと接触させるプローブ端子が備えられたプローブ基板にシリコンなどの低熱膨張率材料を用いた。さらに、プローブ基板と多層回路基板とを接合するためのプローブ端子を別に設けるようにした。このようにして、プローブ基板と電子デバイスとの熱膨張率差を小さくすることで、電子デバイスとプローブ端子との電気的な接触位置のずれを小さくすることが試みられた(例えば、特許文献1参照)。
特開2002−267687号公報
しかし、上記従来技術では、プローブ基板と多層回路基板との間の熱膨張率差は解消されておらず、依然として上記のような検査精度の問題点が残る。
また、上記従来技術では、プローブ基板と多層回路基板との間の接続は熱膨張率差を吸収するために必然的に長い端子の使用が必要となり、長い端子を使用すると高周波領域におけるインダクタンスが増加するという別の問題がある。
本発明はこのような点に鑑みてなされたものであり、微細化、高密度化されるとともに大面積化、高周波化された電子デバイスに対する検査精度が向上されたプローブボードおよび電子デバイスの検査方法を提供することを目的とする。
本発明では上記課題を解決するために、電子デバイス10の電気的特性の検査を行うプローブボード20において、図1に示すように、固定軸23bの一端部が嵌合する受け孔が一方の主面側に形成され、受け孔に嵌合した固定軸23bを一方の主面から他方の主面に付勢する付勢手段を受け孔内部に具備する、外部機器と接続可能な多層回路基板21と、電子デバイス10と接触するプローブ端子23aを備え、主面に固定軸23bの他端部側が固着されたプローブ基板23と、多層回路基板21とプローブ基板23との間に配置され、多層回路基板21対向面およびプローブ基板23対向面にそれぞれ圧接コネクタ22aを備えるコネクタ支持体22と、を有し、多層回路基板21、プローブ基板23およびコネクタ支持体22は、受け孔に嵌合した固定軸23bによってそれぞれ固定され、固定軸23bが付勢手段によって付勢され、コネクタ支持体22の熱膨張率は、多層回路基板21の熱膨張率よりも小さく、プローブ基板23の熱膨張率よりも大きいことを特徴とするプローブボード20が提供される。
このようなプローブボードによれば、多層配線基板とプローブ基板との間に、それらの熱膨張率の中間であるコネクタ支持体が形成され、さらに、多層回路基板、プローブ基板およびコネクタ支持体を固定軸により固定させられるようにした。これにより、電子デバイスとプローブ基板との距離が縮められ、プローブ基板、コネクタ支持体および多層回路基板で発生する熱膨張率差が低減されて、各構成要素の外周部における寸法の変化量を最小限に抑えるようにした。
また、本発明では上記課題を解決するために、プローブボードを用いて電子デバイスの電気的特性の検査を行う電子デバイスの検査方法において、固定軸の一端部が嵌合する受け孔が一方の主面側に形成され、受け孔に嵌合した固定軸を一方の主面から他方の主面に付勢する付勢手段を受け孔内部に具備する、外部機器と接続可能な多層回路基板と、電子デバイスと接触するプローブ端子を備え、主面に固定軸の他端部側が固着されたプローブ基板と、多層回路基板とプローブ基板との間に配置され、多層回路基板対向面およびプローブ基板対向面にそれぞれ圧接コネクタを備えるコネクタ支持体と、を有し、多層回路基板、プローブ基板およびコネクタ支持体は、受け孔に嵌合した固定軸によってそれぞれ固定され、固定軸が付勢手段によって付勢され、コネクタ支持体の熱膨張率は、多層回路基板の熱膨張率よりも小さく、プローブ基板の熱膨張率よりも大きいプローブボードを電子デバイスに接続し、電気的特性を検査することを特徴とする電子デバイスの検査方法が提供される。
このような電子デバイスの検査方法によれば、外部機器と接続可能な多層回路基板が形成され、電子デバイスと接触するプローブ端子を備えるプローブ基板が形成され、多層回路基板とプローブ基板との間に配置され、多層回路基板対向面およびプローブ基板対向面にそれぞれ圧接コネクタを備え、熱膨張率は多層回路基板の熱膨張率よりも小さく、プローブ基板の熱膨張率よりも大きいコネクタ支持体が形成されて、多層回路基板、プローブ基板およびコネクタ支持体が、それぞれ固定軸によって固定されたプローブボードが電子デバイスに接続されて、電気的特性が検出されるようになる。
本発明では、多層配線基板とプローブ基板との間に、それらの熱膨張率の中間であるコネクタ支持体を形成し、さらに、多層回路基板、プローブ基板およびコネクタ支持体を固定軸により固定するようにした。これにより、電子デバイスとプローブ基板との距離が縮められ、プローブ基板、コネクタ支持体および多層回路基板で発生する熱膨張率差を低減させて、各構成要素の外周部における寸法の変化量を最小限に抑えるようにした。したがって、高周波信号の送信が可能なり、また、電子デバイスに対するプローブ端子の位置精度を保障して、検査精度を向上させることができる。
以下、本実施の概要について図面を参照して説明し、その後に、本発明の概要に基づいた実施の形態について、同様に図面を参照して説明する。
では、本発明の概要について図1を用いて以下に説明する。
図1は、本発明の概要を示す断面模式図である。なお、図1では、プローブボード20の構成要素を組み合わせずに示している。
プローブボード20は、多層回路基板21、コネクタ支持体22およびプローブ基板23から構成されており、電子デバイス10は、プローブ基板23と接合して、検査などが行われる。
多層回路基板21は、固定軸受け孔21aが上面に形成され、さらに外部機器と接続させることができる。固定軸受け孔21aは、プローブ基板23に備えられた固定軸23bと嵌合される。そして、外部機器として、例えば、測定装置が、電子デバイス10を検査して得られたテストパターンから電子デバイス10の電気的特性を測定する。
コネクタ支持体22は、圧接コネクタ22aが上下面に備えられおり、固定軸孔22bが形成されている。圧接コネクタ22aは、圧接式のコネクタ端子であって、多層回路基板21とプローブ基板23とからの圧力を軽減するとともに、多層回路基板21とプローブ基板23との間の電気的接続を実現することができる。固定軸孔22bは、コネクタ支持体22を貫通させることで形成されて、固定軸23bが通過する孔である。
プローブ基板23は、プローブ端子23aが上面に、固定軸23bが下面に備えられている。プローブ端子23aは、電子デバイス10と接触し、電子デバイス10からの電気的信号を得る。固定軸23bは、多層回路基板21、コネクタ支持体22およびプローブ基板23を積層させる際に、コネクタ支持体22の固定軸孔22bを通過して、多層回路基板21の固定軸受け孔21aに嵌合する。このようにして固定軸23bによって、多層回路基板21、コネクタ支持体22およびプローブ基板23との接合が固定される。
さらに、上記3つの構成要素の熱膨張率は、多層回路基板21がコネクタ支持体22よりも大きく、コネクタ支持体22がプローブ基板23よりも大きい(多層回路基板21>コネクタ支持体22>プローブ基板23)、という関係を満たす。
上記のように、プローブボード20では多層回路基板21とプローブ基板23との間に、それらの熱膨張率の中間であるコネクタ支持体22を介し、さらに、プローブ基板23に備えさせた固定軸23bで多層回路基板21およびコネクタ支持体22を固定させた。これにより、電子デバイス10とプローブ基板23との距離を短くすることができる。そして、各構成要素間で発生する熱膨張率差を低減させるとともに、各構成要素の外周部における寸法の変化量を最低限に抑えることが可能となる。したがって、インダクタンスを低減できるとともに、微細化および大面積化された電子デバイス10はプローブ基板23で高精度の位置合わせが保証される。そして、広いピッチ化が可能となるプローブ基板23と、多層回路基板21との高精度の位置合わせを保証して、検出精度を向上させることができる。
次に、上記本発明の概要を踏まえた実施の形態について図面を参照して説明する。
まず、第1の実施の形態について説明する。
図2は、第1の実施の形態におけるプローブボードの断面模式図である。なお、図2でも、プローブボード40の構成要素を組み合わせず個別に示している。
プローブボード40は、多層回路基板41、コネクタ支持体42およびプローブ基板43から構成されており、電子デバイス30をプローブ基板43に接合させて、電気的特性についての検査などが行われる。
多層回路基板41は、接続端子41aおよび固定軸受け孔41bが上面に形成されて、さらに測定機器50と接続することができる。そして、多層回路基板41は、例えば、ガラスエポキシ材料から構成されており、その熱膨張率は12ppm/℃程度である。接続端子41aは、導電性材料から構成されており、多層回路基板41上に形成されるコネクタ支持体42と、多層回路基板41との電気的接続を実現する。固定軸受け孔41bは、多層回路基板41の上面の中心部に形成され、プローブ基板43に備えられた固定軸43cが嵌合される。そして、測定機器50によって、電子デバイス30を検査して得られたテストパターンから電子デバイス30の電気的特性が測定される。
コネクタ支持体42は、圧接コネクタ42aが上下面に備えられており、固定軸孔42bが形成されている。そして、コネクタ支持体42は、例えば、液晶ポリマーの成型品であって、面方向の熱膨張率は8ppm/℃程度である。圧接コネクタ42aは、圧接式のコネクタ端子であって、多層回路基板41とプローブ基板43とからの圧力を軽減するとともに、多層回路基板41とプローブ基板43との間の電気的接続を実現することができる。このため、圧接コネクタ42aは、異方性導電性エラストマの、例えば、銀フィラーを分散させたシリコーンゴム製や金属のばね材などで構成することができる。また、固定軸孔42bは、コネクタ支持体42の面の中心部を貫通させて形成されて、固定軸43cが通過する孔である。
プローブ基板43は、プローブ端子43aが上面に、接続端子43bおよび固定軸43cが下面に形成されている。そして、プローブ基板43は、検査対象である電子デバイス30と熱膨張率ができる限り近い材質であることが好ましい。例えば、電子デバイス30と同じ材質として、熱膨張率が3ppm/℃程度であるシリコンが用いられることが好ましい。また、シリコンの他に、加工性、強度の保持の観点から、セラミックスや石英ガラスなどのガラスによって構成されることが望ましい。プローブ端子43aは、電子デバイス30と接触して、電子デバイス30からの電気的信号を得る。固定軸43は、コネクタ支持体42の固定軸孔42bを通過して、多層回路基板21の固定軸受け孔21aに嵌合させられる。なお、第1の実施の形態では、固定軸43cは、多層回路基板41および圧接コネクタ42aの中心部を通るようにするために、プローブ基板43の中心部に形成される。
上記プローブボード40の多層回路基板41、コネクタ支持体42およびプローブ基板43が、接続端子41aおよび圧接コネクタ42a、圧接コネクタ42aおよび接続端子43bでそれぞれ接合されるとともに、多層回路基板41、コネクタ支持体42およびプローブ基板43が固定軸43cにより固定される。
上記のようなプローブボード40において、例えば、直径300mmの電子デバイス30を温度差100℃の環境で検査する場合に生じる寸法差について以下に説明する。
まず、プローブ基板43とコネクタ支持体42とについて説明する。
既述の通り、プローブボード40は、固定軸43cによって中心部が固定されているため、プローブ基板43とコネクタ支持体42との中心部から外側への寸法差はほぼ0.0mmとすることができる。そして、この時、外周部でのプローブ基板43とコネクタ支持体42との寸法差は、中心で固定しない場合の2分の1となるために、コネクタ支持体42とプローブ基板43との外周部での寸法差は、
(8ppm/℃−3ppm/℃)×100℃×(300mm/2)=0.075mm
である。
次に、コネクタ支持体42と多層回路基板41とについて説明する。
この場合も、プローブ基板43とコネクタ支持体42との場合と同様にして寸法差を算出することができる。すなわち、コネクタ支持体42と多層回路基板41との中心部での寸法差はほぼ0mmであって、外周部での寸法差は、
(12ppm/℃−8ppm/℃)×100℃×(300mm/2)=0.060mm
である。
そして、特に、プローブ基板43とコネクタ支持体42との外周部での寸法差を考慮すると、プローブ基板43に貫通ビアを形成したシリコンを適用させ、プローブ基板43とコネクタ支持体42との寸法差の2倍である0.150mmを微細パターンのピッチとしたプローブボード40を作製することができる。
したがって、上記プローブボード40でも、多層回路基板41とプローブ基板43との間に、それらの熱膨張率の中間であるコネクタ支持体42を介し、さらに、プローブ基板43に備えさせた固定軸43bで多層回路基板41およびコネクタ支持体42を固定させた。そして、多層回路基板41、コネクタ支持体42およびプローブ基板43の熱膨張率差によって生じる寸法差を考慮した設計仕様のプローブボード30を作製した。これにより、電子デバイス30とプローブ基板43との距離を短くすることができる。そして、各構成要素間で発生する熱膨張率差を低減させるとともに、各構成要素の外周部における寸法の変化量を最低限に抑えることが可能となる。したがって、インダクタンスを低減できるとともに、微細化および大面積化された電子デバイス30はプローブ基板43で高精度の位置合わせが保証される。そして、広いピッチ化が可能となるプローブ基板43と、多層回路基板41との高精度の位置合わせを保証することができる。この結果、電子デバイス30に対するプローブボード40の検証精度を向上させることが可能となる。
次に、第2の実施の形態について説明する。
第2の実施の形態は、第1の実施の形態において、固定軸43cを、スプリングを介して嵌合する場合を例に挙げて説明する。
図3は、第2の実施の形態における別のプローブボードの断面模式図である。なお、図3では、図2に示した第1の実施の形態と同じ構成は同じ符号を付している。また、電子デバイス30の記載については省略し、多層回路基板、コネクタ支持体およびプローブ基板が組み合わせられて構成されたプローブボード40aを示している。
プローブボード40aは、多層回路基板41、コネクタ支持体42およびプローブ基板43から組み合わされて構成されており、プローブ基板43によって電子デバイス(図示を省略)の検査などが行われる。
多層回路基板41は、第1の実施の形態と同様に、接続端子41aおよび固定軸受け孔41bが上面に形成されて、さらに測定機器50と接続することができる。そして、多層回路基板41は、例えば、ガラスエポキシ材料から構成されており、その熱膨張率は12ppm/℃程度である。接続端子41aは、導電性材料から構成されており、多層回路基板41上に形成されるコネクタ支持体42と、多層回路基板41との電気的接続を実現する。固定軸受け孔41bは固定軸43cが嵌合される。この固定軸受け孔41b内部には、固定ナット41cおよび固定ナット41cと一体的に接合されたスプリング41dが具備されている。このような固定軸受け孔41bでは、固定軸43cがスプリング41d内を通過して、固定ナット41cにて固定される。そして、測定機器50によって、電子デバイス30を検査して得られたテストパターンから電子デバイスの電気的特性が測定される。
なお、コネクタ支持体42およびプローブ基板43については、第1の実施の形態と同様の構成であるために説明を省略する。
上記のようなプローブボード40aでは、プローブ基板43に備えた固定軸43cを多層回路基板41の固定軸受け孔41b内の固定ナット41cおよびスプリング41dを介して支持することによって、コネクタ支持体42に配置された圧接コネクタ42aがプローブ基板43と多層回路基板41との固定軸43cで加圧される。そして、既述の通り、電子デバイスとプローブ基板43との距離を短くすることができる。そして、各構成要素間で発生する熱膨張率差を低減させるとともに、各構成要素の外周部における寸法の変化量を最低限に抑えることが可能となる。したがって、インダクタンスを低減できるとともに、微細化および大面積化された電子デバイスはプローブ基板43で高精度の位置合わせが保証される。そして、広いピッチ化が可能となるプローブ基板43と、多層回路基板41との高精度の位置合わせを保証することができる。さらに、プローブ基板43のプローブ端子43aと電子デバイスとの接触をより確実にできる。この結果、電子デバイスに対するプローブボード40aの検証精度をより向上させることが可能となる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
本発明の概要を示す断面模式図である。 第1の実施の形態におけるプローブボードの断面模式図である。 第2の実施の形態における別のプローブボードの断面模式図である。
符号の説明
10,30 電子デバイス
20,40,40a プローブボード
21,41 多層回路基板
21a,41b 固定軸受け孔
22,42 コネクタ支持体
22a,42a 圧接コネクタ
22b,42b 固定軸孔
23,43 プローブ基板
23a,43a プローブ端子
23b,43c 固定軸
41a,43b 接続端子
41c 固定ナット
41d スプリング
50 測定機器

Claims (4)

  1. 電子デバイスの電気的特性の検査を行うプローブボードにおいて、
    固定軸の一端部が嵌合する受け孔が一方の主面側に形成され、前記受け孔に嵌合した前記固定軸を前記一方の主面から他方の主面に付勢する付勢手段を前記受け孔内部に具備する、外部機器と接続可能な多層回路基板と、
    前記電子デバイスと接触するプローブ端子を備え、主面に前記固定軸の他端部側が固着されたプローブ基板と、
    前記多層回路基板と前記プローブ基板との間に配置され、前記多層回路基板対向面および前記プローブ基板対向面にそれぞれ圧接コネクタを備えるコネクタ支持体と、を有し、
    前記多層回路基板、前記プローブ基板および前記コネクタ支持体は、前記受け孔に嵌合した前記固定軸によってそれぞれ固定され、前記固定軸が前記付勢手段によって付勢され、
    前記コネクタ支持体の熱膨張率は、前記多層回路基板の熱膨張率よりも小さく、前記プローブ基板の熱膨張率よりも大きいことを特徴とするプローブボード。
  2. 前記固定軸は、前記コネクタ支持体の中心部を貫通するとともに、前記プローブ基板と前記多層回路基板との前記コネクタ支持体対向面内の中心部にそれぞれ接続されてなることを特徴とする請求項1記載のプローブボード。
  3. 前記プローブ基板の熱膨張率は、前記電子デバイスと等しいことを特徴とする請求項1または2に記載のプローブボード。
  4. プローブボードを用いて電子デバイスの電気的特性の検査を行う電子デバイスの検査方法において、
    固定軸の一端部が嵌合する受け孔が一方の主面側に形成され、前記受け孔に嵌合した前記固定軸を前記一方の主面から他方の主面に付勢する付勢手段を前記受け孔内部に具備する、外部機器と接続可能な多層回路基板と、前記電子デバイスと接触するプローブ端子を備え、主面に前記固定軸の他端部側が固着されたプローブ基板と、前記多層回路基板と前記プローブ基板との間に配置され、前記多層回路基板対向面および前記プローブ基板対向面にそれぞれ圧接コネクタを備えるコネクタ支持体と、を有し、前記多層回路基板、前記プローブ基板および前記コネクタ支持体は、前記受け孔に嵌合した前記固定軸によってそれぞれ固定され、前記固定軸が前記付勢手段によって付勢され、前記コネクタ支持体の熱膨張率は、前記多層回路基板の熱膨張率よりも小さく、前記プローブ基板の熱膨張率よりも大きいプローブボードを前記電子デバイスに接続し、前記電気的特性を検査することを特徴とする電子デバイスの検査方法。
JP2007218207A 2007-08-24 2007-08-24 プローブボードおよび電子デバイスの検査方法 Expired - Fee Related JP5326240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007218207A JP5326240B2 (ja) 2007-08-24 2007-08-24 プローブボードおよび電子デバイスの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218207A JP5326240B2 (ja) 2007-08-24 2007-08-24 プローブボードおよび電子デバイスの検査方法

Publications (2)

Publication Number Publication Date
JP2009052947A JP2009052947A (ja) 2009-03-12
JP5326240B2 true JP5326240B2 (ja) 2013-10-30

Family

ID=40504163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218207A Expired - Fee Related JP5326240B2 (ja) 2007-08-24 2007-08-24 プローブボードおよび電子デバイスの検査方法

Country Status (1)

Country Link
JP (1) JP5326240B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561751B (zh) 2016-08-12 2021-08-03 Ykk株式会社 电动拉链系统、无线发送机、以及作为无线接收机的拉头
US11561243B2 (en) * 2019-09-12 2023-01-24 International Business Machines Corporation Compliant organic substrate assembly for rigid probes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528459A (ja) * 2000-03-17 2003-09-24 フォームファクター,インコーポレイテッド 半導体接触器を平坦化するための方法と装置
JP2002267687A (ja) * 2001-03-12 2002-09-18 Advantest Corp プローブカード及び試験装置
JP2002313854A (ja) * 2002-04-04 2002-10-25 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカード及びその製造方法
JP2004233155A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd プローブカードおよび半導体チップの検査方法
JP4842640B2 (ja) * 2005-12-28 2011-12-21 日本発條株式会社 プローブカードおよび検査方法

Also Published As

Publication number Publication date
JP2009052947A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
KR100791945B1 (ko) 프로브 카드
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
US7750655B2 (en) Multilayer substrate and probe card
US7459924B2 (en) Apparatus for providing electrical access to one or more pads of the wafer using a wafer translator and a gasket
CN105548851B (zh) 半导体器件及其制造方法及测试半导体器件的装置
JP2010019697A (ja) 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法
US7489148B2 (en) Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
KR20010030427A (ko) 반도체 검사장치
KR101051136B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
JP4343256B1 (ja) 半導体装置の製造方法
CN113889420A (zh) 半导体元件结构及接合二基板的方法
KR100417267B1 (ko) 반도체장치 및 검사용 컨택터
KR20150024063A (ko) 블록단위 결합용 프로브블록을 구비하는 프로브카드
JP5326240B2 (ja) プローブボードおよび電子デバイスの検査方法
KR100748393B1 (ko) 기판 구조물 및 이를 갖는 프로브 카드
JP2009270835A (ja) 半導体部品の検査方法及び装置
KR101115958B1 (ko) 프로브 카드
KR101441015B1 (ko) 웨이퍼 칩 검사용 프로브 카드
JP2010256371A (ja) 半導体ウェハの検査方法および半導体装置の製造方法
KR100448528B1 (ko) 반도체장치의 검사장치 및 그를 이용한 반도체제조방법
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
KR20200007675A (ko) 중간 접속 부재, 및 검사 장치
JP3827427B2 (ja) 半導体集積回路の検査方法
JP4492976B2 (ja) 半導体装置
JP5079890B2 (ja) 積層基板及びプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees