KR100448528B1 - 반도체장치의 검사장치 및 그를 이용한 반도체제조방법 - Google Patents

Abstract

본 발명은 반도체장치의 검사장치 및 그를 이용한 반도체제조방법에 관한 것으로서 배선(5b)은 빔(11)상의 한쪽면에 소정의 폭으로 빔(11)의 전체길이에 걸쳐 형성되어 있기 때문에 빔(11)은 임의 폭방향 단면에 있어서 매우 일정한 형태로 되어 있다. 그 결과 빔(11)과 배선(5b)의 형태에서 결정되는 단면 2차 모우먼트가 일정해지기 때문에 프로브(5a)가 피검사체의 패드에 접촉하여 빔(11)이 소정량만큼 휘어져도 빔(11)의 국소적인 응력집중이 방지되고 빔(11)의 파손등의 경우를 회피하는 것이 가능하다. 따라서 빔에 필요한 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능한 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 기술이 제시된다.

Description

반도체장치의 검사장치 및 그를 이용한 반도체제조방법{ON INSPECTING APPARATUS OF THE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 반도체장치의 검사장치 및 그 검사장치를 이용한 반도체장치의 제조방법에 관한 것이고, 특히 반도체장치의 검사공정을 효율화가능한 검사장치 및 그 검사장치를 이용한 반도체장치의 제조방법에 관한 것이다.

우선 종래의 반도체장치의 제조방법에 대해서 이하에 설명한다.

반도체장치의 제조공정은 이른바 전기공정으로 명하면 웨이퍼상으로 다수의 LSI를 형성하는 공정과, 이들 LSI에 대한 각종 검사공정과 각 LSI를 최종적인 제품형태로 완성하는 조립공정으로 크게 구분할 수 있다. 상기 제조공정을 도 15를 이용 하여 설명한다.

도 15는 반도체장치의 일반적인 제조방법의 개략을 나타내는 플로챠트이다. 제조공정은 전기공정 웨이퍼테스트 절단·조립 번인 최종검사의 5단계를 포함한다.

(1) 전기공정

전기공정을 도 17을 이용하여 설명한다. 본 도 17은 LSI가 형성된 상태를 나타내는 웨이퍼의 외관도이다. 상기 전기 공정은 예를들면 직경 20cm 혹은 30cm정도의 Si웨이퍼(1a)의 표면에 다수의 LSI(1b)를 형성하는 공정이다. 상기 전기공정은 또한 다수의 공정으로 세부적으로 구별되지만 여기에서는 그 상세는 생략한다.

상기 전기공정을 실행 한 결과 예를들면 메모리등의 경우 웨이퍼표면에 수백정도의 LSI(1b)가 형성된다.

여기에서 각 LSI의 표면에는 전원 그랜드 각종 시그널등의 패드(전극)(1c)군이 형성·배치된다. 상기 패드(1c)에 대해서 도 18을 이용하여 설명한다.

도 18은 도 17에 나타난 LSI(1b) 가운데 하나를 취출하여 확대한 외관 사시도이다. 도 18에 있어서 각 패드(1c)는 LSI(1b)안의 배선의 일부를 표면에 노출시킨것이고 최표피층에는 통상(Al(알루미늄)), Au(금)등을 주요재료로 하는 재질이 이용된다. 각 패드(1c)의 수치는 통상 한변길이가 수십에서 수백㎛정도이고 또한 배열피치도 수십에서 수백㎛정도이다. 이들의 각 패드(1c)는 후에 조립단계에서 필요에 따라서 반도체장치의 외부단자에 접속된다.

(2) 웨이퍼테스트

이 웨이퍼테스트공정은 웨이퍼(1a)상에 형성한 각 LSI(1b)의 기본적인 특성의 검사공정이다. 이것은 통상 웨이퍼의 상태로 실시되고 각 LSI(1b)의 소정의 패드(1c)에 대해서 프로브를 접촉시키는 것에 의해 LSI(1b)와 외부시스템 즉 테스터를 도전시킨 상태로 실행된다.

상기 웨이퍼테스트공정 결과 웨이퍼(1a)내의 각 LSI(1b)에 대해서 양부(良否) 그외의 판정이 실행되고 다음 공정으로의 적용 여부가 판단된다.

이 때 이용되는 프로브구조체의 종래구조의 일례를 도 16을 이용하여 설명한다.

도 16은 종래 폭넓게 이용되는 프로브구조체의 개략 단면도이다. 상기 도 16에 나타난 예에 있어서 프로브(10)는 다수의 경우 W(텅스텐)등의 시침을 굴곡하여 그 끝이 피검체 LSI(1b)의 각 패드(1c)위치에 합치하도록 배치되고 타단이 접착제등에 의해 배선판(2)에 고정되어 있다.

도 16의 지면 깊이방향에도 복수의 프로브(10)가 배치되어 있다. 각 프로브(10)는 프린트배선판(2)내의 각배선(21)에 접속되어 있고 그 결과 프린트배선판(2)상의 각 전극(22)을 테스터등의 외부시스템(미도시)에 접속하고 프로브(10)의 앞을 피검체LSI(1b)의 패드(1c)에 접촉시키는 것에 의해 LSI(1b)와 외부시스템과의 신호수수가 가능해진다.

상기 기술한 바와 같이 한매의 웨이퍼(1a)안에는 통상 수백의 다수의 LSI(1b)가 일괄적으로 형성되기 때문에 웨이퍼테스트에서는 검사효율을 높이는 이유에서 웨이퍼(1a)안의 복수의 LSI(1b)에 대해서 동시에 실시되는 것이 보통이다.

동시에 테스트되는 LSI(1b)수는 검사에 이용하는 프로브구조체의 기하학적 요인 및 테스터의 신호처리능력에 의해 결정된다. 프로브구조체의 기하학적 요인은 주요한 것으로 구조체안에 피검체LSI(1b)의 패드(1c)의 레이아웃에 합치한 형으로 일정한 프로브(10)를 소정의 정밀도를 가지고 형성가능한가를 의미한다.

도 16에 나타나는 바와 같은 예에 있어서의 종래의 프로브구조체에서는 프로브(10)의 선두위치 정밀도와 배치피치 또한 프로브(10)의 타단고정에 필요한 영역등의 제약에서 동시에 테스트되는 LSI(1b)수는 많아도 32에서 64정도로 한정되어 있다.

또한, 상기 경우를 근거로 하여 동시에 검사하는 LSI(1b)의 수를 증가하여 검사효율을 향상시키는 것을 목적으로 한 프로브구조체가 개시되어 있다. 이하 이 프로브구조체를 본 발명에 관한 종래의 기술로서 예를 든다.

(본 발명에 관한 하나의 종래기술)

일례로서 단결정(Si)으로 이루어지는 편지지 빔구조의 표면에 도전용의 금속피막을 형성하고 이것을 도전배선패턴을 형성한 절연기판으로 보유유지하여 전기특성측정용 프로브로 한 예가 일본국 특개평7-7052호 공보에 개시되어 있다.

(본 발명에 관한 다른 종래기술)

다른 예로서 Si를 주재료로 하는 기판내에 복수의 빔구조 및 프로브를 형성하고 관통구를 매개하여 동일 프로브와 동일프로브형성면의 반대면에 존재하는 2차전극을 배선에 의해 전기적으로 접속한 예가 일본극 특개평11-274251호 공보에 나타나 있다.

(3) 절단·조립

절단·조립공정은 웨이퍼(1a)내의각 LSI(1b)를 개개의 단위로 절단하고 필요에 따라서 리드프레임으로 접합과 외주변의 수지 봉입 및 리드프레임의 성형등 이른바 조립을 실행하여 반도체장치의 제품으로서 구조·형태를 형성하는 공정이다.

(4)번인

이 번인공정은 제조대상인 반도체장치의 사용환경에 비하여 과동한 열 및 전기스트레스를 전하고 잠재하는 불량인자를 가속적을 적출하고 견출상의 양품을 배제하는 공정이다. 상기 번인 공정은 통상 상기(3)의 절단·조립공정에서 형성한 반도체장치를 각 단자(리드)가 외부의 테스터와 도전하도록 구성된 전용소켓에 개별로 봉입하고 100에서 150℃정도의 온도환경으로 1에서 수십h 방치하는 수단이 채용되는 경우가 많다.

(5) 최종검사

최종검사공정을 지금까지의 제조공정을 거친 각 반도체장치가 예를들면 주파수등의 항목에 대해서 소정의 사양·성능을 만족하는 가의 여부를 판정하는 이른바 품질보증검사 공정이다. 상기 최종검사공정도 통상 상기 번인 공정으로 이용하면 거의 동일한 전용소켓에 반도체장치가 개개로 봉입된 상태로 실시되는 경 우가 많다.

그런데 상기 기술한 종래의 기술에서는 다음과 같은 문제점이 있었다. 이하 본 발명의 종래기술의 문제점과 그 이유를 대응시켜 기술한다.

본 발명의 하나의 종래기술(일본국특개평7-7052호 공보)에 대해서의 문제점과 그 이유를 이하에 나타낸다.

상기 종래기술에 있어서도 현상태보다 프로브의 수의 다수화를 도모하도록 하면 각 배선의 형성영역의 확보가 곤란해진다.

그 이유는 배선이 빔의 프로브(돌기)에서 이 프로브가 형성되어 있는 면(표면)을 통하여 프로브를 형성하는 기판(일례로서 단결정(Si))의 외부측면에 전개되어 2차전극으로 도달하지 않으면 되지 않고 그 사이에 존재하는 외 배선과 소자를 회피할 필요가 있기 때문이다.

이로 인하여, 프로브의 다수화를 도모하기 위해서는 다음에 기술하는 다른 종래기술과 같이 배선은 빔의 프로브에서 빔의 프로브가 형성되어 있지 않는 면(뒷면)을 통하여 2차전극으로 도달시킬 필요가 있다.

본 발명의 다른 종래기술(일본국 특개평11-274251호 공보)에 대해서 문제점과 그 이유를 이하에 나타낸다.

다른 종래기술에 있어서는 프로브를 피검체LSI(1b)의 패드(1c)에 접촉시켜서 빔에 굴곡이 발생한 경우 배선이 존재하지 않는 부분의 빔의 굴곡이 다른 부분에 비하여 과대해지고 결과 그 부분의 빔응력이 과대해지고 최악의 경우 빔이 파손하는 경우도 있다.

그 이유는 배선이 빔의 프로브(돌기)형성면에서 프로브를 형성하는 기판(일례로서 Si)안의 관통구를 매개하여 동일 기판의 프로브형성면의 반대면으로 전개되기 때문에 상기 하나의 종래기술에 비하여 다수의 프로브화를 도모하는 것이 용이하지만 각 양단 지지빔안의 임의의 폭방향 단면에 있어서 프로브형성면측에 배선이 존재하지 않는 경우가 있기 때문에 프로브피검체LSI(1b)인 패드(1c)에 접촉시켜서 빔에 굴곡이 발생한 경우 배선이 존재하지 않는 부분의 빔의 굴곡이 다른 부분에 비하여 과대해지고 결과 그 부분의 빔응력이 과대해져 최악의 경우 빔이 파손하는 경우가 된다.

상기와 같은 현상은 피검체LSI(1b)의 패드(1c)의 레이아웃 밀집하고, 패드(1c)의 배치피치가 매우 작은 경우에 발생하기 쉬워진다.

본 발명의 종래기술에 있어서의 또 하나의 문제점과 그이유를 기술한다.

본 발명의 종래기술에서는 배선을 프로브형성면에서 그 반대면으로 전개에 맞추어서 상기 기술한 바와 같이 프로브를 형성하는 기판내에 미리 설치한 관통구를 매개하는 수단을 취한다. 이 관통구는 2차전극(공보 안의 패드 121로 기재)의 형성면과 실질 동일면내에 형성되기 때문에 피검체LSI(1b)의 수치와 패드(1c)의 레이아웃에 의해 제한되는 2차전극 형성면에 충분한 영역이 확보되지 않는 경우 관통구가 점유하는 면적이 2차전극 형성면내의 다수의 비율을 차지해버리고 결과 충분한 피치와 면적을 가지는 2차전극을 형성불가능한 경우이다.

본 발명의 목적은 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치 및 이 검사장치를 이용한 반도체장치의 제조방법을 실현하는 것이다.

상기 목적을 달성하기 위하여 본 발명은 다음과 같이 구성된다.

(1) 실리콘기판의 지지부에 지지된 복수의 양지지빔과 이 빔에 형성되고, 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 갖고 반도체장치를 검사하는 검사장치에 있어서 상기 배선은 상기 양지지빔의 프로브가 형성되는 면에 이 빔의 양단의 2개의 지지부까지 연장하여 배치되어 있다.

(2) 실리콘기판의 지지부에 지지된 복수의 편지지빔과 이 빔에 형성되고, 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 갖고 반도체장치를 검사하는 검사장치에 있어서 상기 배선은 상기 빔의 프로브가 형성된 표면에서 이 표면의 뒷면을 매개하여 상기 2차전극에 이르는 경로에 배치되면서 상기 빔의 프로브가 형성된 표면의 적어도 상기 빔의 지지부까지 연장하여 배치되어 있다.

(3) 실리콘기판의 지지부에 지지된 복수의 편지지빔과 이 빔에 형성되고, 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 갖고 반도체장치를 검사하는 검사장치에 있어서 상기 배선은 상기 빔의 프로브가 형성된 표면에서 이 표면의 뒷면을 매개하여 상기 2차전극에 이르는 경로에 배치되면서 상기 빔의 프로브가 형성된 표면 및 뒷면의 적어도 상기 빔의 지지부까지 연장하여 배치되어 있다.

(4) 실리콘기판의 지지부에 지지된 복수의 편지지빔과 이 빔에 형성되고, 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 갖고 반도체장치를 검사하는 검사장치에 있어서 상기 배선은 상기 빔의 프로브가 형성된 표면에서 이 표면의 뒷면을 매개하여 상기 2차전극에 이르는 경로에 배치되면서 상기 빔의 프로브가 형성된 표면의 상기 지지부에는 상기 배선과는 별개의 막부재가 배치되어 있다.

(5) 바람직하게는 상기 (1)에서 (5)에 있어서 상기 복수의 빔에 형성된 프로브의 상호 거리는 100㎛이하이다.

(6) 반도체장치의 제조방법에 있어서, 웨이퍼상에 형성된 다수의 LSI 또는 웨이퍼에서 개개로 떨어진 LSI에 대해서 상기 LSI의 특성검사공정과 상기 LSI초기 불량가속 선별검사공정과 상기 LSI의 최종적인 성능검사공정 가운데 적어도 하나의 검사공정을 구비하고 상기 검사공정은 실리콘 기판의 지지부에 지지된 복수의 양지지빔과 이 빔에 형성되고 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하고 상기 배선은 상기 양지지빔의 프로브가 형성되는 면에 이 빔의 양단에 2개의 지지부까지 연장하여 배치되어 있는 검사장치에 의해 실행된다.

(7) 반도체장치의 제조방법에 있어서, 웨이퍼상에 형성된 다수의 LSI 또는 웨이퍼에서 개개로 떨어진 LSI에 대해서 상기 LSI의 특성검사공정과 상기 LSI초기 불량가속 선별검사공정과 상기 LSI의 최종적인 성능검사공정 가운데 적어도 하나의 검사공정을 구비하고 상기 검사공정은 실리콘 기판의 지지부에 지지된 복수의 편지지빔과 이 빔에 형성되고 검사대상인 반도체장치의 전극부에 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하고 상기 배선은 상기 빔의 프로브가 형성되는 표면에서 이 표면의 뒷면을 매개하여 상기 2차전극에 이르는 경로에 배치되면서 상기 빔의 프로브가 형성된 표면의 적어도 상기 빔의 지지부까지 연장하여 배치되어 있는 검사장치에 의해 실행된다.

상기 배선이 양지지빔의 프로브가 형성되는 면에 이 빔의 양단의 2개의 지지부까지 연장하여 배치되어 있는 경우 빔은 임의의 폭방향 단면에 있어서 항상 일정한 형태로 되어 있다. 그 결과 빔과 배선의 형태에서 정하는 단면 2차모우먼트가 일정해지기 때문에 프로브가 피검체에 접촉하여 빔이 소정량만큼 굴곡하여도 빔의 굴곡률이 국소적으로 변화하는 것이 회피된다.

그 결과 빔의 국소적인 응력집중이 방지되고 빔의 파손등에 의한 악영향을 회피하는 것이 가능하다.

또한, 상기 배선이 편지지빔의 프로브가 형성된 표면의 적어도 상기 빔의 지지부까지 연장하여 배치되어 있는 경우에는 중립축이 이동하고 중립축과 빔의 지지부의 인장응력이 크게되는 부분까지 거리가 작아진다.

그 결과 응력이 저감되고 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능하다.

도 1 은 본 발명의 제 1 실시형태인 반도체 검사장치의 주요부 확대사시도이다.

도 2 는 본 발명의 제 1 실시형태에 있어서의 프로브형성기판의 빔의 장길이 방향 부분 단면 및 프로브 형성면에서 본 부분 평면을 나타내는 도이다.

도 3 은 본 발명의 제 2 실시형태인 반도체검사장치의 주요부 확대사시도이다.

도 4 는 본 발명의 제 2 실시형태에 있어서의 프로브형성기판의 빔의 장길이 방향 부분단면도이다.

도 5 는 본 발명의 제 3 실시형태인 반도체검사장치의 주요부 확대사시도이다.

도 6 은 본 발명의 제 3 실시형태인 빔(11)의 장길이방향 부분단면도이다.

도 7 은 도 4에 나타난 본 발명의 제 2 실시형태의 프로브를 소정의 피검체안의 패드에 접촉시킨 상태의 단면도이다.

도 8 은 빔의 돌기의 형성부분에 있어서의 폭방향 단면도이다.

도 9 는 빔의 각 수치의 적정범위를 나타내는 설명도이다.

도 10 은 빔의 굴곡과 하중의 관계 및 종래의 기술과 본 발명과의 비교도이다.

도 11 은 프로브형성기판을 이용 하여 형성한 프로브구조체의 개략단면도이다.

도 12 는 프로브형성기판을 이용 하여 형성한 프로브구조체의 사시도이다.

도 13 은 본 발명의 제 2 실시형태의 프로브를 형성하는 기판을 피검체인 위치에 누름접합한 상태의 단면도이다.

도 14 는 종래기술에 있어서의 프로브를 형성하는 기판을 피검체인 위치에 누름접합한 상태의 단면도이다.

도 15 는 반도체장치의 제조방법의 개략을 나타내는 플로챠트이다.

도 16 은 종래기술에 있어서의 프로브구조체의 개략 단면도이다.

도 17 은 LSI가 형성된 상태를 나타내는 웨이퍼외관도이다.

도 18 은 도 17에 나타난 LSI가운데 하나를 취출하여 확대한 외관도이다.

<주요부분을 나타내는 도면부호의 설명>

4a : 관통구 5 : 프로브형성기판

5a : 프로브 5b : 배선

5c : 2차전극 5d : 프로브형성면

5e : 프로브형성면의 반대면 Pd : 2차 전극 피치

Pp : 프로브 피치 u : 오버랩 량

이하 본 발명의 실시형태를 도면을 참조하여 설명한다.

우선 본 발명의 제 1 실시형태를 도 1, 도 2를 이용하여 설명한다.

도 1은 본 발명의 제 1 실시형태인 반도체검사장치의 주요부 확대사시도이고 프로브구조체에 이용하는 프로브를 형성하는 기판의 주요부의 부분사시도이다. 또한 도 2는 본 발명의 제 1 실시형태에 있어서의 프로브 형성기판(5)의 빔(11)의 장길이방향부분 단면 및 프로브형성면(5d)에서 본 부분평면을 나타내는 도이다.

본 발명의 제 1 실시형태에서는 Si를 주재료로 하는 프로브형성기판(5)에 대해서 에칭기술을 이용하여 복수의 빔(11)(이 도 1의 예에서는 양지지빔 즉 양단 지지빔) 및 돌기(12)를 일체형성하고 관통구(4a)를 형성한다. 상기후에 돌기(12)의 표피층을 금속화하여 도전성을 갖게하고 이것을 프로브(5a)로 한다.

또한, 프로브(5a)와 프로브형성면(5d)의 반대면(5e)에 형성하는 2차전극(미도시)와의 도전을 구하기 위하여 배선(5b)을 형성한다. 배선(5b)에 통상 체적저항률이 작은 Cu(동) 대응 마모성 도금성이 우수한 Ni(니켈) 혹은 Rh(로듐) Au(금) 혹은 상기 적층구조등을 이용한다. 본 발명의 제 1 실시형태에서는 배선(5b)은 관통구(4a)를 매개하는 것에 의해 빔(11)의 한쪽면과 다른면과의 도전을 이루고 있다.

상기에서 배선(5b)은 빔(11)상을 상기의 도전(빔(11)의 한쪽면과 다른면과의도전)을 실행하기 위한 방향과 전기적으로 무관계의 방향 즉 프로브(5a)에서 관통구(4a)를 향하는 것은 반대방향도 동일하게 형성되고 최종적으로 빔(11)부착 기초부(5f)(지지부)의 2점을 연결하는 직선(5g)을 통과하는 위치까지 연장되어 있다. 이하 동일직선(5g)을 통과한 이후의 배선(5b)의 부분을 오버랩으로 칭한다.

상기 조치에 의해 빔(11)은 임의의 폭방향단면에 있어서 항상 일정한 형태를 이루고 그 결과 빔(11)과 배선(5b)의 형태에서 정하는 단면 2차모우먼트가 일정해지기 때문 에 프로브(5a)가 피검체(미도시)의 패드에 접촉하여 빔(11)이 소정량만큼 굴곡하여도 빔(11)의 굴곡률이 국소적으로 변화하는 악영향이 회피된다.

상기 결과 빔(11)의 국소적인 응력집중이 방지되고 빔(11)의 파손등에 의한 불합리를 회피하는 것이 가능 하다. 이들 현상은 피검체의 패드 레이아웃에 있어서 그 피치가 예를들면 100㎛이상으로 충분한 값이 확보되어 있는 경우에는 Si의 강도적 성질상 그다지 문제가 되지 않는다.

따라서, 본 발명의 제 1 실시형태를 적용하는 것으로 동일피치가 100㎛ 이하의 매우 고밀도인 LSI가 피검체인 경우에 있어서 유효성을 발휘하는 것이다.

도 2의 (a)있어서 u값으로서 규정되는 오버랩량은 통상 수십에서 수백 ㎛ 값으로 설정하는 것이 용이한다. 이것은 오버랩량(u)과 상기 기술한 효과와의 상관관계가 반드시 비례관계가 아니고 u값을 증대시켜도 어느 한 값을 경계로 하여 효과과 포화하는 것 및 오버랩량(u)을 필요이상으로 크게하는 것은 프로브형성기판(5)과 배선(5b)과의 사이에 끼워지는 면적에 의존하는 정전용량값을 증가시켜버리고 프로브로서의 전기적 특성이 손실되는 것의 2개의 이유에 의한다.

본 발명의 제 1 실시형태에 있어서 2차전극(5c)은 프로브형성기판(5)의 프로브형성면(5d)의 반대면(5e)내에 형성된다. 이것은 본 발명의 제 1 실시형태의 구조를 소정의 프린트배선판(미도시)등으로 기계적 및 전기적 접속 즉 프로브구조체의 조립을 실행하는 경우를 고려한 것이고 협피치로 다수 프로브의 프로브구조체를 구비한 상태에서 불가피의 조치이다. 또한 동일하게 관통구(4)도 실질적 동일면내에 형성된다.

도 2의 (b)에서는 상호 근접하는 프로브(5a)동사의 피치(Pp)와 상호 근접하는 2차전극(5c) 동사의 피치(Pd)와는 다른 상태가 나타나고 있다. 본 발명의 한 실시형태는 프로브(5a)를 종래에 비하여 보다 작게하는 것을 주목적의 하나로 하고 있다. 그로 인하여 2차전극(5c)을 프로브(5a)와 동일한 피치로 배치하면 상기 기술한 프로브구조체로서의 조립성을 악화해버리게 된다.

따라서, 상기와 같은 양자의 피치 혹은 레이아웃을 변화시키는 것도 역시 협피치로 다수 프로브의 프로브구조체를 구하는 상태에서 불가피한 조치이다.

이상과 같이 본 발명의 제 1 실시형태에 의하면 배선(5b)은 빔(11)상의 한쪽면에 소정의 폭으로 빔(11)의 전체길이에 걸쳐서 형성되어 있기 때문에(빔(11)의 적어도 양단 지지부에 형성되어 있기 때문에) 빔(11)은 임의의 폭방향 단면에 있어서 항상 일정한 형태를 이루고 있다.

상기 결과 빔(11)과 배선(5b)의 형태에서 정해지는 단면 2차모우먼트가 일정해지기 때문에 프로브(5a)가 피검체의 패드에 접촉하여 빔(11)이 소정량만큼 굴곡되어도 빔(11)의 굴곡률이 국소적으로 변화한 불합리가 회피된다. 그 결과 빔(11)의 국소적인 응력집중이 방지되고 빔(11)의 파손이 된 불합리를 회피하는 것이 가능 하다.

따라서, 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능하다.

또한, 본 발명의 제 1 실시형태인 반도체장치를 도 15에 나타낸 반도체장치의 제조공정안의 웨이퍼테스트공정에 이용하면 종래기술보다 다수의 LSI를 테스트하는 것이 가능해지고 검사효율이 향상된 반도체의 제조방법을 실현하는 것이 가능하다.

다음으로 본 발명의 제 2 실시형태를 도 3, 도 4를 이용하여 설명한다.

도 3은 본 발명의 제 2 실시형태인 반도체장치의 주요부 확대사시도이고 프로브구조체에 이용한다. 프로브를 형성하는 기판의 주요부의 부분 사시도이다. 또한 도 4는 본 발명의 제 2 실시형태에 있어서의 프로브형성기판(5)의 빔(11) 장길이방향 부분 단면도이다.

본 발명의 제 2 실시형태에서는 빔(11)의 형태가 상기 기술한 제 1 실시형태의 양단 지지빔과는 다르고 편지지 빔으로서 구성되어 있다. 또한 배선(5b)의 일부는 빔(11) 측면(111) 즉 프로브(5a)의 형성면에 접하는 면을 통하여 2차전극(5c)에 접속되어 있고 프로브(5a)의 형성면(5d)에서는 배선(5b)은 빔(11)부착 기초(지지부)의 방향으로 연장되어 상기 기술한 제 1 실시형태와 동일하게 u값의 오버랩을 형성하고 있다.

본 발명의 제 2 실시형태의 제 1 효과를 도 13, 도 14를 이용하여 설명한다.

도 13은 본 발명의 제 2 실시형태의 프로브를 형성하는 기판을 피검체(5)의위치에 누름접합한 상태의 단면도이고 도 14는 상기의 배선연장을 실시하지 않는 경우와 동일한 단면도이다.

도 14에서 빔(11)이 상기와 같이 굴곡된 경우 빔(11)의 굴곡응력이 0이되는 중립축(112)이 빔구조에서 도에 나타나는 바와 같이 결정되고 중립축(112)에서 빔(11)의 Si기판 하단까지의 거리(e0)가 정해진다.

이 거리(e0)는 빔(11)에 생기는 응력에 비례하는 것으로 거리(e0)를 구조적으로 작게하는 것에 의해 빔(11)의 응력을 저감시키는 것이 가능하다.

도 13에 나타나는 예 즉 본 발명의 제 2 실시형태는 이로 인한 조치를 실시한 것이고 빔(11)의 하면에 배선(5b)부 가운데 전기적으로는 무관계의 부분을 설치하는 것에 의해 배선(5b)과 Si부분을 포함한 단면형태가 도 14에 나타나는 예와는 다르고 중립축(112)이 도 14에 있어서 아래쪽으로 이동하기 때문에 도 13에 나타나는 거리(e)는 도 14에 나타나는 거리(e0)보다 작아진다.

상기 결과 도 13의 예와 도 14의 예가 상호 동일한 굴곡량(v)이면 도 13의 예가 도 14의 예와 비교하여 응력이 저감된다. 바꾸어 말하면 도 13의 예와 도 14의 예가 동일 빔수치이면 도 13의 예가 보다 크게 굴곡시키는 것이 가능해진다.

본 발명의 제 2 실시형태의 제 2 효과로서는 도 13에 나타나는 구조에서는 빔(11)의 상하양면에 배선이 설치되어 있기 때문에 빔(11)에 는 배선의 강성이 가미되고 그 결과 동일한 굴곡량(v)이면 도 14의 예에 비해보다 큰 하중(w)을 발생시키는 것이 가능하다는 효과가 있다. 즉 도 13의 예에서 발생하는 하중을 w로 하고 도 14의 예에서 발생하는 하중을 w0으로 하면 w>w0이 된다.

본 발명의 제 2 실시형태의 제 3 효과로서는 도 13의 예에서는 편지지구조를 채용하고 있기 때문에 상기 기술의 도 1, 도 2의 양단지지빔의 실시형태에 비하여 동일한 하중을 발생시키는 빔(11)의 길이가 저감가능한 효과가 있다.

상기의 경우는 프로브형성 기판안의 빔(11) 형성영역(도 3안의 영역)을 저감할 수 는 것과 관련되어 상기 결과 2차전극(5c)의 형성면적이 보다 다수 확보되고 피치와 크기에 여유를 갖는 2차전극(5c)을 형성가능한 것에 연결된다.

이상과 같이, 본 발명의 제 2 실시형태에 의하면 빔(11)의 하면에 배선(5b)부 가운데 전기적으로는 무관계의 부분을 설치하는 것에 의해 중립축(112)이 이동하고 거리(e)가 작아진다.

그 결과도 13의 예와 도 14의 예가 상호 동일한 굴곡량(v)이면 도 13의 예가 도 14의 예에 비교하여 응력이 저감된다.

따라서 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능하다.

또한 검사효율이 향상된 반도체의 제조방법을 실현하는 것이 가능하다.

본 발명의 제 3 실시형태를 도 5 및 도 6을 이용하여 설명한다.

도 5는 본 발명의 제 3 실시형태인 반도체검사장치의 주요부 확대 사시도이고 프로브구조체에 이용하는 프로브를 형성하는 기판의 주요부의 부분사시도이다. 또한 도 6은 본 발명의 제 3 실시형태의 빔(11)의 장길이방향 부분단면도이다.

본 발명의 제 3 실시형태에서는 배선(5b)는 제 2 실시형태와 동일하게 전기적으로 필요 최저한의 경로만으로 형성되어 있다. 또한 상기 기술한 제 2 실시형태와 동일한 효과를 구하는 것을 목적으로 하여 빔(11)의 하면에는 배선(5b)과는 별개로 막부재(13)를 설치한다.

상기 기술한 제 2 실시형태에서는 빔(11)의 굴곡특성을 향상시키기 위하여 배선(5b)을 그상태로 이용하였지만 배선(5b)의 매설면적이 증대하기 때문에 경우에 따라서 프로브형성기판(5)과의 사이의 정전용량이 크게 이루어지게 되고 프로브구조체로서 전기적특성을 저하시켜버리는 가능성이 있었다.

본 발명의 제 3 실시형태는 상기점을 개선하는 것을 목적으로 한 것이고 막부재(13)는 배선과는 별도부재이기 때문에 상기 점을 개선하는 것이 가능하다. 막부재(11)에는 통상 금속의 도금막과 열경화성의 수지등이 이용된다. 막부재(13)는 배선(5b)과 동일한 두께가 되도록 통상은 형성되지만 특별하게 그와 같이 한정될 필요는 없다. 그러나 두께의 상한값으로서 소정의 피검체에 누름접합할 때 빔(11)이 소정의 공차범위로 규정량을 휘어지게 하는 것으로 규정된다.

본 발명의 제 3 실시형태에 의하면 제 2 실시형태와 동일한 효과를 구하는 것이 가능한 외에 전기적 특성의 저하를 발행하지 않고 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능 하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능하다.

또한, 상기 막부재(13)는 빔(11)의 지지부를 포함하는 지지부의 근방에 배치되면 종래예와 비교한 유리한 효과를 구하는 것이 가능하다.

본 발명의 프로브의 설계방법 및 효과를 도 7, 도 8, 도 9 및 도 10을 이용하여 설명한다.

도 7은 도 4에 나타난 본 발명의 제 2 실시형태의 프로브(5a)를 소저으 피검체(6)안의 패드에 접촉시킨 상태의 단면도이고 도 8은 빔(11)의 돌기(12)의 형성부위에 있어서의 폭방향 단면도이다.

또한, 도 9의 (a), (b)는 빔의 각 수치의 적정범위를 나타내는 설명도이고 도 9의 (a)는 본 발명의 경우를 나타내고 도 9의 (b)는 종래기술을 나타낸다. 또한 도 10은 빔의 굴곡과 하중의 관계 및 종래기술과 본 발명과의 비교도이다.

빔(11)의 설계에서는 길이(L) 폭(B) 및 두께(h)를 정할 필요가 있다. 상기 결정조건으로서 빔(11)을 굴곡량(v) 만큼 굴곡시키는 것을 전제로 하고 상기 경우의 프로브(5a)와 패드(1c)와의 도전에 필요한 하중(w)을 빔(11)이 구하고 상기 경우 빔(11)이 과대한 응력에 의해 파손하는 경우가 없도록 하는 쌍방조건을 만족할 필요가 있다.

또한, 프로브(5a)와 패드(1c)와의 접촉저항을 저감하는 상태에서는 배선(5b)의 형태도 중요하다. 배선(5b)을 두껍게 형성하는 것은 배선저항을 저감하는 혹은 빔 전체의 강성을 높이는 상태에서는 유효하지만 반면 돌기(12) 표면에도 두껍게 형성해버리면 돌기(12)의 최종형태 즉 배선(5b)의 최표면형태가 둔화되고 그 결과 패드와의 도전에 필요한 하중이 증대되어 버린다.

또한, 배선저항을 저감하기 위하여 배선 (5b)의 폭을 넓게 하는 것도 유효하지만 상기 경우도 너무 넓게 하면 상기 기술의 정전용량이 증대해버리고 전기적인 특성을 쇠화시키게 된다.

또한, 피검체의 패드레이아웃 피치가 예를들면 100㎛이하로 좁은 경우는 빔폭(B)이 필연적으로 그 값 이하로 제한되기 때문에 다른 파라미터 즉 길이(L)와 두께(h)로 상기의 기계적 특성을 만족시킬 필요가 발생한다.

도 9는 상기 상태를 나타내고 본 발명의 효과를 나타낸 것이다.

도 9의 (a)는 본 발명의 빔의 기계적 특성이고 (b)는 상기를 이용하지 않는 종래기술의 경우이다. 도 9의 (a), (b)안의 각 파선은 극히 협피치의 레이아웃에 대응하는 빔폭(B)을 선정·고정하고 또한 굴곡(v)을 일정값으로 한 경우의 각 빔길이(L) 빔 두께(h)에 있어서의 최적하중값 빔의 강도한계 및 굴곡(v)에서 정하는 돌기높이를 고려한 경우의 빔 단면형태가 이루는 가의 여부를 나타내는 기하학적 한계의 각 등고선이다.

우선, 도 9의 (a)에 있어서 강도적으로도 기하학적으로도 만족할 수 있는 것은 강도적 한계 및 기하학적 한계를 나타내는 파선보다도 도안좌측 또는 좌측위측의 범위이고 그 범위내의 최적의 하중값을 만족하는 길이(L)와 두께(h)와의 관계는 최적 하중값을 나타내는 파선 가운데 두꺼운 실선으로 표시한 범위이다.

상기와 같이 협피치의 프로브형성에 있어서는 길이(L)와 두께(h)는 어떠한 값이라도 용이한 것은 아니고 오히려 항상 좁은 범위로 한정되는 것이고 빔수치의 설계는 주의를 요하지만 본 발명의 경우는 적용이 가능한 범위가 확보되어 있다.

두꺼운 실선의 범위안에서 통상은 실물형성의 수치오차를 고려하여 강도적한계가 높은(즉 강동적 한계곡선에서 가장 떨어진) 도안에서 상단 값을 적용하는 것이 용이하다.

한편 도 9의 (b)에서는 도 9의 (a)와 동일하게 강도적으로도 기하학적으로도만족할수 있는 것은 강도적 한계 및 기하학적 한계를 나타내는 파선보다도 도안의 좌측 또는 좌측위측의 범위이지만 최적하중치를 나타내는 파선은 항상 강도적 한계외에 위치하고 있다.

상기 경우는 종래기술에 있어서는 적용가능 범위를 확보하는 것이 불가능하고 최적 하중치를 만족하는 빔을 형성하도록 하여도 그 빔은 필히 파손되어 버리는 것을 의미하고 프로브구조체로서 성립되지 않게되는 것을 의미한다.

도 10은 지금까지의 기술에 의거하여 실제로 프로브구조체를 제작하고 굴곡(v)과 하중(w)과의 관계를 실측한 결과의 일례이다. 굴곡(v)과 하중(w)과의 관계는 본 발명 종래기술 모두 빔이 파괴하기까지 동안 거의 직선으로 보여지는 거동을 나타내고 있다.

그러나, 종래기술에서는 빔이 필요값으로 굴곡되어도 하중이 최적값으로 도달하지 않는 균배로 추이하고 또한 빔이 필요값으로 굴곡하는 이전으로 파손하였다.

한편 본 발명에서는 상기가 만족할 수 있고 본 발명과 종래기술과의 상이차 및 본 발명의 효과가 검증되었다.

본 발명의 제 4 실시형태를 도 11 및 도 12를 이용하여 설명한다.

도 11은 상기 기술한 지금까지의 프로브 형성기판을 이용하여 형성한 프로브구조체의 개략 단면도이다. 또한 도 12는 웨이퍼테스트에서 이용하는 프로브카르로서의 프로브구조체(14)의 사시도이다.

상기 프로브구조체(14)는 프로브 형성기판(5)의 각 2차전극(5c)과 그 위치에합치하도록 전극이 형성된 인터포져(15)를 예를들면 납땜과 도전성 수지등에 의해 기계적 및 전기적으로 접속하고 또한 그 반대면을 프린트배선판(2)에 접속하여 구성되어 있다.

또한, 프린트배선판(2)의 도안 최상면의 전극과 외부시스템(16)이 전기적·기계적으로 접속되고 상기 상태에서 웨이퍼(1a)의 패드(1c)에 프로브(5a)를 접촉시키는 것에 의해 웨이퍼(1a)와 외부시스템(16)이 도전하는 것으로 프로그램에 의해 웨이퍼테스트가 실시된다.

도 12는 각 LSI의 단위에 절단 후 피검체에 있어서 번인 및 선별검사를 실행하기 위한 쉘로서 프로브구조체를 나타낸다. 상기 프로브구조체(14)는 프로브형성기판(5)을 프로브(5a)군이 도안의 상측을 향하도록 또한 프로브(5a)군이 노출하도록 하여 쉘(141)에 내장되어 있다.

상부에서 LSI(1b)를 그 패드가 도안에서 하측을 향하도록 세트하고 덮개(1411)를 덮는(바킹한다) 것에 의해 소정의 압력이 프로브(5a)군과 LSI(1b)간에 부착되어 도전한다. 상기 상태를 LSI와같이 외주변 환경과 취급에 커다란 주의를 필요로 하지 않는 이외 패키지로서 번인과 선별검사를 실행하는 프레임부재로 한다.

상기 프레임부재를 종래의 기술에서 기술한 바와 같은 소켓에 장착하는 것에 의해 종래의 기술에서는 불가능하던 조립공정을 거치는 이전의 이른바 베어칩에 대해서도 종래의 반도체장치와 동일한 번인과 선별검사를 가능하게 한다.

본 발명에 의하면 빔에 필요한 강도를 보유유지한 상태로 소형화가 가능하고 다수의 프로브를 형성가능한 반도체검사장치를 실현하는 것이 가능하다.

또한, 본 발명의 반도체검사장치를 테스트공정에 이용하는 것에 의해 검사효율이 향상된 반도체장치의 제조방법을 실현하는 것이 가능 하다.

즉, 빔의 수치를 종래와 비교하여 작게 하여도 소정량 굴곡시킬 때 빔이 파손하는 등에 의한 불합리가 회피되고 또한 필요한 하중값도 확보되기 때문에 고밀도의 패드레이아웃이 피검체에도 대응이 가능한 프로브구조체가 구성가능하다.

또한, 빔의 형성영역을 작게 할 수 있는 프로브형성기판내의 2차전극 레이아웃 및 수치의 설계자유도가 증대하고 보다 다수의 프로브를 배치할 수 있으므로 웨이퍼내의 보다 다수의 LSI가 일괄로 검사가능하고 검사효율을 향상하는 것이 가능하다.

Claims (12)

1. 실리콘기판의 지지부에 지지된 복수의 양지지빔과,

   상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와,

   상기 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하는 반도체장치를 검사하는 검사장치에 있어서,

   상기 배선은 상기 양지지빔의 프로브가 형성되는 면에 상기 빔의 양단의 2개의 지지부까지 연장하여 배치되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
2. 실리콘기판의 지지부에 지지된 복수의 편지지빔과,

   상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와,

   상기 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하는 반도체장치를 검사하는 검사장치에 있어서,

   상기 배선은 상기 편지지빔의 프로브가 형성된 표면에서 상기 빔의 표면의 이면을 매개하여 상기 2차전극에 이르는 경로에 배치됨과 동시에 상기 빔의 프로브가 형성된 표면에 적어도 상기 빔의 지지부까지 배치되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
3. 실리콘기판의 지지부에 지지된 복수의 편지지빔과,

   상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와,

   상기 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하는 반도체장치를 검사하는 검사장치에 있어서,

   상기 배선은 상기 편지지빔의 프로브가 형성된 표면에서 상기 빔의 표면의 이면을 매개하여 상기 2차전극에 이르는 경로에 배치됨과 동시에 상기 빔의 프로브가 형성된 표면 및 뒷면에 적어도 상기 빔의 지지부 근방에 배치되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
4. 실리콘기판의 지지부에 지지된 복수의 편지지빔과,

   상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와,

   상기 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하는 반도체장치를 검사하는 검사장치에 있어서,

   상기 배선은 상기 편지지빔의 프로브가 형성된 표면에서 상기 빔의 표면의 이면을 매개하여 상기 2차전극에 이르는 경로에 배치됨과 동시에 상기 빔의 프로브가 형성된 표면의 상기 빔의 지지부에는 상기 배선과는 별개의 막부재가 배치되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

   상기 복수의 빔에 형성된 프로브의 상호 거리는 100㎛이하인 것을 특징으로 하는 반도체장치의 검사장치.
6. 웨이퍼상에 형성된 다수의 LSI를 형성하는 공정 또는 웨이퍼상에 다수의 LSI를 형성한 후에 상기 LSI를 웨이퍼로부터 개개로 떼어내는 공정과,

   상기 LSI의 특성검사공정과 상기 LSI초기 불량가속 선별검사공정과 상기 LSI의 최종적인 성능검사공정 가운데 적어도 하나의 검사공정을 구비하고,

   상기 검사공정은 실리콘 기판의 지지부에 지지된 복수의 양지지빔과 이 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하고,

   상기 배선은 상기 양지지빔의 프로브가 형성되는 면에 이 빔의 양단에 2개의 지지부까지 연장하여 배치되어 있는 검사장치에 의해 실행되는 것을 특징으로 하는 반도체장치의 제조방법.
7. 웨이퍼상에 형성된 다수의 LSI를 형성하는 공정 또는 웨이퍼상에 다수의 LSI를 형성한 후에 상기 LSI를 웨이퍼로부터 개개로 떼어내는 공정과,

   상기 LSI의 특성검사공정과 상기 LSI초기 불량가속 선별검사공정과 상기 LSI의 최종적인 성능검사공정 가운데 적어도 하나의 검사공정을 구비하고,

   상기 검사공정은 실리콘 기판의 지지부에 지지된 복수의 편지지빔과 이 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 돌기인 프로브와 이 프로브와 상기 실리콘기판에 형성된 2차전극을 접속하는 배선을 구비하고,

   상기 배선은 상기 편지지빔의 프로브가 형성되는 표면에서 상기 빔의 표면의 이면을 매개하여 상기 2차전극에 이르는 경로에 배치됨과 동시에 상기 빔의 프로브가 형성된 표면의 적어도 상기 빔의 지지부까지 연장하여 배치되어 있는 검사장치에 의해 실행되는 것을 특징으로 하는 반도체장치의 제조방법.
8. 실리콘기판의 지지부에 지지된 복수의 빔과,

   상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 프로브를 구비하고,

   상기 프로브와 상기 실리콘기판에 형성된 2차전극을 연락하는 제 1의 배선과,

   상기 빔에서 상기 지지부에 걸쳐 형성된 제 2의 배선이 적어도 상기 빔에 형성되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
9. 청구항 8에 있어서,

   상기 빔이 양지지빔으로 상기 제 1 배선과 제 2 배선이 적어도 프로브를 구비하는 면에 형성되어 있고,

   상기 제 1 배선이 프로브의 한쪽측에 형성되고,

   상기 제 2 배선이 타측에 형성되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
10. 청구항 8에 있어서,

    상기 빔이 편지지빔으로 상기 제 1 의 배선이 적어도 상기 빔의 프로브를 구비하는 면의 반대측에 형성되어 있고,

    상기 제 2 의 배선이 프로브를 구비하는 면측에 형성되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
11. 청구항 8에 있어서,

    상기 빔이 편지지빔으로 상기 제 2 배선이 검사대상인 반도체장치에 대향하는 측에 형성되고,

    상기 제 1 배선이 적어도 타측에 형성되어 있는 것을 특징으로 하는 반도체장치의 검사장치.
12. 실리콘기판의 지지부에 지지된 복수 방향의 편지지빔과,

    상기 빔에 형성되고 검사대상인 반도체장치의 전극부에 전기적으로 접촉되는 프로브를 구비하고,

    상기 프로브와 상기 실리콘기판에 형성된 2차전극을 연락하는 배선이 적어도 상기 편지지빔의 프로브를 구비하는 면의 반대측을 경유하고 있는 것을 특징으로 하는 반도체장치의 검사장치.