JP2002090390A - 半導体装置の検査装置及びそれを用いた半導体の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】梁に必要な強度を保持した状態で小型化がで
き、多数のプローブを形成可能な半導体検査装置を実現
する。 【解決手段】配線５ｂは、梁１１上の一方の面に所定の
幅で、梁１１の全長に亘り形成されているため、梁１１
は任意の幅方向断面において常に一定の形状となってい
る。その結果、梁１１と配線５ｂの形状から定まる断面
二次モーメントが一定となるため、プローブ５ａが被検
体のパッドに接触して梁１１が所定量だけ撓んでも梁１
１の曲率が局所的に変化するといった不都合が回避され
る。その結果、梁１１の局所的な応力集中が防止され、
梁１１の破損などといった、不都合を回避することがで
きる。したがって、梁に必要な強度を保持した状態で小
型化ができ、多数のプローブを形成可能な半導体検査装
置を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の検査
装置及びその検査装置を用いた半導体装置の製造方法に
係わり、特に、半導体装置の検査工程を効率化可能な検
査装置及びその検査装置を用いた半導体装置の製造方法
に関する。

【０００２】

【従来の技術】まず、従来の半導体装置の製造方法につ
いて以下に説明する。半導体装置の製造工程は、いわゆ
る前工程と呼ばれる、ウェハ上へ多数のＬＳＩを形成す
る工程と、これらＬＳＩに対する各種の検査工程と、各
ＬＳＩを最終的な製品形態に仕上げる組立工程とに大別
できる。この製造工程を、図１５を用いて説明する。

【０００３】図１５は、半導体装置の一般的な製造方法
の概略を示すフローチャートである。製造工程は、前工
程、ウェハテスト、切断・組み立て、バーンイン、最終
検査の５つを含む。

【０００４】（１）前工程 前工程を図１７を用いて説明する。この図１７は、ＬＳ
Ｉが形成された様子を示すウェハの外観図である。この
前工程は、例えば、直径２０ｃｍ、あるいは３０ｃｍ程
度のＳｉウェハ１ａの表面に多数のＬＳＩ１ｂを形成す
る工程である。この前工程は、さらに多くの工程に細別
されるが、ここではその詳細は省略する。この前工程を
実行した結果、例えばメモリなどの場合、ウェハ表面に
は数百程度のＬＳＩ１ｂが形成される。

【０００５】ここで、各ＬＳＩの表面には、電源、グラ
ンド、各種シグナルなどのパッド（電極）１ｃ群が形成
・配置される。このパッド１ｃについて、図１８を用い
て説明する。

【０００６】図１８は、図１７に示したＬＳＩ１ｂのう
ちの一つを取り出して拡大した外観斜視図である。図１
８において、各パッド１ｃはＬＳＩ１ｂ中の配線の一部
を表面に露出させたものであり、最表層には通常Ａｌ
（アルミニウム）、Ａｕ（金）などを主材とする材質が
用いられる。各パッド１ｃの寸法は、通常、一辺長が数
十ないし百数十μｍ程度であり、また、配列のピッチも
数十ないし百数十μｍ程度である。これら各パッド１ｃ
は、後の組み立ての段階で必要に応じ半導体装置の外部
端子に接続される。

【０００７】（２）ウェハテスト このウェハテスト工程は、ウェハ１ａ上に形成した各Ｌ
ＳＩ１ｂの基本的な特性の検査工程である。これは通常
ウェハの状態のまま実施され、各ＬＳＩ１ｂの所定のパ
ッド１ｃに対してプローブを接触させることにより、Ｌ
ＳＩ１ｂと外部システムすなわちテスタとを導通させた
状態で行われる。

【０００８】このウェハテスト工程の結果、ウェハ１ａ
内の各ＬＳＩ１ｂに対して良否その他の判定が行われ、
後の工程への適用の可否が判断される。

【０００９】このとき用いられるプローブ構造体の従来
構造の一例を図１６を用いて説明する。図１６は、従来
広く用いられているプローブ構造体の略断面図である。
この図１６に示した例において、プローブ１０は多くの
場合、Ｗ（タングステン）などの細針を折り曲げ、その
先端が被検ＬＳＩ１ｂの各パッド１ｃの位置に合致する
よう配置され、他端が接着剤等により配線板２に固定さ
れている。

【００１０】図１６の紙面奥行き方向にも複数のプロー
ブ１０が配置されている。各プローブ１０はプリント配
線板２内の各配線２１に接続されており、その結果、プ
リント配線板２上の各電極２２をテスタなどの外部シス
テム（図示せず）に接続し、プローブ１０の先端を被検
ＬＳＩ１ｂのパッド１ｃに接触させることによってＬＳ
Ｉ１ｂと外部システムとの信号授受が可能となる。

【００１１】上述のように、１枚のウェハ１ａ中には通
常、数百の多くのＬＳＩ１ｂが一括形成されるため、ウ
ェハテストでは検査効率を高める理由からウェハ１ａ中
の複数のＬＳＩ１ｂに対して同時に実施されるのが普通
である。

【００１２】同時にテストされるＬＳＩ１ｂ数は、検査
に用いるプローブ構造体の幾何学的要因およびテスタの
信号処理能力により決定される。プローブ構造体の幾何
学的要因とは、主として構造体中に被検ＬＳＩ１ｂのパ
ッド１ｃのレイアウトに合致した形でどれだけのプロー
ブ１０を所定の精度を持って形成できるかを意味する。

【００１３】図１６に示したような例における、従来の
プローブ構造体では、プローブ１０の先端位置精度や配
置ピッチ、さらにはプローブ１０の他端固定に必要な領
域等の制約から、同時にテストされるＬＳＩ１ｂ数は、
多くても３２ないし６４程度に限られている。

【００１４】また、このことを踏まえ、同時に検査する
ＬＳＩ１ｂの数を増加して検査効率を向上させることを
目的としたプローブ構造体が開示されている。以下、こ
れらのプローブ構造体を本発明に係る従来の技術として
列挙する。

【００１５】（本発明に係る一従来技術）一例として、
単結晶Ｓｉからなる片持ち梁構造の表面に導通用の金属
皮膜を形成し、これらを導通配線パターンを形成した絶
縁基板で保持して電気特性測定用プローブとした例が特
開平７−７０５２号公報に示されている。

【００１６】（本発明に係る他の従来技術）他の例とし
て、Ｓｉを主材料とする基板内に複数の梁構造およびプ
ローブを形成し、貫通孔を介して同プローブと同プロー
ブ形成面の反対面に存在する二次電極とを配線により電
気的に接続した例が、特開平１１−２７４２５１号公報
に示されている。

【００１７】（３）切断・組み立て 切断・組立工程は、ウェハ１ａ内の各ＬＳＩ１ｂを個々
の単位に切断し、必要に応じてリードフレームへの接合
や外周の樹脂封止、およびリードフレームの成形等、い
わゆる組み立てを行って半導体装置の製品としての構造
・形態を形成する工程である。

【００１８】（４）バーンイン このバーンイン工程は、製造対象である半導体装置の使
用環境に比べ過度な熱および電気ストレスを与え、潜在
する不良因子を加速的に摘出し、見かけ上の良品を排除
する工程である。このバーンイン工程は、通常、上記
（３）の切断・組立工程で形成した半導体装置を、各端
子（リード）が外部のテスタと導通するよう構成された
専用のソケットに個々封入し、１００ないし１５０℃程
度の温度雰囲気中に数ないし数十ｈ放置するといった手
段が採られることが多い。

【００１９】（５）最終検査 最終検査工程は、これまでの製造工程を経た各半導体装
置が、例えば周波数などの項目について所定の仕様・性
能を満足するか否かを判定する、いわば品質保証検査工
程である。この最終検査工程も通常、上記バーンインの
工程で用いたとほぼ同様な専用ソケットに、半導体装置
が個々封入された状態で実施されることが多い。

【００２０】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、次のような問題点があった。以下、
本発明の従来の技術の問題点とその理由とを対応させて
述べる。

【００２１】本発明の一従来技術（特開平７−７０５２
号公報）についての問題点とその理由を以下に示す。

【００２２】この従来技術にあっては、現状よりプロー
ブの数の多数化を図ろうとすると、各配線の形成領域の
確保が困難となる。

【００２３】その理由は、配線が梁のプローブ（突起）
からこのプローブが形成されている面（表面）を通っ
て、プローブを形成する基板（一例として単結晶Ｓｉ）
の外周側面に展開されて、二次電極に到達しなければな
らず、その間に存在する他の配線や素子を回避する必要
があるからである。

【００２４】このため、プローブの多数化を図るために
は、次に述べる他の従来技術のように、配線は、梁のプ
ローブから、梁のプローブが形成されていない面（裏
面）を通って二次電極に到達させる必要がある。

【００２５】本発明の他の従来技術（特開平１１−２７
４２５１号公報））についての問題点とその理由を以下
に示す。

【００２６】他の従来技術においては、プローブを被検
ＬＳＩ１ｂのしかるパッド１ｃに接触させて梁に撓みが
生じたとき、配線の存在しない部分の梁の曲げが他の部
分に比べて過大となり、結果、その部分の梁応力が過大
になり、最悪の場合、梁が破損することがある。

【００２７】その理由は、配線が梁のプローブ（突起）
形成面からプローブを形成する基板（一例としてＳｉ）
中の貫通孔を介して同基板のプローブ形成面の反対面へ
展開されるため、上記一従来技術に比べて多プローブ化
を図ることが容易であるが、各両端支持梁中の任意の幅
方向断面においてプローブ形成面側に配線の存在しない
場合があるため、プローブを被検ＬＳＩ１ｂのしかるパ
ッド１ｃに接触させて梁に撓みが生じたとき、配線の存
在しない部分の梁の曲げが他の部分に比べて過大とな
り、結果、その部分の梁応力が過大となって、最悪の場
合、梁が破損することになる。

【００２８】このような現象は、被検ＬＳＩ１ｂのパッ
ド１ｃのレイアウトが密であり、パッド１ｃの配置ピッ
チが非常に小さい場合に起こりやすくなる。

【００２９】本発明の従来技術におけるもう一つの問題
とその理由を述べる。本発明の従来技術では、配線をプ
ローブ形成面からその反対面へ展開するに当たり、上述
のように、プローブを形成する基板内に予め設けた貫通
孔を介する手段を採る。この貫通孔は、二次電極（公報
中パッド１２１と記載）の形成面と実質同一面内に形成
されるため、被検ＬＳＩ１ｂの寸法やパッド１ｃのレイ
アウトにより制限される二次電極形成面に十分な領域が
確保できない場合、貫通孔の占有する面積が二次電極形
成面内の多くの割合を占めてしまい、結果、十分なピッ
チや面積を有する二次電極を形成できない場合がある。

【００３０】本発明の目的は、梁に必要な強度を保持し
た状態で小型化ができ、多数のプローブを形成可能な半
導体検査装置及びこの検査装置を用いた半導体装置の製
造方法を実現することである。

【００３１】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成される。

【００３２】（１）シリコン基板の支持部に支持された
複数の両持ち梁と、この梁に形成され、検査対象である
半導体装置の電極部に接触される突起であるプローブ
と、このプローブと上記シリコン基板に形成された二次
電極とを接続する配線とを有し、半導体装置を検査する
検査装置において、上記配線は、上記両持ち梁のプロー
ブが形成される面に、この梁の両端の２つの支持部にま
で延長して配置されている。

【００３３】（２）シリコン基板の支持部に支持された
複数の片持ち梁と、この梁に形成され、検査対象である
半導体装置の電極部に接触される突起であるプローブ
と、このプローブと上記シリコン基板に形成された二次
電極とを接続する配線とを有し、半導体装置を検査する
検査装置において、上記配線は、上記梁のプローブが形
成された表面から、この表面の裏面を介して上記二次電
極に至る経路に配置されるとともに、上記梁のプローブ
が形成された表面の、少なくとも上記梁の支持部にまで
延長して配置されている。

【００３４】（３）シリコン基板の支持部に支持された
複数の片持ち梁と、この梁に形成され、検査対象である
半導体装置の電極部に接触される突起であるプローブ
と、このプローブと上記シリコン基板に形成された二次
電極とを接続する配線とを有し、半導体装置を検査する
検査装置において、上記配線は、上記梁のプローブが形
成された表面から、この表面の裏面を介して上記二次電
極に至る経路に配置されるとともに、上記梁のプローブ
が形成された表面及び裏面の、少なくとも上記梁の支持
部近辺に配置されている。

【００３５】（４）シリコン基板の支持部に支持された
複数の片持ち梁と、この梁に形成され、検査対象である
半導体装置の電極部に接触される突起であるプローブ
と、このプローブと上記シリコン基板に形成された二次
電極とを接続する配線とを有し、半導体装置を検査する
検査装置において、上記配線は、上記梁のプローブが形
成された表面から、この表面の裏面を介して上記二次電
極に至る経路に配置されるとともに、上記梁のプローブ
が形成された表面の、上記梁の支持部には、上記配線と
は別個の膜材が配置されている。

【００３６】（５）好ましくは、上記（１）から（５）
において、上記複数の梁に形成されたプローブの互いの
距離は、１００μｍ以下である。

【００３７】（６）半導体装置の製造方法において、ウ
ェハ上に形成された多数のＬＳＩ、又はウェハから個片
に切り離されたＬＳＩに対し、上記ＬＳＩの特性検査工
程と、上記ＬＳＩの初期不良加速選別検査工程と、上記
ＬＳＩの最終的な性能検査工程とのうちの少なくとも一
つの検査工程を備え、上記検査工程は、シリコン基板の
支持部に支持された複数の両持ち梁と、この梁に形成さ
れ、検査対象である半導体装置の電極部に接触される突
起であるプローブと、このプローブと上記シリコン基板
に形成された二次電極とを接続する配線とを有し、上記
配線は、上記両持ち梁のプローブが形成される面に、こ
の梁の両端の２つの支持部にまで延長して配置されてい
る検査装置により実行される。

【００３８】（７）半導体装置の製造方法において、ウ
ェハ上に形成された多数のＬＳＩ、又はウェハから個片
に切り離されたＬＳＩに対し、上記ＬＳＩの特性検査工
程と、上記ＬＳＩの初期不良加速選別検査工程と、上記
ＬＳＩの最終的な性能検査工程とのうちの少なくとも一
つの検査工程を備え、上記検査工程は、シリコン基板の
支持部に支持された複数の片持ち梁と、この梁に形成さ
れ、検査対象である半導体装置の電極部に接触される突
起であるプローブと、このプローブと上記シリコン基板
に形成された二次電極とを接続する配線とを有し、上記
配線は、上記梁のプローブが形成された表面から、この
表面の裏面を介して上記二次電極に至る経路に配置され
るとともに、上記梁のプローブが形成された表面の、少
なくとも上記梁の支持部にまで延長して配置されている
検査装置により実行される。

【００３９】上記配線が、両持ち梁のプローブが形成さ
れる面に、この梁の両端の２つの支持部にまで延長して
配置されている場合、梁は任意の幅方向断面において常
に一定の形状となっている。その結果、梁と配線の形状
から定まる断面二次モーメントが一定となるため、プロ
ーブが被検体に接触して梁が所定量だけ撓んでも梁の曲
率が局所的に変化するといった不都合が回避される。

【００４０】その結果、梁の局所的な応力集中が防止さ
れ、梁の破損などといった、不都合を回避することがで
きる。

【００４１】また、上記配線が、片持ち梁のプローブが
形成された表面の、少なくとも上記梁の支持部にまで延
長して配置されている場合には、中立軸が移動し、中立
軸と梁の支持部の引っ張り応力が大となる部分までの距
離が小となる。

【００４２】その結果、応力が低減され、梁に必要な強
度を保持した状態で小型化ができ、多数のプローブを形
成可能な半導体検査装置を実現することができる。

【００４３】

【発明の実施の形態】以下、本発明の実施形態を、図面
を参照して説明する。まず、本発明の第１の実施形態
を、図１、図２を用いて説明する。

【００４４】図１は、本発明の第１の実施形態である半
導体検査装置の要部拡大斜視図であり、プローブ構造体
に用いる、プローブを形成する基板の主要部の部分斜視
図である。また、図２は、本発明の第１の実施形態にお
けるプローブ形成基板５の、梁１１の長手方向部分断面
およびプローブ形成面５ｄから見た部分平面を示す図で
ある。

【００４５】本発明の第１の実施形態では、Ｓｉを主材
料とするプローブ形成基板５に対して、エッチング技術
を用いて、複数の梁１１（この図１の例においては、両
持ち梁つまり両端支持梁）および突起１２を一体形成
し、貫通孔４ａを形成する。その後に、突起１２の表層
をメタライズして導電性を持たせ、これをもってプロー
ブ５ａとする。

【００４６】さらに、プローブ５ａと、プローブ形成面
５ｄの反対面５ｅに形成する二次電極（図示せず）との
導通を得るための配線５ｂを形成する。配線５ｂには通
常、体積抵抗率の小さなＣｕ（銅）、対摩耗性、めっき
性に優れるＮｉ（ニッケル）、あるいはＲｈ（ロジウ
ム）、Ａｕ（金）、あるいはこれらの積層構造などを用
いる。本発明の第１の実施形態では、配線５ｂは貫通孔
４ａを介することによって梁１１の一方の面と他方の面
との導通を達している。

【００４７】ここで、配線５ｂは、梁１１上を上記の導
通（梁１１の一方の面と他方の面との導通）を行うため
の方向とは電気的に無関係な方向、すなわちプローブ５
ａから貫通孔４ａへ向かうとは反対の方向へも同様に形
成され、最終的に、梁１１の付け根部５ｆ（支持部）の
２点を結ぶ直線５ｇを通過する位置まで延長されてい
る。以下、同直線５ｇを通過した以降の配線５ｂの部分
をオーバラップと呼ぶことにする。

【００４８】この措置によって、梁１１は任意の幅方向
断面において常に一定の形状をなし、その結果、梁１１
と配線５ｂの形状から定まる断面二次モーメントが一定
となるため、プローブ５ａが被検体（図示せず）のパッ
ドに接触して梁１１が所定量だけ撓んでも梁１１の曲率
が局所的に変化するといった不都合が回避される。

【００４９】その結果、梁１１の局所的な応力集中が防
止され、梁１１の破損などといった、不都合を回避する
ことができる。これらの現象は、被検体のパッドレイア
ウトにおいて、そのピッチが例えば１００μｍ以上と十
分な値が確保されている場合にはＳｉの強度的性質上さ
ほどの問題とはならない。

【００５０】したがって、本発明の第１の実施形態を適
用すべきは、同ピッチが１００μｍ以下の非常に高密度
なＬＳＩが被検体である場合において有効性を発揮する
ものである。

【００５１】図２の（ａ）において、ｕ値として規定さ
れるオーバラップ量は、通常、数十から数百μｍの値に
設定するのがよい。これは、オーバラップ量ｕと上述の
効果との相関が必ずしも比例関係ではなく、ｕ値を増大
させてもある値を境として効果が飽和すること、および
オーバラップ量ｕを必要以上に大きくすることは、プロ
ーブ形成基板５と配線５ｂとの間に挟まれる面積に依存
する静電容量値を増加させてしまい、プローブとしての
電気的特性を損なうこと、の二点の理由による。

【００５２】本発明の第１の実施形態において、二次電
極５ｃはプローブ形成基板５のプローブ形成面５ｄの反
対面５ｅ内に形成される。これは、本発明の第１の実施
形態の構造を、所定のプリント配線板（図示せず）等へ
の機械的および電気的接続、すなわちプローブ構造体の
組み立てを行う都合を考慮したものであり、狭ピッチで
多プローブのプローブ構造体を得る上で不可欠の措置で
ある。また、同様に、貫通孔４ａも実質同一面内に形成
される。

【００５３】図２の（ｂ）では、互いに隣接するプロー
ブ５ａ同士のピッチＰｐと、互いに隣接する二次電極５
ｃ同士のピッチＰｄとは、異なる様子が示されている。
本発明の一実施形態は、プローブ５ａを従来に比べより
小さくすることを主目的の一つとしている。そのため、
二次電極５ｃをプローブ５ａと同一のピッチで配置する
と、上述したプローブ構造体としての組み立て性を悪化
してしまうことにつながる。

【００５４】よって、このように両者のピッチ、あるい
はレイアウトを変化させることもやはり狭ピッチで多プ
ローブのプローブ構造体を得る上で不可欠の措置であ
る。

【００５５】以上のように、本発明の第１の実施形態に
よれば、配線５ｂは、梁１１上の一方の面に所定の幅
で、梁１１の全長に亘り形成されているため（梁１１の
少なくとも両端支持部に形成されているため）、梁１１
は任意の幅方向断面において常に一定の形状となってい
る。

【００５６】その結果、梁１１と配線５ｂの形状から定
まる断面二次モーメントが一定となるため、プローブ５
ａが被検体のパッドに接触して梁１１が所定量だけ撓ん
でも梁１１の曲率が局所的に変化するといった不都合が
回避される。その結果、梁１１の局所的な応力集中が防
止され、梁１１の破損などといった、不都合を回避する
ことができる。

【００５７】したがって、梁に必要な強度を保持した状
態で小型化ができ、多数のプローブを形成可能な半導体
検査装置を実現することができる。

【００５８】また、本発明の第１の実施形態である半導
体検査装置を図１５に示した半導体装置の製造工程中の
ウェハテスト工程に用いれば、従来技術より多数のＬＳ
Ｉをテストすることが可能となり、検査効率が向上され
た半導体の製造方法を実現することができる。

【００５９】次に、本発明の第２の実施形態を図３、図
４を用いて説明する。図３は、本発明の第２の実施形態
である半導体検査装置の要部拡大斜視図であり、プロー
ブ構造体に用いる、プローブを形成する基板の主要部の
部分斜視図である。また、図４は、本発明の第２の実施
形態におけるプローブ形成基板５の、梁１１の長手方向
部分断面図である。

【００６０】本発明の第２の実施形態では、梁１１の形
状が上述した第１の実施形態の両端支持梁とは異なり片
持ち梁として構成されている。また、配線５ｂの一部は
梁１１の側面１１１、すなわち、プローブ５ａの形成面
に接する面を通って二次電極５ｃに接続されており、プ
ローブ５ａの形成面５ｄでは、配線５ｂは梁１１の付け
根（支持部）の方向へ延長され、上述した第１の実施形
態と同様にｕ値のオーバラップを形成している。

【００６１】本発明の第２の実施形態の第一の効果を図
１３及び図１４を用いて説明する。図１３は、本発明の
第２の実施形態のプローブを形成する基板を被検体６の
しかる位置に押圧した状態の断面図であり、図１４は上
記の配線延長を施さない場合の同様の断面図である。

【００６２】図１４で、梁１１が、このように撓んだと
き、梁１１の曲げ応力が０になる中立軸１１２が梁構造
から、図示のように決まり、中立軸１１２から梁１１の
Ｓｉ基板下端までの距離ｅ０が定められる。

【００６３】この距離ｅ０は梁１１に生じる応力に比例
するので、距離ｅ０を構造的に小さくすることにより、
梁１１の応力を低減させることができる。

【００６４】図１３に示す例、つまり本発明の第２の実
施形態は、このための措置を施したものであり、梁１１
の下面に、配線５ｂ部のうち、電気的には無関係な部分
を設けることにより、配線５ｂとＳｉ部分を含めた断面
形状が、図１４に示す例とは異なり、中立軸１１２が、
図１４において下方に移動するため、図１３に示す距離
ｅは図１４に示す距離ｅ０より小となる。

【００６５】その結果、図１３の例と図１４の例とが互
いに同一の撓み量ｖであれば、図１３の例の方が図１４
の例に比較して応力が低減される。言い換えれば、図１
３の例と図１４の例とが、同一の梁寸法であれば、図１
３の例の方が、より大きく撓ませることができるように
なる。

【００６６】本発明の第２の実施形態の第二の効果とし
ては、図１３に示す構造では、梁１１の上下両面に配線
が設けられているため、梁１１には配線の剛性が加味さ
れ、その結果、同一の撓み量ｖであれば、図１４の例に
比べより大きな荷重ｗを発生させることができるという
効果がある。すなわち、図１３の例で発生する荷重をｗ
とし、図１４の例で発生する荷重をｗ０とすれば、ｗ＞
ｗ０となる。

【００６７】本発明の第２の実施形態の第三の効果とし
ては、図１３の例では片持ち梁構造を採っているため、
上述の図１、図２の両端支持梁の実施形態に比べ、同じ
荷重を発生させうる梁１１の長さが大きく低減できると
いう効果がある。

【００６８】このことは、プローブ形成基板中の梁１１
形成域（図３中のＳ域）を低減できることにつながり、
その結果、二次電極５ｃの形成面積がより多く確保さ
れ、ピッチや大きさに余裕を持った二次電極５ｃを形成
できることにつながる。

【００６９】以上のように、本発明の第２の実施形態に
よれば、梁１１の下面に、配線５ｂ部のうち、電気的に
は無関係な部分を設けることにより、中立軸１１２が移
動し、距離ｅが小となる。

【００７０】その結果、図１３の例と図１４の例とが互
いに同一の撓み量ｖであれば、図１３の例の方が図１４
の例に比較して応力が低減される。

【００７１】したがって、梁に必要な強度を保持した状
態で小型化ができ、多数のプローブを形成可能な半導体
検査装置を実現することができる。また、検査効率が向
上された半導体の製造方法を実現することができる。

【００７２】本発明の第３の実施形態を図５及び図６を
用いて説明する。図５は、本発明の第３の実施形態であ
る半導体検査装置の要部拡大斜視図であり、プローブ構
造体に用いる、プローブを形成する基板の主要部の部分
斜視図である。また、図６は、本発明の第３の実施形態
の梁１１の長手方向部分断面図である。

【００７３】本発明の第３の実施形態では、配線５ｂ
は、第２の実施形態と同様に電気的に必要最低限の経路
のみに形成されている。また、上述した第２の実施形態
と同様の効果を得ることを目的として、梁１１の下面に
は、配線５ｂとは別個に膜材１３を設けてある。

【００７４】上述した第２の実施形態では、梁１１の曲
げ特性を向上させるために配線５ｂをそのまま利用した
が、配線５ｂの敷設面積が増大するため、場合によって
はプローブ形成基板５との間の静電容量が大きくなって
しまい、プローブ構造体としての電気的特性を低下させ
てしまう可能性があった。

【００７５】本発明の第３の実施形態は、この点を改善
することを狙いとするものであり、膜材１３は配線とは
別部材のため、上記点を改善することができる。膜材１
１には通常、金属のめっき膜や熱硬化性の樹脂などが用
いられる。膜材１３は、配線５ｂと同じ厚さになるよう
通常は形成されるが、特にそのように限定される必要は
ない。ただし、厚さの上限値として、所定の被検体に押
圧した際に梁１１が所定の公差範囲で規定量撓むことと
して規定される。

【００７６】本発明の第３の実施形態によれば、第２の
実施形態と同様な効果を得ることができる他、電気的特
性の低下を生ずること無く、梁に必要な強度を保持した
状態で小型化ができ、多数のプローブを形成可能な半導
体検査装置を実現することができる。

【００７７】なお、上記膜材１３は、梁１１の支持部を
含む支持部の近辺に配置されれば、従来例と比較した有
利は効果を得ることができる。

【００７８】本発明のプローブの設計方法ならびに効果
を、図７、図８、図９および図１０を用いて説明する。

【００７９】図７は、図４に示した本発明の第２の実施
形態のプローブ５ａを、所定の被検体６中のパッドに接
触させた状態の断面図であり、図８は梁１１の突起１２
の形成部位における幅方向断面図である。

【００８０】また、図９の（ａ）、（ｂ）は梁の各寸法
の適正範囲を示す説明図であり、図９の（ａ）は本発明
の場合を示し、図９の（ｂ）は従来技術の場合を示す。
さらに、図１０は梁のたわみと荷重の関係および従来の
技術と本発明との比較図である。

【００８１】梁１１の設計では、長さＬ、幅Ｂ、および
厚さｈを定めることが必要である。これらの決定条件と
して、梁１１を撓み量ｖだけ撓ませることを前提とし、
そのときのプローブ５ａとパッド１ｃとの導通に必要な
荷重ｗを梁１１が発生し得、かつ、そのとき梁１１が過
大な応力によって破損することのないようにという双方
の条件を満たすことが必要である。

【００８２】さらに、プローブ５ａとパッド１ｃとの接
触抵抗を低減する上では配線５ｂの形状も重要である。
配線５ｂを厚く形成することは、配線抵抗を低減する、
あるいは梁全体の剛性を高める上では有効であるが、反
面、突起１２表面にも厚く形成してしまうと、突起１２
の最終形状すなわち配線５ｂの最表面形状が鈍化してし
まい、その結果、パッドとの導通に必要な荷重が増大し
てしまう。

【００８３】また、配線抵抗を低減するためには配線５
ｂの幅を広くすることも有効であるが、この場合も広く
しすぎると上述の静電容量が増大してしまい、電気的な
特性を劣化させることになる。

【００８４】さらに、被検体のパッドレイアウトピッチ
が例えば１００μｍ以下と狭い場合は、梁幅Ｂが必然的
にその値以下に制限されるため、他のパラメータ、すな
わち、長さＬと厚さｈで上記の機械的特性を満足させる
必要が生じる。

【００８５】図９はこの様子を示し、本発明の効果を表
したものである。図９の（ａ）は本発明の梁の機械的特
性であり、（ｂ）はそれを用いない従来技術の場合であ
る。図９の（ａ）、（ｂ）中の各破線は、非常に狭ピッ
チなレイアウトに対応すべく梁幅Ｂを選定・固定し、か
つ撓みｖをある一定値としたときの、各梁長さＬ、梁厚
さｈにおける最適荷重値、梁の強度限界、および撓みｖ
から定まる突起高さを考慮した場合の、梁断面形状が成
り立つか否かを示す幾何学的限界の各等高線である。

【００８６】まず、図９の（ａ）において、強度的にも
幾何学的にも満足し得るのは、強度的限界及び幾何学的
限界を示す破線よりも図中左側又は左上側の範囲であ
り、その範囲内の、最適荷重値を満足する長さＬと厚さ
ｈとの関係は、最適荷重値を示す破線のうちの太い実線
で表した範囲である。

【００８７】このように、狭ピッチのプローブ形成にお
いては長さＬと厚さｈとはいかなる値でもよいというわ
けではなく、むしろ、非常に狭い範囲に限定されるので
あり、梁寸法の設計には注意を要するが、本発明の場合
は、適用可能範囲が確保されている。

【００８８】太い実線の範囲中、通常は、実物形成の寸
法誤差を考慮して、強度的マージンの高い（すなわち強
度的限界曲線から最も離れた）図中、上端の値を適用す
るのがよい。

【００８９】一方、図９の（ｂ）では、図９の（ａ）と
同様に、強度的にも幾何学的にも満足し得るのは、強度
的限界及び幾何学的限界を示す破線よりも図中左側又は
左上側の範囲であるが、最適荷重値を示す破線は、常に
強度的限界外に位置している。

【００９０】このことは、従来技術においては、適用可
能範囲を確保することができず、最適荷重値を満足すべ
く梁を形成しようとしても、その梁は必ず破損してしま
うことを意味し、プローブ構造体として成立しなくなる
ことを意味する。

【００９１】図１０は、これまでの記述を踏まえて、実
際にプローブ構造体を製作し、撓みｖと荷重ｗとの関係
を実測した結果の一例である。撓みｖと荷重ｗとの関係
は、本発明、従来技術共に梁が破壊するまでの間、ほぼ
直線とみなされる挙動を示している。

【００９２】しかし、従来技術では梁が必要値に撓んで
も荷重が最適値に到達しない勾配で推移し、かつ梁が必
要値に撓む以前に破損した。

【００９３】一方、本発明ではそれらが満足でき、本発
明と従来技術との有為差ならびに本発明の効果が検証さ
れた。

【００９４】本発明の、第４の実施形態を図１１及び図
１２を用いて説明する。図１１は、上述したこれまでの
プローブ形成基板を用いて形成したプローブ構造体の略
断面図である。また、図１２は、ウェハテストで用いる
プローブカードとしてのプローブ構造体１４の斜視図で
ある。

【００９５】このプローブ構造体１４は、プローブ形成
基板５の各二次電極５ｃと、その位置に合致するよう電
極が形成されたインタポーザ１５とを、例えば、はんだ
や導電性樹脂などにより機械的および電気的に接続し、
さらにその反対面をプリント配線板２に接続して構成さ
れている。

【００９６】さらに、プリント配線板２の図中最上面の
電極と外部システム１６とが電気的・機械的に接続さ
れ、この状態で、ウェハ１ａのしかるパッド１ｃにプロ
ーブ５ａを接触させることにより、ウェハ１ａと外部シ
ステム１６とが導通し、しかるプログラムによりウェハ
テストが実施される。

【００９７】図１２は、各ＬＳＩの単位に切断後の被検
体に対して、バーンインおよび選別検査を行うためのシ
ェルとしてのプローブ構造体を示す。このプローブ構造
体１４は、プローブ形成基板５を、プローブ５ａ群が図
中上方に向くように、かつプローブ５ａ群が露出するよ
うにしてシェル１４１に内蔵されている。

【００９８】上部よりＬＳＩ１ｂを、そのパッドが図中
下向きになるようセットし、蓋１４１１を閉める（パッ
キングする）ことにより、所定の圧力がプローブ５ａ群
とＬＳＩ１ｂとの間に付与され導通する。この状態を、
ＬＳＩのように外周環境や取り扱いに多大な注意を必要
としない擬似パッケージとして、バーンインや選別検査
を行う筐体とする。

【００９９】この筐体を、従来の技術で述べたようなソ
ケットに装着することにより、従来の技術では不可能で
あった組立工程を経る以前のいわゆるベアチップに対し
ても従来の半導体装置と同様にバーンインや選別検査を
可能ならしめる。

【０１００】

【発明の効果】本発明によれば、梁に必要な強度を保持
した状態で小型化ができ、多数のプローブを形成可能な
半導体検査装置を実現することができる。

【０１０１】また、本発明の半導体検査装置をテスト工
程に用いることにより、検査効率が向上された半導体装
置の製造方法を実現することができる。

【０１０２】つまり、梁の寸法を従来に比べ小さくして
も、所定量撓ませたときに梁が破損するなどといった不
都合が回避され、かつ必要な荷重値も確保されるため、
高密度なパッドレイアウトの被検体にも対応可能なプロ
ーブ構造体が構成できる。

【０１０３】また、梁の形成域を小さくできるのでプロ
ーブ形成基板内の二次電極レイアウトおよび寸法の設計
自由度が増大し、より多くのプローブを配置できるの
で、ウェハ内のより多くのＬＳＩが一括に検査でき、検
査効率を向上することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である半導体検査装置
の要部拡大斜視図である。

【図２】本発明の第１の実施形態におけるプローブ形成
基板の梁の長手方向部分断面およびプローブ形成面から
見た部分平面を示す図である。

【図３】本発明の第２の実施形態である半導体検査装置
の要部拡大斜視図である。

【図４】本発明の第２の実施形態におけるプローブ形成
基板の梁の長手方向部分断面図である。

【図５】本発明の第３の実施形態である半導体検査装置
の要部拡大斜視図である。

【図６】本発明の第３の実施形態の梁１１の長手方向部
分断面図である。

【図７】図４に示した本発明の第２の実施形態のプロー
ブを、所定の被検体中のパッドに接触させた状態の断面
図である。

【図８】梁の突起の形成部位における幅方向断面図であ
る。

【図９】梁の各寸法の適正範囲を示す説明図である。

【図１０】梁の撓みと荷重の関係及び従来の技術と本発
明との比較図である。

【図１１】プローブ形成基板を用いて形成したプローブ
構造体の略断面図である。

【図１２】プローブ形成基板を用いて形成したプローブ
構造体の斜視図である。

【図１３】本発明の第２の実施形態のプローブを形成す
る基板を被検体のしかる位置に押圧した状態の断面図で
ある。

【図１４】従来技術におけるプローブを形成する基板を
被検体のしかる位置に押圧した状態の断面図である。

【図１５】半導体装置の製造方法の概略を示すフローチ
ャートである。

【図１６】従来技術におけるプローブ構造体の略断面図
である。

【図１７】ＬＳＩが形成された様子を示すウェハ外観図
である。

【図１８】図１７に示したＬＳＩのうちのひとつを取り
出して拡大した外観図である。

【符号の説明】

１ａ ウェハ １ｂ ＬＳＩ １ｃ パッド ２ プリント配線板 ５ プローブ形成基板 ５ａ プローブ ５ｂ 配線 ５ｄ プローブ形成面 ５ｃ 二次電極 ５ｅ プローブ形成面の反対面 ５ｆ 梁付け根部 ６ 被検体 １０ プローブ １１ 梁 １２ 突起 １３ 膜材 １４ プローブ構造体 １５ インタポーザ １６ 外部システム ２１ 配線 ２２ 電極 １１１ 梁側面 １１２ 中立軸 １４１ シェル ｕ オーバラップ量 Ｐｐ プローブピッチ Ｐｄ 二次電極ピッチ

フロントページの続き (72)発明者 金丸 昌敏 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 清水 浩也 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 伴 直人 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2G011 AA09 AB06 AC21 AE03 AF07 2G032 AA00 AF01 AL00 4M106 AA01 AA02 AA08 AC07 BA01 BA14 CA01 CA27 CA56 DD04 DD06 DD10 DD23 DJ33

Claims (7)

【特許請求の範囲】
1. 【請求項１】シリコン基板の支持部に支持された複数の
   両持ち梁と、この梁に形成され、検査対象である半導体
   装置の電極部に接触される突起であるプローブと、この
   プローブと上記シリコン基板に形成された二次電極とを
   接続する配線とを有し、半導体装置を検査する検査装置
   において、 上記配線は、上記両持ち梁のプローブが形成される面
   に、この梁の両端の２つの支持部にまで延長して配置さ
   れていることを特徴とする半導体装置の検査装置。
2. 【請求項２】シリコン基板の支持部に支持された複数の
   片持ち梁と、この梁に形成され、検査対象である半導体
   装置の電極部に接触される突起であるプローブと、この
   プローブと上記シリコン基板に形成された二次電極とを
   接続する配線とを有し、半導体装置を検査する検査装置
   において、 上記配線は、上記梁のプローブが形成された表面から、
   この表面の裏面を介して上記二次電極に至る経路に配置
   されるとともに、上記梁のプローブが形成された表面
   の、少なくとも上記梁の支持部にまで延長して配置され
   ていることを特徴とする半導体装置の検査装置。
3. 【請求項３】シリコン基板の支持部に支持された複数の
   片持ち梁と、この梁に形成され、検査対象である半導体
   装置の電極部に接触される突起であるプローブと、この
   プローブと上記シリコン基板に形成された二次電極とを
   接続する配線とを有し、半導体装置を検査する検査装置
   において、 上記配線は、上記梁のプローブが形成された表面から、
   この表面の裏面を介して上記二次電極に至る経路に配置
   されるとともに、上記梁のプローブが形成された表面及
   び裏面の、少なくとも上記梁の支持部近辺に配置されて
   いることを特徴とする半導体装置の検査装置。
4. 【請求項４】シリコン基板の支持部に支持された複数の
   片持ち梁と、この梁に形成され、検査対象である半導体
   装置の電極部に接触される突起であるプローブと、この
   プローブと上記シリコン基板に形成された二次電極とを
   接続する配線とを有し、半導体装置を検査する検査装置
   において、 上記配線は、上記梁のプローブが形成された表面から、
   この表面の裏面を介して上記二次電極に至る経路に配置
   されるとともに、上記梁のプローブが形成された表面
   の、上記梁の支持部には、上記配線とは別個の膜材が配
   置されていることを特徴とする半導体装置の検査装置。
5. 【請求項５】請求項１から５のうちのいずれか一項記載
   の半導体装置の検査装置において、上記複数の梁に形成
   されたプローブの互いの距離は、１００μｍ以下である
   ことを特徴とする半導体装置の検査装置。
6. 【請求項６】ウェハ上に形成された多数のＬＳＩ、又は
   ウェハから個片に切り離されたＬＳＩに対し、上記ＬＳ
   Ｉの特性検査工程と、上記ＬＳＩの初期不良加速選別検
   査工程と、上記ＬＳＩの最終的な性能検査工程とのうち
   の少なくとも一つの検査工程を備え、 上記検査工程は、シリコン基板の支持部に支持された複
   数の両持ち梁と、この梁に形成され、検査対象である半
   導体装置の電極部に接触される突起であるプローブと、
   このプローブと上記シリコン基板に形成された二次電極
   とを接続する配線とを有し、上記配線は、上記両持ち梁
   のプローブが形成される面に、この梁の両端の２つの支
   持部にまで延長して配置されている検査装置により実行
   されることを特徴とする半導体装置の製造方法。
7. 【請求項７】ウェハ上に形成された多数のＬＳＩ、又は
   ウェハから個片に切り離されたＬＳＩに対し、上記ＬＳ
   Ｉの特性検査工程と、上記ＬＳＩの初期不良加速選別検
   査工程と、上記ＬＳＩの最終的な性能検査工程とのうち
   の少なくとも一つの検査工程を備え、 上記検査工程は、シリコン基板の支持部に支持された複
   数の片持ち梁と、この梁に形成され、検査対象である半
   導体装置の電極部に接触される突起であるプローブと、
   このプローブと上記シリコン基板に形成された二次電極
   とを接続する配線とを有し、上記配線は、上記梁のプロ
   ーブが形成された表面から、この表面の裏面を介して上
   記二次電極に至る経路に配置されるとともに、上記梁の
   プローブが形成された表面の、少なくとも上記梁の支持
   部にまで延長して配置されている検査装置により実行さ
   れることを特徴とする半導体装置の製造方法。