JP2003133375A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2003133375A JP2003133375A JP2001324324A JP2001324324A JP2003133375A JP 2003133375 A JP2003133375 A JP 2003133375A JP 2001324324 A JP2001324324 A JP 2001324324A JP 2001324324 A JP2001324324 A JP 2001324324A JP 2003133375 A JP2003133375 A JP 2003133375A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- electrode pad
- inspection
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の電気的特性検査において、例えば
検査用半導体素子の狭ピッチに形成された電極パッドと
プローブとを信頼性高くコンタクトさせる効率的な検査
工程を有し、半導体装置を効率的に製造できる半導体装
置の製造方法及び半導体装置を提供する。 【解決手段】半導体装置の製造方法であって、半導体ウ
エハに半導体素子を形成する形成工程、前記形成された
半導体素子の電気的性能を検査する検査工程、を有し、
前記検査工程は、前記被検査半導体素子に形成される電
極パッドに前記検査装置を電気的に連絡する工程を含
み、前記電極パッドに電気的に連絡させるプローブを備
えた梁を複数備えたプローブ形成基板を有し、前記プロ
ーブ形成基板は、少なくとも一つの前記電極パッドに電
気的に連絡するプローブを備えた第一の梁と、前記第一
の梁にて電気的に連絡する電極パッドより多い数の電極
パッドに電気的に連絡しうる数のプローブを備えた第二
の梁とを有する前記検査装置と前記電極パッドとを電気
的に連絡させることを特徴とする。
検査用半導体素子の狭ピッチに形成された電極パッドと
プローブとを信頼性高くコンタクトさせる効率的な検査
工程を有し、半導体装置を効率的に製造できる半導体装
置の製造方法及び半導体装置を提供する。 【解決手段】半導体装置の製造方法であって、半導体ウ
エハに半導体素子を形成する形成工程、前記形成された
半導体素子の電気的性能を検査する検査工程、を有し、
前記検査工程は、前記被検査半導体素子に形成される電
極パッドに前記検査装置を電気的に連絡する工程を含
み、前記電極パッドに電気的に連絡させるプローブを備
えた梁を複数備えたプローブ形成基板を有し、前記プロ
ーブ形成基板は、少なくとも一つの前記電極パッドに電
気的に連絡するプローブを備えた第一の梁と、前記第一
の梁にて電気的に連絡する電極パッドより多い数の電極
パッドに電気的に連絡しうる数のプローブを備えた第二
の梁とを有する前記検査装置と前記電極パッドとを電気
的に連絡させることを特徴とする。
Description
【０００１】
【発明の属する技術分野】 本発明は半導体装置の製造
方法に係り、高信頼性、高歩留りを得る半導体装置の製
造方法及び半導体装置に関する。
方法に係り、高信頼性、高歩留りを得る半導体装置の製
造方法及び半導体装置に関する。
【０００２】
【従来の技術】ICやLSIなどの半導体装置については、
シリコンウェハ表面に集積回路を形成する前工程や、所
定の段階において、各回路の電気的特性検査が行われ、
チップ単位で良品、不良品の判定が行われる検査工程を
有する。或いはこのシリコンウェハを個別のチップに切
り離す工程、また、場合によっては、更に樹脂やセラミ
ック等で封止する工程を含む後工程とに大別される。
シリコンウェハ表面に集積回路を形成する前工程や、所
定の段階において、各回路の電気的特性検査が行われ、
チップ単位で良品、不良品の判定が行われる検査工程を
有する。或いはこのシリコンウェハを個別のチップに切
り離す工程、また、場合によっては、更に樹脂やセラミ
ック等で封止する工程を含む後工程とに大別される。
【０００３】上記の電気的特性検査は各回路間の導通の
良否を判別するプロービング検査と、熱的、電気的スト
レスを回路に付与して不良を加速選別するバーンイン検
査、及び最終的に高周波で検査を行う最終検査とに大き
く分別できる。
良否を判別するプロービング検査と、熱的、電気的スト
レスを回路に付与して不良を加速選別するバーンイン検
査、及び最終的に高周波で検査を行う最終検査とに大き
く分別できる。
【０００４】前記各種の検査方法共、被検ウェハーもし
くは被検チップと外部の検査システムとの基本的な接続
手段は同様であり、被検ウェハー上に数十ないし百数十
μｍピッチでパターニングされた、数十ないし百数十μ
ｍ角、厚さ１μｍ程度の個々のアルミニウム合金もしく
はその他の合金の電極パッドに対して、個々に導電性の
微細なプローブを機械的に押圧する方法が採られる。前
記プローブ例として、先端が２０μｍ程度の曲率を有す
るタングステン針等が用いられている。
くは被検チップと外部の検査システムとの基本的な接続
手段は同様であり、被検ウェハー上に数十ないし百数十
μｍピッチでパターニングされた、数十ないし百数十μ
ｍ角、厚さ１μｍ程度の個々のアルミニウム合金もしく
はその他の合金の電極パッドに対して、個々に導電性の
微細なプローブを機械的に押圧する方法が採られる。前
記プローブ例として、先端が２０μｍ程度の曲率を有す
るタングステン針等が用いられている。
【０００５】半導体製造装置の製造方法の前記工程に関
し、特開平１―１５０８６３号に基板の上面に両端が固
定されたブリッジを形成し、その中央にプローブを形成
し、プローブから導電性配線が形成されている形態が開
示されている。特開平７―７０５２号には、片持ち梁構
造体を導通配線パターンを形成した絶縁基板で保持して
電気特性測定用プローブとしている形態が開示されてい
る。
し、特開平１―１５０８６３号に基板の上面に両端が固
定されたブリッジを形成し、その中央にプローブを形成
し、プローブから導電性配線が形成されている形態が開
示されている。特開平７―７０５２号には、片持ち梁構
造体を導通配線パターンを形成した絶縁基板で保持して
電気特性測定用プローブとしている形態が開示されてい
る。
【０００６】
【発明が解決しようとする課題】上記、従来技術で述べ
たような半導体装置の検査方法では、以下に示すような
課題があった。
たような半導体装置の検査方法では、以下に示すような
課題があった。
【０００７】前記公知例共に、基板に複数のブリッジも
しくは片持ち梁構造体を個々に貼り付けているため、プ
ローブを高精度に位置決め、固定することに大きな手間
を要し、狭ピッチ化に対応することが困難であり、製造
歩留まりを高めることも困難容易ではない。また、貼り
付け方式では複数個のプローブを形成した場合、プロー
ブ高さばらつきを少なくすることが困難であると考えら
れる。
しくは片持ち梁構造体を個々に貼り付けているため、プ
ローブを高精度に位置決め、固定することに大きな手間
を要し、狭ピッチ化に対応することが困難であり、製造
歩留まりを高めることも困難容易ではない。また、貼り
付け方式では複数個のプローブを形成した場合、プロー
ブ高さばらつきを少なくすることが困難であると考えら
れる。
【０００８】また、半導体素子の高集積化にともなって
狭ピッチ検査技術もしくは半導体素子の薄膜電極パッド
に対応した電極パッドにダメージを抑制した低荷重検査
技術が望まれる。
狭ピッチ検査技術もしくは半導体素子の薄膜電極パッド
に対応した電極パッドにダメージを抑制した低荷重検査
技術が望まれる。
【０００９】本発明は前記課題を解決しようとするもの
であり、半導体装置の電気的特性検査において、例えば
検査用半導体素子の狭ピッチに形成された電極パッドと
プローブとを信頼性高くコンタクトさせる効率的な検査
工程を有し、半導体装置を効率的に製造できる半導体装
置の製造方法及び半導体装置を提供するものである。
であり、半導体装置の電気的特性検査において、例えば
検査用半導体素子の狭ピッチに形成された電極パッドと
プローブとを信頼性高くコンタクトさせる効率的な検査
工程を有し、半導体装置を効率的に製造できる半導体装
置の製造方法及び半導体装置を提供するものである。
【００１０】
【課題を解決するための手段】本発明の第一の発明は、
半導体装置の製造方法であって、半導体ウエハに電極パ
ッドを備えた半導体素子を形成する形成工程、前記形成
された半導体素子の電気的性能を検査する検査工程、を
有し、前記検査工程は、前記被検査半導体素子に形成さ
れる電極パッドに前記検査装置を電気的に連絡する連絡
工程を含み、前記連絡工程は、前記電極パッドに電気的
に連絡させるプローブを備えた梁を複数備えたプローブ
形成基板を有し、前記プローブ形成基板は、少なくとも
一つの前記電極パッドに電気的に連絡するプローブを備
えた第一の梁と、前記第一の梁にて電気的に連絡する電
極パッドより多い数の電極パッドに電気的に連絡しうる
数のプローブを備えた第二の梁とを有する前記検査装置
と前記電極パッドとを電気的に連絡させることを特徴と
する。
半導体装置の製造方法であって、半導体ウエハに電極パ
ッドを備えた半導体素子を形成する形成工程、前記形成
された半導体素子の電気的性能を検査する検査工程、を
有し、前記検査工程は、前記被検査半導体素子に形成さ
れる電極パッドに前記検査装置を電気的に連絡する連絡
工程を含み、前記連絡工程は、前記電極パッドに電気的
に連絡させるプローブを備えた梁を複数備えたプローブ
形成基板を有し、前記プローブ形成基板は、少なくとも
一つの前記電極パッドに電気的に連絡するプローブを備
えた第一の梁と、前記第一の梁にて電気的に連絡する電
極パッドより多い数の電極パッドに電気的に連絡しうる
数のプローブを備えた第二の梁とを有する前記検査装置
と前記電極パッドとを電気的に連絡させることを特徴と
する。
【００１１】前記第一基板の梁に形成された異なるプロ
ーブ数に応じて、各プローブに印加される押圧力が一定
となる梁構造を形成することができる。押圧力の差を抑
制しつつ狭ピッチの電極パッドに対応することが容易に
できる。また、絶縁層を介して、配線がプローブから２
次電極パッド部まで連絡していることが好ましい。
ーブ数に応じて、各プローブに印加される押圧力が一定
となる梁構造を形成することができる。押圧力の差を抑
制しつつ狭ピッチの電極パッドに対応することが容易に
できる。また、絶縁層を介して、配線がプローブから２
次電極パッド部まで連絡していることが好ましい。
【００１２】なお、本発明で製造する半導体装置は例え
ば隣接する電極パッド間が８０μｍ以下程度の狭いピッ
チのものに適応することが好ましい。
ば隣接する電極パッド間が８０μｍ以下程度の狭いピッ
チのものに適応することが好ましい。
【００１３】また、前記半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より大きい梁断面積を
有することができる。
て、前記第二の梁は前記第一の梁より大きい梁断面積を
有することができる。
【００１４】また、前記半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より短い梁長を有する
ことができる。
て、前記第二の梁は前記第一の梁より短い梁長を有する
ことができる。
【００１５】また、前記半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より大きい梁幅或いは
梁厚を有することができる。
て、前記第二の梁は前記第一の梁より大きい梁幅或いは
梁厚を有することができる。
【００１６】または、第二の発明は、半導体装置の製造
方法であって、半導体ウエハに電極パッドを備えた半導
体素子を形成する形成工程、前記形成された半導体素子
の電気的性能を検査する検査工程、を有し、前記検査工
程は、前記被検査半導体素子に形成される電極パッドに
前記検査装置を電気的に連絡する連絡工程を含み、前記
連絡工程は、前記電極パッドに電気的に連絡させるプロ
ーブを備えた梁と前記プローブを配線を介して連絡され
る二次電極を複数備えたプローブ形成基板を有し、前記
プローブ形成基板は、第一のプローブに連絡し、第一の
配線幅を有する第一の配線と、第二のプローブに連絡
し、前記第一の配線幅より広い第二の配線幅を有する第
二の配線とを有する前記検査装置と前記電極パッドとを
電気的に連絡させるようにした前記検査装置を前記電極
パッドに電気的に連絡することを特徴とする。
方法であって、半導体ウエハに電極パッドを備えた半導
体素子を形成する形成工程、前記形成された半導体素子
の電気的性能を検査する検査工程、を有し、前記検査工
程は、前記被検査半導体素子に形成される電極パッドに
前記検査装置を電気的に連絡する連絡工程を含み、前記
連絡工程は、前記電極パッドに電気的に連絡させるプロ
ーブを備えた梁と前記プローブを配線を介して連絡され
る二次電極を複数備えたプローブ形成基板を有し、前記
プローブ形成基板は、第一のプローブに連絡し、第一の
配線幅を有する第一の配線と、第二のプローブに連絡
し、前記第一の配線幅より広い第二の配線幅を有する第
二の配線とを有する前記検査装置と前記電極パッドとを
電気的に連絡させるようにした前記検査装置を前記電極
パッドに電気的に連絡することを特徴とする。
【００１７】なお、前記配線幅は前記配線の体積或いは
投影面積で比較しても良い。
投影面積で比較しても良い。
【００１８】また、前記半導体装置の製造方法におい
て、前記第二の配線は前記第一の配線より２倍以上広い
配線幅を有することができる。
て、前記第二の配線は前記第一の配線より２倍以上広い
配線幅を有することができる。
【００１９】また、前記半導体装置の製造方法におい
て、前記第二の配線は前記第一の配線より１０倍以上広
い配線幅を有することができる。
て、前記第二の配線は前記第一の配線より１０倍以上広
い配線幅を有することができる。
【００２０】また、前記半導体装置の製造方法におい
て、第一の配線は信号線であり、第二の配線は電源或い
はグランド線であることができる。
て、第一の配線は信号線であり、第二の配線は電源或い
はグランド線であることができる。
【００２１】または、第三の発明は、半導体装置の製造
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、周囲よ
り薄く形成された複数の梁を備え、前記梁は前記電極パ
ッドに電気的に連絡させるプローブを備えた第一の梁と
前記プローブを非設置とした第二の梁を備えたプローブ
形成基板を有する前記検査装置を前記電極パッドに電気
的に連絡することを特徴とする。
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、周囲よ
り薄く形成された複数の梁を備え、前記梁は前記電極パ
ッドに電気的に連絡させるプローブを備えた第一の梁と
前記プローブを非設置とした第二の梁を備えたプローブ
形成基板を有する前記検査装置を前記電極パッドに電気
的に連絡することを特徴とする。
【００２２】または、第四の発明は、半導体装置の製造
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、前記電
極パッドに電気的に連絡させるプローブを備えた梁を複
数備えたプローブ形成基板を有し、第一の梁は第一の支
持部を介して前記プローブ形成基板に連絡し、第二の梁
は前記第一の梁より多い数の支持部を備えた第二の支持
部を介して基板に連絡するようにした前記検査装置を前
記電極パッドに電気的に連絡することを特徴とする。
例えば、両端支持梁及び片持ち梁を共に備える。
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、前記電
極パッドに電気的に連絡させるプローブを備えた梁を複
数備えたプローブ形成基板を有し、第一の梁は第一の支
持部を介して前記プローブ形成基板に連絡し、第二の梁
は前記第一の梁より多い数の支持部を備えた第二の支持
部を介して基板に連絡するようにした前記検査装置を前
記電極パッドに電気的に連絡することを特徴とする。
例えば、両端支持梁及び片持ち梁を共に備える。
【００２３】または、第五の発明は、半導体装置の製造
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、前記電
極パッドはウエハから切断された後に生じる半導体素子
の周囲の辺に沿って形成され、前記電極パッドに電気的
に連絡させるプローブを備えた梁を複数備えたプローブ
形成基板を有し、前記辺のうち少なくとも２辺の電極パ
ッドに連絡するためのプローブを備えた梁は複数の支持
部によりプローブ形成基板に支持されるようにした検査
装置を前記電極パッドに電気的に連絡することを特徴と
する。
方法であって、半導体ウエハに半導体素子を形成する形
成工程、前記形成された半導体素子の電気的性能を検査
する検査工程、を有し、前記検査工程は、前記被検査半
導体素子に形成される電極パッドに前記検査装置を電気
的に連絡する連絡工程を含み、前記連絡工程は、前記電
極パッドはウエハから切断された後に生じる半導体素子
の周囲の辺に沿って形成され、前記電極パッドに電気的
に連絡させるプローブを備えた梁を複数備えたプローブ
形成基板を有し、前記辺のうち少なくとも２辺の電極パ
ッドに連絡するためのプローブを備えた梁は複数の支持
部によりプローブ形成基板に支持されるようにした検査
装置を前記電極パッドに電気的に連絡することを特徴と
する。
【００２４】例えば、２辺の電極パッドに連絡するため
のプローブを備えた梁は両持梁によりプローブ形成基板
に連絡する構成をとることができる。また、その他の電
極パッドに連絡するプローブは片持梁により基板に支持
されるようにすることができる。
のプローブを備えた梁は両持梁によりプローブ形成基板
に連絡する構成をとることができる。また、その他の電
極パッドに連絡するプローブは片持梁により基板に支持
されるようにすることができる。
【００２５】なお前記梁は、シリコンからなる梁を用い
ることができる。また、ドライエッチング加工によって
梁の輪郭を形成するようにすることができる。
ることができる。また、ドライエッチング加工によって
梁の輪郭を形成するようにすることができる。
【００２６】または、本発明の半導体装置は、前記何れ
かの製造方法により製造されたことを特徴とする。
かの製造方法により製造されたことを特徴とする。
【００２７】また、各プローブの押圧力を均一化するた
めの制御法として、前記梁のプローブ形成面の反対面に
単体もしくは複合体を形成するでも制御することが可能
である。前記梁にシリコンを適用することによりシリコ
ンのマイクロマシニング技術を適用することが可能で、
微細な梁構造を形成できる。また、線膨張係数が同一で
あることから検査時に発生する電極パッドとの位置ずれ
も防止できる。さらに、シリコンからなる梁の輪郭形成
法としてドライエッチング加工を適用することで、応力
集中部である梁の付け根部分に曲率を形成することがで
きるため梁全体の剛性を増加させることが可能である。
めの制御法として、前記梁のプローブ形成面の反対面に
単体もしくは複合体を形成するでも制御することが可能
である。前記梁にシリコンを適用することによりシリコ
ンのマイクロマシニング技術を適用することが可能で、
微細な梁構造を形成できる。また、線膨張係数が同一で
あることから検査時に発生する電極パッドとの位置ずれ
も防止できる。さらに、シリコンからなる梁の輪郭形成
法としてドライエッチング加工を適用することで、応力
集中部である梁の付け根部分に曲率を形成することがで
きるため梁全体の剛性を増加させることが可能である。
【００２８】前記の構造を検査用半導体素子の狭ピッチ
電極パッドに適用することにより、個々に梁が形成でき
ない部分でも、確実にプローブを形成することが可能
で、しかも低加圧力でのコンタクト方法が可能となる。
電極パッドに適用することにより、個々に梁が形成でき
ない部分でも、確実にプローブを形成することが可能
で、しかも低加圧力でのコンタクト方法が可能となる。
【００２９】半導体装置の電気的特性検査において、例
えば検査用半導体素子の狭ピッチに形成された電極パッ
ドとプローブとを信頼性高くコンタクトさせる効率的な
検査工程を有し、半導体装置を効率的に製造できる半導
体装置の製造方法を得ることができる。
えば検査用半導体素子の狭ピッチに形成された電極パッ
ドとプローブとを信頼性高くコンタクトさせる効率的な
検査工程を有し、半導体装置を効率的に製造できる半導
体装置の製造方法を得ることができる。
【００３０】また、プローブ間の低押圧力の差を抑制
し、電極パッドに不要な傷を形成することがなく、プロ
ーブ寿命を増大させることができる。加えて、それによ
って製造歩留まりを向上させ、製造コストを低減し、結
果的に安価で高信頼性を有する半導体装置を得る。その
結果、検査した半導体素子もしくは電子部品は非常に安
価で提供することができる。
し、電極パッドに不要な傷を形成することがなく、プロ
ーブ寿命を増大させることができる。加えて、それによ
って製造歩留まりを向上させ、製造コストを低減し、結
果的に安価で高信頼性を有する半導体装置を得る。その
結果、検査した半導体素子もしくは電子部品は非常に安
価で提供することができる。
【００３１】
【発明の実施の形態】本発明に係る実施の形態に関する
説明を図１から図１２を参照して説明する。
説明を図１から図１２を参照して説明する。
【００３２】まず、ICやLSIなどの半導体装置に関し
て、本発明の実施例の半導体装置の製造方法は、ウェハ
表面に集積回路を形成する工程であるいわゆる前工程
と、前工程中の所定の段階において、各回路の電気的特
性検査を行う検査工程を有する。検査工程では、例え
ば、チップ単位等所定の単位で良品、不良品の判定が行
われる。必要に応じて、更に、このシリコンウェハを個
別のチップに切り離す工程、或いは更に樹脂やセラミッ
ク等で封止する工程、いわゆる後工程を有する。
て、本発明の実施例の半導体装置の製造方法は、ウェハ
表面に集積回路を形成する工程であるいわゆる前工程
と、前工程中の所定の段階において、各回路の電気的特
性検査を行う検査工程を有する。検査工程では、例え
ば、チップ単位等所定の単位で良品、不良品の判定が行
われる。必要に応じて、更に、このシリコンウェハを個
別のチップに切り離す工程、或いは更に樹脂やセラミッ
ク等で封止する工程、いわゆる後工程を有する。
【００３３】例えば、上記の電気的特性検査は８５℃程
度の温度雰囲気で各回路間の導通の良否を判別するプロ
ービング検査と、１２５℃程度の高温中で熱的、電気的
ストレスを回路に付与して不良を加速選別するバーンイ
ン検査、及び最終的に高周波で検査を行う最終検査とに
大きく分別できる。
度の温度雰囲気で各回路間の導通の良否を判別するプロ
ービング検査と、１２５℃程度の高温中で熱的、電気的
ストレスを回路に付与して不良を加速選別するバーンイ
ン検査、及び最終的に高周波で検査を行う最終検査とに
大きく分別できる。
【００３４】本発明の代表的な説明図を図１に示す。図
１は断面図を示しており、プローブ形成基板４には変形
が容易な両端支持梁１９が形成され、各両端支持梁１９
には個数が異なるプローブ６が形成されている。前記プ
ローブの表面には電気的なやり取りを行うための金属配
線７が形成されている。なお、各両端支持梁は、各梁に
形成された異なるプローブ数に応じて、電極パッドとの
接触時に印加される押圧力がほぼ一定となるように梁形
状が決められている。この構造を有することにより、狭
ピッチに形成されている電極パッドにも対応したプロー
ブ形成が行え、しかも各プローブには一定の低押圧力を
与えることができるため、電極パッドに形成される圧痕
は小さく良好に導通が得られる。
１は断面図を示しており、プローブ形成基板４には変形
が容易な両端支持梁１９が形成され、各両端支持梁１９
には個数が異なるプローブ６が形成されている。前記プ
ローブの表面には電気的なやり取りを行うための金属配
線７が形成されている。なお、各両端支持梁は、各梁に
形成された異なるプローブ数に応じて、電極パッドとの
接触時に印加される押圧力がほぼ一定となるように梁形
状が決められている。この構造を有することにより、狭
ピッチに形成されている電極パッドにも対応したプロー
ブ形成が行え、しかも各プローブには一定の低押圧力を
与えることができるため、電極パッドに形成される圧痕
は小さく良好に導通が得られる。
【００３５】本発明の一実施例に関するウエハ検査装置
の構造について図２の装置構成図を用いて説明する。本
発明のウエハ検査装置の構成は図２に示すように、プロ
ーブ形成基板４には変形が容易な支持梁（本実施例では
そのうち両持梁の例を示す）が形成され、前記両端支持
梁にはプローブ６が形成されている。プローブ形成基板
４では絶縁層を介して、金属配線７がプローブからプロ
ーブ形成基板４に形成された貫通孔（図示せず）を介し
て、プローブ形成面の反対面に形成された電極パッド３
ｂまで連続してつながっている。プローブ形成基板の詳
細な説明に関しては後述する。
の構造について図２の装置構成図を用いて説明する。本
発明のウエハ検査装置の構成は図２に示すように、プロ
ーブ形成基板４には変形が容易な支持梁（本実施例では
そのうち両持梁の例を示す）が形成され、前記両端支持
梁にはプローブ６が形成されている。プローブ形成基板
４では絶縁層を介して、金属配線７がプローブからプロ
ーブ形成基板４に形成された貫通孔（図示せず）を介し
て、プローブ形成面の反対面に形成された電極パッド３
ｂまで連続してつながっている。プローブ形成基板の詳
細な説明に関しては後述する。
【００３６】前記プローブ形成基板は電気接続基板８に
半田ボール９により固定されている。本発明では半田ボ
ールを用いてプローブ形成基板の固定及び電気的接続を
同時に行っているが他の方法、例えば銀ペーストや白金
ペーストもしくは１５０℃以下で溶解しない金属材料、
複合材料をスクリーン印刷法等によって形成し焼成する
ことにより電気的導通がはかれ、かつ、プローブ形成基
板を固定する方法を用いても良い。電気接続基板８の内
部は多層配線が形成されており、一定のピッチで配置さ
れている電極パッド３ｃを電気接続基板の上部に配置さ
れたポゴピン１４の間隔まで広げる役割をしている。な
お、電気接続基板８に形成された電極パッド３ｃはマト
リックス状に１０００μｍピッチで形成されている。こ
の電気接続基板の材料としてはセラミックスが好まし
く、特にムライトを用いることが線膨張率の点から良
い。これは、各種検査の中でバーンイン検査が１２５〜
１５０℃の温度雰囲気中で行われるため、シリコンから
なる被検ウエハの電極パッドとプローブとが相対的に位
置ずれが生じないために線膨張率が近い方が好ましい。
また、電気接続基板８には検査時に加わる加圧力により
半田ボール９が一定以上つぶれないようにするため、座
屈防止用の突起１０が形成されていることができる。前
記、電気接続基板８及びプローブ形成基板４は多層配線
基板１３に治具１１を介して、ボルト１２により固定さ
れている。なお、治具の材料は、150℃以上で熱変形が
少ない材料、例えば、窒化アルミニウムもしくはインバ
ーなどを用いると良い。前記、多層配線基板１３の内部
はガラエポ材には多層配線が形成されている構造で、ポ
ゴピン１４が多数形成されていて内部多層配線とつなが
っている。なお、ポゴピンとはばね機構がついた電気的
導通端子である。ウエハ検査装置１６には多層配線基板
１３と電気的な導通をとるために用いるポゴピンまたは
接続ピン１５が多層配線基板１３の電極パッド３eの間
隔で配置されている。また、ウエハ検査装置１６には多
層配線基板１３と電気的な導通をとるための方法は前記
の方式に限らず、電気的な接続を可能とする方法であれ
ば、コネクタのようなものを用いても良い。
半田ボール９により固定されている。本発明では半田ボ
ールを用いてプローブ形成基板の固定及び電気的接続を
同時に行っているが他の方法、例えば銀ペーストや白金
ペーストもしくは１５０℃以下で溶解しない金属材料、
複合材料をスクリーン印刷法等によって形成し焼成する
ことにより電気的導通がはかれ、かつ、プローブ形成基
板を固定する方法を用いても良い。電気接続基板８の内
部は多層配線が形成されており、一定のピッチで配置さ
れている電極パッド３ｃを電気接続基板の上部に配置さ
れたポゴピン１４の間隔まで広げる役割をしている。な
お、電気接続基板８に形成された電極パッド３ｃはマト
リックス状に１０００μｍピッチで形成されている。こ
の電気接続基板の材料としてはセラミックスが好まし
く、特にムライトを用いることが線膨張率の点から良
い。これは、各種検査の中でバーンイン検査が１２５〜
１５０℃の温度雰囲気中で行われるため、シリコンから
なる被検ウエハの電極パッドとプローブとが相対的に位
置ずれが生じないために線膨張率が近い方が好ましい。
また、電気接続基板８には検査時に加わる加圧力により
半田ボール９が一定以上つぶれないようにするため、座
屈防止用の突起１０が形成されていることができる。前
記、電気接続基板８及びプローブ形成基板４は多層配線
基板１３に治具１１を介して、ボルト１２により固定さ
れている。なお、治具の材料は、150℃以上で熱変形が
少ない材料、例えば、窒化アルミニウムもしくはインバ
ーなどを用いると良い。前記、多層配線基板１３の内部
はガラエポ材には多層配線が形成されている構造で、ポ
ゴピン１４が多数形成されていて内部多層配線とつなが
っている。なお、ポゴピンとはばね機構がついた電気的
導通端子である。ウエハ検査装置１６には多層配線基板
１３と電気的な導通をとるために用いるポゴピンまたは
接続ピン１５が多層配線基板１３の電極パッド３eの間
隔で配置されている。また、ウエハ検査装置１６には多
層配線基板１３と電気的な導通をとるための方法は前記
の方式に限らず、電気的な接続を可能とする方法であれ
ば、コネクタのようなものを用いても良い。
【００３７】前記，プローブ形成基板からウエハ検査装
置までの間に電気接続基板及び多層配線基板の２枚の基
板を介した理由は、電気接続基板はセラミックスの中に
多層配線が形成されているため、非常にコストが高く基
板の変更は容易に行えない。そのため、検査方式が変更
した場合や接点の変更などは安価な多層配線基板を用い
て行うことができる。また，他の検査装置への適用を行
う場合には安価な多層配線基板を変更することにより容
易に行える。なお、電極パッド数及び電極パッド間隔に
よっては前記、電気接続基板を用いず、直接多層配線基
板に接続することも可能である。
置までの間に電気接続基板及び多層配線基板の２枚の基
板を介した理由は、電気接続基板はセラミックスの中に
多層配線が形成されているため、非常にコストが高く基
板の変更は容易に行えない。そのため、検査方式が変更
した場合や接点の変更などは安価な多層配線基板を用い
て行うことができる。また，他の検査装置への適用を行
う場合には安価な多層配線基板を変更することにより容
易に行える。なお、電極パッド数及び電極パッド間隔に
よっては前記、電気接続基板を用いず、直接多層配線基
板に接続することも可能である。
【００３８】被検ウエハ２は固定ステージ１に真空チャ
ックで固定されている。前記固定ステージ１は周辺機器
により、数１００μｍ単位での高さ制御機構及び数グラ
ム単位での加圧力制御が可能な構造となっており、さら
に上下、左右、円周方向に移動が可能な構造となってお
り、被検ウエハ２に形成された電極パッド３aとプロー
ブ形成基板４のプローブ６を高精度に位置合わせしなが
ら、互いに接触させることができる構造となっている。
また、前記の構造では位置合わせ用の移動機能を固定ス
テージ側に付加したが、本発明では前記構造に限らず、
例えば、プローブ形成基板側もしくはプローブ形成基板
側と固定ステージの両者に位置合わせ用の移動機能を付
加しても良い。
ックで固定されている。前記固定ステージ１は周辺機器
により、数１００μｍ単位での高さ制御機構及び数グラ
ム単位での加圧力制御が可能な構造となっており、さら
に上下、左右、円周方向に移動が可能な構造となってお
り、被検ウエハ２に形成された電極パッド３aとプロー
ブ形成基板４のプローブ６を高精度に位置合わせしなが
ら、互いに接触させることができる構造となっている。
また、前記の構造では位置合わせ用の移動機能を固定ス
テージ側に付加したが、本発明では前記構造に限らず、
例えば、プローブ形成基板側もしくはプローブ形成基板
側と固定ステージの両者に位置合わせ用の移動機能を付
加しても良い。
【００３９】ウエハ検査装置１６と被検ウエハ２との電
気信号の授受を行うための電気的な導通手段に関する構
造について説明する。被検ウエハ２とプローブ形成基板
４との位置合わせが終了後、前記の機構を用いて両者を
接触させると被検ウエハの表面保護膜５にプローブ形成
基板が押し付けられ、被検ウエハの反りや傾きを抑制
し、プローブ形成基板の両端支持梁が上方にたわみ、そ
の反力で電極パッド３aに一定の押圧力を与える。本発
明で電気的導通に必要な押圧力はおよそ５ｇ程度であっ
た。これ以上の押圧力であれば良好に電気的導通が得ら
れる。しかし、押圧力があまり大き過ぎると電極パッド
３aにダメージを与える。なお、被検ウエハ２にはアル
ミニウムからなる約８０μｍ角の大きさの電極パッドが
形成されている。その電極パッドの周辺にはポリイミド
系の樹脂からなる表面保護膜５が接触不良等を防止する
ために形成されている。また、電極パッド３ｂ及びプロ
ーブ６以外の配線上にはポリイミドなどからなる絶縁膜
が配線の段差を埋めるように形成されている。また、前
記、プローブ形成基板表面の絶縁膜は表面保護膜５にダ
メージを与えない材料で、少なくとも１５０℃以上の温
度に耐えられる材料であれば他の絶縁材料を用いても良
い。また、配線はプローブ形成基板に溝を形成しその溝
の中に埋め込む構造を用いても良い。
気信号の授受を行うための電気的な導通手段に関する構
造について説明する。被検ウエハ２とプローブ形成基板
４との位置合わせが終了後、前記の機構を用いて両者を
接触させると被検ウエハの表面保護膜５にプローブ形成
基板が押し付けられ、被検ウエハの反りや傾きを抑制
し、プローブ形成基板の両端支持梁が上方にたわみ、そ
の反力で電極パッド３aに一定の押圧力を与える。本発
明で電気的導通に必要な押圧力はおよそ５ｇ程度であっ
た。これ以上の押圧力であれば良好に電気的導通が得ら
れる。しかし、押圧力があまり大き過ぎると電極パッド
３aにダメージを与える。なお、被検ウエハ２にはアル
ミニウムからなる約８０μｍ角の大きさの電極パッドが
形成されている。その電極パッドの周辺にはポリイミド
系の樹脂からなる表面保護膜５が接触不良等を防止する
ために形成されている。また、電極パッド３ｂ及びプロ
ーブ６以外の配線上にはポリイミドなどからなる絶縁膜
が配線の段差を埋めるように形成されている。また、前
記、プローブ形成基板表面の絶縁膜は表面保護膜５にダ
メージを与えない材料で、少なくとも１５０℃以上の温
度に耐えられる材料であれば他の絶縁材料を用いても良
い。また、配線はプローブ形成基板に溝を形成しその溝
の中に埋め込む構造を用いても良い。
【００４０】前記電極パッド３aはプローブ形成基板４
のプローブ６と接触することにより電気的に導通する。
プローブ形成基板４のプローブから金属配線がプローブ
形成基板のプローブ形成面と反対面に形成された電極パ
ッド３bまで形成されている。プローブ形成基板の電極
パッド３bと電気接続基板８の下面電極パッド３ｃは半
田ボールにより電気的に接続されている。電気接続基板
８の下面電極パッド３ｃと上面電極パッド３ｄは電気接
続基板の内部に形成された多層配線により電気的な接続
が施されている。電気接続基板８の上面電極パッド３ｄ
と多層配線基板１３との電気的な授受は、多層配線基板
に形成されたポゴピンを用いて行う。ポゴピンにはばね
機構が付加されているため、例えば、基板にうねり等が
発生している場合でも導通不良を起こすことなく確実に
電気的な接続が得られる。また、この部分にポゴピンを
採用したことにより、検査対象物が変更した時にも、電
気接続基板から下の部分を容易に交換することが可能で
ある。多層配線基板１３に配置されたポゴピンは、多層
配線基板の内部配線により多層配線基板の上面に形成さ
れた電極パッド３eまでつながっている。また、最終的
なウエハ一括検査装置１６との電気的な授受は検査装置
に形成されたポゴピンまたは接続端子１５を用いてい
る。
のプローブ６と接触することにより電気的に導通する。
プローブ形成基板４のプローブから金属配線がプローブ
形成基板のプローブ形成面と反対面に形成された電極パ
ッド３bまで形成されている。プローブ形成基板の電極
パッド３bと電気接続基板８の下面電極パッド３ｃは半
田ボールにより電気的に接続されている。電気接続基板
８の下面電極パッド３ｃと上面電極パッド３ｄは電気接
続基板の内部に形成された多層配線により電気的な接続
が施されている。電気接続基板８の上面電極パッド３ｄ
と多層配線基板１３との電気的な授受は、多層配線基板
に形成されたポゴピンを用いて行う。ポゴピンにはばね
機構が付加されているため、例えば、基板にうねり等が
発生している場合でも導通不良を起こすことなく確実に
電気的な接続が得られる。また、この部分にポゴピンを
採用したことにより、検査対象物が変更した時にも、電
気接続基板から下の部分を容易に交換することが可能で
ある。多層配線基板１３に配置されたポゴピンは、多層
配線基板の内部配線により多層配線基板の上面に形成さ
れた電極パッド３eまでつながっている。また、最終的
なウエハ一括検査装置１６との電気的な授受は検査装置
に形成されたポゴピンまたは接続端子１５を用いてい
る。
【００４１】以上のように配置された各種基板を用いる
ことにより、被検ウエハの電極パッドから検査装置まで
電気的な信号の授受が可能となる。また、前記に記載し
たように各種検査の検査装置によって、電気接続基板か
ら下の部分を容易に交換することが可能であることか
ら、本発明はプロービング検査に限らずその他の検査方
式にも用いることができる。例えば、５ＭＨｚの駆動周
波数で１５０℃程度の高温中で数時間から数１０時間、
熱的、電気的ストレスを回路に付与して不良を加速選別
するバーンイン検査や最終的に１３３ＭＨｚ以上の駆動
周波数で高周波で検査を行う最終検査などの検査方法に
も適用することができる。
ことにより、被検ウエハの電極パッドから検査装置まで
電気的な信号の授受が可能となる。また、前記に記載し
たように各種検査の検査装置によって、電気接続基板か
ら下の部分を容易に交換することが可能であることか
ら、本発明はプロービング検査に限らずその他の検査方
式にも用いることができる。例えば、５ＭＨｚの駆動周
波数で１５０℃程度の高温中で数時間から数１０時間、
熱的、電気的ストレスを回路に付与して不良を加速選別
するバーンイン検査や最終的に１３３ＭＨｚ以上の駆動
周波数で高周波で検査を行う最終検査などの検査方法に
も適用することができる。
【００４２】次にプローブ形成基板の詳細構造について
図３及び図４を用いて説明する。図３はプローブ形成基
板の詳細図を示したもので、図３（a）にプローブ側か
ら見たプローブ形成基板の平面図、（ｂ）にＸ方向のＡ
−Ａ断面図、（ｃ）にＹ方向のＢ−Ｂ断面図を示してい
る。プローブ形成基板４はシリコン材からなりマイクロ
マシニング技術により、両端支持梁１９と両端支持梁上
にプローブ６が形成されている。各両端支持梁には数が
異なるプローブが形成され、プローブ数によって梁幅の
寸法が変化している。この梁幅の寸法は個々のプローブ
が同様の押圧力となるように梁の断面形状が形成されて
いる。電気的にはプローブ６からプローブ形成基板４の
裏面側に形成された電極パッド３ｂまで複数の金属から
なる金属配線７が、プローブ形成基板４に形成された貫
通孔１７を介してつながっている。また、図３（ｂ）に
示した断面図より、配線７の表面には保護膜１８が形成
されている。なお、図３に示した梁周辺には空間２０が
形成されている。
図３及び図４を用いて説明する。図３はプローブ形成基
板の詳細図を示したもので、図３（a）にプローブ側か
ら見たプローブ形成基板の平面図、（ｂ）にＸ方向のＡ
−Ａ断面図、（ｃ）にＹ方向のＢ−Ｂ断面図を示してい
る。プローブ形成基板４はシリコン材からなりマイクロ
マシニング技術により、両端支持梁１９と両端支持梁上
にプローブ６が形成されている。各両端支持梁には数が
異なるプローブが形成され、プローブ数によって梁幅の
寸法が変化している。この梁幅の寸法は個々のプローブ
が同様の押圧力となるように梁の断面形状が形成されて
いる。電気的にはプローブ６からプローブ形成基板４の
裏面側に形成された電極パッド３ｂまで複数の金属から
なる金属配線７が、プローブ形成基板４に形成された貫
通孔１７を介してつながっている。また、図３（ｂ）に
示した断面図より、配線７の表面には保護膜１８が形成
されている。なお、図３に示した梁周辺には空間２０が
形成されている。
【００４３】本発明ではシリコンプローブの相対的な位
置精度は、シリコンウエハをマイクロマシニング技術に
よって加工しているために非常に良い。その位置精度は
マスク精度に依存するためである。一般的なマスク精度
は±１μｍ以下であり、加工されるプローブの相対的な
位置精度もその範囲内に入る。
置精度は、シリコンウエハをマイクロマシニング技術に
よって加工しているために非常に良い。その位置精度は
マスク精度に依存するためである。一般的なマスク精度
は±１μｍ以下であり、加工されるプローブの相対的な
位置精度もその範囲内に入る。
【００４４】図４に図３に示した構造を実際に電極パッ
ドに接触させた場合の説明図を示す。図４（ａ）に被検
ウエハに接触する前の状態を、（ｂ）に接触後の状態を
示す。同図よりプローブ形成基板４を被検ウエハ２の電
極パッド３aに接触させると両端支持梁１９は弧を描い
て変形し、プローブ６は変位した両端支持梁の反力によ
り電極パッド３aに対して垂直に接触する。梁の反力が
プローブに印加される押圧力を決める。
ドに接触させた場合の説明図を示す。図４（ａ）に被検
ウエハに接触する前の状態を、（ｂ）に接触後の状態を
示す。同図よりプローブ形成基板４を被検ウエハ２の電
極パッド３aに接触させると両端支持梁１９は弧を描い
て変形し、プローブ６は変位した両端支持梁の反力によ
り電極パッド３aに対して垂直に接触する。梁の反力が
プローブに印加される押圧力を決める。
【００４５】図５は今まで説明してきたプローブ形成基
板の形成についてマイクロマシニング技術を用いた加工
工程について説明する。なお、図５のＡ−Ａ破線の左側
に図３に示したＸ方向の断面図を右側に図３に示したＹ
方向の断面図を示す。
板の形成についてマイクロマシニング技術を用いた加工
工程について説明する。なお、図５のＡ−Ａ破線の左側
に図３に示したＸ方向の断面図を右側に図３に示したＹ
方向の断面図を示す。
【００４６】図５より、はじめに、図５(a)に示すよう
に厚さ５００μｍ（１００）方位のシリコンウエハ３１
を準備する。次に０．５μｍ厚さの熱酸化膜３２を形成
し、ホトリソプロセスを用いて、シリコンウエハ３１の
表面に形成された熱酸化膜３２上にレジスト塗布・パタ
ーン露光・現像・熱酸化膜のエッチングを片面から行
い、プローブ６を形成するためのマスクパターンを形成
する。目的のプローブ先端形状を得るために、マスクパ
ターン形状にはエッチングによる角落ちに対処するため
の補償パターンが形成されている。その後、７０℃の水
酸化カリウム水溶液を用いてシリコンを２０μｍ段差の
異方性エッチング加工を片面から行い、図５(ｂ)に示す
ようにプローブ６を形成する。この時、プローブ形成部
には｛１１１｝結晶面２４からなる斜面が形成される。
前記シリコンのエッチング加工は水酸化カリウム水溶液
だけではなく、その他のウエットエッチング液、例え
ば、エチレンジアミンピロカテコール、テトラメチルア
ンモニウムハイドロオキサイド、ヒドラジンを用いるこ
とができる。さらに、異なる深さの孔を時間差で一括し
てエッチング加工を行うために、多層マスク法を用い
る。図５(ｃ)に示すようにホトリソプロセスを用いて、
酸化・レジスト塗布・パターン露光・現像・熱酸化膜の
エッチング・酸化を繰り返し行う。より詳細には酸化膜
形成後、浅い孔から順番にパターニングを行う。なお、
図５に示した構造のプローブ形成基板は異なる孔が３種
類ある。はじめに酸化膜３２ｃを形成し、プローブを分
離するためのパターニングを行う。次に両面酸化を行
い、酸化膜３２ｂを形成し、梁を所定の厚さまでエッチ
ングするためのパターニングを行う。次に両面酸化を行
い、酸化膜３２aを形成する。図５（ｄ）に示すように
一番深いエッチング孔３３aのパターニングを行った
後、異方性エッチング加工を途中まで行う。図５（e）
に示すように二番目に深い孔の酸化膜３２aを除去し
て、さらに一番目と二番目の孔３３ｂ加工を所定の深さ
まで同時に異方性エッチング加工を行う。次に、図５
（ｆ）に示すように酸化膜３２ｂを除去した後、矢印３
５に示す方向から酸化膜３２ｃをマスキング材としてド
ライエッチング加工を行い、垂直な壁に囲まれた空間２
０の加工が行える。その結果、プローブ6及び両端支持
梁１９は個々に分離される。この時、梁は梁厚４０μ
ｍ、プローブ間ピッチ３５μｍの狭ピッチで加工するこ
とができた。前記ドライエッチング加工装置には誘導結
合型のプラズマエッチング［ICP―RIE(Inductively Co
upled Plasma―RIE)］装置を用いることによりアスペ
クト比２０程度の垂直な壁を有するエッチング加工を行
える。ここで、ドライエッチング加工ではなく、異方性
エッチング加工を適用しても、梁の分離加工を行うこと
は可能である。図５（ｆ´）にその例を示す。酸化膜３
２ｂを除去した後、矢印３５に示す方向から酸化膜３２
ｃをマスキング材として異方性エッチングを行うことに
より梁には｛１１１｝結晶面２４が現れる。この加工で
は｛１１１｝結晶面が斜面となるため、電極パッド間隔
の広い場合に適用することが可能である。前記加工技術
では、異方性エッチングのマスク材に熱酸化膜を適用し
た例について説明したが、マスク材としてシリコンナイ
トライド膜、薄い熱酸化膜の上にシリコンナイトライド
膜を形成した複合膜を用いても良い。
に厚さ５００μｍ（１００）方位のシリコンウエハ３１
を準備する。次に０．５μｍ厚さの熱酸化膜３２を形成
し、ホトリソプロセスを用いて、シリコンウエハ３１の
表面に形成された熱酸化膜３２上にレジスト塗布・パタ
ーン露光・現像・熱酸化膜のエッチングを片面から行
い、プローブ６を形成するためのマスクパターンを形成
する。目的のプローブ先端形状を得るために、マスクパ
ターン形状にはエッチングによる角落ちに対処するため
の補償パターンが形成されている。その後、７０℃の水
酸化カリウム水溶液を用いてシリコンを２０μｍ段差の
異方性エッチング加工を片面から行い、図５(ｂ)に示す
ようにプローブ６を形成する。この時、プローブ形成部
には｛１１１｝結晶面２４からなる斜面が形成される。
前記シリコンのエッチング加工は水酸化カリウム水溶液
だけではなく、その他のウエットエッチング液、例え
ば、エチレンジアミンピロカテコール、テトラメチルア
ンモニウムハイドロオキサイド、ヒドラジンを用いるこ
とができる。さらに、異なる深さの孔を時間差で一括し
てエッチング加工を行うために、多層マスク法を用い
る。図５(ｃ)に示すようにホトリソプロセスを用いて、
酸化・レジスト塗布・パターン露光・現像・熱酸化膜の
エッチング・酸化を繰り返し行う。より詳細には酸化膜
形成後、浅い孔から順番にパターニングを行う。なお、
図５に示した構造のプローブ形成基板は異なる孔が３種
類ある。はじめに酸化膜３２ｃを形成し、プローブを分
離するためのパターニングを行う。次に両面酸化を行
い、酸化膜３２ｂを形成し、梁を所定の厚さまでエッチ
ングするためのパターニングを行う。次に両面酸化を行
い、酸化膜３２aを形成する。図５（ｄ）に示すように
一番深いエッチング孔３３aのパターニングを行った
後、異方性エッチング加工を途中まで行う。図５（e）
に示すように二番目に深い孔の酸化膜３２aを除去し
て、さらに一番目と二番目の孔３３ｂ加工を所定の深さ
まで同時に異方性エッチング加工を行う。次に、図５
（ｆ）に示すように酸化膜３２ｂを除去した後、矢印３
５に示す方向から酸化膜３２ｃをマスキング材としてド
ライエッチング加工を行い、垂直な壁に囲まれた空間２
０の加工が行える。その結果、プローブ6及び両端支持
梁１９は個々に分離される。この時、梁は梁厚４０μ
ｍ、プローブ間ピッチ３５μｍの狭ピッチで加工するこ
とができた。前記ドライエッチング加工装置には誘導結
合型のプラズマエッチング［ICP―RIE(Inductively Co
upled Plasma―RIE)］装置を用いることによりアスペ
クト比２０程度の垂直な壁を有するエッチング加工を行
える。ここで、ドライエッチング加工ではなく、異方性
エッチング加工を適用しても、梁の分離加工を行うこと
は可能である。図５（ｆ´）にその例を示す。酸化膜３
２ｂを除去した後、矢印３５に示す方向から酸化膜３２
ｃをマスキング材として異方性エッチングを行うことに
より梁には｛１１１｝結晶面２４が現れる。この加工で
は｛１１１｝結晶面が斜面となるため、電極パッド間隔
の広い場合に適用することが可能である。前記加工技術
では、異方性エッチングのマスク材に熱酸化膜を適用し
た例について説明したが、マスク材としてシリコンナイ
トライド膜、薄い熱酸化膜の上にシリコンナイトライド
膜を形成した複合膜を用いても良い。
【００４７】その後、図５（ｇ）に示すように、構造体
全面に酸化膜を形成した後、両面に金属薄膜をスパッタ
リング装置により形成し、電着レジストを用いたホトリ
ソプロセスにより、金属薄膜のパターニングを行った。
次にメッキ装置を用いて銅及びニッケル材料を形成して
多層配線３４を形成した。スパッタリング装置を用いた
金属薄膜にはCrを２０ｎｍその上にAuを１０００ｎｍ形
成した。Ｃｒ以外にもＴｉを適用することができる。こ
れはCrやTiは下地とAuの密着性を向上させるために形成
しているためである。前記配線材料は１５０℃以上で溶
解せず、電気的導通がある薄膜形成可能な材料であれば
他の材料を用いても良い。配線などに用いる装置もスパ
ッタリング装置以外の装置、例えば、蒸着装置やCVD(Ch
emical Vapor Deposition)装置を用いても良い。さら
に、配線の形成方法はリフトオフ法にかぎらず、電着レ
ジストまたはスプレーレジスト塗布装置等３次元的にレ
ジストパターンの形成が可能なレジストを用いて基板全
面に薄膜を形成した後、ホトリソを行い、エッチングに
よって形成し、その後めっきで形成しても良い。その上
にCuを８μｍさらにその上にNiを２μｍめっき装置によ
り、プローブから電極パッドまで多層配線３４を形成し
た。
全面に酸化膜を形成した後、両面に金属薄膜をスパッタ
リング装置により形成し、電着レジストを用いたホトリ
ソプロセスにより、金属薄膜のパターニングを行った。
次にメッキ装置を用いて銅及びニッケル材料を形成して
多層配線３４を形成した。スパッタリング装置を用いた
金属薄膜にはCrを２０ｎｍその上にAuを１０００ｎｍ形
成した。Ｃｒ以外にもＴｉを適用することができる。こ
れはCrやTiは下地とAuの密着性を向上させるために形成
しているためである。前記配線材料は１５０℃以上で溶
解せず、電気的導通がある薄膜形成可能な材料であれば
他の材料を用いても良い。配線などに用いる装置もスパ
ッタリング装置以外の装置、例えば、蒸着装置やCVD(Ch
emical Vapor Deposition)装置を用いても良い。さら
に、配線の形成方法はリフトオフ法にかぎらず、電着レ
ジストまたはスプレーレジスト塗布装置等３次元的にレ
ジストパターンの形成が可能なレジストを用いて基板全
面に薄膜を形成した後、ホトリソを行い、エッチングに
よって形成し、その後めっきで形成しても良い。その上
にCuを８μｍさらにその上にNiを２μｍめっき装置によ
り、プローブから電極パッドまで多層配線３４を形成し
た。
【００４８】次に本発明の他の実施例について説明す
る。図６は梁に片持ち梁を適用した例で、図６（a）に
プローブ側から見たプローブ形成基板の平面図を、
（ｂ）にＡ−Ａ断面図を示している。プローブ形成基板
４はシリコン材からなりマイクロマシニング技術によ
り、片持ち梁２３と片持ち梁上にプローブ６が形成され
ている。各片持ち梁には数が異なるプローブが形成さ
れ、プローブ数によって梁幅の寸法が変化している。こ
の梁幅の寸法は個々のプローブが同様の押圧力となるよ
うに梁の断面形状が形成されている。
る。図６は梁に片持ち梁を適用した例で、図６（a）に
プローブ側から見たプローブ形成基板の平面図を、
（ｂ）にＡ−Ａ断面図を示している。プローブ形成基板
４はシリコン材からなりマイクロマシニング技術によ
り、片持ち梁２３と片持ち梁上にプローブ６が形成され
ている。各片持ち梁には数が異なるプローブが形成さ
れ、プローブ数によって梁幅の寸法が変化している。こ
の梁幅の寸法は個々のプローブが同様の押圧力となるよ
うに梁の断面形状が形成されている。
【００４９】電気的にはプローブ６からプローブ形成基
板４の裏面側に形成された電極パッド３ｂまで複数の金
属からなる配線７が、プローブ形成基板４に形成された
貫通孔１７を介してつながっている。また、図６（ｂ）
に示した断面図より、配線７の表面には保護膜１８が形
成されている。なお、図６に示した梁はシリコンの異方
性エッチング技術を用いて加工しているため、梁を囲う
ように｛１１１｝結晶面２４が存在する。梁周辺には空
間２０が形成されている。なお、図５で説明したように
梁の分離方法にドライエッチング加工を適用することも
可能である。
板４の裏面側に形成された電極パッド３ｂまで複数の金
属からなる配線７が、プローブ形成基板４に形成された
貫通孔１７を介してつながっている。また、図６（ｂ）
に示した断面図より、配線７の表面には保護膜１８が形
成されている。なお、図６に示した梁はシリコンの異方
性エッチング技術を用いて加工しているため、梁を囲う
ように｛１１１｝結晶面２４が存在する。梁周辺には空
間２０が形成されている。なお、図５で説明したように
梁の分離方法にドライエッチング加工を適用することも
可能である。
【００５０】次に梁の分離方法としてドライエッチング
加工を適用した場合の梁形状について説明する。図７
（a）にプローブ側から見たプローブ形成基板の平面図
を、（ｂ）にＢ−Ｂ断面図を示す。同図は図３に示した
プローブ形成基板の梁を分離する加工にドライエッチン
グ加工法を適用した場合の図である。図７（a）の両端
支持梁の付け根部分はある曲率を有する曲線２５で形成
されている。このように梁の付け根部分に曲率を有する
曲線で構成することにより梁の剛性を格段に高めること
ができる。そのため、衝撃などに対して強い梁を形成す
ることができる。また、梁の分離方法としてドライエッ
チング加工を適用することによって、応力集中部を緩和
するために梁の輪郭を曲線だけで形成することも可能で
ある。この場合、図７（ｂ）に示した断面図に示すよう
に梁の断面は長方形断面となる。
加工を適用した場合の梁形状について説明する。図７
（a）にプローブ側から見たプローブ形成基板の平面図
を、（ｂ）にＢ−Ｂ断面図を示す。同図は図３に示した
プローブ形成基板の梁を分離する加工にドライエッチン
グ加工法を適用した場合の図である。図７（a）の両端
支持梁の付け根部分はある曲率を有する曲線２５で形成
されている。このように梁の付け根部分に曲率を有する
曲線で構成することにより梁の剛性を格段に高めること
ができる。そのため、衝撃などに対して強い梁を形成す
ることができる。また、梁の分離方法としてドライエッ
チング加工を適用することによって、応力集中部を緩和
するために梁の輪郭を曲線だけで形成することも可能で
ある。この場合、図７（ｂ）に示した断面図に示すよう
に梁の断面は長方形断面となる。
【００５１】次に梁に形成する異なるプローブ数に対し
て梁設計法について図８を参照して説明する。本発明に
おいて、プローブにかかる押圧力は梁のたわみ量によっ
て決まる。これは梁がたわんだ際の反力をプローブが支
点となり、荷重をうけるためである。梁のたわみ量νは
両端支持梁の場合（１）式、片持ち梁の場合（２）式で
表せられる。
て梁設計法について図８を参照して説明する。本発明に
おいて、プローブにかかる押圧力は梁のたわみ量によっ
て決まる。これは梁がたわんだ際の反力をプローブが支
点となり、荷重をうけるためである。梁のたわみ量νは
両端支持梁の場合（１）式、片持ち梁の場合（２）式で
表せられる。
【００５２】ν＝ＷＬ３／１９２ＥＩ ………（１）
ν＝ＷＬ３／３ＥＩ ………（２）
ここで、Ｗが押圧力、Ｌは梁の長さ、Ｅはヤング率、Ｉ
は断面２次モーメントである。この式より、ヤング率は
一定であるためプローブに印加される押圧力は梁の長さ
及び断面２次モーメントで決まる。一方、断面２次モー
メントは長方形断面の場合、（３）式で表される。
は断面２次モーメントである。この式より、ヤング率は
一定であるためプローブに印加される押圧力は梁の長さ
及び断面２次モーメントで決まる。一方、断面２次モー
メントは長方形断面の場合、（３）式で表される。
【００５３】Ｉ＝ｂｈ３／１２ ………（３）
ここで、ｂは長方形断面の幅、ｈは長方形断面の高さで
ある。
ある。
【００５４】そのため、梁の押圧力は梁の長さ及び梁断
面の幅と高さで決まる。梁断面の高さは図５に示したプ
ロセスから各梁ごとに梁高さ、すなわち梁厚を制御する
ことは各梁を同時に形成しているため困難である。
面の幅と高さで決まる。梁断面の高さは図５に示したプ
ロセスから各梁ごとに梁高さ、すなわち梁厚を制御する
ことは各梁を同時に形成しているため困難である。
【００５５】以上のことから、梁の長さ及び梁の幅によ
って押圧力を変化させることになるが、（３）式より梁
幅を変化させるとそれに１次比例して断面２次モーメン
トも変化する。そのため、プローブにかかる押圧力は単
純に梁幅を変えるだけで変化させることができる。
って押圧力を変化させることになるが、（３）式より梁
幅を変化させるとそれに１次比例して断面２次モーメン
トも変化する。そのため、プローブにかかる押圧力は単
純に梁幅を変えるだけで変化させることができる。
【００５６】図８より、プローブ形成基板４において、
一つのプローブ６が形成された梁幅Ｗ１と二つのプロー
ブ６が形成された梁幅Ｗ２との関係は（４）式になる。
一つのプローブ６が形成された梁幅Ｗ１と二つのプロー
ブ６が形成された梁幅Ｗ２との関係は（４）式になる。
【００５７】Ｗ２＝２Ｗ１ ………（４）
一つのプローブが形成された梁幅に対して二つのプロー
ブが形成された梁幅を２倍にすることにより各プローブ
に印加される押圧力を一定にすることが可能である。し
かし、被検ウエハの電極パッドの配置によっては、梁幅
Ｗ２が形成できないことも考えられるため、その場合は
一つのプローブが形成された梁長さＬ１に対して二つの
プローブが形成された梁長さＬ２も変化させることによ
り押圧力を一定にしても良い。
ブが形成された梁幅を２倍にすることにより各プローブ
に印加される押圧力を一定にすることが可能である。し
かし、被検ウエハの電極パッドの配置によっては、梁幅
Ｗ２が形成できないことも考えられるため、その場合は
一つのプローブが形成された梁長さＬ１に対して二つの
プローブが形成された梁長さＬ２も変化させることによ
り押圧力を一定にしても良い。
【００５８】前記に示すように、プローブ数に応じた各
梁の押圧力は梁幅を主に変更することによって制御する
ことが可能であるが、さらにプローブ数に応じた各梁の
押圧力をより精度を高める場合には図９に示す断面構造
が有効である。この構造は梁のプローブ形成面の反対面
に金属膜２９を薄く形成することにより、押圧力のばら
つきを制御するもので、実際は金属膜２９の面積を変え
ることで押圧力を制御することができ、場合によっては
金属膜を必要な梁だけに形成する方法を用いても良い。
また、ひとつの金属だけでなく、数種類の膜を組み合わ
せて形成しても良い。さらに、梁の剛性を変化させる材
質であれば、金属にかぎらずセラミックス材料、有機材
料を用いることも可能である。
梁の押圧力は梁幅を主に変更することによって制御する
ことが可能であるが、さらにプローブ数に応じた各梁の
押圧力をより精度を高める場合には図９に示す断面構造
が有効である。この構造は梁のプローブ形成面の反対面
に金属膜２９を薄く形成することにより、押圧力のばら
つきを制御するもので、実際は金属膜２９の面積を変え
ることで押圧力を制御することができ、場合によっては
金属膜を必要な梁だけに形成する方法を用いても良い。
また、ひとつの金属だけでなく、数種類の膜を組み合わ
せて形成しても良い。さらに、梁の剛性を変化させる材
質であれば、金属にかぎらずセラミックス材料、有機材
料を用いることも可能である。
【００５９】本発明では被検ウエハに形成されたいろい
ろなパターンの電極パッド配置によって、梁の形状、配
置もしくは梁の本数及び前記梁に形成するプローブ数を
自由に選定配置できる。その一例を図１０、図１１を参
照して説明する。図１０は検査用半導体素子の電極パッ
ド部３aが複数のチップ２６aの両側に直線上に配置され
たパターンを示す。この電極パッド構造ではプローブ形
成基板４aは１０個の電極パッド３aを４本の両端支持梁
１９で構成している。なお、梁の周辺は空間２０が形成
されている。
ろなパターンの電極パッド配置によって、梁の形状、配
置もしくは梁の本数及び前記梁に形成するプローブ数を
自由に選定配置できる。その一例を図１０、図１１を参
照して説明する。図１０は検査用半導体素子の電極パッ
ド部３aが複数のチップ２６aの両側に直線上に配置され
たパターンを示す。この電極パッド構造ではプローブ形
成基板４aは１０個の電極パッド３aを４本の両端支持梁
１９で構成している。なお、梁の周辺は空間２０が形成
されている。
【００６０】また、図１１はマイコンなどの検査用半導
体素子の電極パッド部３aがチップ２６ｂを四角に囲う
ように配置されたパターンを示す。この電極パッド構造
では、プローブ形成基板４ｂには複数の両端支持梁１９
及び複数の片持ち梁２６の両者の梁によって構成され、
電極パッドにあてるためのプローブは各梁にひとつない
し複数個形成されている。このような構造をとることに
より、２次電極パッドまで配線するために必要な貫通孔
の面積を確保することができ、複数個のチップを同時に
検査することが可能である。また、電極パッドの間隔に
よっては、両端支持梁もしくは片持ち梁だけの構造でも
かまわない。なお、図１０と同様に梁の周辺部には空間
２０が形成されている。
体素子の電極パッド部３aがチップ２６ｂを四角に囲う
ように配置されたパターンを示す。この電極パッド構造
では、プローブ形成基板４ｂには複数の両端支持梁１９
及び複数の片持ち梁２６の両者の梁によって構成され、
電極パッドにあてるためのプローブは各梁にひとつない
し複数個形成されている。このような構造をとることに
より、２次電極パッドまで配線するために必要な貫通孔
の面積を確保することができ、複数個のチップを同時に
検査することが可能である。また、電極パッドの間隔に
よっては、両端支持梁もしくは片持ち梁だけの構造でも
かまわない。なお、図１０と同様に梁の周辺部には空間
２０が形成されている。
【００６１】前記の各実施例については梁の材質にシリ
コンを適用した例について説明したが、本発明では梁の
材質にシリコン以外のものを用いても良い。その梁の構
造例を図１２に示す。図１２（a）は金属梁を適用した
場合の例である。この構造はシリコンのプローブ形成基
板４に金属梁２７形成し、その上に金属プローブ３０が
少なくともひとつ以上、形成されている。プローブは金
属から形成されており、金属梁との絶縁を得るために、
金属は梁とプローブとの間には絶縁膜２８が形成されて
いる。また、梁の材質に金属以外の剛性のある材料を用
いても良い。なお、プローブ形成基板にシリコンを適用
した例について説明したが、プローブ形成基板はシリコ
ンと線膨張率が近い材料であれば他の材料を用いても良
い。
コンを適用した例について説明したが、本発明では梁の
材質にシリコン以外のものを用いても良い。その梁の構
造例を図１２に示す。図１２（a）は金属梁を適用した
場合の例である。この構造はシリコンのプローブ形成基
板４に金属梁２７形成し、その上に金属プローブ３０が
少なくともひとつ以上、形成されている。プローブは金
属から形成されており、金属梁との絶縁を得るために、
金属は梁とプローブとの間には絶縁膜２８が形成されて
いる。また、梁の材質に金属以外の剛性のある材料を用
いても良い。なお、プローブ形成基板にシリコンを適用
した例について説明したが、プローブ形成基板はシリコ
ンと線膨張率が近い材料であれば他の材料を用いても良
い。
【００６２】また、図１２（ｂ）に示すようにプローブ
形成基板４にシリコンの両端支持梁１９が形成された梁
表面に金属プローブ３０だけ、後から形成する構造を用
いても良い。この構造では、梁形成とプローブ形成を別
のプロセスで行うことができるため、目的の位置にプロ
ーブを形成することができプロセスが容易になる。
形成基板４にシリコンの両端支持梁１９が形成された梁
表面に金属プローブ３０だけ、後から形成する構造を用
いても良い。この構造では、梁形成とプローブ形成を別
のプロセスで行うことができるため、目的の位置にプロ
ーブを形成することができプロセスが容易になる。
【００６３】以上のようにそれぞれ説明した本発明のプ
ローブ形成基板にプロービング検査に適用した結果、被
検ウエハの電極パッドとプローブ末端端子との接触抵抗
が５Ω以下と低く、テスト周波数も１５０ＭＨｚ以上得
られた。その時に温度雰囲気を常温から８５℃まで変化
させたが、被検ウエハの電極パッドとプローブは極めて
良好にコンタクトされていた。また、本発明では被検ウ
エハを対象として説明したが、例えばベアチップの検査
もしくははんだボールが形成された素子の検査にも適用
することができる。また、特にバーンイン向けソケット
用テープへのコンタクト応用に用いることができる。本
発明で検査された半導体素子または半導体チップなどの
デバイスは電極パッドにおける傷の深さが一定となるた
め、低ダメージの電極パッドの製品を作り出すことがで
きる。そのため、検査後にはんだボールを形成する時で
も良好に形成することができ、他の検査時でも同じ電極
パッドを用いることができる。
ローブ形成基板にプロービング検査に適用した結果、被
検ウエハの電極パッドとプローブ末端端子との接触抵抗
が５Ω以下と低く、テスト周波数も１５０ＭＨｚ以上得
られた。その時に温度雰囲気を常温から８５℃まで変化
させたが、被検ウエハの電極パッドとプローブは極めて
良好にコンタクトされていた。また、本発明では被検ウ
エハを対象として説明したが、例えばベアチップの検査
もしくははんだボールが形成された素子の検査にも適用
することができる。また、特にバーンイン向けソケット
用テープへのコンタクト応用に用いることができる。本
発明で検査された半導体素子または半導体チップなどの
デバイスは電極パッドにおける傷の深さが一定となるた
め、低ダメージの電極パッドの製品を作り出すことがで
きる。そのため、検査後にはんだボールを形成する時で
も良好に形成することができ、他の検査時でも同じ電極
パッドを用いることができる。
【００６４】以上のことより狭ピッチで、しかも信頼性
の高い電気的検査が可能になり、このようなプロセスを
含む半導体装置の製造方法により製造した半導体素子も
しくは電子部品は非常に安価で提供することができるこ
のようなシリコンからなるプローブ形成基板の梁に形成
された異なるプローブ数に応じて、各プローブに印加さ
れる押圧力が一定となる梁構造を適用した検査装置を用
いて各種検査を行うことにより、狭ピッチ電極パッド部
に対して、確実にコンタクトがとれるために信頼性が高
く、また、検査時間を短縮することができる。さらに多
種の電極パッド配置構造に用いることができるため、従
来コンタクトが困難であった製品への適用範囲が広が
る。また、量産性に優れており、低コストで信頼性の高
い半導体デバイスを提供できる。
の高い電気的検査が可能になり、このようなプロセスを
含む半導体装置の製造方法により製造した半導体素子も
しくは電子部品は非常に安価で提供することができるこ
のようなシリコンからなるプローブ形成基板の梁に形成
された異なるプローブ数に応じて、各プローブに印加さ
れる押圧力が一定となる梁構造を適用した検査装置を用
いて各種検査を行うことにより、狭ピッチ電極パッド部
に対して、確実にコンタクトがとれるために信頼性が高
く、また、検査時間を短縮することができる。さらに多
種の電極パッド配置構造に用いることができるため、従
来コンタクトが困難であった製品への適用範囲が広が
る。また、量産性に優れており、低コストで信頼性の高
い半導体デバイスを提供できる。
【００６５】
【発明の効果】本発明は半導体装置の電気的特性検査に
おいて、例えば検査用半導体素子の狭ピッチに形成され
た電極パッドとプローブとを信頼性高くコンタクトさせ
る効率的な検査工程を有し、半導体装置を効率的に製造
できる半導体装置の製造方法及び半導体装置を得ること
ができる。
おいて、例えば検査用半導体素子の狭ピッチに形成され
た電極パッドとプローブとを信頼性高くコンタクトさせ
る効率的な検査工程を有し、半導体装置を効率的に製造
できる半導体装置の製造方法及び半導体装置を得ること
ができる。
【図１】本発明の一実施例に関する断面図
【図２】本発明の一実施例に関する装置構成図
【図３】本発明の一実施例に関する平面図及び断面図
【図４】被検ウエハの電極パッド部へのコンタクトに関
する断面図
する断面図
【図５】本発明の一実施例に関する構造体の加工プロセ
ス
ス
【図６】本発明の他の一実施例に関する平面図及び断面
図
図
【図７】梁の輪郭形成に関する平面図及び断面図
【図８】プローブ数と梁形状を説明する図
【図９】本発明の他の一実施例に関する断面図
【図10】本発明の他の一実施例に関する平面図
【図11】本発明の他の一実施例に関する平面図
【図12】本発明の他の一実施例に関する断面図
１…固定ステージ、２…被検ウエハ、３…電極パッド、
４…プローブ形成基板、５…表面保護膜、６…プロー
ブ、７…配線、８…電気接続基板、９…半田ボール、10
…突起、11…治具、12…ボルト、13…多層配線基板、14
…ポゴピン、15…ポゴピンまたは接続ピン、16…ウエハ
検査装置、17…貫通孔、18…保護膜、19…両端支持梁、
20…空間、21…酸化膜、23…片持ち梁、24…｛１１１｝
結晶面、25…曲線、26…チップ、27…金属梁、28…絶縁
膜、29…金属膜、30…金属プローブ、31…シリコンウエ
ハ、32…熱酸化膜、33…エッチング孔、34…多層配線、
35…エッチング方向
４…プローブ形成基板、５…表面保護膜、６…プロー
ブ、７…配線、８…電気接続基板、９…半田ボール、10
…突起、11…治具、12…ボルト、13…多層配線基板、14
…ポゴピン、15…ポゴピンまたは接続ピン、16…ウエハ
検査装置、17…貫通孔、18…保護膜、19…両端支持梁、
20…空間、21…酸化膜、23…片持ち梁、24…｛１１１｝
結晶面、25…曲線、26…チップ、27…金属梁、28…絶縁
膜、29…金属膜、30…金属プローブ、31…シリコンウエ
ハ、32…熱酸化膜、33…エッチング孔、34…多層配線、
35…エッチング方向
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 青野 宇紀
茨城県土浦市神立町502番地 株式会社日
立製作所機械研究所内
(72)発明者 河野 竜治
茨城県土浦市神立町502番地 株式会社日
立製作所機械研究所内
(72)発明者 青木 英之
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 2G003 AA10 AB00 AB18 AC01 AG03
AH05
2G011 AA01 AC09 AC14 AE03 AF07
4M106 AA01 AA02 BA01 CA70 DD04
DD06 DD13 DD15 DD30
Claims (12)
- 【請求項１】半導体装置の製造方法であって、半導体ウ
エハに電極パッドを備えた半導体素子を形成する形成工
程、前記形成された半導体素子の電気的性能を検査する
検査工程、を有し、前記検査工程は、前記被検査半導体
素子に形成される電極パッドに前記検査装置を電気的に
連絡する連絡工程を含み、前記連絡工程は、前記電極パ
ッドに電気的に連絡させるプローブを備えた梁を複数備
えたプローブ形成基板を有し、前記プローブ形成基板
は、少なくとも一つの前記電極パッドに電気的に連絡す
るプローブを備えた第一の梁と、前記第一の梁にて電気
的に連絡する電極パッドより多い数の電極パッドに電気
的に連絡しうる数のプローブを備えた第二の梁とを有す
る前記検査装置と前記電極パッドとを電気的に連絡させ
ることを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１の半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より大きい梁断面積を
有することを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１の半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より短い梁長を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】請求項１の半導体装置の製造方法におい
て、前記第二の梁は前記第一の梁より大きい梁幅或いは
梁厚を有することを特徴とする半導体装置の製造方法。 - 【請求項５】半導体装置の製造方法であって、半導体ウ
エハに半導体素子を形成する形成工程、前記形成された
半導体素子の電気的性能を検査する検査工程、を有し、
前記検査工程は、前記被検査半導体素子に形成される電
極パッドに前記検査装置を電気的に連絡する連絡工程を
含み、前記連絡工程は、前記電極パッドに電気的に連絡
させるプローブを備えた梁と前記プローブを配線を介し
て連絡される二次電極を複数備えたプローブ形成基板を
有し、前記プローブ形成基板は、第一のプローブに連絡
し、第一の配線幅を有する第一の配線と、第二のプロー
ブに連絡し、前記第一の配線幅より広い第二の配線幅を
有する第二の配線とを有する前記検査装置と前記電極パ
ッドとを電気的に連絡させるようにした前記検査装置を
前記電極パッドに電気的に連絡することを特徴とする半
導体装置の製造方法。 - 【請求項６】請求項５の半導体装置の製造方法におい
て、前記第二の配線は前記第一の配線より２倍以上広い
配線幅を有することを特徴とする半導体装置の製造方
法。 - 【請求項７】請求項５の半導体装置の製造方法におい
て、前記第二の配線は前記第一の配線より１０倍以上広
い配線幅を有することを特徴とする半導体装置の製造方
法。 - 【請求項８】請求項６の半導体装置の製造方法におい
て、第一の配線は信号線であり、第二の配線は電源或い
はグランド線であることを特徴とする半導体装置の製造
方法。 - 【請求項９】半導体装置の製造方法であって、半導体ウ
エハに半導体素子を形成する形成工程、前記形成された
半導体素子の電気的性能を検査する検査工程、を有し、
前記検査工程は、前記被検査半導体素子に形成される電
極パッドに前記検査装置を電気的に連絡する連絡工程を
含み、前記連絡工程は、周囲より薄く形成された複数の
梁を備え、前記梁は前記電極パッドに電気的に連絡させ
るプローブを備えた第一の梁と前記プローブを非設置と
した第二の梁を備えたプローブ形成基板を有する前記検
査装置を前記電極パッドに電気的に連絡することを特徴
とする半導体装置の製造方法。 - 【請求項１０】半導体装置の製造方法であって、半導体
ウエハに半導体素子を形成する形成工程、前記形成され
た半導体素子の電気的性能を検査する検査工程、を有
し、前記検査工程は、前記被検査半導体素子に形成され
る電極パッドに前記検査装置を電気的に連絡する連絡工
程を含み、前記連絡工程は、前記電極パッドに電気的に
連絡させるプローブを備えた梁を複数備えたプローブ形
成基板を有し、第一の梁は第一の支持部を介して前記プ
ローブ形成基板に連絡し、第二の梁は前記第一の梁より
多い数の支持部を備えた第二の支持部を介して基板に連
絡するようにした前記検査装置を前記電極パッドに電気
的に連絡することを特徴とする半導体装置の製造方法。 - 【請求項１１】半導体装置の製造方法であって、半導体
ウエハに電極パッドを備えた半導体素子を形成する形成
工程、前記形成された半導体素子の電気的性能を検査す
る検査工程、を有し、前記検査工程は、前記被検査半導
体素子に形成される電極パッドに前記検査装置を電気的
に連絡する連絡工程を含み、前記連絡工程は、前記電極
パッドはウエハから切断された後に生じる半導体素子の
周囲の辺に沿って形成され、前記電極パッドに電気的に
連絡させるプローブを備えた梁を複数備えたプローブ形
成基板を有し、前記辺のうち少なくとも２辺の電極パッ
ドに連絡するためのプローブを備えた梁は複数の支持部
によりプローブ形成基板に支持されるようにした検査装
置を前記電極パッドに電気的に連絡することを特徴とす
る半導体装置の製造方法。 - 【請求項１２】半導体装置であって、前記請求項１に記
載の製造方法により製造されたことを特徴とする半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324324A JP3735556B2 (ja) | 2001-10-23 | 2001-10-23 | 半導体装置の製造方法及び半導体装置 |
| US10/280,117 US6660541B2 (en) | 2001-10-23 | 2002-10-23 | Semiconductor device and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324324A JP3735556B2 (ja) | 2001-10-23 | 2001-10-23 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133375A true JP2003133375A (ja) | 2003-05-09 |
| JP3735556B2 JP3735556B2 (ja) | 2006-01-18 |
Family
ID=19141063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324324A Expired - Fee Related JP3735556B2 (ja) | 2001-10-23 | 2001-10-23 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6660541B2 (ja) |
| JP (1) | JP3735556B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518228A (ja) * | 2004-10-26 | 2008-05-29 | パイコム・コーポレーション | 垂直型電気的接触体及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
| CN1328590C (zh) * | 2003-07-01 | 2007-07-25 | 台北歆科科技有限公司 | 万用型半导体检测机的测试机构 |
| JP2005136246A (ja) * | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| US20070187844A1 (en) | 2006-02-10 | 2007-08-16 | Wintec Industries, Inc. | Electronic assembly with detachable components |
| US7928591B2 (en) * | 2005-02-11 | 2011-04-19 | Wintec Industries, Inc. | Apparatus and method for predetermined component placement to a target platform |
| JP4980232B2 (ja) * | 2005-11-02 | 2012-07-18 | 太陽誘電株式会社 | システムインパッケージ |
| IT1395561B1 (it) * | 2009-09-03 | 2012-09-28 | Applied Materials Inc | Apparato di collaudo e relativo procedimento |
| US9766269B2 (en) | 2012-12-29 | 2017-09-19 | Power Probe TEK, LLC | Conductive test probe |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01150863A (ja) | 1987-12-07 | 1989-06-13 | Mitsubishi Electric Corp | プローブカード |
| US5716218A (en) * | 1991-06-04 | 1998-02-10 | Micron Technology, Inc. | Process for manufacturing an interconnect for testing a semiconductor die |
| JPH077052A (ja) | 1993-06-16 | 1995-01-10 | Seiko Epson Corp | 電気特性測定用プローブ |
| US6258609B1 (en) * | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
| JPH1197494A (ja) * | 1997-09-18 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5920765A (en) * | 1997-12-12 | 1999-07-06 | Naum; Michael | IC wafer-probe testable flip-chip architecture |
| US6084267A (en) * | 1998-10-08 | 2000-07-04 | Stmicroelectronics, Inc. | Design propagation delay measurement device |
| JP2001091543A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置 |
-
2001
- 2001-10-23 JP JP2001324324A patent/JP3735556B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-23 US US10/280,117 patent/US6660541B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518228A (ja) * | 2004-10-26 | 2008-05-29 | パイコム・コーポレーション | 垂直型電気的接触体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3735556B2 (ja) | 2006-01-18 |
| US20030113944A1 (en) | 2003-06-19 |
| US6660541B2 (en) | 2003-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385963B1 (ko) | 반도체 검사장치 및 이를 이용한 반도체장치 제조방법 | |
| JP4145293B2 (ja) | 半導体検査装置および半導体装置の製造方法 | |
| KR100623544B1 (ko) | 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법 | |
| US6774654B2 (en) | Semiconductor-device inspecting apparatus and a method for manufacturing the same | |
| JP3343540B2 (ja) | フォトリソグラフィで形成するコンタクトストラクチャ | |
| US6255727B1 (en) | Contact structure formed by microfabrication process | |
| US6436802B1 (en) | Method of producing contact structure | |
| KR100415245B1 (ko) | 프로브 카드, 그에 사용되는 프로브 기판 및 스페이스 트랜스포머, 이들의 제조 방법 | |
| JP4560292B2 (ja) | シリコンフィンガーコンタクタを有するコンタクトストラクチャ | |
| WO2005003793A1 (ja) | プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法 | |
| KR20050086803A (ko) | 프로브 배열체 및 그 제조 방법 | |
| KR100393452B1 (ko) | 반도체소자검사용 기판의 제조방법 | |
| JP3735556B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20030085142A (ko) | 집적회로 웨이퍼 프로브카드 조립체의 구조 및 그 제조방법 | |
| JP3955795B2 (ja) | 半導体装置の製造方法 | |
| JP4649248B2 (ja) | プローブユニット | |
| US6667627B2 (en) | Probe for inspecting semiconductor device and method of manufacturing the same | |
| KR100906497B1 (ko) | 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법 | |
| JP4700353B2 (ja) | プローブエレメントの製造方法 | |
| JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
| JP3693218B2 (ja) | 半導体装置用コンタクタ | |
| JP2001165993A (ja) | 半導体検査装置の製造方法 | |
| JP2004207412A (ja) | 半導体装置の検査装置及び製造方法 | |
| JP2010101750A (ja) | コンタクトプローブの製造方法 | |
| JP2003077965A (ja) | 半導体装置の検査器具及びそれを用いた半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |