JP2004207412A - 半導体装置の検査装置及び製造方法 - Google Patents
半導体装置の検査装置及び製造方法 Download PDFInfo
- Publication number
- JP2004207412A JP2004207412A JP2002373394A JP2002373394A JP2004207412A JP 2004207412 A JP2004207412 A JP 2004207412A JP 2002373394 A JP2002373394 A JP 2002373394A JP 2002373394 A JP2002373394 A JP 2002373394A JP 2004207412 A JP2004207412 A JP 2004207412A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- probe
- main surface
- wafer
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上でき,また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられ,半導体装置の製造効率を高める。
【解決手段】材質をSi(シリコン)として,エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に片持ち梁を形成してその先端部にプローブを形成し,プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し,またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。
【選択図】 図4
【解決手段】材質をSi(シリコン)として,エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に片持ち梁を形成してその先端部にプローブを形成し,プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し,またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。
【選択図】 図4
Description
【0001】
【発明の属する技術分野】
本発明は,半導体装置の検査工程を効率化した半導体装置の検査装置及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置の製造方法の概略を説明する。
【0003】
IC(集積回路)やLSI(大規模集積回路)等の半導体回路を備えた半導体装置では、シリコンなどの半導体ウエハに回路を形成する前工程と、この半導体ウエハを個別のチップに切離し、必要に応じて樹脂やセラミックスなどので封止する後工程とに大別される。これらの半導体装置の製造工程においては、各回路の電気特性検査が行われ、チップ単位での良品・不良品の判定が行われる。
【0004】
電気特性を検査する際に用いるデバイスとして、以下のような形態がある。
【0005】
米国特許第5172050号には、半導体基板を基材としてエッチングの手法により複数のカンチレバー状プローブを形成した形態が開示されている。カンチレバーのたわみを利用して複数のプローブが同時にコンタクトできるようにしたほか,プローブ数が増加しても,検査対象LSIのバンプに対して効果的に位置決めが行われるよう,カンチレバーおよびプローブ先端を半導体基板の表面よりも低い位置に形成し,そのくぼみ部を利用して検査対象LSIの電極位置を予め機械的に拘束する例が開示されている。
【0006】
また、特開2002−71719号公報には,配線部が起立した中間部を持つ金合金のカンチレバーをプローブ構造体として用いるものである。起立した中間部により微細なカンチレバーでも効果的にスクラブ作用が得られるとしている。
【特許文献1】
米国特許第5172050号(Fig1及びその説明、他)
【特許文献2】
特開2002−71719号公報(図1及びその説明、他)
【0007】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では,次のような問題点があった。
【0008】
図14は比較例としてのプローブカードの略断面図である。プローブカードは,直径200mmないし300mm程度の円盤状プリント配線板2の中央部に片持ち梁状のプローブ10の集合体が配置された格好になっている。各プローブ10は主としてW(タングステン)からなる長さ数mm,先端径数十μm程度の細針であり,先端は検査対象LSI(ウェハ)のパッドレイアウトに合致するよう配置,構成されている。これを図示しないウェハプローバに装着し,配線21を介してプローブ10と電気的に接続された電極22を図示しないテスタに接続する。ウェハプローバによってプローブカードとウェハとを精密に位置決めし,プローブ10を検査対象ウェハのパッドにコンタクトさせてテスタとの導通を図る。
【0009】
このとき,プローブ10の先端はウェハのパッドに接触した位置からさらに数十μm程度ウェハに押し付けられる。この押し付け量をオーバドライブ量と称している。オーバドライブを施すことにより,各プローブ10は押し付け方向にたわみを生じ,結果,まず各プローブ10の先端高さに若干のばらつきがあっても,それを相殺して全てのプローブ10がコンタクトできるようになる。次にプローブ10先端およびウェハのパッド表面には,プローブ10のたわみに比例した荷重が作用し,かつ同時にプローブ10の先端がウェハのパッド表面で滑り(スクラブ)を生じ,パッド表面の自然酸化膜を破壊して良好な電気的接触が達せられることとなる。荷重値は通常約200mN(20gf)程度,滑り量(スクラブ量)は約数十μmであるとされている。
【0010】
しかし,図14に示したプローブカードでは,プローブ10先端をより微細なパッドレイアウトに合わせて組み立てることが困難である。また,プローブ10の先端は紙面奥行き方向には多数配置が可能なものの,構造上紙面平行方向(左右方向)には通常2列,多くても4列程度までしか配置ができず,結果,一度のコンタクトでカバーできるウェハ内のLSI数に限りがあった。そのため,ウェハテストでの効率向上には限界があり,またウェハ全面のパッドに対して一括にコンタクトすべく,十分な数のプローブを配することが実質困難であるため,このような構造のウェハレベルバーンインへの適用は困難である。
【0011】
そして、前記米国特許第5172050号では,Si基板をエッチングする手法によって高精度に多数のプローブを形成できるため,ウェハ全面を一括にカバーできるプローブ構造体の形成は図14の構造に比して容易であると考えられるが,具体的に以下の点が不具合である。
【0012】
FIG.1の実施形態では,カンチレバー18が半導体基板16の表面と同一面に形成されているため,カンチレバーの破損を防止する,すなわちたわみがカンチレバーの強度設計値以上に達しないようにするためには,全てのプローブ19高さならびに凸型のパッド13高さを非常に小さく,かつ非常に高精度に制御しなければならない。ここで,プローブ19の高さを非常に小さくせねばならないことは,すなわち効果的な電気的に導通に必須なスクラブ量が小さくなることを意味し,プローブとパッドの間の接触抵抗が高まることが予想される。この作用については本発明の実施形態の項で詳述する。これを受けてなおかつ良好に導通させようとすれば,より大きな荷重でコンタクトさせねばならぬ必要が生じ,そのような荷重がウェハ内の全接点で生じた場合全体の荷重は数千N(数百kgf)と膨大なものとなり,ウェハプローバの耐荷重を超えてしまう,プローブカードの構成部品であるプリント配線板にたわみや損傷を生じてしまうなどのあらゆる不都合が顕在化する。
【0013】
また、FIG.2の実施形態では,パッド13の凸型形状を利用してLSI12とプローブの基板16とを予め位置決めするとする同発明の意図から,プローブ19の先端高さ位置は,基板16の表面よりも絶対的に低くなければならないことを意味する。その結果,図16で説明したような,本発明で取り扱うパッド1cの高さ位置が周辺の保護膜1dよりも低い検査対象LSIに対してはコンタクトそのものが困難になると考える。
【0014】
次に,上述の特開2002−71719号公報では,同プローブカードの構造上各カンチレバーのたわみ上限値は,各カンチレバーがその上方のプローブカード構造に接触する位置と規定されるため,不測に過大なオーバドライブが付与されるとカンチレバーはその上方のプローブカード構造に接触してしまい,すなわちカンチレバーのばね定数が無限大となってばね機構が作用しなくなり,結果,コンタクト部に無限大の荷重が作用してカンチレバーやその先端のプローブ部を損傷する,あるいは検査対象ウェハに損傷を与えるといった大きな被害を与えることとなる。
【0015】
本発明の目的は,これまでに述べた従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供するものである。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供するものである。
【0016】
ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0017】
【課題を解決するための手段】
上記の課題を解決するために,本発明では,基板からの伸びる厚さの異なる形状を形成し,薄い領域を梁としてその先に位置する厚い領域を突起部とし,突起の被検査対象側先端にプローブを配置する。プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し,またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。
【0018】
具体的には以下の形態をとることができる。
(1)半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体装置が配置される側に前記突起先端が位置するよう形成された半導体装置の検査装置である。
(2)または、被検査半導体装置の設置部と、前記被検査半導体装置の電極に電気的に連絡する突起を備えた半導体基板と、前記半導体基板の前記突起の形成される第一の主面側の反対側に位置する第二の主面側形成され前記半導体基板と電気的に連絡する導電経路を備える基板と、前記半導体装置の電極に前記突起を位置あわせする位置合わせ機構と、を備え、前記半導体基板は板厚の厚い領域と前記厚い領域より板圧薄い領域を有する片持梁を有し、前記片持梁は板厚の薄い領域により構成される梁の先に前記突起が配置され、前記被検査対象に前記突起が接触されていない状態で、前記第二の主面から前記梁までより離れて前記第一の主面が位置し、前記第二の主面から前記第一の主面より離れて前記突起先端が位置するよう形成された半導体装置の検査装置である。
(3)または、トランジスタ回路が半導体基板に形成された半導体装置を提供する工程と、前記提供された半導体装置の電気的特性を検査する工程と、前記電気的特性が不良でない半導体装置と不良の半導体装置とを選別する工程とを有する半導体装置の製造方法であって、前記検査する工程は、前記半導体装置を検査装置に配置する工程と、半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体が配置される側に前記突起先端が位置するよう形成された前記検査装置を前記被検査半導体装置と位置合わせする工程と、前記突起を前記半導体装置に接触させてスクラブさせる工程と、前記スクラブさせた後に前記半導体装置と電気的に導通させる工程と、前記検査装置を前記被検査半導体装置と離す工程を有することを特徴とする半導体装置の製造方法である。
【0019】
これらにより,前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【0020】
また、前述の形態によって,ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0021】
【発明の実施の形態】
以下,本発明の実施の形態を,図を参照しながら説明する。
【0022】
図1は,本発明のプローブカード4をウェハプローバ16に装着し,検査対象ウェハをステージ上に配置してウェハテストを行おうとする状態を示す略断面図である。プローブカード14は,ウェハプローバ16のホルダ6に装着されている。また,ウェハ1aはやはりウェハプローバ16のウェハステージ7上に自動的にローディングされ,真空吸着によってウェはステージ7に固定されている。ウェハ1aは前記図15を用いて説明したと同様の形態をなしており,表面にはプローブと接触すべきパッド1c群が形成されている。一方,プローブカード14は,後に詳述するプローブ形成基板5のプローブ面の反対面とインタポーザ15の電極部8同士が電気的および機械的に接続されている。さらに,インタポーザ15と円盤状のプリント配線板2の電極部8同士がやはり電気的および機械的に接続されている。それぞれの接続にははんだ,異方性導電フィルム,Ag(銀)ペーストその他の材料が,あるいはスプリングプローブなどの導電性部品などを用いる。この結果,プローブ形成基板5とプリント配線板2とはしかるべき電極同士が電気的および機械的に接続された形となる。例えば,それぞれの接続面は各接続形態に応じた弾性を有しており,圧縮荷重が作用した際にたわみを生じることができる。プリント配線板2ではさらにそれぞれの電気的経路が上面電極9にまで延伸されている。上面電極9ではウェハプローバ16のスプリングプローブ10と接続され,これを介して図示しないテスタと信号の授受が行われる。スプリングプローブ10は導通を図りつつ,長手方向の変動に対応できる構造を有するものである。
【0023】
この状態で,ウェハステージ7を紙面左右方向に微動させながらプローブ5aとウェハ1aのパッド1cとの位置合わせ(アライメント)を行い,ウェハステージ7を上方に移動させてコンタクトさせ,ウェハテストを実施する。ウエハプローバ16とウエハ1aの回路に導通を図る。
【0024】
以降,本プローブカード14に用いたプローブ形成基板5の詳細について説明する。
【0025】
まず図2は,本発明のプローブカードに用いるプローブ形成基板の,プローブ面の反対面側の平面図であり,また図3はプローブ面側の平面図である。なお,図2,図3とも,簡単のため構成要素の数などを大幅に省略して記してある。
【0026】
まず図3によってプローブ面側の構成を説明する。プローブ形成基板5は,LSI製造等に用いると同様なSiの基板(ウェハ)であり,エッチングによって梁11,プローブ5aなどを検査対象のウェハのパッドレイアウトに合致するよう形成している。ウェハのパッドレイアウトは一般に各LSIごとに同一のパターンを有しているので,図3ではそれに倣い3×4個のLSIを一括にカバーできるようプローブパターンを形成した例を示してある。ウェハレベルバーンインのようにウェハ全面のLSIに一括にコンタクトしようとする場合には,一枚のプローブ形成基板5にウェハ内のLSI数と同等数のプローブパターンを形成することが基本であるが,現実的にはプローブパターンの製造歩留からそれは困難な場合があり,その場合には図3のようなウェハ内の一部分をカバーするプローブ形成基板5を複数用意し,それらをウェハ形状に合わせて配置する方法を用いてもよい。
【0027】
次に,図2によってプローブ面の反対面側の構成を説明する。各梁11からプローブ面の反対面にかけて,プローブと接続された配線5bがめっきなどの方法で形成されており,プローブ面の反対側に配置した二次電極5cに電気的に接続するよう形成されている。二次電極5cは,図1で説明したインタポーザ15との接続に使用される。
【0028】
例えば、プローブ形成基板5の材質をSi(シリコン)として,エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に前記の片持ち梁を形成してその先端の突起部に検査用プローブを形成し,プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカード等の半導体検査装置を構成する。またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用して半導体装置の製造を効率化する。
【0029】
以下,図を用いてプローブ形成基板の主要部構成について説明する。
【0030】
図5は,本発明のプローブカードに用いるプローブ形成基板の主要部すなわち梁およびプローブ部の部分断面斜視図である。厚さの異なる構造体が形成され、厚い領域であるプローブ形成基板5に薄い領域である複数の梁11がプローブ形成基板5の厚さの途中部分を付け根5fとして形成されている。または、各梁11の先端部分には突起が形成されており,付け根部分に比べ厚さが大きくなっており,厚さが大きくなっている部分の本図において下面側には,本図では見えないプローブがそれぞれ形成されている。また同プローブから,梁11の先に形成された突起部の先端部を経由して同梁11のプローブ形成面の反対面(すなわち本図において上面),およびさらに同梁11の付け根部からプローブ形成基板5の上面にかけて,配線5bが敷設されている。前記被検査半導体装置に連絡する領域であるプローブより、プローブ形成基板から離れる側に前記配線が伸びている。
【0031】
同配線5bはさらにプローブ形成面の反対側面5eに至り、更に図示しない領域にかけても展開しており,最終的に図示しない二次電極へと至り,テスタへ接続される。各梁11は,図示しない検査対象LSIのパッドレイアウトに合致するようその位置が規定される。
【0032】
次に,図4(a)(b)によって,同プローブ形成基板5のより詳細を説明する。
【0033】
図4は,先述の図5と同一のプローブ形成基板の主要部の(a)正面図および(b)部分断面側面図である。
【0034】
図4(b)において,各プローブ5aは長さLからなる片持ち梁11の下端部に形成されている。各片持ち梁11は,プローブ形成基板5の下面から距離aなる位置の厚さの途中部分を付け根として形成されており,さらにその先端の突起部分は斜面によって梁厚さが徐々に大きくなっており,プローブ形成基板5の下面から前記の距離aとは反対方向の距離vなる位置にまで及んでいる。また梁11はプローブ形成基板の裏面側面より被検査対象側に形成されている。梁11の被検査対象側面からプローブ5aまでの高さhpは、梁11の被検査対象側面からプローブ形成基板5の被検査対象側面までの距離aより大きくなるよう形成されている。一方,図4(a)から明らかなように,各梁11は正面形状においては側壁は垂直状になっている。図4(a)(b)にて示した本発明のプローブ形成基板5の梁形状は,以下のような作用をもたらす。
▲1▼図4(b)において梁11形状が斜面を有していること・・・プローブ5aから反対面にかけて立体的な配線を形成するに際し,スパッタリングによる配線のパターニングが容易になる。
▲2▼図4(a)において梁11の側壁が垂直状であること・・・隣接する梁同士の形成ピッチを小さくでき,検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブ形成を可能にする。
【0035】
なお,このような梁11形状を実現するためには,図4(b)のような斜面形状をウェットエッチング法により形成し,基材であるSiの結晶方位に依存して現れる斜面を利用し,また図4(a)のような垂直形状をドライエッチング法により形成することがよい。なお,検査対象LSIのパッド寸法およびレイアウトに余裕がある場合は,示したプローブ5のように改めて検査対象LSIとの接触部を形状的に設けなくても,配線5bの先端表面を以ってその機能を代用することもできる。
【0036】
また、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より広く形成されるので、隣接する梁同士の形成ピッチを小さくでき,検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブを形成することができる。例えば、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より3倍以上程度広く形成されることが好ましい。3倍とは狭ピッチに形成することができるように十分大きくなる程度という意味であり、その一例を示したものである。または更に、10倍以下程度にすることができる。10倍以下とは適切な梁の作用を妨げない程度という意図であり、その一例を示したものである。
【0037】
また、プローブを先端に形成する突起部の少なくとも一部は,前記プローブ形成基板の被検査対象が配置される側の面を延長した平面と交差するよう形成されている。
【0038】
このようなプローブ形成基板をウェハにコンタクトすなわちプロービングさせた状態の作用を,図7を用いて説明する。
【0039】
図7は,本発明のプローブ形成基板がウェハにコンタクトした状態における両者の部分断面図である。プローブ形成基板5中最もウェハ1aに近いプローブ5aがまずパッド1cに接触し,さらにオーバドライブをかけることによって梁11がたわみ,最終的にプローブ形成基板5の下面がウェハ1a上の保護膜1dに接触する。プローブ形成基板5の下面がこのように接触することにより,これ以上オーバドライブを付与してもプローブ形成基板5とウェハ1aとの相対距離は変化することがないため,梁11のたわみは一定値に制御されることとなる。このときのたわみにより生じる荷重値が,梁11やウェハ1aの強度および信頼性に悪影響しない適正値になるよう,梁のばね定数およびたわみ量を設計段階で定めることにより,上述の不都合を回避することができる。
【0040】
次に,図10および図11を用いて,スクラブの作用を説明する。
【0041】
図11は,オーバドライブによるプローブのスクラブ現象を示すモデル図である。長さL,梁からプローブ先端までの距離すなわち実効プローブ高さhpの梁構造に対して距離vのオーバドライブを与えると,梁11のたわみによってプローブ先端5atはsだけ横滑りする。sはパッド表面のスクラブ量となる。このモデルにおけるL,hpとsの関係を図11に示す。図11は,各L,hp値においてvを10μmとしたときのsの解析結果の等高線図である。図11から,Lが小さく,hpが大きいほどsが大きい,すなわち多くスクラブすることがわかる。梁の強度的な問題や寸法精度の観点から,L採りうる範囲は実際には制約があるが,本発明では図4(b)の距離aを制御することにより,hpを任意の値に設定できる。またv値は図4(b)における寸法v値と実質一致する。これらを基に,必要な荷重およびスクラブ量からプローブ形成基板を設計する。なおここでは,梁11がプローブ形成基板5の厚さの途中から形成された例を示したが,上述した作用を満たす上で,プローブ形成基板5の上面すなわちプローブ5a形成の反対側表面から梁を形成してもよい。
【0042】
前述した本実施例の形態により、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0043】
ここで、半導体製造方法の一例の概略について例示する。
【0044】
半導体装置は,一般的にSiウェハ表面に対して多数のLSIを形成するいわゆる前工程と,これを各LSIの単位に切断して必要な表面保護や封止,あるいは外部端子形成,外部端子とLSIとの接続などを行ういわゆる後工程とに分類される。各工程はさらに実に多くの工程を含むため,それぞれを詳述することは避けるが,結果的にまず前工程を経た後のSiウェハは図15に示したような形態となる。図15は,表面に多くのLSI1bを形成した状態のSiウェハ1aの斜視図である。Siウェハ1aは直径200mmあるいは300mm,厚さ数百μm程度のものが多く実用に供されている。形成された各LSI1bは通常1辺数mmの矩形であり,上記した1枚のSiウェハ1aの一表面に数百個が配置される。
【0045】
各LSI1bの形態についてさらに詳しく述べる。図16は図15のSiウェハ1aから切り出したひとつのLSI1bの斜視図である。表面には後に外部端子との電気的接続を行うためのパッド1cが複数配置されている。各パッド1cは,一般に主としてAl(アルミニウム)からなる導体薄膜であり,Si表面,あるいは複数層に亘って形成された半導体素子群の上層に厚さ数百nm程度と薄く形成される。近年の半導体装置の高密度化に伴って,縦横寸法は数十μm程度,隣接のパッド1c同士の配置ピッチは数十ないし数百μ程度と微細に形成されている。また,LSI1b表面には,半導体素子を保護するため,ポリイミドなどの保護膜1dが,パッド1cを避けて塗布されている。その厚さは通常数μm程度に制御される。
【0046】
次に,前工程を経た後の半導体装置の製造順序概略について述べる。
【0047】
まず,図15のようなSiウェハ1aを形成した後,これをウェハテストと称する検査工程にかける。これは,不良LSIをこの後に組み立てるといった無駄を排除する,および初期的な不良を摘出,救済して良品化する,といった目的をもつ製造歩留上重要な工程である。このときの治具として通常,プローブカードと呼ばれる構造体が用いられる。
【0048】
各種の方法によりウェハテストが終了し,ウェハ内の各LSIの良否,あるいは救済の要否を判定した後,救済が必要なLSIに対して冗長ビット線のヒューズを切断するなどの措置によって救済を行い,次にウェハを各LSIの単位に切断(ダイシング)する。先のウェハテストで最終的に不良品と判断されたLSIはこの時点で排除され,良品のLSIに対して金属製のリードフレームに接合され,パッド1cと前記リードフレームの所定のリードすなわち外部端子とを電気的に接続した後,それらを樹脂で封止,成形する。あるいは,回路基板上に接合され,パッド1cと前記回路基板の所定のパッドとを接続した後,それらを樹脂で封止,成形し,外部端子としてはんだボールをマトリクス状に取り付ける。
【0049】
また,このようにして組み立てられた半導体装置は,必要がある場合は次に,バーンインにかける。これは,熱的ストレスおよび電気的ストレスを同時に付与し,初期的に内在する不良を加速的に選別するためのスクリーニング工程である。その後,バーンインと同様のソケットならびにテスタを用いて最終的な性能試験を実施し,所定の性能を満足したものが最終的な製品として供されるようにすることもできる。
【0050】
または、LSIの切断前に樹脂封止や外部端子取り付けを施し,しかる後に各LSIの単位に切断して半導体装置とする。このようにして,ウェハレベルCSP(ChipScale Package),あるいはウェハプロセスパッケージなどのような半導体装置を提供することができる。これによって構成した場合,製造効率が従来の方法に比べ高く形成できる。これらでは,ウェハの状態のままでLSIを一括してバーンインにかける必要がある。このような方法をWLBI(ウェハレベルバーンイン)と称しており,ウェハ全面のパッド群に対して一括にコンタクトできるよう,前述したプローブ構造を有するの集合体構造を使用して検査を行う。
【0051】
次に,図13は,本発明の別の実施形態を示すプローブ形成基板5の主要部部分断面斜視図である。本実施形態では,梁11の(図示しない)プローブを形成する先端部分側面が斜面ではなく垂直の側壁となっている。図12はこのことをさらに詳細に示す本実施形態の側面図である。必要な実効突起高さが比較的小さく,配線形成プロセスに不都合を与えないようであれば,このように必ずしも前述の斜面を有している必要はない。このような形状を採ることにより,ウェットエッチング法とドライエッチング法の混在するような複雑な製造プロセスを経なくても,ドライエッチング法のみで梁11およびプローブ5aを形成でき,かつ先に述べたと同様な効果を得ることができる。
【0052】
図8は,本発明のプローブ形成基板のプローブ面からの主要部部分図である。このように各梁11は基本的に同一の形状をなし,伴って各プローブ5aも必然的に一直線状に並んだ例を示している。対象とする被検査対象のパッドの位置によって隣接する梁11の間隔を対応して変えることができるので、隣接する梁11の間隔が異なる梁11が配置されている例を示している。一方,図9は本発明の別の実施形態を示すプローブ形成基板のプローブ面からの主要部部分図である。本実施形態では,各プローブ5aは一直線に並んでおらず,梁の長手方向である紙面横方向にずれている。実際の検査対象LSIではパッドが常に一直線状に並んでいるとは限らず,僅かにずれることも特異ではない。そのレイアウトに対応するためには,各梁11の付け根部を横方向にずらすことが理想的であるが,ずれの程度が僅かであり,荷重やスクラブに過大なばらつきを生じる恐れがなければ,このようにプローブ5aの位置のみをずらしてもよい。
【0053】
次に,図6を用いて本発明のプローブ形成基板の製造方法を説明する。図6(a)から(m)は,本発明のプローブ形成基板の製造プロセスすなわち加工工程の進行に伴う形状変化を順を追って示したものである。図6(a)から(m)それぞれの左右の図は,左側に梁およびプローブ形状の側面図を,右側にその正面図を示す。各工程を以下に説明する。
【0054】
図6(a)バージンウェハ:プローブを形成する基板となるバージンウェハ5を用意する。
【0055】
図6(b)プローブ,裏面マスク形成:ウェハ5の両面に熱酸化によって図示したような二酸化シリコンマスク17a,17bを形成する工程である。
【0056】
図6(c)エッチング:所定条件の水酸化カリウム水溶液を用いてマスクのない部分のウェハを表面よりウェットエッチングする工程である。このとき,ウェハ上下面はプローブ5aの所望の高さだけエッチングされる。マスク17aにより保護され突出した部分がプローブ5aとなる。
【0057】
図6(d)hp部パターンマスク形成:スクラブ量を増大するためのhp部段差を設けるためのパターンマスク17a,17dを熱酸化により形成する工程である。
【0058】
図6(e)エッチング:段差hp部を形成するために再度行うエッチング工程である。
【0059】
図6(f)梁分離パターンマスク形成:基板5のプローブ5a形成面と反対面より,各プローブ5a間および片持ち梁の先端面11aをエッチングして残留した部分で梁を構成し,各プローブ5aを分離するための梁分離パターンマスクを形成する工程である。
【0060】
図6(g)エッチング:垂直な側面を形成することのできるドライエッチング法によりエッチングを行い梁を個々に分離構成する工程である。この工程に限ってドライエッチング法を用いることは,狭ピッチに構成された各プローブ同士を分離する上で必須の措置である。以上で基板5内にプローブ5aおよび梁11を形成する工程は完了する。
【0061】
図6(h)マスク除去:所定条件のふっ酸溶液により基板5表面に残留したマスク(17c,17d)をエッチング除去する工程である。
【0062】
図6(i)絶縁膜形成:半導体であるシリコン基板5表面に後に金属配線を形成した際,両者を絶縁するための絶縁膜(二酸化シリコン膜)をシリコン基板5表面に形成する熱酸化工程である。
【0063】
図6(j)金属膜形成:後に配線となる金属パターンの下地膜となる金属膜19を予め表面全域にスパッタリングにより形成する工程である。
【0064】
図6(k)配線パターンマスク形成:下地膜上にレジスト20によって配線パターンを形成する工程である。
【0065】
図6(l)エッチング:レジスト20パターンに従い下地膜の不要部分をエッチング除去し,配線パターンを形成する工程である。
【0066】
図6(m)マスク除去,めっき:レジストを除去し,配線パターンに従ってめっき配線を行う工程である。
【0067】
例えば、このようにして形成したプローブ構造体を用いて検査を行うことにより、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも好適である。これらにおいて、プローブをウェハのパッドに効果的に適正量スクラブさせることにより導通に必要な荷重を小さく抑えられ,半導体装置の製造効率を高めることができる。
【0068】
【発明の効果】
本発明により,前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例の検査を行おうとする状態を示す略断面図
【図2】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の,プローブ面の反対面側の平面図
【図3】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の,プローブ面側の平面図
【図4】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部(a)正面図および(b)部分断面側面図
【図5】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図6】本発明の一実施例に関する製造方法を示す概要図
【図7】本発明の一実施例に関するプローブカードに用いるプローブ形成基板および検査対象ウェハの主要部部分断面側面図
【図8】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面(プローブ面)図
【図9】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面(プローブ面)図
【図10】本発明の一実施例に関するプロービングによるスクラブ機構を示すモデル図
【図11】梁長さLと実効プローブ高さhpおよびオーバドライブ10μm時のスクラブ量sの関係解析結果
【図12】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面側面図
【図13】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図14】比較例に関するプローブカードの略断面図
【図15】表面に多くのLSIを形成した状態のSiウェハの斜視図
【図16】図15のSiウェハから切り出したひとつのLSIの斜視図
【符号の説明】
1a:ウェハ,1b:LSI,1c:パッド,1d:保護膜,2:プリント配線板,5:プローブ形成基板,5a:プローブ,5at:プローブ先端,5b:配線,5d:プローブ形成面,5c:二次電極,5e:プローブ形成面の反対面,5f:梁付け根部,6:ホルダ,7:ウェハステージ,8:電極,9:プリント配線板の上面電極,10:スプリングプローブ,11:梁,11a:片持ち梁の先端面,12:突起,14:プローブカード,15:インタポーザ,16:ウェハプローバ,17a,17b,17c,17d:二酸化シリコンマスク,18:絶縁膜,19:金属膜,20:レジスト,21:配線,22:電極, Pp:プローブピッチ,
【発明の属する技術分野】
本発明は,半導体装置の検査工程を効率化した半導体装置の検査装置及び半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置の製造方法の概略を説明する。
【0003】
IC(集積回路)やLSI(大規模集積回路)等の半導体回路を備えた半導体装置では、シリコンなどの半導体ウエハに回路を形成する前工程と、この半導体ウエハを個別のチップに切離し、必要に応じて樹脂やセラミックスなどので封止する後工程とに大別される。これらの半導体装置の製造工程においては、各回路の電気特性検査が行われ、チップ単位での良品・不良品の判定が行われる。
【0004】
電気特性を検査する際に用いるデバイスとして、以下のような形態がある。
【0005】
米国特許第5172050号には、半導体基板を基材としてエッチングの手法により複数のカンチレバー状プローブを形成した形態が開示されている。カンチレバーのたわみを利用して複数のプローブが同時にコンタクトできるようにしたほか,プローブ数が増加しても,検査対象LSIのバンプに対して効果的に位置決めが行われるよう,カンチレバーおよびプローブ先端を半導体基板の表面よりも低い位置に形成し,そのくぼみ部を利用して検査対象LSIの電極位置を予め機械的に拘束する例が開示されている。
【0006】
また、特開2002−71719号公報には,配線部が起立した中間部を持つ金合金のカンチレバーをプローブ構造体として用いるものである。起立した中間部により微細なカンチレバーでも効果的にスクラブ作用が得られるとしている。
【特許文献1】
米国特許第5172050号(Fig1及びその説明、他)
【特許文献2】
特開2002−71719号公報(図1及びその説明、他)
【0007】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では,次のような問題点があった。
【0008】
図14は比較例としてのプローブカードの略断面図である。プローブカードは,直径200mmないし300mm程度の円盤状プリント配線板2の中央部に片持ち梁状のプローブ10の集合体が配置された格好になっている。各プローブ10は主としてW(タングステン)からなる長さ数mm,先端径数十μm程度の細針であり,先端は検査対象LSI(ウェハ)のパッドレイアウトに合致するよう配置,構成されている。これを図示しないウェハプローバに装着し,配線21を介してプローブ10と電気的に接続された電極22を図示しないテスタに接続する。ウェハプローバによってプローブカードとウェハとを精密に位置決めし,プローブ10を検査対象ウェハのパッドにコンタクトさせてテスタとの導通を図る。
【0009】
このとき,プローブ10の先端はウェハのパッドに接触した位置からさらに数十μm程度ウェハに押し付けられる。この押し付け量をオーバドライブ量と称している。オーバドライブを施すことにより,各プローブ10は押し付け方向にたわみを生じ,結果,まず各プローブ10の先端高さに若干のばらつきがあっても,それを相殺して全てのプローブ10がコンタクトできるようになる。次にプローブ10先端およびウェハのパッド表面には,プローブ10のたわみに比例した荷重が作用し,かつ同時にプローブ10の先端がウェハのパッド表面で滑り(スクラブ)を生じ,パッド表面の自然酸化膜を破壊して良好な電気的接触が達せられることとなる。荷重値は通常約200mN(20gf)程度,滑り量(スクラブ量)は約数十μmであるとされている。
【0010】
しかし,図14に示したプローブカードでは,プローブ10先端をより微細なパッドレイアウトに合わせて組み立てることが困難である。また,プローブ10の先端は紙面奥行き方向には多数配置が可能なものの,構造上紙面平行方向(左右方向)には通常2列,多くても4列程度までしか配置ができず,結果,一度のコンタクトでカバーできるウェハ内のLSI数に限りがあった。そのため,ウェハテストでの効率向上には限界があり,またウェハ全面のパッドに対して一括にコンタクトすべく,十分な数のプローブを配することが実質困難であるため,このような構造のウェハレベルバーンインへの適用は困難である。
【0011】
そして、前記米国特許第5172050号では,Si基板をエッチングする手法によって高精度に多数のプローブを形成できるため,ウェハ全面を一括にカバーできるプローブ構造体の形成は図14の構造に比して容易であると考えられるが,具体的に以下の点が不具合である。
【0012】
FIG.1の実施形態では,カンチレバー18が半導体基板16の表面と同一面に形成されているため,カンチレバーの破損を防止する,すなわちたわみがカンチレバーの強度設計値以上に達しないようにするためには,全てのプローブ19高さならびに凸型のパッド13高さを非常に小さく,かつ非常に高精度に制御しなければならない。ここで,プローブ19の高さを非常に小さくせねばならないことは,すなわち効果的な電気的に導通に必須なスクラブ量が小さくなることを意味し,プローブとパッドの間の接触抵抗が高まることが予想される。この作用については本発明の実施形態の項で詳述する。これを受けてなおかつ良好に導通させようとすれば,より大きな荷重でコンタクトさせねばならぬ必要が生じ,そのような荷重がウェハ内の全接点で生じた場合全体の荷重は数千N(数百kgf)と膨大なものとなり,ウェハプローバの耐荷重を超えてしまう,プローブカードの構成部品であるプリント配線板にたわみや損傷を生じてしまうなどのあらゆる不都合が顕在化する。
【0013】
また、FIG.2の実施形態では,パッド13の凸型形状を利用してLSI12とプローブの基板16とを予め位置決めするとする同発明の意図から,プローブ19の先端高さ位置は,基板16の表面よりも絶対的に低くなければならないことを意味する。その結果,図16で説明したような,本発明で取り扱うパッド1cの高さ位置が周辺の保護膜1dよりも低い検査対象LSIに対してはコンタクトそのものが困難になると考える。
【0014】
次に,上述の特開2002−71719号公報では,同プローブカードの構造上各カンチレバーのたわみ上限値は,各カンチレバーがその上方のプローブカード構造に接触する位置と規定されるため,不測に過大なオーバドライブが付与されるとカンチレバーはその上方のプローブカード構造に接触してしまい,すなわちカンチレバーのばね定数が無限大となってばね機構が作用しなくなり,結果,コンタクト部に無限大の荷重が作用してカンチレバーやその先端のプローブ部を損傷する,あるいは検査対象ウェハに損傷を与えるといった大きな被害を与えることとなる。
【0015】
本発明の目的は,これまでに述べた従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供するものである。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供するものである。
【0016】
ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0017】
【課題を解決するための手段】
上記の課題を解決するために,本発明では,基板からの伸びる厚さの異なる形状を形成し,薄い領域を梁としてその先に位置する厚い領域を突起部とし,突起の被検査対象側先端にプローブを配置する。プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し,またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。
【0018】
具体的には以下の形態をとることができる。
(1)半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体装置が配置される側に前記突起先端が位置するよう形成された半導体装置の検査装置である。
(2)または、被検査半導体装置の設置部と、前記被検査半導体装置の電極に電気的に連絡する突起を備えた半導体基板と、前記半導体基板の前記突起の形成される第一の主面側の反対側に位置する第二の主面側形成され前記半導体基板と電気的に連絡する導電経路を備える基板と、前記半導体装置の電極に前記突起を位置あわせする位置合わせ機構と、を備え、前記半導体基板は板厚の厚い領域と前記厚い領域より板圧薄い領域を有する片持梁を有し、前記片持梁は板厚の薄い領域により構成される梁の先に前記突起が配置され、前記被検査対象に前記突起が接触されていない状態で、前記第二の主面から前記梁までより離れて前記第一の主面が位置し、前記第二の主面から前記第一の主面より離れて前記突起先端が位置するよう形成された半導体装置の検査装置である。
(3)または、トランジスタ回路が半導体基板に形成された半導体装置を提供する工程と、前記提供された半導体装置の電気的特性を検査する工程と、前記電気的特性が不良でない半導体装置と不良の半導体装置とを選別する工程とを有する半導体装置の製造方法であって、前記検査する工程は、前記半導体装置を検査装置に配置する工程と、半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体が配置される側に前記突起先端が位置するよう形成された前記検査装置を前記被検査半導体装置と位置合わせする工程と、前記突起を前記半導体装置に接触させてスクラブさせる工程と、前記スクラブさせた後に前記半導体装置と電気的に導通させる工程と、前記検査装置を前記被検査半導体装置と離す工程を有することを特徴とする半導体装置の製造方法である。
【0019】
これらにより,前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【0020】
また、前述の形態によって,ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0021】
【発明の実施の形態】
以下,本発明の実施の形態を,図を参照しながら説明する。
【0022】
図1は,本発明のプローブカード4をウェハプローバ16に装着し,検査対象ウェハをステージ上に配置してウェハテストを行おうとする状態を示す略断面図である。プローブカード14は,ウェハプローバ16のホルダ6に装着されている。また,ウェハ1aはやはりウェハプローバ16のウェハステージ7上に自動的にローディングされ,真空吸着によってウェはステージ7に固定されている。ウェハ1aは前記図15を用いて説明したと同様の形態をなしており,表面にはプローブと接触すべきパッド1c群が形成されている。一方,プローブカード14は,後に詳述するプローブ形成基板5のプローブ面の反対面とインタポーザ15の電極部8同士が電気的および機械的に接続されている。さらに,インタポーザ15と円盤状のプリント配線板2の電極部8同士がやはり電気的および機械的に接続されている。それぞれの接続にははんだ,異方性導電フィルム,Ag(銀)ペーストその他の材料が,あるいはスプリングプローブなどの導電性部品などを用いる。この結果,プローブ形成基板5とプリント配線板2とはしかるべき電極同士が電気的および機械的に接続された形となる。例えば,それぞれの接続面は各接続形態に応じた弾性を有しており,圧縮荷重が作用した際にたわみを生じることができる。プリント配線板2ではさらにそれぞれの電気的経路が上面電極9にまで延伸されている。上面電極9ではウェハプローバ16のスプリングプローブ10と接続され,これを介して図示しないテスタと信号の授受が行われる。スプリングプローブ10は導通を図りつつ,長手方向の変動に対応できる構造を有するものである。
【0023】
この状態で,ウェハステージ7を紙面左右方向に微動させながらプローブ5aとウェハ1aのパッド1cとの位置合わせ(アライメント)を行い,ウェハステージ7を上方に移動させてコンタクトさせ,ウェハテストを実施する。ウエハプローバ16とウエハ1aの回路に導通を図る。
【0024】
以降,本プローブカード14に用いたプローブ形成基板5の詳細について説明する。
【0025】
まず図2は,本発明のプローブカードに用いるプローブ形成基板の,プローブ面の反対面側の平面図であり,また図3はプローブ面側の平面図である。なお,図2,図3とも,簡単のため構成要素の数などを大幅に省略して記してある。
【0026】
まず図3によってプローブ面側の構成を説明する。プローブ形成基板5は,LSI製造等に用いると同様なSiの基板(ウェハ)であり,エッチングによって梁11,プローブ5aなどを検査対象のウェハのパッドレイアウトに合致するよう形成している。ウェハのパッドレイアウトは一般に各LSIごとに同一のパターンを有しているので,図3ではそれに倣い3×4個のLSIを一括にカバーできるようプローブパターンを形成した例を示してある。ウェハレベルバーンインのようにウェハ全面のLSIに一括にコンタクトしようとする場合には,一枚のプローブ形成基板5にウェハ内のLSI数と同等数のプローブパターンを形成することが基本であるが,現実的にはプローブパターンの製造歩留からそれは困難な場合があり,その場合には図3のようなウェハ内の一部分をカバーするプローブ形成基板5を複数用意し,それらをウェハ形状に合わせて配置する方法を用いてもよい。
【0027】
次に,図2によってプローブ面の反対面側の構成を説明する。各梁11からプローブ面の反対面にかけて,プローブと接続された配線5bがめっきなどの方法で形成されており,プローブ面の反対側に配置した二次電極5cに電気的に接続するよう形成されている。二次電極5cは,図1で説明したインタポーザ15との接続に使用される。
【0028】
例えば、プローブ形成基板5の材質をSi(シリコン)として,エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に前記の片持ち梁を形成してその先端の突起部に検査用プローブを形成し,プローブ先端の高さ位置が,検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカード等の半導体検査装置を構成する。またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用して半導体装置の製造を効率化する。
【0029】
以下,図を用いてプローブ形成基板の主要部構成について説明する。
【0030】
図5は,本発明のプローブカードに用いるプローブ形成基板の主要部すなわち梁およびプローブ部の部分断面斜視図である。厚さの異なる構造体が形成され、厚い領域であるプローブ形成基板5に薄い領域である複数の梁11がプローブ形成基板5の厚さの途中部分を付け根5fとして形成されている。または、各梁11の先端部分には突起が形成されており,付け根部分に比べ厚さが大きくなっており,厚さが大きくなっている部分の本図において下面側には,本図では見えないプローブがそれぞれ形成されている。また同プローブから,梁11の先に形成された突起部の先端部を経由して同梁11のプローブ形成面の反対面(すなわち本図において上面),およびさらに同梁11の付け根部からプローブ形成基板5の上面にかけて,配線5bが敷設されている。前記被検査半導体装置に連絡する領域であるプローブより、プローブ形成基板から離れる側に前記配線が伸びている。
【0031】
同配線5bはさらにプローブ形成面の反対側面5eに至り、更に図示しない領域にかけても展開しており,最終的に図示しない二次電極へと至り,テスタへ接続される。各梁11は,図示しない検査対象LSIのパッドレイアウトに合致するようその位置が規定される。
【0032】
次に,図4(a)(b)によって,同プローブ形成基板5のより詳細を説明する。
【0033】
図4は,先述の図5と同一のプローブ形成基板の主要部の(a)正面図および(b)部分断面側面図である。
【0034】
図4(b)において,各プローブ5aは長さLからなる片持ち梁11の下端部に形成されている。各片持ち梁11は,プローブ形成基板5の下面から距離aなる位置の厚さの途中部分を付け根として形成されており,さらにその先端の突起部分は斜面によって梁厚さが徐々に大きくなっており,プローブ形成基板5の下面から前記の距離aとは反対方向の距離vなる位置にまで及んでいる。また梁11はプローブ形成基板の裏面側面より被検査対象側に形成されている。梁11の被検査対象側面からプローブ5aまでの高さhpは、梁11の被検査対象側面からプローブ形成基板5の被検査対象側面までの距離aより大きくなるよう形成されている。一方,図4(a)から明らかなように,各梁11は正面形状においては側壁は垂直状になっている。図4(a)(b)にて示した本発明のプローブ形成基板5の梁形状は,以下のような作用をもたらす。
▲1▼図4(b)において梁11形状が斜面を有していること・・・プローブ5aから反対面にかけて立体的な配線を形成するに際し,スパッタリングによる配線のパターニングが容易になる。
▲2▼図4(a)において梁11の側壁が垂直状であること・・・隣接する梁同士の形成ピッチを小さくでき,検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブ形成を可能にする。
【0035】
なお,このような梁11形状を実現するためには,図4(b)のような斜面形状をウェットエッチング法により形成し,基材であるSiの結晶方位に依存して現れる斜面を利用し,また図4(a)のような垂直形状をドライエッチング法により形成することがよい。なお,検査対象LSIのパッド寸法およびレイアウトに余裕がある場合は,示したプローブ5のように改めて検査対象LSIとの接触部を形状的に設けなくても,配線5bの先端表面を以ってその機能を代用することもできる。
【0036】
また、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より広く形成されるので、隣接する梁同士の形成ピッチを小さくでき,検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブを形成することができる。例えば、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より3倍以上程度広く形成されることが好ましい。3倍とは狭ピッチに形成することができるように十分大きくなる程度という意味であり、その一例を示したものである。または更に、10倍以下程度にすることができる。10倍以下とは適切な梁の作用を妨げない程度という意図であり、その一例を示したものである。
【0037】
また、プローブを先端に形成する突起部の少なくとも一部は,前記プローブ形成基板の被検査対象が配置される側の面を延長した平面と交差するよう形成されている。
【0038】
このようなプローブ形成基板をウェハにコンタクトすなわちプロービングさせた状態の作用を,図7を用いて説明する。
【0039】
図7は,本発明のプローブ形成基板がウェハにコンタクトした状態における両者の部分断面図である。プローブ形成基板5中最もウェハ1aに近いプローブ5aがまずパッド1cに接触し,さらにオーバドライブをかけることによって梁11がたわみ,最終的にプローブ形成基板5の下面がウェハ1a上の保護膜1dに接触する。プローブ形成基板5の下面がこのように接触することにより,これ以上オーバドライブを付与してもプローブ形成基板5とウェハ1aとの相対距離は変化することがないため,梁11のたわみは一定値に制御されることとなる。このときのたわみにより生じる荷重値が,梁11やウェハ1aの強度および信頼性に悪影響しない適正値になるよう,梁のばね定数およびたわみ量を設計段階で定めることにより,上述の不都合を回避することができる。
【0040】
次に,図10および図11を用いて,スクラブの作用を説明する。
【0041】
図11は,オーバドライブによるプローブのスクラブ現象を示すモデル図である。長さL,梁からプローブ先端までの距離すなわち実効プローブ高さhpの梁構造に対して距離vのオーバドライブを与えると,梁11のたわみによってプローブ先端5atはsだけ横滑りする。sはパッド表面のスクラブ量となる。このモデルにおけるL,hpとsの関係を図11に示す。図11は,各L,hp値においてvを10μmとしたときのsの解析結果の等高線図である。図11から,Lが小さく,hpが大きいほどsが大きい,すなわち多くスクラブすることがわかる。梁の強度的な問題や寸法精度の観点から,L採りうる範囲は実際には制約があるが,本発明では図4(b)の距離aを制御することにより,hpを任意の値に設定できる。またv値は図4(b)における寸法v値と実質一致する。これらを基に,必要な荷重およびスクラブ量からプローブ形成基板を設計する。なおここでは,梁11がプローブ形成基板5の厚さの途中から形成された例を示したが,上述した作用を満たす上で,プローブ形成基板5の上面すなわちプローブ5a形成の反対側表面から梁を形成してもよい。
【0042】
前述した本実施例の形態により、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で,プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく,ウェハプローバやプローブカードの配線板に過大な負荷を与えず,また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること,ならびに,同プローブカード構造を用いることにより,半導体装置の製造効率を高めることができる。
【0043】
ここで、半導体製造方法の一例の概略について例示する。
【0044】
半導体装置は,一般的にSiウェハ表面に対して多数のLSIを形成するいわゆる前工程と,これを各LSIの単位に切断して必要な表面保護や封止,あるいは外部端子形成,外部端子とLSIとの接続などを行ういわゆる後工程とに分類される。各工程はさらに実に多くの工程を含むため,それぞれを詳述することは避けるが,結果的にまず前工程を経た後のSiウェハは図15に示したような形態となる。図15は,表面に多くのLSI1bを形成した状態のSiウェハ1aの斜視図である。Siウェハ1aは直径200mmあるいは300mm,厚さ数百μm程度のものが多く実用に供されている。形成された各LSI1bは通常1辺数mmの矩形であり,上記した1枚のSiウェハ1aの一表面に数百個が配置される。
【0045】
各LSI1bの形態についてさらに詳しく述べる。図16は図15のSiウェハ1aから切り出したひとつのLSI1bの斜視図である。表面には後に外部端子との電気的接続を行うためのパッド1cが複数配置されている。各パッド1cは,一般に主としてAl(アルミニウム)からなる導体薄膜であり,Si表面,あるいは複数層に亘って形成された半導体素子群の上層に厚さ数百nm程度と薄く形成される。近年の半導体装置の高密度化に伴って,縦横寸法は数十μm程度,隣接のパッド1c同士の配置ピッチは数十ないし数百μ程度と微細に形成されている。また,LSI1b表面には,半導体素子を保護するため,ポリイミドなどの保護膜1dが,パッド1cを避けて塗布されている。その厚さは通常数μm程度に制御される。
【0046】
次に,前工程を経た後の半導体装置の製造順序概略について述べる。
【0047】
まず,図15のようなSiウェハ1aを形成した後,これをウェハテストと称する検査工程にかける。これは,不良LSIをこの後に組み立てるといった無駄を排除する,および初期的な不良を摘出,救済して良品化する,といった目的をもつ製造歩留上重要な工程である。このときの治具として通常,プローブカードと呼ばれる構造体が用いられる。
【0048】
各種の方法によりウェハテストが終了し,ウェハ内の各LSIの良否,あるいは救済の要否を判定した後,救済が必要なLSIに対して冗長ビット線のヒューズを切断するなどの措置によって救済を行い,次にウェハを各LSIの単位に切断(ダイシング)する。先のウェハテストで最終的に不良品と判断されたLSIはこの時点で排除され,良品のLSIに対して金属製のリードフレームに接合され,パッド1cと前記リードフレームの所定のリードすなわち外部端子とを電気的に接続した後,それらを樹脂で封止,成形する。あるいは,回路基板上に接合され,パッド1cと前記回路基板の所定のパッドとを接続した後,それらを樹脂で封止,成形し,外部端子としてはんだボールをマトリクス状に取り付ける。
【0049】
また,このようにして組み立てられた半導体装置は,必要がある場合は次に,バーンインにかける。これは,熱的ストレスおよび電気的ストレスを同時に付与し,初期的に内在する不良を加速的に選別するためのスクリーニング工程である。その後,バーンインと同様のソケットならびにテスタを用いて最終的な性能試験を実施し,所定の性能を満足したものが最終的な製品として供されるようにすることもできる。
【0050】
または、LSIの切断前に樹脂封止や外部端子取り付けを施し,しかる後に各LSIの単位に切断して半導体装置とする。このようにして,ウェハレベルCSP(ChipScale Package),あるいはウェハプロセスパッケージなどのような半導体装置を提供することができる。これによって構成した場合,製造効率が従来の方法に比べ高く形成できる。これらでは,ウェハの状態のままでLSIを一括してバーンインにかける必要がある。このような方法をWLBI(ウェハレベルバーンイン)と称しており,ウェハ全面のパッド群に対して一括にコンタクトできるよう,前述したプローブ構造を有するの集合体構造を使用して検査を行う。
【0051】
次に,図13は,本発明の別の実施形態を示すプローブ形成基板5の主要部部分断面斜視図である。本実施形態では,梁11の(図示しない)プローブを形成する先端部分側面が斜面ではなく垂直の側壁となっている。図12はこのことをさらに詳細に示す本実施形態の側面図である。必要な実効突起高さが比較的小さく,配線形成プロセスに不都合を与えないようであれば,このように必ずしも前述の斜面を有している必要はない。このような形状を採ることにより,ウェットエッチング法とドライエッチング法の混在するような複雑な製造プロセスを経なくても,ドライエッチング法のみで梁11およびプローブ5aを形成でき,かつ先に述べたと同様な効果を得ることができる。
【0052】
図8は,本発明のプローブ形成基板のプローブ面からの主要部部分図である。このように各梁11は基本的に同一の形状をなし,伴って各プローブ5aも必然的に一直線状に並んだ例を示している。対象とする被検査対象のパッドの位置によって隣接する梁11の間隔を対応して変えることができるので、隣接する梁11の間隔が異なる梁11が配置されている例を示している。一方,図9は本発明の別の実施形態を示すプローブ形成基板のプローブ面からの主要部部分図である。本実施形態では,各プローブ5aは一直線に並んでおらず,梁の長手方向である紙面横方向にずれている。実際の検査対象LSIではパッドが常に一直線状に並んでいるとは限らず,僅かにずれることも特異ではない。そのレイアウトに対応するためには,各梁11の付け根部を横方向にずらすことが理想的であるが,ずれの程度が僅かであり,荷重やスクラブに過大なばらつきを生じる恐れがなければ,このようにプローブ5aの位置のみをずらしてもよい。
【0053】
次に,図6を用いて本発明のプローブ形成基板の製造方法を説明する。図6(a)から(m)は,本発明のプローブ形成基板の製造プロセスすなわち加工工程の進行に伴う形状変化を順を追って示したものである。図6(a)から(m)それぞれの左右の図は,左側に梁およびプローブ形状の側面図を,右側にその正面図を示す。各工程を以下に説明する。
【0054】
図6(a)バージンウェハ:プローブを形成する基板となるバージンウェハ5を用意する。
【0055】
図6(b)プローブ,裏面マスク形成:ウェハ5の両面に熱酸化によって図示したような二酸化シリコンマスク17a,17bを形成する工程である。
【0056】
図6(c)エッチング:所定条件の水酸化カリウム水溶液を用いてマスクのない部分のウェハを表面よりウェットエッチングする工程である。このとき,ウェハ上下面はプローブ5aの所望の高さだけエッチングされる。マスク17aにより保護され突出した部分がプローブ5aとなる。
【0057】
図6(d)hp部パターンマスク形成:スクラブ量を増大するためのhp部段差を設けるためのパターンマスク17a,17dを熱酸化により形成する工程である。
【0058】
図6(e)エッチング:段差hp部を形成するために再度行うエッチング工程である。
【0059】
図6(f)梁分離パターンマスク形成:基板5のプローブ5a形成面と反対面より,各プローブ5a間および片持ち梁の先端面11aをエッチングして残留した部分で梁を構成し,各プローブ5aを分離するための梁分離パターンマスクを形成する工程である。
【0060】
図6(g)エッチング:垂直な側面を形成することのできるドライエッチング法によりエッチングを行い梁を個々に分離構成する工程である。この工程に限ってドライエッチング法を用いることは,狭ピッチに構成された各プローブ同士を分離する上で必須の措置である。以上で基板5内にプローブ5aおよび梁11を形成する工程は完了する。
【0061】
図6(h)マスク除去:所定条件のふっ酸溶液により基板5表面に残留したマスク(17c,17d)をエッチング除去する工程である。
【0062】
図6(i)絶縁膜形成:半導体であるシリコン基板5表面に後に金属配線を形成した際,両者を絶縁するための絶縁膜(二酸化シリコン膜)をシリコン基板5表面に形成する熱酸化工程である。
【0063】
図6(j)金属膜形成:後に配線となる金属パターンの下地膜となる金属膜19を予め表面全域にスパッタリングにより形成する工程である。
【0064】
図6(k)配線パターンマスク形成:下地膜上にレジスト20によって配線パターンを形成する工程である。
【0065】
図6(l)エッチング:レジスト20パターンに従い下地膜の不要部分をエッチング除去し,配線パターンを形成する工程である。
【0066】
図6(m)マスク除去,めっき:レジストを除去し,配線パターンに従ってめっき配線を行う工程である。
【0067】
例えば、このようにして形成したプローブ構造体を用いて検査を行うことにより、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも好適である。これらにおいて、プローブをウェハのパッドに効果的に適正量スクラブさせることにより導通に必要な荷重を小さく抑えられ,半導体装置の製造効率を高めることができる。
【0068】
【発明の効果】
本発明により,前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または,前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例の検査を行おうとする状態を示す略断面図
【図2】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の,プローブ面の反対面側の平面図
【図3】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の,プローブ面側の平面図
【図4】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部(a)正面図および(b)部分断面側面図
【図5】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図6】本発明の一実施例に関する製造方法を示す概要図
【図7】本発明の一実施例に関するプローブカードに用いるプローブ形成基板および検査対象ウェハの主要部部分断面側面図
【図8】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面(プローブ面)図
【図9】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面(プローブ面)図
【図10】本発明の一実施例に関するプロービングによるスクラブ機構を示すモデル図
【図11】梁長さLと実効プローブ高さhpおよびオーバドライブ10μm時のスクラブ量sの関係解析結果
【図12】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面側面図
【図13】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図14】比較例に関するプローブカードの略断面図
【図15】表面に多くのLSIを形成した状態のSiウェハの斜視図
【図16】図15のSiウェハから切り出したひとつのLSIの斜視図
【符号の説明】
1a:ウェハ,1b:LSI,1c:パッド,1d:保護膜,2:プリント配線板,5:プローブ形成基板,5a:プローブ,5at:プローブ先端,5b:配線,5d:プローブ形成面,5c:二次電極,5e:プローブ形成面の反対面,5f:梁付け根部,6:ホルダ,7:ウェハステージ,8:電極,9:プリント配線板の上面電極,10:スプリングプローブ,11:梁,11a:片持ち梁の先端面,12:突起,14:プローブカード,15:インタポーザ,16:ウェハプローバ,17a,17b,17c,17d:二酸化シリコンマスク,18:絶縁膜,19:金属膜,20:レジスト,21:配線,22:電極, Pp:プローブピッチ,
Claims (7)
- 半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、
前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体装置が配置される側に前記突起先端が位置するよう形成された半導体装置の検査装置。 - 被検査半導体装置の設置部と、前記被検査半導体装置の電極に電気的に連絡する突起を備えた半導体基板と、前記半導体基板の前記突起の形成される第一の主面側の反対側に位置する第二の主面側形成され前記半導体基板と電気的に連絡する導電経路を備える基板と、前記半導体装置の電極に前記突起を位置あわせする位置合わせ機構と、を備え、
前記半導体基板は板厚の厚い領域と前記厚い領域より板圧薄い領域を有する片持梁を有し、前記片持梁は板厚の薄い領域により構成される梁の先に前記突起が配置され、
前記被検査対象に前記突起が接触されていない状態で、前記第二の主面から前記梁までより離れて前記第一の主面が位置し、前記第二の主面から前記第一の主面より離れて前記突起先端が位置するよう形成された半導体装置の検査装置。 - 請求項1の半導体検査装置において、前記梁の前記突起が形成される側と反対側面に前記突起と前記二次電極を連絡する配線が形成されることを特徴とする半導体装置の検査装置。
- 請求項2の半導体検査装置において、前記被検査半導体装置に連絡する領域より、前記半導体基板から離れる側に前記二次電極に連絡する配線が伸びていることを特徴とする半導体装置の検査装置。
- 請求項1において、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より広く形成されることを特徴とする半導体装置の検査装置。
- 請求項2において、前記突起の少なくとも一部は,前記プローブ形成基板の前記第一の面を延長した平面と交差するよう形成されることを特徴とする半導体装置の検査装置。
- トランジスタ回路が半導体基板に形成された半導体装置を提供する工程と、前記提供された半導体装置の電気的特性を検査する工程と、前記電気的特性が不良でない半導体装置と不良の半導体装置とを選別する工程とを有する半導体装置の製造方法であって、
前記検査する工程は、前記半導体装置を検査装置に配置する工程と、
半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体が配置される側に前記突起先端が位置するよう形成された前記検査装置を前記被検査半導体装置と位置合わせする工程と、前記突起を前記半導体装置に接触させてスクラブさせる工程と、前記スクラブさせた後に前記半導体装置と電気的に導通させる工程と、前記検査装置を前記被検査半導体装置と離す工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373394A JP2004207412A (ja) | 2002-12-25 | 2002-12-25 | 半導体装置の検査装置及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373394A JP2004207412A (ja) | 2002-12-25 | 2002-12-25 | 半導体装置の検査装置及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004207412A true JP2004207412A (ja) | 2004-07-22 |
Family
ID=32811684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373394A Pending JP2004207412A (ja) | 2002-12-25 | 2002-12-25 | 半導体装置の検査装置及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004207412A (ja) |
-
2002
- 2002-12-25 JP JP2002373394A patent/JP2004207412A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405581B2 (en) | Probing system uses a probe device including probe tips on a surface of a semiconductor die | |
KR101250167B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
US6483328B1 (en) | Probe card for probing wafers with raised contact elements | |
JP4145293B2 (ja) | 半導体検査装置および半導体装置の製造方法 | |
US7271015B2 (en) | Manufacturing method of semiconductor integrated circuit device and probe card | |
US5481205A (en) | Temporary connections for fast electrical access to electronic devices | |
JP2007101373A (ja) | プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法 | |
US6828810B2 (en) | Semiconductor device testing apparatus and method for manufacturing the same | |
US20080110019A1 (en) | Probe card and method for constructing same | |
JP2002151557A (ja) | コンタクタ、プローブカード及びコンタクタの製造方法 | |
JP4372785B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2002082130A (ja) | 半導体素子検査装置及びその製造方法 | |
JPH0369131A (ja) | 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法 | |
US6946860B2 (en) | Modularized probe head | |
US7119362B2 (en) | Method of manufacturing semiconductor apparatus | |
JP2004144742A (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
US6660541B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP2002139540A (ja) | プローブ構造体とその製造方法 | |
JP2004015030A (ja) | 半導体装置の製造方法 | |
EP1625406A2 (en) | Device probing using a matching device | |
JP2004207412A (ja) | 半導体装置の検査装置及び製造方法 | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP2007121152A (ja) | 半導体集積回路装置の製造方法およびプローブカードの製造方法 | |
JP3128200B2 (ja) | 電子回路基板の検査方法 |