WO2005003793A1 - プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法 - Google Patents

プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2005003793A1
WO2005003793A1 PCT/JP2004/009412 JP2004009412W WO2005003793A1 WO 2005003793 A1 WO2005003793 A1 WO 2005003793A1 JP 2004009412 W JP2004009412 W JP 2004009412W WO 2005003793 A1 WO2005003793 A1 WO 2005003793A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal film
electrodes
contact terminals
probe
probe card
Prior art date
Application number
PCT/JP2004/009412
Other languages
English (en)
French (fr)
Inventor
Susumu Kasukabe
Takeshi Yamamoto
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US10/562,797 priority Critical patent/US7420380B2/en
Publication of WO2005003793A1 publication Critical patent/WO2005003793A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06744—Microprobes, i.e. having dimensions as IC details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Definitions

  • the present invention relates to a probe card, a semiconductor inspection apparatus using a probe sheet or a probe card, and a method for manufacturing a semiconductor device.
  • FIG. 1 In a semiconductor device manufacturing process performed after a semiconductor element circuit is formed on a wafer, an example of a flow of an inspection process is mainly described as an example of a packaged product, a bare chip, and a CSP, which are typical types of semiconductor device shipping. This is shown in FIG.
  • FIG. 1 In the manufacturing process of a semiconductor device, the following three inspections are roughly performed as shown in FIG. First, it is performed in a wafer state where the semiconductor element circuits and electrodes are formed on the wafer, and a wafer inspection is performed to understand the conduction state and the operation state of the electric signal of the semiconductor element. Subsequently, the semiconductor element is unstable at a high temperature or a high applied voltage. These are burn-in inspections for extracting semiconductor devices and screening inspections to understand product performance before shipping semiconductor devices.
  • US Pat. No. 5,461,326 is a prior art of a device (semiconductor inspection device) used for testing such a semiconductor device.
  • the technique of U.S. Pat.No. 5,461,326 is provided with a thin film support frame, a flexible thin film secured to the support frame, and a central region on the outer surface of the thin film to be pressed onto the contact pads of the device under test. Multiple test probe contacts, multiple conductive traces on the membrane connecting each probe contact to the test circuit, and the probe test contacts being pressed onto the contact pads of the equipment to be tested.
  • a self-leveling thin film test probe comprising:
  • a contact pressure applying means for applying pressure to the contact terminal group and a compliance mechanism in which, when the tip end face of the contact terminal group is brought into contact with the surface of the electrode group, the tip end face of the contact terminal group comes out parallel to the electrode group surface.
  • a detection system that performs electrical detection by bringing the connection device into contact with an electrode of an object to be detected.
  • the thin film is in a stretched state, the arrangement of the distal end portion of the contact terminal is expanded, and it is difficult to secure the positional accuracy of the distal end. Furthermore, the pivot post and the pressure plate may be hit against the test object in an inclined state by the initial parallelizing mechanism, and there is a great risk of damaging the test object. .
  • the probing corresponding to the narrow pitch multi-pins accompanying the increase in the density of the object to be inspected such as a semiconductor element is performed by using the object to be inspected. And ensure the position accuracy of the tip of the contact terminal without damaging the contact terminal. It was unsatisfactory to realize a method that was stable under load and easy to assemble.
  • the pitch of the electrodes has become narrower (for example, about 0.1 mm or less) and the density has been further increased. Operation tests at high temperatures (for example, 85 ° C and 150 ° C) for grasping the tendency have been conducted, and a detection device that can cope with these has been desired.
  • An object of the present invention is to provide a probe card having a probe sheet capable of ensuring the positional accuracy of the tip end of a contact terminal and reliably detecting a semiconductor element having a narrow pitch electrode structure, and the probe sheet or the probe.
  • An object of the present invention is to provide an inspection method and apparatus using a card.
  • a probe having a plurality of contact terminals that come into contact with electrodes provided on an object to be inspected, wiring drawn out from each of the contact terminals, and a multilayer wiring board having electrodes that are electrically connected to the wiring.
  • an electrode of the multilayer wiring board and the wiring are electrically connected through a peripheral electrode.
  • a multilayer wiring board electrically connected to a tester for inspecting electrical characteristics of a device under test, a plurality of peripheral electrodes connected to electrodes of the multilayer wiring substrate, and a plurality of peripheral electrodes provided on the device under test.
  • a probe sheet having a plurality of contact terminals in contact with the electrodes, wherein the probe sheet further comprises a first metal film formed so as to surround the plurality of contact terminals. And a second metal film formed so as to surround the first metal film.
  • Dicing the wafer and separating each of the semiconductor elements, wherein the step of detecting the electrical characteristics of the semiconductor elements comprises:
  • a plurality of contact terminals for contacting the electrodes of the semiconductor element Using a probe sheet having a first metal film formed as described above and a second metal film formed so as to surround the first metal film,
  • a semiconductor device may be in a wafer state (eg, FIG. 1A) on which circuits are formed, or may be a semiconductor device (eg, FIG. 1B), and may be packaged thereafter. (QFP, BGA, CSP, etc.).
  • FIG. 1B is an example of the object to be inspected, and the arrangement of the electrodes 3 does not matter whether it is a peripheral electrode arrangement or a full-surface electrode arrangement.
  • the probe sheet refers to a sheet having contact terminals that come into contact with an electrode to be tested and wiring drawn out therefrom.
  • a probe card is a structure that is connected to an electrode to be tested and functions as a connector for electrically connecting a tester, which is a measuring instrument, to the test object (for example, the structure shown in FIGS. 2A and 2B). Structure).
  • FIG. 2A is a cross-sectional view showing a main part of the probe card according to the first embodiment of the present invention
  • FIG. 2B is an exploded perspective view showing main components thereof.
  • a support member (upper fixing plate) 7 and an intermediate plate 24 screwed to the support member 7 are fixed to the center of the probe card so as to be adjustable in the height direction.
  • a spring 12b which has a projection 12a, serves as a center pivot, and is provided with a spring 12b for applying a pressing force to the probe sheet 6 via a push piece 22 movable with the tip of the projection 12a as a fulcrum.
  • a frame 21 bonded and fixed to the back surface so as to surround the region where the plurality of contact terminals 4 of the probe sheet 6 are formed, and the back surface of the region of the probe sheet 6 where the contact terminals 4 are formed.
  • an intermediate plate 24 having a cushioning member 23 such as a silicone sheet and a push piece 22 at the center thereof and screwed to the frame 21. Then, the support member 7 is parallelized between the surface of the contact terminal 4 of the probe card and the corresponding electrode surface of the semiconductor element by the parallel adjustment screw 25 provided on the support member 7.
  • the push probe 22 held at the front end of the spring probe 12 installed at the center of the intermediate plate 24 so as to be tilted slightly by the projection 12a at the tip of the spring probe 12 is moved to a desired position by the spring probe 12.
  • a substantially constant pressing force for example, about 500 pins, about 20 mm at a pushing amount of 150 ⁇ m
  • a desired substantially constant pressing force is applied to the area where a plurality of contact terminals are formed.
  • a compliance mechanism with a structure that gives a pressing force is formed at the center of the upper surface of the push piece 22.
  • the probe sheet 6 has a plurality of contact terminals 4 for contacting the electrode group 3 of the semiconductor element 2 in the central area on the probing side of the sheet.
  • a metal film 30b is formed in a region corresponding to the metal film 30a and the frame 21 so as to double surround the contact terminal 4, and signals are transmitted / received to / from the multilayer wiring board 50 around four sides of the probe sheet 6.
  • a plurality of peripheral electrodes 5 are formed, and a metal film 30c is formed in a region corresponding to the peripheral electrode fixing plate 9 so as to surround the peripheral electrode 5, and a metal film 30c is formed between the contact terminal 4 and the peripheral electrode 5.
  • the probe sheet 6 is formed with a large number of lead wires 20 formed thereon.
  • a frame 21 is adhered and fixed to the rear surface of the probe sheet 6 in the area where the contact terminals 4 are formed, and the peripheral electrode is fixed to the rear surface of the portion of the probe sheet 6 for transmitting and receiving signals where the peripheral electrode 5 is formed.
  • the plate 9 is fixed by bonding.
  • the frame 21 is screwed to the intermediate plate 24.
  • the spring probe 12 is fixed to the intermediate plate 24, and the projection 12 a at the lower end is configured to engage with a conical groove 22 a formed at the center of the upper surface of the push piece 22.
  • the metal film 30d may be formed also in the center.
  • the metal film 30c has a pattern of knocking pin holes 30e and screw insertion holes 30f for positioning. Thereby, the assemblability can be improved.
  • a knock pin hole 30 e for positioning the metal film 30 c, a corresponding knock pin hole 50 e of the multilayer wiring board 50, a knock pin hole 33 e of the lower holding plate 33, and the surroundings Using the knock pin holes 9 e of the electrode fixing plate 9, the entirety is positioned by the dowel pins 34, and the peripheral electrode fixing plate 9 is screwed and fixed to the lower holding plate 33.
  • a peripheral holding plate 32 is sandwiched between the peripheral electrode fixing plate 9 fixed to the probe sheet 6 so as to surround the group of the peripheral electrodes 5, and a dowel pin hole 9 e of the peripheral electrode fixing plate 9 and the periphery are formed.
  • the group of peripheral electrodes 5 is connected to the electrodes 50a of the multilayer wiring board 50 via the cushioning material 31. Press and connect.
  • the metal film 30a secures the positional accuracy of the contact terminal group, and has a flexible probe system without the metal film 30 between the metal film 30b formed in the region corresponding to the frame 21 and the metal film 30a inside the metal film 30b. It is possible to realize a structure in which the copying operation can be performed while maintaining the portion lined with the metal film at the subtle inclination of the wafer surface to be contacted in the contact area.
  • the metal film 30a since the plurality of contact terminals 4 are surrounded by the metal film 30a, it is possible to prevent an extra stress from being applied to a region where the contact terminals are formed at the time of the inspection operation. Contact can be realized.
  • the metal film 30 can be made to substantially match the object to be inspected (silicon wafer). , The position accuracy of the contact terminal tip can be secured even at high temperatures
  • the strength of the probe sheet 6 is reduced by forming the metal film 30c in the region corresponding to the peripheral electrode fixing plate 9 so as to surround the group of the peripheral electrodes 5 in the peripheral portion of the probe sheet 6.
  • the positional accuracy of the peripheral electrode group can be ensured, and handling during assembly becomes easy.
  • the assembling work can be facilitated.
  • FIG. 3A is a sectional view showing a main part of a connection device according to a second embodiment of the present invention
  • FIG. 3B is an exploded perspective view showing main components thereof.
  • the second embodiment of the present connection device differs from the first embodiment in that a spring plunger 13 and a protruding pusher are used instead of the spring probe 12 as a means for applying a pressing force to the pusher piece 22.
  • a pin 14 or using a structure in which the intermediate plate 24 to which the spring plunger 13 is fixed and the supporting member 7 are movably held by a leaf spring 15 or a contact terminal group of the metal film 3 Oa. If there is an interval in the center of 4, the point is that the metal film 30d is also formed in the center. Any of the changes can be implemented in combination with the structure disclosed in the example of the first embodiment as necessary.
  • the compliance mechanism for applying a desired substantially constant pressing force is not limited to the above embodiment, and may be variously changed.
  • FIGS. 4A to 4H show, among the manufacturing processes for forming the probe card shown in FIGS. 2A and 2B, a truncated pyramid-shaped hole formed by anisotropic etching in a silicon wafer 80 as a mold.
  • a metal film is bonded to the polyimide sheet with a polyimide adhesive sheet, and a reinforcing plate and a positioning knock pin hole are formed on the metal film.
  • the manufacturing process for forming the probe sheet 6 formed by etching is shown in the order of steps.
  • a silicon dioxide film 81 of about 0.5 ⁇ m is formed on both sides of the (100) plane of a silicon wafer 80 having a thickness of 0.2-0.6 mm by thermal oxidation, a photoresist is applied, and photolithography is performed.
  • the silicon dioxide film 81 is etched and removed with a mixed solution of hydrofluoric acid and ammonium fluoride using the photoresist as a mask.
  • the silicon wafer 80 is anisotropically etched with a strong alkaline solution (for example, potassium hydroxide) to form a truncated pyramid-shaped etching hole 80a surrounded by a (111) plane. Is performed.
  • a strong alkaline solution for example, potassium hydroxide
  • the die material using the silicon wafer 80 as a die material can be variously changed as long as it has crystallinity.
  • the hole formed by anisotropic etching has a truncated pyramid shape. Various changes can be made within the range described above. Also, it is possible to contact the electrode to be contacted with a plurality of contact terminals.
  • the step shown in FIG. 4B is performed.
  • the silicon dioxide film 81 used as a mask is removed by etching with a mixed solution of hydrofluoric acid and ammonium fluoride, and the entire surface of the silicon wafer 80 is again thermally oxidized in wet oxygen to form the silicon dioxide film 82.
  • a conductive coating 83 is formed on the surface
  • a polyimide film 84 is formed on the surface of the conductive coating 83
  • a contact terminal 4 is formed at the position where the contact terminal 4 is to be formed.
  • a step of removing a certain polyimide film 84 up to the surface of the conductive coating 83 is executed.
  • a chromium film having a thickness of about 0.1 / m is formed by forming a chromium film by a sputtering method or an evaporation method.
  • a copper film having a thickness of about 1 ⁇ m may be formed by depositing copper on the surface by sputtering or vapor deposition.
  • a copper film having a thickness of several meters may be formed on the copper film so as to increase the resistance to laser radiation.
  • laser drilling or dry etching with an aluminum mask formed on the surface of the polyimide film 84 may be used.
  • the step shown in FIG. 4C is performed.
  • the conductive coating 83 is used as an electrode, and a material having high hardness is used as a main component, and the contact terminal 4 and the connection electrode portion 4b are electrically attached to the conductive coating 83 exposed at the opening of the polyimide film 84.
  • a material having a high hardness for example, nickel terminal 8a, rhodium 8b, and nickel 8c are sequentially plated to form contact terminal portion 8 integrally with contact terminal 4 and connection electrode portion 4b.
  • a conductive coating 86 is formed on the contact terminal portion 8 and the polyimide film 84, a photoresist mask 87 is formed, and a wiring material 88 is applied.
  • a chromium film having a thickness of about 0.1 ⁇ m is formed by forming a chromium film by a sputtering method or a vapor deposition method.
  • a copper film having a thickness of about 1 ⁇ m may be formed by forming copper on the surface by sputtering or vapor deposition. Further, copper may be used as a wiring material.
  • the step shown in FIG. 4D is performed.
  • the photoresist mask 87 is removed, and the conductive coating 86 is soft-etched and removed using the wiring material 88 as a mask.
  • an adhesive layer 89 and a metal film 30 are formed, and a photoresist mask 91 is formed on the metal film 30. I can do it.
  • the adhesive layer 89 for example, a polyimide-based adhesive sheet or an epoxy-based adhesive sheet may be used.
  • a 42 alloy linear expansion coefficient of 4 ppm Z ° C with an alloy of 42% nickel and 58% iron
  • invar for example, a linear expansion coefficient of 1% with an alloy of 36% nickel and 64% iron.
  • 5 ppm / ° C and a metal sheet close to the linear expansion coefficient of a silicon wafer (silicon mold material) 80 are bonded to a polyimide film 84 on which a wiring material 88 is formed with an adhesive layer 89.
  • the strength of the formed probe sheet 6 can be increased, the area can be increased, and positional accuracy can be ensured under various conditions, such as prevention of displacement due to temperature during inspection.
  • a material having a linear expansion coefficient close to the linear expansion coefficient of the semiconductor element to be inspected may be used as the metal film 30 in order to ensure positional accuracy during burn-in inspection.
  • the bonding step is performed, for example, by using a polyimide film on which the contact terminals 8 and the wiring material 88 are formed.
  • the step shown in FIG. 4E is performed.
  • a process ring 95 is fixed to the metal film 30 with an adhesive 96, a protective film 97 is bonded to the process ring 95, and the center is cut out.
  • the protective film 98 as a mask, the silicon dioxide 82 is removed by etching with a mixed solution of hydrofluoric acid and ammonium fluoride.
  • spray etching may be performed with a ferric chloride solution.
  • the photoresist mask may be a liquid resist or a film resist (dry film).
  • the step shown in FIG. 4F is performed.
  • the protective films 97 and 98 are used.
  • a silicon etching protection jig 100 is attached to remove silicon by etching.
  • the process ring 95 is screwed to the intermediate fixing plate 100d, and is mounted between the stainless fixing jig 100a and the stainless steel lid 100b via the o-ring 100c. May be removed by etching with a strong alkaline solution (for example, potassium hydroxide).
  • a strong alkaline solution for example, potassium hydroxide
  • the step shown in FIG. 4G is performed.
  • the protective jig 100 for silicon etching was removed, and a protective film was adhered to the process ring 95 as in FIG. 4D, and the silicon dioxide 82, the conductive coating 83 (chromium and copper), and the nickel 8a were removed by etching.
  • the protective film After removing the protective film, apply an adhesive 96b between the frame 21 of the probe sheet and the metal film 30b, and between the peripheral electrode fixing plate 9 and the metal film 30c. It is fixed at a fixed position.
  • the silicon dioxide film 82 may be removed by etching with a mixture of hydrofluoric acid and ammonium fluoride, the chromium film may be removed by etching with a potassium permanganate solution, and the copper film and the nickel film 8a may be removed by etching with an alkaline copper etching solution. .
  • rhodium plating 8b exposed on the contact terminal surface is used because the hardness of the electrode 3 is higher than that of Eckenole, which is hard to be oxidized, and the contact resistance is low. This is because it is stable.
  • 5A to 5E show another manufacturing process for forming a probe sheet in the order of steps.
  • a pyramid-shaped etching hole 80a is formed in the silicon wafer 80 shown in FIG. 4A, a silicon dioxide film 82 is formed on the surface thereof, and a connection terminal is formed on the surface of the conductive coating 83 formed thereon.
  • a step of forming a photoresist mask 85 so as to open the portion 8 is performed.
  • the conductive coating 83 is applied.
  • a step is performed in which the contact terminals 4a and the connection electrode portions 4b are integrally formed as a power supply layer by electroplating, and the photoresist mask 85 is removed.
  • the plating material for example, nickel 8a, rhodium 8b, and nickel 8c are sequentially plated to form the contact terminal portion 8 integrally with the contact terminal 4a and the connection electrode portion 4b.
  • a polyimide film 84b is formed so as to cover the contact terminal portion 8 and the conductive coating 83, and the polyimide film 84b at a position where a lead wiring connection hole from the contact terminal portion 8 is to be formed is formed. Then, the contact material is removed to the surface of the contact terminal portion 8, a conductive coating 86 is formed on the polyimide film 84b, a photoresist mask 87 is formed, and then a wiring material 88 is deposited.
  • a chromium film having a thickness of about 0.1 ⁇ m is formed by a method or a vapor deposition method, and copper is formed on the surface on which the chromium film is formed by a sputtering method or a vapor deposition method.
  • a copper film having a thickness of about 1 ⁇ m may be formed.
  • the wiring material use copper plating or nickel plated copper plating.
  • the step shown in FIG. 5D is performed.
  • the photoresist mask 87 is removed, the conductive coating 86 is removed by etching using the wiring material 88 as a mask, the adhesive layer 89 and the metal film 90 are bonded, and the metal film 90 is etched with the photoresist mask.
  • a desired metal film pattern is formed.
  • the probe sheet is attached to the probe card 105 as shown in FIG. 5E.
  • the method of manufacturing the probe sheet is the same as the method of manufacturing the probe sheet described with reference to FIGS. 4A-4H and FIGS. 5A-5E, except that a plating film for selective etching is initially formed.
  • the selective plating film 61 secures the height of the contact terminals (the amount of protrusion of the polyimide film). It is something you need to do. In this manufacturing process, even when making contact terminals using holes formed by anisotropic etching as mold members, the height can be adjusted independently and freely while maintaining a narrow pitch and high density of contact terminals. You.
  • FIGS. 6A to 6G An example of a manufacturing method for forming a probe sheet using the selective plating film 61 will be described below with reference to FIGS. 6A to 6G.
  • a pyramid-shaped etching hole is formed in the silicon wafer 80, and a silicon dioxide film 82 and a conductive coating 83 are formed on the surface thereof.
  • a pattern of a photoresist 60 or a dry film is formed on a portion where the contact terminal portion 8 is to be formed.
  • the step shown in FIG. 6B is performed.
  • the selective plating film 61 is deposited.
  • the selective plating film 61 for example, copper is plated by 1050 ⁇ m.
  • a chromium film is formed on the surface of the photoresist 60 and the selective plating film (copper plating layer) 61, a polyimide film 62 is formed on the surface, and an aluminum mask 63 is formed on the surface of the polyimide film 62.
  • the chromium film having a thickness of about 0.1 / m is formed in order to secure adhesion to polyimide in the process, and the chromium film can be omitted.
  • the step shown in FIG. 6D is performed.
  • the aluminum film 63 formed on the surface of the polyimide film 62 is used to remove the polyimide film 62 and the photoresist 60 by laser or dry etching to remove the portion corresponding to the portion where the contact terminal portion 8 is formed. Is executed.
  • the step shown in FIG. 6E is performed.
  • the aluminum mask 63 is removed, the conductive coating 83 and the selective plating film 61 are used as electrodes, and a material having a high hardness is used as a main component to perform electroplating.
  • 4b is integrally formed.
  • a plating material having high hardness for example, nickel contact 8a, rhodium 8b, and nickel 8c may be sequentially plated to form the contact terminal portion 8 integrally with the contact terminal 4a and the connection electrode portion 4b.
  • the probe sheet shown in FIG. 6G is formed by the same steps as in FIGS. 4E to 4G.
  • a plating film for selective etching is initially formed in the same manner as in FIGS. 6A to 6G in order to secure the height of the contact terminal (projection amount from the polyimide film). Except for this point, the method is the same as the method of manufacturing the probe sheet described in FIGS. 4A-4H and FIGS. 5A-5E.
  • the difference from the process shown in FIGS. 6A-6G is that the photoresist 60 formed on the portion where the contact terminal portion 8 is formed is removed and the contact terminal portion is integrally filled with polyimide.
  • FIGS. 7A to 7E2 An example of a manufacturing method for forming a probe sheet using the selective plating film 61 will be described below with reference to FIGS. 7A to 7E2.
  • a pyramid-shaped etching hole is formed in a silicon wafer 80, a silicon dioxide film 82 and a conductive coating 83 are formed on the surface thereof, and a contact terminal portion 8 is formed.
  • a pattern of a photoresist 60 or a dry film is formed on the portion to be formed, and a selective plating film 61 is deposited using the conductive coating 83 as an electrode.
  • the photoresist 60 is completely removed up to the surface of the conductive coating 83, and thereafter, a chromium film 64 is formed, and a polyimide film is formed by filling the contact terminals integrally with the polyimide 62a. In this case, the chromium film can be omitted.
  • the probe sheet shown in FIG. 6G is formed in the same steps as in FIGS. 6D to 6G.
  • the polyimide adhesive layer and the polyimide film are removed around the contact terminals by laser or dry etching or the like, and are reinforced with the metal film.
  • a cantilever having a contact terminal portion supported by a wiring material or a cantilever as shown in FIG. 7E may be formed.
  • the height of the contact surface of the contact terminal varies and the absorption amount can be increased.
  • the structure of these cantilever beams or cantilever beams may be formed in the same manner in other probe sheet manufacturing methods.
  • FIGS. 8A to 8D a method of manufacturing the probe sheet according to the fifth embodiment will be described. The fabrication process will be described.
  • the contact terminals 8 are formed using a photoresist 65, and the photoresist 65 is removed to expose the contact terminals 8, and after covering with a polyimide film 84b,
  • the method is the same as the method for manufacturing the probe sheet described with reference to FIGS. 6A to 6G, except that a part of the polyimide film 84b is removed to form the lead wiring 88.
  • the step shown in FIG. 8A is performed.
  • This step is similar to the steps shown in FIGS. 6A to 6E, and uses the pattern of the photoresist 65 on the surface of the selective plating film 61 to form a pyramid-shaped etching hole formed in the silicon wafer 80 as a mold material to form the contact terminal portion 8.
  • the step shown in FIG. 8B is performed.
  • the photoresist 65 is removed, the surface of the contact terminal portion 8 opposite to the silicon wafer 80 is exposed, covered with a polyimide film 84b, and then an aluminum mask 63a is formed.
  • the step shown in FIG. 8C is performed.
  • the polyimide film 84b at a portion connected to the lead-out wiring 88 is removed to reach the surface of the contact terminal portion 8, and then the lead-out wiring and bonding are performed in the same process as FIG. 6F. This forms the pattern of the layer 89 and the metal film 30.
  • the probe sheet shown in FIG. 8D is formed by the same steps as in FIGS. 4E to 4G.
  • a probe sheet surface both surfaces or one surface
  • a probe sheet structure sandwiching a ground layer Just fine.
  • a sputtered film of a conductive material is formed on the surface on which the pattern of the metal film is formed. Chromium, titanium, copper, gold, nickel, etc. can be used alone or in combination as a sputtering film material.
  • the metal film 30 it is also possible to leave the metal film 30 as much as possible and use it as the ground layer 70.
  • a copper film is drawn out of the adhesive layer 89 on the lead wiring 20 and the metal film 30. It may be formed as a multilayer film between them and used as the ground layer 70.
  • FIG. 10 for example, immediately after FIG. 4F, the silicon wafer 80 is etched away, and at the stage where the conductive coating 83 is exposed on the surface, a photoresist mask is formed and the conductive coating 83 is grounded. It is also possible to form the layer 70.
  • the method of forming the ground layer of the probe sheet can be applied to the probe cards of any of the manufacturing methods shown in FIGS. 4A and 8D described above.
  • FIGS. 14A and 14B are cross-sectional views in which the ground layer 70 and the power supply layer 71 are formed in a sheet shape, and the mounted components 72 are connected to the sequentially laminated probe sheet 6, and FIG. 14B is a plan view in which the mounted components 72 are connected to the surface of the probe sheet 6.
  • a schematic diagram is shown. For example, when connecting the mounted component 72 to the probe sheet 6 in the state shown in Fig.
  • the wiring width of the ground and power supply wiring as wide as possible to reduce the wiring resistance, and connect the ground wiring and the power supply wiring.
  • the insulating layer that will be the connection electrode for the components to be mounted on each wiring is drilled using a drilling technique such as laser or dry etching.
  • a via forming hole 72a is provided, the hole is filled with a conductive material 72b such as solder or plating, and the mounted component 72 may be bonded to the probe sheet 6 by solder bonding or metal diffusion bonding.
  • the pattern of the peripheral electrode group 5 for conducting the group of the peripheral electrode 5 of the probe sheet 6 to the electrode group 5 Oa formed on the surface of the multilayer wiring substrate 50 and the corresponding electrode of the multilayer wiring substrate 50 An example of the pattern of group 50a is shown in FIG.
  • the wirings 20 and the peripheral electrodes 5 of the probe sheet 6 are formed, for example, by forming thin-film wirings by the manufacturing process of FIGS. 4A to 8D so that the contact terminals protrude from one surface of the polyimide sheet.
  • the wiring 20 is formed inside. Therefore, since the wiring 20 is covered with the polyimide, the wiring 20 does not come into contact with the electrode group 50a formed on the surface of the multilayer wiring board 50, so that a short circuit does not occur.
  • the group of the peripheral electrodes 5 of the probe sheet 6 is positioned using the above-mentioned knock pins 34 to the electrode group 50a connected to the internal wiring 50b of the multilayer wiring board 50 by the through-hole vias 50d, and the buffer material 31 is placed. Holding plate around The two electrodes are pressed against each other.
  • the formation of a plurality of peripheral electrodes 5 of the probe sheet 6 with respect to the individual electrodes 50a reduces the possibility of contact failure due to abnormal contact surface, foreign matter, unevenness, etc. This is to ensure that the contact has been made.
  • the provision of a plurality of contact terminals on each of the peripheral electrodes 5 may be formed when the dimensions of the electrodes have a margin, and it is needless to say that only one contact terminal may be provided.
  • the peripheral electrode 5 can be a contact terminal having a pyramid shape or a truncated pyramid shape.
  • a contact terminal with hardness can achieve stable contact characteristics with low contact pressure, and since it is formed by the photolithography process, a connection with good tip position accuracy can be achieved. realizable. Since the tip position accuracy is good for the above-described reason, accurate connection with the electrode group 50a of the multilayer wiring board 50 can be easily realized only by positioning using the positioning holes.
  • the peripheral electrodes 5 for connecting to the electrode group 50a of the multilayer wiring board can be formed together with the contact terminals 4 for connecting the wafer electrodes on the same surface side, which is efficient.
  • FIG. 11 is a diagram showing an overall configuration of an inspection system including a semiconductor inspection device according to the present invention.
  • FIG. 11 shows a test apparatus for performing an electrical characteristic inspection by applying a desired load to the surface of the wafer 1.
  • the load of the spring probe 12 is applied to all the contact terminals, and the contact terminal 4, which is in contact with the electrode 3 of the wafer 1, the lead-out wiring 20, the peripheral electrode 5, the electrode 50a of the wiring board 50, the internal wiring 50b, and the connection
  • An electric signal for inspection is transmitted / received to / from a tester (not shown) for inspecting electric characteristics of the semiconductor device through the terminal 50c.
  • the probe card is configured as a wafer prober.
  • the inspection system includes a sample support system 160 that supports a semiconductor wafer 1 to be inspected, and a probe card 120 that contacts an electrode 3 of the inspection object (wafer) 1 to transmit and receive an electric signal.
  • a drive control system 150 for controlling the operation of the sample support system 160, a temperature control system 140 for controlling the temperature of the test object 1, and a test of the electrical characteristics of the semiconductor element (chip) 2.
  • a tester 170 that performs This semiconductor wafer 1 has a large number of semiconductor elements (chips) arranged thereon, and a plurality of electrodes 3 as external connection electrodes are arranged on the surface of each semiconductor element.
  • the sample support system 160 includes a sample stage 162 provided with the semiconductor wafer 1 detachably mounted thereon and provided substantially horizontally, an elevating shaft 164 vertically arranged to support the sample stage 162, and an elevating shaft It comprises a lifting drive 165 that drives the 164 up and down, and an XY stage 167 that supports the lifting drive 165.
  • the X—Y stage 167 is fixed on the housing 166.
  • the elevating / lowering drive unit 165 includes, for example, a stepping motor.
  • the positioning operation of the sample table 162 in the horizontal and vertical directions is performed by combining the moving operation of the XY stage 167 in the horizontal plane, the vertical movement by the elevation drive unit 165, and the like.
  • the sample table 162 is provided with a rotation mechanism (not shown) so that the sample table 162 can be rotationally displaced in a horizontal plane.
  • the probe system 120 is arranged above the sample table 162. That is, for example, the probe card 120 and the multilayer wiring board 50 shown in FIGS. 2A and 2B are provided in a posture facing the sample table 162 in parallel.
  • Each contact terminal 4 is connected to the wiring board 50 through the lead wire 20 provided on the probe sheet 6 of the probe card 120, the peripheral electrode 5 and the electrode 50a and the internal wiring 50b of the multilayer wiring board 50. It is connected to the provided connection terminal 50c, and is connected to the tester 170 via a cable 171 connected to the connection terminal 50c.
  • a heating element capable of controlling the temperature may be formed on the surface or inside of the probe sheet or the probe card in advance.
  • a heating element for example, a metal material having a high resistance value such as Ni-Cr or a high-resistance conductive resin is directly formed on the probe sheet or the multilayer wiring board layer, or a sheet formed with the material is formed on the probe sheet. You can put it on the probe card or sandwich it.
  • the heated liquid as a heating element is caused to flow through the tubes in the heat block, and the heat block is brought into contact with the probe card.
  • the probe sheet is independently maintained at the inspection temperature as described above. As a result, it is possible to prevent the occurrence of a temperature difference during the inspection between the wafer and the probe sheet, and it is possible to perform accurate positioning accuracy probing.
  • the drive control system 150 is connected to the tester 170 via the cable 172. Further, the drive control system 150 sends a control signal to an actuator of each drive unit of the sample support system 160 to control its operation. That is, the drive control system 150 includes a computer therein and controls the operation of the sample support system 160 in accordance with the progress information of the test operation of the tester 170 transmitted via the cable 172. In addition, the drive control system 150 includes an operation unit 151, and receives input of various instructions related to drive control, for example, receives an instruction of a manual operation.
  • the sample stage 162 is provided with a heater 141 for heating the semiconductor element 2.
  • the temperature control system 140 controls the temperature of the semiconductor wafer 1 mounted on the sample table 162 by controlling the heater 141 or the cooling jig of the sample table 162. Further, the temperature control system 140 includes an operation unit 151, and receives input of various instructions related to temperature control, for example, receives an instruction of a manual operation. Here, the temperature may be controlled by interlocking the temperature controllable heating element provided in a part of the probe sheet or the probe card and the heater 141 of the sample table 162.
  • the semiconductor wafer 1 to be inspected is positioned and placed on the sample table 162, and the drive of the XY stage 167 and the rotating mechanism is controlled to form a plurality of semiconductor wafers 1 arranged on the semiconductor wafer 1.
  • the group of electrodes 3 formed on the semiconductor element is positioned immediately below a number of contact terminals 4 arranged side by side on the probe card 120.
  • the drive control system 150 operates the lifting / lowering drive unit 165 to push up about 30-100 ⁇ m from the time when the entire surface of the large number of electrodes (contacted materials) 3 contacts the tip of the contact terminal.
  • each of the many contact terminals 4 having a high degree of flatness secured with high accuracy.
  • the leading ends of the semiconductor wafers 1 are arranged in parallel on the semiconductor wafer 1 by following the surface of a group (total) of a large number of electrodes 3 arranged on the semiconductor element by a compliance mechanism (pressing mechanism). Material to be contacted (Pole) The contact is performed by pushing in based on a uniform load (about 3 to 150 mN per pin) according to (3), and the resistance between each contact terminal (4) and each electrode (3) is low (0.01 ⁇ -0. 1 ⁇ ).
  • an operation current, an operation inspection signal, and the like are exchanged between the semiconductor element formed on the semiconductor wafer 1 and the tester 170 via the cable 171, the wiring board 50, and the contact terminal 4, and It is determined whether or not the operation characteristics of the semiconductor element are acceptable. Further, the above-described series of detection operations is performed for each of the plurality of semiconductor elements formed on the semiconductor wafer 1, and it is determined whether or not the operation characteristics are acceptable.
  • the method of manufacturing a semiconductor device includes the steps of forming a circuit on a wafer to form a semiconductor element, and the electrical characteristics of a plurality of semiconductor elements 2 at the wafer level by the semiconductor inspection apparatus according to the present invention. All at once, a step of dicing the wafer and separating each of the semiconductor elements, and a step of sealing the semiconductor elements with a resin or the like.
  • Another method for manufacturing a semiconductor device includes a step of forming a circuit on a wafer to form a semiconductor element, and a step of forming a plurality of semiconductor elements 2 at a wafer level by the semiconductor inspection apparatus according to the present invention.
  • the method includes a step of inspecting electrical characteristics at a time, and a step of dicing the wafer and separating the wafer into individual semiconductor elements.
  • a step of forming a circuit on a wafer to form a semiconductor element a step of sealing the wafer with a resin or the like, a step of sealing the wafer, And a step of collectively detecting the electrical characteristics of the plurality of semiconductor elements 2 formed by the semiconductor inspection apparatus according to the present invention.
  • Another method for manufacturing a semiconductor device includes a step of forming a circuit on a wafer to form a semiconductor element, a step of sealing the wafer with a resin or the like, and a step of sealing the wafer with a resin or the like. Having a step of collectively inspecting the electrical characteristics of the plurality of semiconductor elements 2 formed by the semiconductor inspection apparatus according to the present invention, and a step of dicing the wafer and separating each semiconductor element It is. [0096] In the step of inspecting the electrical characteristics of the semiconductor element 2 in the above-described method for manufacturing a semiconductor device, good contact characteristics can be obtained with good positional accuracy by using the probe card disclosed in the present application.
  • the indentation on the electrode of the semiconductor element 2 becomes a point (point having a hole in a pyramid shape or a truncated pyramid shape), a small area having no indentation is formed on the electrode surface. Will remain, and even if there are multiple contact inspections as shown in Fig. 12, it can be handled.
  • FIG. 1A is a perspective view showing a wafer to be contacted on which semiconductor elements (chips) are arranged
  • FIG. 1B is a perspective view showing semiconductor elements (chips) in the wafer. .
  • FIG. 2A is a cross-sectional view showing a main part of a first embodiment of the probe card according to the present invention
  • FIG. 2B is a perspective view showing main parts of A in an exploded manner.
  • FIG. 3A is a sectional view showing a main part of a second embodiment of the probe card according to the present invention
  • FIG. 2B is a perspective view showing the main components of A in an exploded manner.
  • FIGS. 4A to 4H show a manufacturing process for forming a probe sheet portion in a probe card according to the present invention in the order of steps.
  • FIGS. 5A to 5E show another manufacturing process for forming a probe sheet in the probe card according to the present invention in the order of steps.
  • FIGS. 6A to 6G show another manufacturing process for forming a probe sheet in the probe card according to the present invention in the order of steps.
  • FIGS. 7A to 7C show another manufacturing process for forming a probe sheet in the probe card according to the present invention in the order of steps
  • D1 and E1 are the probe sheets in the probe card according to the present invention, respectively.
  • D2 is a schematic cross-sectional view of a part of the region where the contact terminal portion is formed
  • D2 is a plan view of a part of the region where the contact terminal portion of D1 is formed, as viewed from the lower surface of D1.
  • FIG. 4 is a plan view of a part of a region where a contact terminal portion of E1 is formed, as viewed from a lower surface of E1.
  • FIGS. 8A to 8D show another manufacturing process for forming a probe sheet in the probe card according to the present invention in the order of steps.
  • FIG. 9 is a schematic sectional view of a probe sheet on which a ground layer is formed in the probe card according to the present invention.
  • FIG. 10 is a schematic sectional view of another probe sheet on which a ground layer is formed in the probe card according to the present invention.
  • FIG. 11 is a diagram showing an overall schematic configuration showing an embodiment of an inspection system according to the present invention.
  • FIG. 12 is a process chart showing one embodiment of a semiconductor device inspection process.
  • FIG. 13 is a schematic view showing a method of assembling a probe card according to the present invention.
  • FIG. 14A is a cross-sectional view showing a main part of an embodiment of the probe card according to the present invention
  • FIG. 14B is a schematic plan view showing, in an enlarged manner, wiring of a component mounting portion of A.
  • FIG. 15 shows an example of a peripheral electrode pattern on the surface of a multilayer wiring board and a wiring pattern of a probe sheet according to the present invention.

Abstract

　プローブカードおよびそれを用いた半導体装置の検査方法（製造方法）に使用されるプローブシートは、狭ピッチに形成された検査対象物の電極と電気的に接触する第１の接触端子と、該第１の接触端子から引き回された配線と、該配線と電気的に接触する第２の接触端子を有し、第１と第２の接触端子は結晶性を有する部材のエッチング穴を用いて形成し、金属シートで裏打ちされている。

Description

明 細 書
プローブカード及びプローブシートまたはプローブカードを用レ、た半導体 検査装置および半導体装置の製造方法
技術分野
[0001] 本発明は、プローブカード、及びプローブシートまたはプローブカードを用いた半 導体検査装置および半導体装置の製造方法に関する。
背景技術
[0002] 半導体素子回路をウェハに形成後に行う半導体装置の製造工程のうち、主に検査 工程の流れの一例を、代表的な半導体装置の出荷形態であるパッケージ品、ベアチ ップおよび CSPを例にして、図 12に示した。
[0003] 半導体装置の製造工程では、図 12に示したように大きく分けて次の 3つの検査が 行われる。まず、ウェハに半導体素子回路および電極を形成したウェハ状態で行わ れ、導通状態および半導体素子の電気信号動作状態を把握するウェハ検査、続い て半導体素子を高温や高印加電圧等の状態において不安定な半導体素子を摘出 するバーンイン検査、そして半導体装置を出荷する前に製品性能を把握する選別検 查である。
[0004] このような半導体装置の検査に用いられる装置（半導体検査装置)の従来技術とし て、米国特許第 5461326号がある。米国特許第 5461326号の技術は、薄膜支持 フレームと、この支持フレームに固定されたフレキシブルな薄膜と、試験される装置の 接触パッド上に加圧されるように薄膜の外面の中央領域に設けられた複数の試験プ ローブ接触子と、各プローブ接触子を試験回路へ接続する薄膜上の複数の導電性ト レースと、プローブ試験接触子が試験されるべき装置の接触パッド上に加圧されたと きに前記薄膜中央領域を自動的に回動させる手段（中央領域の薄膜の内面に固定 された加圧プレートとこの加圧プレートの中央をピボット的に加圧する頭部が半球形 のピボットポストからなる）とを具備した自己水平化薄膜試験プローブが記載されてい る。
[0005] 他の従来技術として、米国特許第 6305230号がある。米国特許第 6305230号の 技術は、支持部材と、先端を尖らせた接触端子をプロ一ビング側の領域部に複数併 設し、該各接触端子に電気的につながって引き出される複数の引き出し用配線と絶 縁層を挟んでグランド層とを有する多層フィルムと、多層フィルムにおける裏側に固 定された枠と、押さえ部材と、各接触端子の先端を各電極に接触させるための接触 圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段と、前記 接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電 極群の面に倣って平行出しするコンプライアンス機構とを備えた接続装置、及び該 接続装置を検查対象物の電極に接触させることにより、電気的接続を取り検查を行う 検查システムが記載されてレ、る。
発明の開示
[0006] しかし、米国特許第 5461326号では、接触端子を接触端子を加圧するために薄 膜の周辺部を固着し、薄膜全体が伸びて張った状態で、加圧する方式である。した 力 Sつて加圧プレートと被検査対象物との平行出しは、薄膜の張力に依存しており、ま た、薄膜を配線基板下面から張り出させる場合、大きな引っ張り力が薄膜に力かるた め配線が断線しやすくなり、薄膜の張り出し量に限界がある。
[0007] また、薄膜が伸びた状態となるため、接触端子先端部の配置が拡大し、先端位置 精度の確保が困難となる。さらに、ピボットポストと加圧プレートには、初期的な平行 出し機構がなぐ傾いた状態で被検査対象物に片当たりしてしまう可能性もあり、被 検査対象物を損傷する恐れが大きレ、。
[0008] 一方、米国特許第 6305230号では、接触圧荷重制御も、平行出し倣いも、センタ 一ピボットの周囲に設けられたスプリングプローブで行われるため、両者の制御動作 を両立するようにスプリング圧を設定することが難しぐさらに押さえ部材が横方向に ずれてしまうという課題を有していた。また、接触端子先端部の位置精度は、薄膜の 張り出し量に微妙に連動して変動するため、先端位置精度の確保が難しいという課 題を有している。
[0009] 以上説明したように、何れの上記米国特許の技術においても、半導体素子等の被 検査対象物の高密度化に伴う狭ピッチ多ピンに対応したプロ一ビングを、被検査対 象物および接触端子を損傷することなぐ接触端子先端の位置精度を確保して、低 荷重で安定し、組み立てが容易な方式を実現しょうとする点について、満足できるも のではなかった。
[0010] また、近年の半導体素子の高集積化に伴って、電極の狭ピッチ化（例えば 0. lmm 程度以下）や高密度化が更に進むようになり、カロえて、信頼性をより明確に把握する ための高温 (例えば 85°C 150°C)での動作試験が実施される傾向になってきてい るため、これらに対応できる検查装置が望まれている。
[0011] 本発明の目的は、接触端子の先端位置精度を確保し、狭ピッチの電極構造を有す る半導体素子を確実に検查可能なプローブシートを有するプローブカード及び該プ ローブシートまたはプローブカードを用いた検查方法及び装置を提供することである
[0012] 上記目的を達成するために、本願において開示される発明のうち代表的なものの 概要を簡単に説明すれば次のとおりである。
(1)被検査対象に設けられた電極と接触する複数の接触端子と、該接触端子各々か ら引き出された配線と、該配線と電気的に接続される電極を有する多層配線基板を 有するプローブカードであって、該多層配線基板の電極と該配線とは、周辺電極を 介して電気的に接続されている。
[0013] (2)被検査対象の電気的特性を検査するテスタと電気的に接続される多層配線基板 と、該多層配線基板の電極に接続される複数の周辺電極と被検査対象に設けられ た電極と接触する複数の接触端子とを有するプローブシートとを有するプローブカー ドであって、該プローブシートは、さらに、該複数の接触端子を取り囲むように形成さ れた第 1の金属膜と、該第 1の金属膜を取り囲むように形成された第 2の金属膜とを 有する。
[0014] (3)半導体装置の製造方法は、
ウェハに回路を作りこみ、半導体素子を形成する工程と、
該半導体素子の電気的特性を検査する工程と、
該ウェハをダイシングし、該半導体素子ごとに分離する工程とを備え、 該半導体素子の電気的特性を検查する工程では、
該半導体素子の電極に接触する複数の接触端子と、該複数の接触端子を取り囲 むように形成された第 1の金属膜と、該第 1の金属膜を取り囲むように形成された第 2 の金属膜とを有するプローブシートを用い、
該プローブシートの該第 1の金属膜が形成された領域及び該複数の接触端子が形 成された領域に押し付け力を付与しつつ、該複数の接触端子を該半導体素子に設 けられた電極に接触させて検查する。
本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の 記載から明らかになるであろう。
発明を実施するための最良の形態
[0015] 以下、発明の実施の形態を、図面を用いて詳しく説明する。なお、発明の実施の形 態を説明するために添付する各図面において、同一機能を有するものは同一符号を 付け、その繰り返しの説明は省略する。
[0016] 本明細書中では、主な用語を次のように定義する。半導体装置とは、その形態に関 わらず、回路が形成されたウェハ状態のもの（例えば、図 1A)であっても、半導体素 子（例えば、図 1B)であっても、その後パッケージされたもの（QFP、 BGA、 CSP等） であっても構わない。尚、図 1Bは被検査対象の一例であり、電極 3の配列は、周辺 電極配列であるか全面電極配列であるかを問わない。プローブシートとは、被検查対 象の電極と接触する接触端子とそこから引き出された配線を有するシートをいう。プロ ーブカードとは、被検查対象の電極と接続して、測定器であるテスタと該被検查対象 とを電気的に接続するコネクタとして機能する構造体 (例えば、図 2A, 2Bに示す構 造体)をいう。
[0017] 本発明に係るプローブカードの構造について図 2A, 2Bおよび図 3A， 3Bを用いて 説明する。
図 2Aは、本発明に係るプローブカードの第 1の実施の形態の要部を示す断面図で あり、図 2Bは、その主要部品を分解して図示した斜視図である。本プローブカードの 第 1の実施の形態は、支持部材 (上部固定板） 7と、該支持部材 7にねじ止めされる 中間板 24の中央部に高さ方向に調整可能に固定され、下部先端に突起部 12aを有 してセンターピボットの働きをし、該突起部 12aの先端を支点として可動する押し駒 2 2を介してプローブシート 6に押圧力を付与するばね 12bを装填したスプリングプロ一 ブ 12と、該プローブシート 6の複数個の接触端子 4が形成された領域を囲むように裏 面に接着固定された枠 21と、プローブシート 6の接触端子 4が形成された領域の裏 面との間にシリコーンシートなどの緩衝材 23および押し駒 22を中央部に有し、該枠 2 1にねじ止めされる中間板 24とを含み構成される。そして、この支持部材 7は、該支 持部材 7に設けられた平行出し調整ねじ 25により、プローブカードの接触端子 4の面 と半導体素子の対応する電極面の平行出しが実施される。
[0018] 本プローブカードでは、中間板 24の中央部に設置したスプリングプローブ 12の先 端の突起部 12aにより微傾動可能に保持された押し駒 22に対し、該スプリングプロ一 ブ 12により所望のほぼ一定の押し付け力（例えば、 500ピン程度の場合、押し込み 量 150 μ mで 20Ν程度）を付与する（押圧する）ことにより、複数個の接触端子が形 成された領域に所望のほぼ一定の押し付け力を付与する構造の、コンプライアンス 機構を用いている。なお、押し駒 22の上面中央部に突起部 12aと係合する円錐溝 2 2aが形成されている。
[0019] 上記プローブシート 6は、図 2A, 2Bに示すように、シートのプロ一ビング側の中央 領域部に半導体素子 2の電極群 3と接触するための複数個の接触端子 4を形成し、 該接触端子 4の周囲を二重に囲むように金属膜 30aおよび枠 21に対応した領域に 金属膜 30bを形成し、プローブシート 6の 4辺の周辺部に多層配線基板 50との信号 授受のための複数個の周辺電極 5を形成し、該周辺電極 5を囲むように周辺電極固 定板 9に対応した領域に金属膜 30cを形成し、該接触端子 4と周辺電極 5との間に多 数の引き出し配線 20を形成したプローブシート 6で形成される。更に、上記接触端子 4を形成した領域のプローブシート 6の裏面には、枠 21が接着固定され、信号授受 のためのプローブシート 6の周辺電極 5を形成した部分の裏面には、周辺電極固定 板 9が接着固定される。更に、上記枠 21は、中間板 24にねじ止めされる。この中間 板 24には、スプリングプローブ 12が固定され、下部先端の突起部 12aが、押し駒 22 の上面中央に形成された円錐溝 22aと係合するように構成される。
[0020] なお、金属膜 30aは、図 3Bに示したように、複数個の接触端子 4の群の中央部に 間隔がある場合は、中央部にも金属膜 30dを形成してもよい。また、金属膜 30cには 、位置決め用のノックピン用孔 30eおよびねじ揷入用孔 30fをパターン形成しておく ことにより、組み立て性を向上することができる。
[0021] 例えば、図 13に示したように、金属膜 30cの位置決め用のノックピン用孔 30eおよ び多層配線基板 50の対応するノックピン用孔 50eおよび下押さえ板 33のノックピン 用孔 33eおよび周辺電極固定板 9のノックピン用孔 9eを用いて、ノックピン 34により 全体を位置決めして、周辺電極固定板 9を下押さえ板 33にねじ止め固定する。次に 、プローブシート 6に周辺電極 5の群を囲むように固着した周辺電極固定板 9に緩衝 材 31をはさんで周辺押さえ板 32を、周辺電極固定板 9のノックピン用孔 9eおよび周 辺押さえ板 32のノックピン用孔 32eを用いてノックピン 34で位置決めして、下押さえ 板 33にねじ止め固定することにより、緩衝材 31を介して周辺電極 5の群を多層配線 基板 50の電極 50aに押し付けて接続する。
[0022] ここで、プローブシート 6の接触端子 4の群を二重に取り囲むように円状の金属膜 3 Oaおよび (枠 21に対応した領域に)金属膜 30bを形成することにより、内側の金属膜 30aで、該接触端子群の位置精度を確保し、枠 21に対応した領域に形成した金属 膜 30bとその内側の金属膜 30aとの間の金属膜 30のない柔軟性を有したプローブシ ート領域で、接触対象のウェハ面の微妙な傾きに金属膜で裏打ちされた部分を保つ たまま倣い動作ができる構造が実現可能となる。すなわち、複数の接触端子 4が金属 膜 30aで取り囲むことで、検査動作時に該接触端子が形成された領域に余分な応力 が加わるのを防ぐことができ、従って被検査対象の電極との精確な接触が実現できる 。加えて、金属膜 30を、 42ァロイあるいはインバーなどのシリコンウェハとほぼ同程 度の線膨張率を持った材料を使用することにより、被検査対象 (シリコンウェハ）とほ ぼ一致することができ、高温時でも接触端子先端の位置精度を確保することができる
[0023] また、前記したようにプローブシート 6の周辺部の周辺電極 5の群を囲むように周辺 電極固定板 9に対応した領域に金属膜 30cを形成することにより、プローブシート 6の 強度を確保でき、該周辺電極群の位置精度を確保することができ、組み立て時の取 り扱レ、も容易となる。カロえて、金属膜 30cにホトリソマスクによる一括エッチング処理で 、位置精度および形状が正確な位置決め用孔およびねじ揷入孔を形成することによ り、組み立て作業を容易にすることができる。 [0024] 次に、本発明に係る接続装置の第 2の実施の形態を図 3A, 3Bを用いて説明する。 図 3Aは、本発明に係る接続装置の第 2の実施の形態の要部を示す断面図であり、 図 3Bは、その主要部品を分解して図示した斜視図である。本接続装置の第 2の実施 の形態における第 1の実施の形態と相違する点は、押し駒 22に押圧力を付与する手 段として、スプリングプローブ 12にかえてスプリングプランジャ 13および突起状の押さ えピン 14を用いる点、あるいは該スプリングプランジャ 13を固定した中間板 24と、支 持部材 7とを板ばね 15で可動な状態で保持する構造を用いる点、あるいは金属膜 3 Oaの接触端子群 4の中央部に間隔がある場合は、中央部にも金属膜 30dを形成す る点にある。いずれの変更も、第 1の実施の形態の例で開示した構造と必要に応じて 組み合わせて実施可能である。
[0025] 尚、所望のほぼ一定の押し付け力を付与するコンプライアンス機構は、上記実施の 形態に限らず、種々変更してもよい。
[0026] 次に、前記プローブカードにて用いられるプローブシート（構造体）の一例について 、その製造方法を図 4A— 4Hを参照して、説明する。
[0027] 図 4A— 4Hは、図 2A, 2Bに示すプローブカードを形成するための製造プロセスの うち、特に、型材であるシリコンウェハ 80に異方性エッチングで形成した角錐台状の 穴を型材として用いて、角錐台状の接触端子先端部および引き出し配線 20をポリイ ミドシートと一体で形成し、該ポリイミドシートに金属膜をポリイミド接着シートで接合し 、該金属膜に補強板および位置決め用ノックピン孔としてエッチング加工して形成し たプローブシート 6を形成する製造プロセスを工程順に示したものである。
[0028] まず図 4Aに示す工程が実行される。この工程は、厚さ 0· 2-0. 6mmのシリコンゥ ェハ 80の（100)面の両面に熱酸化により二酸化シリコン膜 81を 0. 5 μ m程度形成 し、ホトレジストを塗布し、フォトリソグラフイエ程により角錐台状の穴をあける位置のホ トレジストを除去したパターンを形成した後、該ホトレジストをマスクとし、二酸化シリコ ン膜 81をフッ酸とフッ化アンモニゥムの混合液によりエッチング除去して、前記二酸 化シリコン膜 81をマスクとして、シリコンウェハ 80を強アルカリ液（例えば、水酸化カリ ゥム）により異方性エッチングして、（111)面に囲まれた角錐台状のエッチング穴 80a を形成する工程が実行される。 [0029] ここで、本実施例ではシリコンウェハ 80を型材とした力 型材としては、結晶性を有 するものであればよぐその範囲で種々変更可能であることは言うまでもなレ、。また、 本実施例では異方性エッチングによる穴を角錐台状としたが、その形状は、角錐状 でもよぐ小さな針圧で安定した接触抵抗を確保できる程度の接触端子 4を形成でき る形状の範囲で、種々変更可能である。また、接触対象とする電極に、複数の接触 端子で接触するようにしてもょレ、ことはレ、うまでもなレ、。
[0030] 次に、図 4Bに示す工程が実行される。この工程はマスクとして用いた二酸化シリコ ン膜 81をフッ酸とフッ化アンモニゥムの混合液によりエッチング除去して、再度シリコ ンウェハ 80の全面を、ウエット酸素中での熱酸化により、二酸化シリコン膜 82を、 0. 5 z m程度形成し、その表面に導電性被覆 83を形成し、次に該導電性被覆 83の表 面に、ポリイミド膜 84を形成し、ついで、接触端子 4を形成すべき位置にあるポリイミド 膜 84を、上記導電性被覆 83の表面に至るまで除去する工程が実行される。
[0031] 上記導電性被覆 83としては、例えば、クロムをスパッタリング法あるいは蒸着法によ り成膜することにより、厚さ 0. 1 / m程度のクロム膜を形成して、該クロム膜を形成した 表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ 1 μ m程 度の銅膜を形成すればよい。該銅膜に数/ m厚の銅をめつきで形成して、レーザカロ ェの耐性を増してもよい。上記ポリイミド膜 84を除去するには、例えば、レーザ穴あけ 加工あるいはポリイミド膜 84の表面にアルミニウムマスクを形成してドライエッチングを 用いればよい。
[0032] 次に、図 4Cに示す工程が実行される。まず、該ポリイミド膜 84の開口部に露出した 導電性被覆 83に、該導電性被覆 83を電極として、硬度の高い材料を主成分として 電気めつきして、接触端子 4および接続電極部 4bを一体として形成する。硬度の高 いめつき材料として、例えば、ニッケノレ 8a、ロジウム 8b、ニッケル 8cを順次にめっきし て接触端子 4および接続電極部 4bを一体として接触端子部 8を形成すればよい。
[0033] 次に、上記の接触端子部 8およびポリイミド膜 84に導電性被覆 86を形成し、ホトレ ジストマスク 87を形成した後、配線材料 88をめつきする。
[0034] 上記導電性被覆として、例えば、クロムをスパッタリング法あるいは蒸着法により成 膜することにより、厚さ 0. 1 μ m程度のクロム膜を形成して、該クロム膜を形成した表 面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ 1 μ m程度の 銅膜を形成すればよい。また、配線材料としては、銅を用いればよい。
[0035] 次に、図 4Dに示す工程が実行される。この工程は上記ホトレジストマスク 87を除去 し、配線材料 88をマスクとして導電性被覆 86をソフトエッチング除去した後、接着層 89および金属膜 30を形成し、該金属膜 30にホトレジストマスク 91を形成するもので める。
[0036] ここで、接着層 89としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接 着シートを用いればよレ、。また、金属膜 30として、 42ァロイ（二ッケノレ 42%および鉄 5 8%の合金で線膨張率 4ppmZ°C)あるいはインバー（例えば、ニッケル 36%および 鉄 64。/。の合金で線膨張率 1. 5ppm/°C)の様な低線膨張率で、かつシリコンウェハ (シリコン型材） 80の線膨張率に近い金属シートを、接着層 89で配線材料 88を形成 したポリイミド膜 84に貼り合わせて構成することにより、形成されるプローブシート 6の 強度向上、大面積化が図れるほか、検査時の温度による位置ずれ防止等、様々な 状況下での位置精度確保が可能である。この主旨において、金属膜 30としては、バ ーンイン検査時の位置精度確保をねらい、被検査対象の半導体素子の線膨張率に 近レ、線膨張率の材料を用いてもょレ、。
[0037] 上記接着工程は、例えば、接触端子部 8および配線材料 88を形成したポリイミド膜
84を形成したシリコンウェハ 80と、接着層 89および金属膜 30を重ね合わせて、 10 一 200Kgf/cm2で加圧しながら接着層 89のガラス転移点温度 (Tg)以上の温度を 加え、真空中で加熱加圧接着すればよい。
[0038] 次に、図 4Eに示す工程が実行される。この工程は、上記ホトレジストマスク 91により 金属膜 30をエッチングした後、プロセスリング 95を前記金属膜 30に接着剤 96で固 着し、該プロセスリング 95に保護フィルム 97を接着した後、中央をくりぬいた保護フィ ルム 98をマスクとして二酸化シリコン 82をフッ酸とフッ化アンモニゥムの混合液により エッチング除去するものである。金属膜 30として、 42ァロイシートあるいはインバーシ ートを用いた場合は、塩ィ匕第二鉄溶液でスプレーエッチングすればよい。また、ホトレ ジストマスクとしては、液状レジストでもフィルム状レジスト（ドライフィルム）でもよい。
[0039] 次に、図 4Fに示す工程が実行される。この工程は上記保護フィルム 97および 98を 剥離し、シリコンエッチング用保護治具 100を取り付けて、シリコンをエッチング除去 するものである。例えば、中間固定板 100dに、前記プロセスリング 95をねじ止めして 、ステンレス製の固定治具 100aとステンレス製のふた 100bとの間に〇リング 100cを 介して装着し、型材であるシリコンウェハ 80を強アルカリ液 (例えば、水酸化カリウム） によりエッチング除去すればよい。
[0040] 次に、図 4Gに示す工程が実行される。この工程は上記シリコンエッチング用保護 治具 100を取り外し、図 4Dと同様にプロセスリング 95に保護フィルムを接着し、二酸 化シリコン 82および導電性被覆 83 (クロムおよび銅）およびニッケル 8aをエッチング 除去し、保護フィルムを除去した後、プローブシートの枠 21と金属膜 30bとの間、お よび周辺電極固定板 9と金属膜 30cとの間に接着剤 96bを塗布して、金属膜 30の所 定の位置に固着するものである。
二酸化シリコン膜 82は、フッ酸とフッ化アンモニゥムの混合液によりエッチング除去 し、クロム膜を過マンガン酸カリウム液によりエッチング除去し、銅膜およびニッケル膜 8aをアルカリ性銅エッチング液によりエッチング除去すればよい。
なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウムめっき 8bを用いるのは、電極 3の材料であるはんだやアルミニウム等が付きにくぐエッケノレ より硬度が高ぐ酸化されにくく接触抵抗が安定なためである。
[0041] 次に、上記のプローブシート枠 21および周辺電極固定板 9の外周部に沿って一体 となったポリイミド膜 84および接着層 89を切り出すことで、図 4Hのように、プローブ力 ード 105に取り付けられるプローブシートになる。
[0042] 次に、上記プローブシートとは製造工程が若干異なる第二の形態のプローブシート の製造方法について、図 5A— 5Eを参照して、その製造工程を説明する。
[0043] 図 5A 5Eは、プローブシートを形成する他の製造プロセスを工程順に示したもの である。
[0044] まず図 4Aに示したシリコンウェハ 80に角錐状のエッチング穴 80aを形成し、その表 面に二酸化シリコン膜 82を形成し、その上に形成した導電性被覆 83の表面に、接続 端子部 8を開口するようにホトレジストマスク 85を形成する工程が実行される。
[0045] 次に、図 5Bに示す上記ホトレジストマスク 85をマスクとして、上記導電性被覆 83を 給電層として電気めつきして、接触端子 4aおよび接続電極部 4bを一体として形成し 、該ホトレジストマスク 85を除去する工程が実行される。めっき材料として、例えば、二 ッケル 8a、ロジウム 8b、ニッケル 8cを順次にめっきして接触端子 4aおよび接続電極 部 4bを一体として接触端子部 8を形成すればよい。
[0046] 次に、図 5Cに示す工程が実行される。この工程は、上記接触端子部 8および導電 性被覆 83を覆うようにポリイミド膜 84bを形成し、上記接触端子部 8からの引き出し配 線接続用穴を形成すべき位置にある該ポリイミド膜 84bを、上記接触端子部 8の表面 に至るまで除去し、該ポリイミド膜 84bに導電性被覆 86を形成し、ホトレジストマスク 8 7を形成した後、配線材料 88をめつきするものである。
上記ポリイミド膜 84bの一部を除去するには、例えば、レーザ穴あけ加工あるいはポ リイミド膜 84bの表面にアルミニウムマスクを形成してドライエッチングを用いればょレヽ 上記導電性被覆として、例えば、クロムをスパッタリング法あるいは蒸着法により成 膜することにより、厚さ 0. 1 μ m程度のクロム膜を形成して、該クロム膜を形成した表 面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ 1 μ m程度の 銅膜を形成すればよい。また、配線材料としては、銅めつきあるいは、銅めつきにニッ ケルめっきをした材料を用いればょレ、。
[0047] 次に、図 5Dに示す工程が実行される。この工程は、上記ホトレジストマスク 87を除 去し、配線材料 88をマスクとして導電性被覆 86をエッチング除去した後、接着層 89 および金属膜 90を接着し、ホトレジストマスクで該金属膜 90をエッチングして所望の 金属膜のパターンを形成するものである。
[0048] 次に、図 4E 4Gと同様な工程を経て、図 5Eに示すように、プローブカード 105に 取り付けられるプローブシートになる。
[0049] 第三の形態のプローブシートの製造方法について、図 6A— 6Gを参照して、その製 造工程を説明する。
[0050] 本プローブシートの製造方法は、初期的に選択エッチング用のめっき膜を形成する 点以外は、図 4A— 4H、図 5A— 5Eで記述したプローブシートの製造方法と同様であ る。該選択めつき膜 61は、接触端子の高さ（ポリイミド膜カ の突出量)を確保するた めに用レ、るものである。本製造工程では、異方性エッチングによる穴を型材として接 触端子を作成する場合でも、狭ピッチかつ高密度の接触端子を維持しつつ、その高 さを独立、かつ自由に調整することができます。
[0051] 上記の選択めつき膜 61を用いてプローブシートを形成する製造方法の一例につい て図 6A-6Gを用いて次に説明する。
[0052] まず、図 6Aに示す工程が実行される。この工程は、図 4A,図 4Bと同様な工程で、 シリコンウェハ 80に角錐状のエッチング穴を形成し、その表面に二酸化シリコン膜 82 および導電性被覆 83を形成し、図 4Bとは異なり、接触端子部 8を形成する部分に、 ホトレジスト 60あるいはドライフィルムのパターンを形成する。
[0053] 次に、図 6Bに示す工程が実行される。前記の導電性被覆 83を電極として、選択め つき膜 61をめつきする。選択めつき膜 61としては、例えば、銅を 10 50 μ mめっき する。
[0054] 次に、図 6Cに示す工程が実行される。この工程は、ホトレジスト 60および選択めつ き膜 (銅めつき層） 61の表面にクロム膜を形成し、その表面にポリイミド膜 62を形成し 、該ポリイミド膜 62の表面にアルミニウムマスク 63を形成する工程が実行される。ここ で、厚さ 0. 1 / m程度のクロム膜を形成するのは、工程上でポリイミドとの接着性を確 保するためであり、クロム膜を省略することも可能である。
[0055] 次に、図 6Dに示す工程が実行される。この工程は、前記ポリイミド膜 62の表面に形 成したアルミニウムマスク 63により、レーザあるいはドライエッチでポリイミド膜 62およ びホトレジスト 60を、接触端子部 8を形成する部分に対応する部分を除去する工程 が実行される。
[0056] 次に、図 6Eに示す工程が実行される。この工程は、前記アルミニウムマスク 63を除 去して、導電性被覆 83および選択めつき膜 61を電極として、硬度の高い材料を主成 分として電気めつきして、接触端子 4aおよび接続電極部 4bを一体として形成するも のである。硬度の高いめっき材料として、例えば、ニッケノレ 8a、ロジウム 8b、ニッケル 8cを順次にめっきして接触端子 4aおよび接続電極部 4bを一体として接触端子部 8 を形成すればよい。
[0057] 次に、図 4C一図 4Dと同様な工程で、図 6Fに示した引き出し配線 88および所望の 金属膜 30のパターンを形成する。
[0058] 次に、図 4E—図 4Gと同様な工程で、図 6Gに示したプローブシートを形成する。
[0059] 第四の形態のプローブシートの製造方法について、図 7A— 7E2を参照して、その 製造工程を説明する。
[0060] 本プローブシートの製造方法は、接触端子の高さ（ポリイミド膜からの突出量)を確 保するため、図 6 A— 6Gと同様に初期的に選択エッチング用のめつき膜を形成する 点以外は、図 4A— 4H、図 5A— 5Eで記述したプローブシートの製造方法と同様であ る。図 6A-6Gで示した工程と異なる点は、接触端子部 8を形成する部分に形成した ホトレジスト 60を除去して、ポリイミドで接触端子部も一体的に充填する製法とする点 である。
[0061] 上記の選択めつき膜 61を用いてプローブシートを形成する製造方法の一例につい て図 7A-7E2を用いて次に説明する。
[0062] まず、図 7Aに示す工程が実行される。この工程は、図 6A,図 6Bと同様な工程で、 シリコンウェハ 80に角錐状のエッチング穴を形成し、その表面に二酸化シリコン膜 82 および導電性被覆 83を形成し、接触端子部 8を形成する部分に、ホトレジスト 60ある いはドライフィルムのパターンを形成し、該導電性被覆 83を電極として、選択めつき 膜 61をめつきする。その後、ホトレジスト 60を上記導電性被覆 83の表面に至るまで すべて除去して、その後、クロム膜 64を形成し、ポリイミド 62aで接触端子部も一体的 に充填したポリイミド膜を形成する。この場合、クロム膜を省略することも可能である。
[0063] 次に、図 6D—図 6Gと同様な工程で、図 6Gに示したプローブシートを形成する。
[0064] なお、図 7Cおよび図 7Dに示したように、金属膜をマスクとして、ポリイミド接着層お よびポリイミド膜をレーザあるいはドライエッチング等で接触端子部周辺を除去して、 金属膜で補強され、接触端子部が配線材料で支持された両持ち梁あるいは、図 7E に示したように、片持ち梁を形成してもよい。
これらの両持ち梁あるいは、片持ち梁構造により、接触端子の接触面の高さばらつ き吸収量が大きくできる。これらの両持ち梁あるいは片持ち梁の構造は、他のプロ一 ブシートの製造法でも同様に形成してもよいことはいうまでもない。
[0065] 第 5の形態のプローブシートの製造方法について、図 8A— 8Dを参照して、その製 造工程を説明する。
[0066] 本プローブシートの製造方法は、ホトレジスト 65を用いて接触端子部 8を形成し、一 且、該ホトレジスト 65を除去して接触端子部 8を露出し、ポリイミド膜 84bで覆った後、 ポリイミド膜 84bの一部を除去して引き出し配線 88を形成する点以外は、図 6A-6G で記述したプローブシートの製造方法と同様である。
[0067] 上記の製造方法の一例について図 8A— 8Dを用いて次に説明する。
[0068] まず、図 8Aに示す工程が実行される。この工程は、図 6A—図 6Eと同様な工程で 、選択めつき膜 61表面のホトレジスト 65のパターンを用いて、シリコンウェハ 80に形 成した角錐状のエッチング穴を型材として、接触端子部 8を形成する。ここで図 6cの ポリイミド膜 62あるいは図 7Bのポリイミド膜 62aにかえて、除去が容易なホトレジスト 6 5を用いることが望ましい。
[0069] 次に、図 8Bに示す工程が実行される。この工程は前記のホトレジスト 65を除去して 、接触端子部 8のシリコンウェハ 80の反対面を露出し、ポリイミド膜 84bで覆った後、 アルミニウムマスク 63aを形成するものである。
[0070] 次に、図 8Cに示す工程が実行される。この工程は前記アルミニウムマスク 63aを用 レ、て引き出し配線 88と接続する部分のポリイミド膜 84bを接触端子部 8の表面に至る まで除去し、その後、図 6Fと同様の工程で、引き出し配線および接着層 89および金 属膜 30のパターンを形成するものである。
[0071] 次に、図 4E—図 4Gと同様な工程で、図 8Dに示したプローブシートを形成する。
[0072] 以上、プローブシートの製造方法について幾つか述べたが、その工程は必要に応 じて適宜組合せ可能である。
[0073] なお、高速電気信号検查用のプローブとして電気信号の乱れを極力防止するため には、プローブシートの表面（両表面あるいは一方の面）あるいは、グランド層を挟ん だプローブシート構造とすればよい。例えば、金属膜のパターンを形成した面に導電 材料のスパッタ膜を形成する。スパッタ膜材料としては、クロム、チタン、銅、金、ニッ ケルなどを単独、あるいは組み合わせて用いればょレ、。
[0074] また、金属膜 30を可能な限り残して、グランド層 70として利用することも可能である 。また、図 9に示したように、銅膜を引き出し配線 20の上の接着層 89と金属膜 30との 間に多層膜として形成し、グランド層 70として用いてもよい。また、図 10に示したよう に、例えば、図 4Fの直後にシリコンウェハ 80をエッチング除去して、表面に導電性 被覆 83が露出した段階で、ホトレジストマスクを形成して導電性被覆 83でグランド層 70を形成することも可能である。
[0075] 以上、プローブシートのグランド層の形成方法については、前述の図 4A 図 8Dの どの製法のプローブカードにも適用できることは言うまでもない。
[0076] より高速の電気信号検查を可能にするために、接触端子の近傍に、電気信号の乱 れを防止する目的で、コンデンサあるいは抵抗器などの搭載部品 72を設置するため のプローブシート 6の一例を、図 14A， 14Bに示した。図 14Aにグランド層 70および 電源層 71をシート状にして、逐次積層形成したプローブシート 6に搭載部品 72を接 続した断面図、図 14Bに、プローブシート 6表面に搭載部品 72を接続した平面概略 図を示した。例えば、図 14Bのような状態でプローブシート 6に搭載部品 72を接続す る場合は、グランド用および電源用配線の配線幅を可能な限り広くして配線抵抗値を 下げ、グランド配線と電源配線が隣同士（ペア線）になるように配置し、各々の配線に 搭載する部品の接続用電極となる部分の絶縁層を、レーザあるいはドライエッチング などの穴あけ加工技術を用いて穴あけ加工して、ビア形成用穴 72aを設け、その穴 に、はんだあるいはめっきなどの導電材料 72bを充填して、はんだ接合あるいは金属 拡散接合などで搭載部品 72をプローブシート 6に接合すればよい。
[0077] プローブシート 6の周辺電極 5の群を、多層配線基板 50の表面に形成した電極群 5 Oaに導通させるための該周辺電極群 5のパターンおよびそれに対応する多層配線 基板 50の該電極群 50aのパターンの一例を、図 15に示した。
[0078] プローブシート 6の配線 20および周辺電極 5は、例えば、図 4A—図 8Dの製造プロ セスによる薄膜配線形成により、ポリイミドシートの一方の面に接触端子が突出した形 で形成され、ポリイミド内部に配線 20が形成される。そのため、配線 20がポリイミドで 覆われるため、多層配線基板 50の表面に形成した電極群 50aに配線 20が接触する ことがなぐ短絡することがない構成である。このプローブシート 6の周辺電極 5の群を 、スルーホールビア 50dで多層配線基板 50の内部配線 50bに接続された電極群 50 aに、前述したノックピン 34を用いて位置決めして、緩衝材 31を挟んで周辺押さえ板 で押さえ込むことにより、両電極を圧接する。
[0079] ここで、個別の電極 50aに対して、プローブシート 6の周辺電極 5を複数個形成する のは、接触面の異常や異物、凹凸などによる接触不良の可能性を少なくして、安定し た接触を確保するためである。個々の周辺電極 5に複数個の接触端子を設けるのは 、電極の寸法に余裕がある場合に形成すればよいのであり、 1個であってもよいこと は、レ、うまでもない。
[0080] ここで、図 4A—図 8Dの製造プロセスによるプローブシート 6を形成する場合、周辺 電極 5を角錐形状あるいは角錐台形状等の接触端子とすることができるため、従来の 半球状めつきバンプや平面電極同士の接触と比較して、硬度のある接触端子で低接 触圧で安定した接触特性値が実現でき、また、ホトリソ工程で形成するため、先端位 置精度が良好な接続を実現できる。上記理由により先端位置精度が良好であること から、位置決め用孔による位置合わせだけで、多層配線基板 50の電極群 50aとの正 確な接続が容易に実現できる。なによりも、多層配線基板の電極群 50aに接続する ための周辺電極 5を、ウェハ電極接続用の接触端子 4と共に同一面側に一括形成す ることができ、効率的である。
[0081] 次に、以上説明した本発明に係るプローブカードを用いた半導体検査装置につい て図 11を用いて説明する。
[0082] 図 11は、本発明に係る半導体検査装置を含む検査システムの全体構成を示す図 である。図 11は、所望の荷重をウェハ 1の面に加えて電気特性検査を実施する試験 装置を示す。この状態では、スプリングプローブ 12の荷重が全接触端子に加わり、ゥ ェハ 1の電極 3に接触した接触端子 4、引き出し配線 20、周辺電極 5、配線基板 50 の電極 50a、内部配線 50b、接続端子 50cを通じて半導体素子の電気的特性の検 查を行うテスタ（図示せず）との間で検査用電気信号の送受信が実施される。
[0083] 検查システムの全体構成において、プローブカードはウェハプローバとして構成さ れている。この検查システムは、被検查対象である半導体ウェハ 1を支持する試料支 持系 160と、被検查対象（ウェハ） 1の電極 3に接触して電気信号の授受を行うプロ一 ブカード 120と、試料支持系 160の動作を制御する駆動制御系 150と、被検查対象 1の温度制御を行う温度制御系 140と、半導体素子（チップ） 2の電気的特性の検查 を行うテスタ 170とで構成される。この半導体ウェハ 1は、多数の半導体素子（チップ） が配列され、各半導体素子の表面には、外部接続電極としての複数の電極 3が配列 されている。試料支持系 160は、半導体ウェハ 1を着脱自在に載置してほぼ水平に 設けられた試料台 162と、この試料台 162を支持するように垂直に配置される昇降軸 164と、この昇降軸 164を昇降駆動する昇降駆動部 165と、この昇降駆動部 165を 支持する X— Yステージ 167とで構成される。 X— Yステージ 167は、筐体 166の上に 固定される。昇降駆動部 165は、例えば、ステッピングモータなどから構成される。試 料台 162の水平および垂直方向における位置決め動作は、 X— Yステージ 167の水 平面内における移動動作と、昇降駆動部 165による上下動などとを組み合わせること により行われる。また、試料台 162には、図示しない回動機構が設けられており、水 平面内における試料台 162の回動変位が可能にされている。
[0084] 試料台 162の上方には、プローブ系 120が配置される。すなわち、例えば、図 2A, 2Bに示すプローブカード 120および多層配線基板 50は、当該試料台 162に平行に 対向する姿勢で設けられる。各々の接触端子 4は、該プローブカード 120のプローブ シート 6に設けられた引き出し配線 20、周辺電極 5を介して、多層配線基板 50の電 極 50aおよび内部配線 50bとを通して、該配線基板 50に設けられた接続端子 50cに 接続され、該接続端子 50cに接続されるケーブル 171を介して、テスタ 170と接続さ れる。
[0085] ここで、ヒータにより所望の温度に加熱されたウェハと該ウェハの電極に接触して電 気信号検査を実施するための接触端子を形成したプローブシートの温度差による位 置ずれを防止し、位置合わせを精確にし力も短時間に実施するため、プローブシート あるいはプローブカードの表面あるいは内部にあらかじめ温度制御の可能な発熱体 を形成しておいてもよレ、。発熱体としては、例えば、 Ni-Crのような抵抗値の高い金 属材料や高抵抗の導電樹脂を直接プローブシートあるいは多層配線基板層に形成 したり、該材料を形成したシートをプローブシートにはさんだり、プローブカードに貼り 付けてもよレ、。また、発熱体として暖めた液体をヒートブロック内のチューブに流して 該ヒートブロックをプローブカードに接触さ
せてもよい。 [0086] 加熱されたウェハ力 の熱放射と、プロ一ビング時の接触からプローブカードの温 度が決まる従来方法と異なり、上記のようにプローブシートを独立して検査時の温度 に保っておくことにより、ウェハとプローブシート間の検査時の温度差の発生を防止 することができ、位置精度の精確なプロ一ビングが可能となる。
[0087] 駆動制御系 150は、ケーブル 172を介してテスタ 170と接続される。また、駆動制 御系 150は、試料支持系 160の各駆動部のァクチユエータに制御信号を送って、そ の動作を制御する。すなわち、駆動制御系 150は、内部にコンピュータを備え、ケー ブル 172を介して伝達されるテスタ 170のテスト動作の進行情報に合わせて、試料支 持系 160の動作を制御する。また、駆動制御系 150は、操作部 151を備え、駆動制 御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
[0088] 試料台 162には、半導体素子 2を加熱させるためのヒータ 141が備えられている。
温度制御系 140は、試料台 162のヒータ 141あるいは冷却治具を制御することにより 、試料台 162に搭載された半導体ウェハ 1の温度を制御する。また、温度制御系 14 0は、操作部 151を備え、温度制御に関する各種指示の入力の受付、例えば、手動 操作の指示を受け付ける。ここで、上記プローブシートあるいはプローブカードの一 部に設けた温度制御の可能な発熱体と試料台 162のヒータ 141とを連動させて温度 制御してもよい。
[0089] 以下、半導体検査装置の動作について説明する。まず、被検査対象である半導体 ウェハ 1は、試料台 162の上に位置決めして載置され、 X— Yステージ 167および回 動機構を駆動制御し、半導体ウェハ 1上に配列された複数個の半導体素子上に形 成された電極 3の群を、プローブカード 120に並設された多数の接触端子 4の直下に 位置決めする。その後、駆動制御系 150は、昇降駆動部 165を作動させて、多数の 電極 (被接触材） 3の全体の面が接触端子の先端に接触した時点から 30— 100 μ m 程度押し上げる状態になるまで試料台 162を上昇させることによって、プローブシー ト 6において多数の接触端子 4が並設された領域部 4aを張り出させて平坦度を高精 度に確保された多数の接触端子 4における各々の先端を、コンプライアンス機構（押 圧機構）により半導体素子に配列された多数の電極 3の群 (全体)の面に追従するよ うに倣って平行出しすることによって半導体ウェハ 1上に配列された各被接触材 (電 極） 3に倣って均一な荷重（1ピン当たり 3— 150mN程度）に基づく押し込みによる接 触が行われ、各接触端子 4と各電極 3との間において低抵抗（0. 01 Ω— 0. 1 Ω )で 接続されることになる。
[0090] さらに、ケーブル 171、配線基板 50、および接触端子 4を介して、半導体ウェハ 1に 形成された半導体素子とテスタ 170との間で、動作電流や動作検査信号などの授受 を行い、当該半導体素子の動作特性の可否などを判別する。さらに、上記の一連の 検查動作が、半導体ウェハ 1に形成された複数の半導体素子の各々について実施 され、動作特性の可否などが判別される。
[0091] 最後に、上記半導体検査装置を用いた検査工程、又は検査方法を含む、半導体 装置の製造方法について図 12を参照して説明する。
[0092] 本発明に係る半導体装置の製造方法は、ウェハに回路を作りこみ、半導体素子を 形成する工程と、本発明に係る半導体検查装置によりウェハレベルで複数の半導体 素子 2の電気的特性を一括して検査する工程と、該ウェハをダイシングし、半導体素 子ごとに分離する工程と、該半導体素子を樹脂等で封止する工程を有するものであ る。
[0093] 本発明に係る他の半導体装置の製造方法は、ウェハに回路を作りこみ、半導体素 子を形成する工程と、本発明に係る半導体検査装置によりウェハレベルで複数の半 導体素子 2の電気的特性を一括して検査する工程と、該ウェハをダイシングし、半導 体素子ごとに分離する工程を有するものである。
[0094] 本発明に係る他の半導体装置の製造方法は、ウェハに回路を作りこみ、半導体素 子を形成する工程と、該ウェハを樹脂等で封止する工程と、該封止されたウェハに 形成された複数の半導体素子 2の電気的特性を本発明に係る半導体検査装置によ り一括して検查する工程を有するものである。
[0095] 本発明に係る他の半導体装置の製造方法は、ウェハに回路を作りこみ、半導体素 子を形成する工程と、該ウェハを樹脂等で封止する工程と、該封止されたウェハに 形成された複数の半導体素子 2の電気的特性を本発明に係る半導体検査装置によ り一括して検查する工程と、該ウェハをダイシングし、半導体素子ごとに分離するェ 程を有するものである。 [0096] 上記した半導体装置の製造方法における該半導体素子 2の電気的特性を検査す る工程では、本願で開示したプローブカードを用いることにより、位置精度よく良好な 接触特性を得ることができる。
[0097] すなわち、結晶性を有する基板の異方性エッチングによる穴を型材としてめつきす ることで形成される角錐形状又は角錐台形状の接触端子 4を用レ、て検査することによ り、低接触圧で安定した接触特性を実現でき、下部にある半導体素子を傷めずに検 查することが可能である。また、複数の接触端子 4が金属膜 30aで取り囲まれる構造 をとるため、検査動作時でも該接触端子は余分な応力を受けず、該半導体素子 2の 電極との精確な接触が実現できる。複数個の半導体素子 2を一括で検査することも 可能になる。
[0098] さらに、半導体素子 2の電極への圧痕は、小さぐし力、も点（角錐形状又は角錐台形 状に穴があいた点）になるため、該電極表面には圧痕のない平らな領域が残ることに なり、図 12に示すように接触による検査が複数回あっても対応できる。
[0099] 以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、 本発明は上記実施形態に限定されるものではなぐその要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。
[0100] 本願において開示される発明のうち代表的なものによって得られる効果を簡単に説 明すれば、下記のとおりである。
[0101] (1)接触端子の先端位置精度を確保し、狭ピッチの電極構造を有する半導体素子 を確実に検査できる検査装置を提供することができる。
[0102] (2)電極への良好な接続を確保し、信頼性を向上させた半導体装置の製造方法を 提供すること力 Sできる。
図面の簡単な説明
[0103] [図 1]Aは、半導体素子 (チップ)が配列された被接触対象であるウェハを示す斜視 図であり、 Bは、該ウェハ内の半導体素子（チップ）を示す斜視図である。
[図 2]Aは、本発明に係るプローブカードの第一実施例の要部を示す断面図であり、 Bは、 Aの主要部品を分解して図示した斜視図である。
[図 3]Aは、本発明に係るプローブカードの第二実施例の要部を示す断面図であり、 Bは、 Aの主要部品を分解して図示した斜視図である。
[図 4]Aから Hは、本発明に係るプローブカードにおけるプローブシート部分を形成す る製造プロセスを工程順に示したものである。
[図 5]Aから Eは、本発明に係るプローブカードにおけるプローブシートを形成する他 の製造プロセスを工程順に示したものである。
[図 6]Aから Gは、本発明に係るプローブカードにおけるプローブシートを形成する他 の製造プロセスを工程順に示したものである。
[図 7]Aから Cは、本発明に係るプローブカードにおけるプローブシートを形成する他 の製造プロセスを工程順に示したものであり、 D1および E1は、それぞれ本発明に係 るプローブカードにおけるプローブシートの接触端子部を形成した領域の一部概略 断面図を示したものであり、 D2は、 D1の接触端子部を形成した領域の一部を、 D1 の下面から見た平面図であり、 E2は、 E1の接触端子部を形成した領域の一部を、 E 1の下面から見た平面図である。
[図 8]Aから Dは、本発明に係るプローブカードにおけるプローブシートを形成する他 の製造プロセスを工程順に示したものである。
[図 9]本発明に係るプローブカードにおけるグランド層を形成したプローブシートの概 略断面図を示したものである。
[図 10]本発明に係るプローブカードにおけるグランド層を形成した他のプローブシー トの概略断面図を示したものである。
[図 11]本発明に係る検査システムの一実施の形態を示す全体概略構成を示す図で める。
[図 12]半導体装置の検査工程の一実施例を示す工程図である。
[図 13]本発明に係るプローブカードの組み立て方法を示す概略図である。
[図 14]Aは、本発明に係るプローブカードの一実施例の要部を示す断面図であり、 B は、 Aの部品搭載部分の配線を拡大して図示した平面概略図である。
[図 15]本発明に係る多層配線基板表面の周辺電極パターンおよびプローブシートの 配線パターンの一例を示したものである。

Claims

請求の範囲
[1] プローブカードは、
被検査対象に設けられた電極と接触する複数の接触端子と、
該接触端子各々から引き出された配線と、
該配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺 電極とを備え、
該多層配線基板の電極と該配線とは、周辺電極を介して電気的に接続されてレ、る
[2] 請求項 1に記載のプローブカードであって、
該接触端子及び周辺電極は、角錐形状又は角錐台形状である。
[3] 請求項 1記載のプローブカードであって、
該複数の周辺電極及び該多層配線基板の電極は、格子状に配置されている。
[4] 請求項 1に記載のプローブカードであって、
該接触端子及び該周辺電極は、結晶性を有する基板の異方性エッチングによる穴 を型材として形成されたものである。
[5] プローブカードは、
被検查対象の電気的特性を検查するテスタと電気的に接続される多層配線基板と 該多層配線基板の電極に接続される複数の周辺電極と被検查対象に設けられた 電極と接触する複数の接触端子とを有するプローブシートとを備え、
該プローブシートは、さらに、該複数の接触端子を取り囲むように形成された第 1の 金属膜と、該第 1の金属膜を取り囲むように形成された第 2の金属膜とを有する。
[6] 請求項 5に記載のプローブカードであって、
該接触端子及び周辺電極は、角錐形状又は角錐台形状である。
[7] 請求項 5に記載のプローブカードであって、
該第 1の金属膜と該第 2の金属膜とは該複数の接触端子と該複数の周辺電極との 間に形成されている。
[8] 請求項 5に記載のプローブカードであって、 該第 1の金属膜と該第 2の金属膜との間の領域は、該プローブシートの該第 1の金 属膜又は該第 2の金属膜が形成された領域よりも柔軟性を有する。
[9] 請求項 5に記載のプローブカードであって、
該第 1の金属膜の外周は、円状に形成される。
[10] 請求項 5に記載のプローブカードであって、該プローブシートはさらに、
該複数の周辺電極を取り囲むように形成された第 3の金属膜を備え、該第 3の金属 膜には位置決め用の孔が設けられている。
[11] 請求項 5に記載のプローブカードであって、該プローブシートはさらに、
該配線と電気的に接続されるグランド層及び電源層を備え、
該グランド層又は該電源層に接続される配線は、該グランド層と該電源層のレ、ずれ にも接続されない配線よりも、配線幅が広く形成されている。
[12] 請求項 5に記載のプローブカードであって、
該プローブシートは、さらに、該複数の周辺電極を取り囲むように形成され、かつ位 置決め用の孔が設けられた第 3の金属膜を有し、
該多層配線基板は、さらに、位置決め用の孔を有し、
該複数の周辺電極と該多層配線基板の電極との接続は、該第 3の金属膜に設けら れた位置決め用の孔及び該多層配線基板に設けられた位置決め用の孔を通るノッ クピンを挿入することにより位置合わせしている。
[13] 請求項 12記載のプローブカードであって、
該複数の周辺電極及び該多層配線基板の電極は、格子状に配置されている。
[14] 請求項 5に記載のプローブカードであって、
該接触端子及び該周辺電權ま、結晶性を有する基板の異方性エッチングによる穴 を型材として形成されたものである。
[15] 請求項 5に記載のプローブカードであって、更に、
該プローブシートの該複数の接触端子が形成された領域に押し付け力を付与する 手段を備え、
該押し付け力を付与する手段は、該第 2の金属膜が形成された領域に対して該第 1の金属膜が形成された領域及び該複数の接触端子が形成された領域が傾動可能 になるように、配置されている。
[16] 半導体検査装置は、
被検査対象を載せる試料台と、
該被検査対象に設けられた電極と接触する複数の接触端子を有し、かつ該被検査 対象の電気的特性を検查するテスタと電気的に接続されるプローブカードとを備え、 該プローブカードは、更に、
該接触端子各々から引き出された配線と、
該配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺 電極とを備え、
該多層配線基板の電極と該配線とは、角錐形状又は角錐台形状の周辺電極を介 して電気的に接続されている。
[17] 半導体装置の製造方法は、
ウェハに回路を作りこみ、半導体素子を形成する工程と、
該半導体素子の電気的特性を検査する工程と、
該ウェハをダイシングし、該半導体素子ごとに分離する工程とを備え、
該半導体素子の電気的特性を検査する工程では、
該半導体素子の電極に接触する複数の接触端子と、該複数の接触端子を取り囲 むように形成された第 1の金属膜と、該第 1の金属膜を取り囲むように形成された第 2 の金属膜とを有するプローブシートを用い、
該プローブシートの該第 1の金属膜が形成された領域及び該複数の接触端子が形 成された領域に押し付け力を付与しつつ、該複数の接触端子を該半導体素子に設 けられた電極に接触させて検查する。
[18] 請求項 17に記載の半導体装置の製造方法であって、
該複数の接触端子は、角錐形状又は角錐台形状である。
[19] 請求項 17に記載の半導体装置の製造方法であって、
該複数の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材と して形成されたものである。
[20] 半導体装置の製造方法は、 ウェハに回路を作りこみ、半導体素子を形成する工程と、
該半導体素子の電気的特性を検査する工程と、
該ウェハをダイシングし、該半導体素子ごとに分離する工程と
を備え、
該半導体素子の電気的特性を検查する工程では、
該半導体素子の電極に接触する複数の接触端子、該複数の接触端子を取り囲む ように形成された第 1の金属膜、及び該第 1の金属膜を取り囲むように形成された第 2 の金属膜とを有するプローブシートと、を有するプローブカードを用いて、
該複数の接触端子を該半導体素子に設けられた電極に接触させて検査する。
[21] 請求項 20に記載の半導体装置の製造方法であって、
該プローブカードは更に、該プローブシートの該第 1の金属膜が形成された領域及 び該複数の接触端子が形成された領域に押し付け力を付与する手段を有し、 該半導体素子の電気的特性を検査する工程では、
該プローブシートの該第 1の金属膜が形成された領域及び該複数の接触端子が形 成された領域に該押し付け力を付与する手段により押し付け力を付与しつつ、該複 数の接触端子を該半導体素子に設けられた電極に接触させて検査する。
[22] 請求項 20に記載の半導体装置の製造方法であって、
該複数の接触端子は、角錐形状又は角錐台形状である。
[23] 請求項 20に記載の半導体装置の製造方法であって、
該複数の接触端子は、結晶性を有する基板の異方性エッチングによる穴を型材と して形成されたものである。
PCT/JP2004/009412 2003-07-02 2004-07-02 プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法 WO2005003793A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/562,797 US7420380B2 (en) 2003-07-02 2004-07-02 Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-189949 2003-07-02
JP2003189949A JP4465995B2 (ja) 2003-07-02 2003-07-02 プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2005003793A1 true WO2005003793A1 (ja) 2005-01-13

Family

ID=33562314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/009412 WO2005003793A1 (ja) 2003-07-02 2004-07-02 プローブカード及びプローブシートまたはプローブカードを用いた半導体検査装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7420380B2 (ja)
JP (1) JP4465995B2 (ja)
KR (1) KR100781856B1 (ja)
CN (1) CN100458450C (ja)
WO (1) WO2005003793A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990168B2 (en) * 2007-01-30 2011-08-02 Samsung Electronics Co., Ltd. Probe card including a sub-plate with a main supporter and a sub-supporter with the sub-supporter having probe needles

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755597B2 (ja) 2004-11-18 2011-08-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
WO2006097982A1 (ja) 2005-03-11 2006-09-21 Renesas Technology Corp. 半導体集積回路装置の製造方法
JP2007101373A (ja) 2005-10-05 2007-04-19 Renesas Technology Corp プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法
JP4800007B2 (ja) 2005-11-11 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法およびプローブカード
JP2007205960A (ja) * 2006-02-03 2007-08-16 Tokyo Electron Ltd プローブカード及びプローブ装置
JP5191646B2 (ja) * 2006-10-24 2013-05-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5002007B2 (ja) * 2006-11-16 2012-08-15 シーメンス アクチエンゲゼルシヤフト 導体路構造体を検査するセンサ素子、導体路構造体の検査装置、導体路構造体の検査方法、および、センサ素子の製造方法
JP2008151573A (ja) * 2006-12-15 2008-07-03 Micronics Japan Co Ltd 電気的接続装置およびその製造方法
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7705619B2 (en) * 2007-06-06 2010-04-27 Integrated Device Technology, Inc. Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
JP4932618B2 (ja) * 2007-06-29 2012-05-16 東京エレクトロン株式会社 検査方法及びこの方法を記録したプログラム記録媒体
JP5049694B2 (ja) 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
JP2009204393A (ja) * 2008-02-27 2009-09-10 Renesas Technology Corp プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
JP5314684B2 (ja) * 2008-06-02 2013-10-16 株式会社アドバンテスト 試験用ウエハ、および、試験システム
WO2009147720A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 半導体ウエハ、半導体回路、試験用基板、および、試験システム
JP2010050437A (ja) * 2008-07-25 2010-03-04 Yokogawa Electric Corp Ｉｃテスタ
JP2010276541A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP5504698B2 (ja) * 2009-06-02 2014-05-28 日本電産リード株式会社 検査用治具及び検査用接触子
JP5453938B2 (ja) * 2009-06-09 2014-03-26 住友電気工業株式会社 コンタクトプローブの製造方法およびコンタクトプローブ
KR101149760B1 (ko) * 2009-07-03 2012-06-01 리노공업주식회사 검사용 탐침 장치
JP2011022198A (ja) 2009-07-13 2011-02-03 Molex Inc 光コネクタ
KR100955597B1 (ko) * 2009-08-11 2010-05-03 (주)메리테크 반도체나 평판표시소자 검사에 사용되는 프로브의 제조방법
US20120043987A1 (en) * 2010-08-23 2012-02-23 Star Technologies Inc. Probe Card for Testing Semiconductor Devices and Vertical Probe Thereof
US20160110859A1 (en) * 2014-10-17 2016-04-21 Macronix International Co., Ltd. Inspection method for contact by die to database
JP6630117B2 (ja) * 2015-03-27 2020-01-15 株式会社ヨコオ コンタクトユニット及び検査治具
US10535572B2 (en) 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
KR102653198B1 (ko) * 2016-10-18 2024-04-01 삼성전기주식회사 전기 특성 측정 유닛
JP2019109101A (ja) * 2017-12-18 2019-07-04 株式会社ヨコオ 検査治具
JP2019109103A (ja) * 2017-12-18 2019-07-04 株式会社ヨコオ 検査治具
JP7336176B2 (ja) * 2017-12-18 2023-08-31 株式会社ヨコオ 検査治具
US11454650B2 (en) * 2018-07-18 2022-09-27 Nidec-Read Corporation Probe, inspection jig, inspection device, and method for manufacturing probe
JP2020088204A (ja) * 2018-11-27 2020-06-04 東京エレクトロン株式会社 検査装置、温度制御装置及び温度制御方法
CN109959966A (zh) * 2019-04-30 2019-07-02 昆山泰德兴自动化设备有限公司 汽车雷达感应支架内泡棉检测装置
CN112798823A (zh) * 2020-12-17 2021-05-14 中国电子科技集团公司第十三研究所 用于老化加电的cos夹具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150594A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5461326A (en) 1993-02-25 1995-10-24 Hughes Aircraft Company Self leveling and self tensioning membrane test probe
US5399505A (en) * 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
JP2995134B2 (ja) * 1993-09-24 1999-12-27 東京エレクトロン株式会社 プローブ装置
JPH10506459A (ja) * 1994-09-09 1998-06-23 マイクロモジュール・システムズ 回路のメンブレンプローブ
EP0788729A4 (en) * 1994-10-28 1998-06-03 Micromodule Systems Inc PROGRAMMABLE HIGH DENSITY ELECTRONIC TEST DEVICE
US5665609A (en) * 1995-04-21 1997-09-09 Sony Corporation Prioritizing efforts to improve semiconductor production yield
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
KR100212169B1 (ko) * 1996-02-13 1999-08-02 오쿠보 마사오 프로브, 프로브의 제조, 그리고 프로브를 사용한 수직동작형 프로브 카드 어셈블리
JP3645203B2 (ja) 1997-05-09 2005-05-11 株式会社ルネサステクノロジ 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JP3315339B2 (ja) 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
JPH1123615A (ja) 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
US6014032A (en) * 1997-09-30 2000-01-11 International Business Machines Corporation Micro probe ring assembly and method of fabrication
JP4006081B2 (ja) * 1998-03-19 2007-11-14 株式会社ルネサステクノロジ 半導体装置の製造方法
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6426638B1 (en) * 2000-05-02 2002-07-30 Decision Track Llc Compliant probe apparatus
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP3839347B2 (ja) 2002-04-25 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4099412B2 (ja) * 2003-03-19 2008-06-11 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150594A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990168B2 (en) * 2007-01-30 2011-08-02 Samsung Electronics Co., Ltd. Probe card including a sub-plate with a main supporter and a sub-supporter with the sub-supporter having probe needles

Also Published As

Publication number Publication date
US20060192575A1 (en) 2006-08-31
US7420380B2 (en) 2008-09-02
JP4465995B2 (ja) 2010-05-26
KR100781856B1 (ko) 2007-12-03
CN1816748A (zh) 2006-08-09
KR20060028780A (ko) 2006-04-03
CN100458450C (zh) 2009-02-04
JP2005024377A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
US7656174B2 (en) Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US7049837B2 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US8314624B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
TW502354B (en) Inspection device for semiconductor
US20080029763A1 (en) Transmission Circuit, Connecting Sheet, Probe Sheet, Probe Card, Semiconductor Inspection System and Method of Manufacturing Semiconductor Device
JP3315339B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
TWI227781B (en) Semiconductor-device inspecting apparatus and a method for manufacturing the same
JP2009204393A (ja) プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
WO2007142204A1 (ja) プローブカード
KR20040077971A (ko) 실리콘 핑거 접촉기를 갖는 접촉 구조체
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
KR20030085142A (ko) 집적회로 웨이퍼 프로브카드 조립체의 구조 및 그 제조방법
JP3645203B2 (ja) 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JP2009098153A (ja) 薄膜プローブの製造方法
JP2004015030A (ja) 半導体装置の製造方法
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
JP2004029035A (ja) 接続装置
JP2002151558A (ja) 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法
JP2006071486A (ja) 接続装置、半導体チップ検査装置および半導体装置の製造方法
JP3563361B2 (ja) 半導体装置の製造方法
JP2001165993A (ja) 半導体検査装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006192575

Country of ref document: US

Ref document number: 10562797

Country of ref document: US

Ref document number: 1020057025223

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048186664

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057025223

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10562797

Country of ref document: US

122 Ep: pct application non-entry in european phase