JP3645203B2 - 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 - Google Patents
半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 Download PDFInfo
- Publication number
- JP3645203B2 JP3645203B2 JP2001257330A JP2001257330A JP3645203B2 JP 3645203 B2 JP3645203 B2 JP 3645203B2 JP 2001257330 A JP2001257330 A JP 2001257330A JP 2001257330 A JP2001257330 A JP 2001257330A JP 3645203 B2 JP3645203 B2 JP 3645203B2
- Authority
- JP
- Japan
- Prior art keywords
- probing
- semiconductor element
- group
- contact terminals
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、対接する電極に接触した接触端子を通して電極に電気信号を伝送して半導体素子等の被検査対象物の良否判定を実施する接続装置および検査システムに関し、特に、半導体素子等の被検査対象物の狭ピッチ多ピンの電極に対して、半導体素子等の被検査対象物の損傷を防止した接続装置および検査システムに関するものである。
【０００２】
【従来の技術】
ウエハレベルにおけるＶＬＳＩ等の半導体素子の電気的特性検査を可能とする従来の薄型のプローブカードとしては、１９８８年度のInternational Test Conference（インターナショナル テスト コンファレンス）の講演論文集(メンブレン プローブ カード テクノロジィ：MEMBRANE PROBE CARD TECHNOLOGY）の６０１頁から６０７頁に記載された技術（従来技術１）が知られている。この従来技術１に記載された導体検査用のプローブは、フレキシブルな誘電体膜の上面にリソグラフ技術で配線を形成し、被検査対象物の半導体素子の電極に対応する位置に設けた誘電体膜のスルーホールにめっきにより、半球状のバンプを形成したものを接触端子として用いるものである。この従来技術１は、誘電体膜の表面に形成した配線および配線基板を通じて検査回路に接続されているバンプを、板ばねによって、検査対象の半導体素子の電極にバンプをこすって接触し、信号の授受を行って検査する方法である。
【０００３】
また従来のプローブ装置としては、特開平２−１６３６６４号公報（従来技術２）、特開平５−２４３３４４号公報（従来技術３）、特開平８−８３８２４号公報（従来技術４）、特開平８−２２０１３８号公報（従来技術５）、特開平７−２８３２８０号公報（従来技術６）において知られている。
従来技術１および２および３および４および５には、支持手段に並進手段（上部伝達段に設けられた枢軸を下部伝達段で受けるように構成する。）をばねで結合し、平坦な膜プローブと実質的に平坦な被試験デバイスとの間の実質的な共平面整列を生起せしめる自動補償機能付きプローブ装置が記載されている。また従来技術２および３および４および５には、下部伝達段とメンブレンとの間に緩衝層を備えていることが記載されている。
【０００４】
また従来技術５には、さらに金属突起を形成した薄膜の導体パターンの裏面側に金属導体層を設けて接地することによって、マイクロストリップライン構造としてインピーダンス整合及び低インダクタンス化を図ることが記載されている。
また従来技術６には、結晶性の型材を異方性エッチングして得られる先端が尖った形状の接触端子を、引き出し配線を形成した絶縁フィルム上に該引き出し配線と接続して植設し、この絶縁フィルムを、配線基板に対して、緩衝層および基板となるシリコンウエハを挟みこんで一体として構成したプロービング装置が記載されている。
【０００５】
【発明が解決しようとする課題】
上記従来技術１に記載されているように、平坦あるいは半球状のバンプを形成したプローブにおいて、接点（突起状電極）を、アルミニウム電極やはんだ電極などの材料表面に酸化物が生成された被接触材料に対して擦りつけること（スクライブ動作）により、電極材料表面の酸化物を擦り取り、その下面の金属導体材料に接触させて良好な接触を確保するものである。この結果、電極を接点でスクライブすることにより、電極材料のクズが生じ、配線間のショートおよび異物発生の原因となり、また、電極にプローブを数百ｍＮ以上の荷重をかけながら擦りつけて接触を確保することにより、電極に損傷を与えることが多いという課題を有していた。
【０００６】
また従来技術２〜５においては、接点の群を被検査対象物上の電極群の面に倣って平行出しする機能は付いているが、板ばねの変位に基いて接触荷重を付与する構成であるため、荷重均等の点から板ばねを大きく変位させて接触時における荷重を１ピン当たり数百ｍＮ以上にする必要が生じ、その結果被検査対象物における電極およびその直下の能動素子や配線に損傷を与えるおそれが生じるという課題を有していた。
また従来技術６においては、緩衝層のみで接触対象の接触端子および電極の高さばらつきを吸収したり、プロービング時に被検査対象物を載置した試料台の駆動系から接触端子が受ける衝撃力を吸収することが困難で、半導体素子等の被検査対象物へ損傷を与える恐れがあった。
以上説明したように、何れの従来技術においても、半導体素子等の被検査対象物の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現しようとする点について、十分考慮されていなかった。
【０００７】
本発明の目的は、上記課題を解決すべく、半導体素子等の被検査対象物の高密度化に対応可能な狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号の伝送を可能にした接続装置および検査システムを提供することにある。
また本発明の他の目的は、尖った先端を有する接触端子を被検査対象物上の電極に、低荷重で、単に押しつけることによって、電極材料等のクズを発生させることなく、低抵抗で安定した接続を実現した接続装置および検査システムを提供することにある。
また本発明の他の目的は、尖った先端を有する接触端子と、引き出し用配線とを別々に形成して、両者を接続して接触端子付きの引き出し用配線を形成することにより、製造時の歩留りを向上し、製造期間を短縮した安価な接続装置および検査システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段とを備えたことを特徴とする接続装置である。
また本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置である。
【０００９】
また本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおけるプロービング側と反対の裏側に前記領域部を囲むように固定された枠と、前記多層フィルムにおける前記領域部の弛みをなくすように該領域部を張り出させる部分を有して前記枠を取付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置である。
【００１０】
また本発明は、前記接続装置において、多層フィルムの領域部の裏面と押さえ部材との間に緩衝層を備えたことを特徴とする。
また本発明は、前記接続装置における多層フィルムにおいて、引き出し用配線と接触端子との間をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートにより接続したことを特徴とする。
また本発明は、前記接続装置における多層フィルムにおいて、引き出し用配線と接触端子に形成した接続用配線との間をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートにより接続したことを特徴とする。また本発明は、前記接続装置において、支持部材のプロービング側を配線基板に設置し、該配線基板に形成された電極と多層フィルムの周辺部に引き出された引き出し配線とを電気的に接続して構成したことを特徴とする。
【００１１】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、該位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１２】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートを介して電気的に接続してプロービング側の領域部に複数並設し、該各接触端子に前記はんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートを介して電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、該位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１３】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、前記試料支持系を所望の高さまで上昇させて前記位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１４】
以上説明したように、前記構成によれば、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）の伝送を可能にすることができる。
また前記構成によれば、多層フィルムにおける尖った先端を有する接触端子を並設した領域部の弛みをなくすと共に平行出しするコンプライアンス機構を設けることによって、尖った先端を有する接触端子の群を被検査対象物上の電極の群に、１ピン当たり低荷重（３〜５０ｍＮ程度）で、単に押しつけることによって、電極材料等のクズを発生させることなく、０．０５Ω〜０．１Ω程度の低抵抗で安定した接続を実現することができる。
【００１５】
また前記構成によれば、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うことができる。即ち、前記構成によれば、電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にすることができる。
また、前記構成によれば、接触端子と引き出し用配線とを別々に形成して、両者を接続して接触端子付きの引き出し用配線を形成することにより、製造時の歩留りを向上し、製造期間を短縮した安価な接続装置および検査システムを実現することができる。
【００１６】
【発明の実施の形態】
本発明の半導体素子製造方法に係る接続装置および検査装置の実施の形態について図を用いて説明する。
被検査対象であるＬＳＩ用の半導体素子（チップ）２は、図１に示すようにウエハ１に多数並設されて形成され、その後切り離されて使用に供される。図１（ａ）はＬＳＩ用の半導体素子（チップ）２が多数並設されたウエハ１を示す斜視図であり、図１（ｂ）は１個の半導体素子（チップ）２を拡大して示した斜視図である。半導体素子（チップ）２の表面には、周辺に沿って多数の電極３が配列されている。
ところで、半導体素子は高集積化に伴って上記電極３が高密度化および狭ピッチ化が更に進む状況にある。電極の狭ピッチ化としては、０．２ｍｍ程度以下で、例えば、０．１３ｍｍ、０．１ｍｍ、それ以下となってきており、電極の高密度化としては、周辺に沿って、１列から２列へ、更に全面に配列される傾向となってきている。
【００１７】
本発明に係る接続装置（プロービング装置）は、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うものである。即ち、本発明に係る接続装置（プロービング装置）は、上記電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にするものである。
【００１８】
図２は、本発明に係る接続装置の第１の実施の形態の要部を示す図である。本接続装置の第１の実施の形態は、支持部材（上部固定板）４０と、それに固定され、下部に球面４１ａを有する支持軸であるセンターピボット４１並びに該センターピボット４１を中心に左右および前後に対称に設置され、上下の変位に対して常に一定の押付け力を付与する押付け力付与手段であるスプリングプローブ４２と、上記センターピボット４１に対してテーパ（傾き）４３ｃにより傾動可能に保持されながら上記スプリングプローブ４２により低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け力が付与される（押圧される）押さえ部材（押さえ板）４３と、多層フィルム４４と、該多層フィルム４４に固着した枠４５と、該多層フィルム４４と押さえ部材４３の間に設けられた緩衝層４６と、多層フィルム４４上に設けられた接触端子４７と、多層フィルム４４に設けられ、該接触端子４７から引出された引き出し用配線４８と、多層フィルム４４に設けられたグランド層４９とを有する。上記押さえ部材４３に対する押付け力をスプリングプローブ４２で付与するように構成したのは、スプリングプローブ４２の先端の変位に対してほぼ一定の低荷重の押付け力が得られるようにしたためであり、必ずしもスプリングプローブ４２を用いる必要はない。支持部材（上部固定板）４０は、配線基板５０に搭載される。多層フィルム４４は、その周縁部が枠４５より外側に延長するように形成され、この延長部を、枠４５の外側で滑らかに折り曲げて配線基板５０上に固定する。その際、引き出し用配線４８は、配線基板５０に設けられている電極５０ａに電気的に接続される。この接続は、例えば、配線基板５０の電極５０ａと接続するために、多層フィルム４４に、金属めっきで充填されたビア５１を設けて、ビア５１と電極５０ａを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。
【００１９】
配線基板５０は、例えば、ポリイミド樹脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線５０ｂおよび接続端子５０ｃを有している。前記電極５０ａは、例えば、内部配線５０ｂの一部に接続されるビア５０ｄで構成される。配線基板５０と多層フィルム４４とは、例えば、多層フィルム４４を、多層フィルム押さえ部材５３と配線基板５０に挟み込んでねじ５４等を用いて固定される。
多層フィルム４４は、可撓性があり、好ましくは、耐熱性がある樹脂を主体に形成する。本実施例では、ポリイミド樹脂が用いられる。緩衝層４６としては、エラストマ（ゴム状弾性を有する高分子材料）等の弾性を有する物質で構成される。具体的には、シリコンゴム等が用いられる。また緩衝層４６としては、押さえ部材４３を枠４５に対して移動可能にシールしてこのシールされた空間に気体を供給するように構成しても良い。
【００２０】
また、接触端子４７の先端の高さの平坦性が確保できれば、緩衝層４６を省略した構成にしてもよい。
また接触端子４７、引き出し用配線４８およびグランド層４９は、導電性材料で構成される。これらの詳細については、後述する。また、図２では、接触端子４７および引き出し用配線４８は、説明の簡単のため、２の接触端子分のみ示すが、もちろん、実際には、後述するように複数個が配置される。
【００２１】
まず、本発明に係る接続装置（プロービング装置）は、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、且つ低荷重（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させることにある。これによって、従来技術のようにスクライブ動作をさせる必要がなく、スクライブ動作による電極材料のくずの発生を防止することができる。即ち、多層フィルム４４において、電極３の配列に対応するように並設された接触端子４７の先端を尖せると共に、枠４５で支持された周辺部４４ｂに対して、この周辺部４４ｂ内の上記接触端子４７を並設した領域部４４ａを、押さえ部材４３の下側に形成された突出部４３ａにおける高精度の平坦度が確保された下面４３ｂに倣って緩衝層４６を挾んで張り出させて多層フィルム自身の弛みをなくし、この張り出された領域部４４ａに並設された接触端子４７の尖った先端を、Ａｌまたははんだ等の電極（被接触材）３に垂直に低荷重（１ピン当たり３〜５０ｍＮ程度）でプロービングすることによって、電極（被接触材）３の表面に形成された酸化物を容易につき破ってその下面の電極の金属導体材料に接触させて０．０５Ω〜０．１Ω程度の安定した低抵抗値で良好な接触を確保することができる。特に、枠４５で支持された周辺部４４ｂに対して、この周辺部４４ｂ内の多数の接触端子４７を並設した領域部４４ａを、押さえ部材４３の下側に形成された突出部４３ａにおける高精度の平坦度が確保された下面４３ｂに倣って緩衝層４６を挾んで張り出させることによって多層フィルム自身の弛みをなくして、多数の接触端子４７の先端の平坦度を突出部４３ａの下面４３ｂの平坦度に合わせて高精度を確保することにある。なお、領域部４４ａにおける張り出し量は、押さえ部材（押さえ板）４３にセンターピボット４１を中心に左右および前後に締着されて調整可能なねじ５７の押さえ部材４３の下面からの突出し量によって定まることになる。即ち、押さえ部材４３に突出し量を定めて取り付けられたねじ５７の下端が、多層フィルム４４における領域部４４ａの周辺部４４ｂを接着固定した枠４５の上面に接触するまで、センターピボット４１を中心に左右および前後に設けられて押さえ部材に形成された穴に挿入されたねじ５６を枠４５に対して締め付けることによって押さえ部材４３の突出部４３ａを下降させて緩衝層４６を介して多数の接触端子４７が並設された領域部４４ａを張り出すことによって多層フィルム自身のたるみがなくなることになる。これによって、多数の接触端子４７に亘った接触端子の尖った先端の平坦度を±２μｍ程度以下の高精度に確保することができる。
【００２２】
また１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａと該電極に対応する多数の接触端子４７との平行出しを、図３に少し誇張して示すように、押さえ部材（押さえ板）４３をセンターピボット４１で傾動可能に支持すると共にセンターピボット４１を中心に左右および前後に対称に設置されたスプリングプローブ４２によって押さえ部材４３の上下の変位に対して常に一定の押付け力を付与することによって実現することにある。即ち、センターピボット（押さえ部材支持軸）４１と押さえ部材４３との間の係り合いの関係および対称に設置されたスプリングプローブ４２によって１ピン当たり低荷重のコンプライアンス機構が形成され、このコンプライアンス機構によって多数の接触端子４７の先端が１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａに追従して倣って平行出しが行われる。センターピボット（押さえ部材支持軸）４１は、図２に示すように、押さえ部材４３の中心に位置し、押さえ部材４３の上部に取り付けられたテーパ（傾き）４３ｃとセンターピボットの下部球面４１ａとの傾動可能な接触状態を利用して、初期状態ではスプリングプローブ４２による押付け力のバランスによって初期に規定した一定位置に位置付けする。次に、センターピボット（押さえ部材支持軸）４１と押さえ部材４３との間およびスプリングプローブ４２によってコンプライアンス機構が形成されているため、図３に示すように、接触端子４７の尖った先端を被接触材（電極）３に接触し始めた時点で、センターピボット４１の軸を中心軸として、押さえ部材のテーパ（傾き）４３ｃがセンターピボットの下部球面４１ａの一部を擦り、その後センターピボットの下部球面４１ａと押さえ部材のテーパ（傾き）４３ｃとが離れ、押さえ部材４３が自由に被接触材（電極）３の全体の面３ａに追従するように倣って傾動され、多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しが行われると共に個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触が行われ、低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを実現することができる。
【００２３】
以上説明したように、多層フィルム４４における接触端子４７を並設した領域部４４ａについての押さえ部材４３の突出部４３ａによる緩衝層４６を介しての張り出しと、押さえ部材４３をセンターピボット４１に対して傾動可能に支持することによって多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しとを行うことによって、多数個チップ同時に、且つ低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを０．０５Ω〜０．１Ω程度の安定した低抵抗値で実現することができる。当然、１チップにおいても、同様なプロービングを実現することができる。
また、多層フィルム４４において、図４に示す如く、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置し、絶縁膜６６（７４）の誘電率εrおよび厚さ（引き出し用配線４８とグランド層４９との間の間隙）ｈ並びに引き出し用配線４８の幅ｗを適切な値にして、引き出し用配線４８のインピーダンスＺ0を５０ｏｈｍ程度にすることによってテスタの回路とのマッチングをとることが可能となり、その結果引き出し用配線４８を伝送する電気信号の乱れ、減衰を防止して、半導体素子に対してテスタによる高周波数（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応できる高速電気信号による電気特性検査を実現することが可能となる。
【００２４】
以上説明したように、多層フィルム４４において、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置してインピーダンスをテスタの回路とのマッチングがとれる５０ｏｈｍ程度にすることができ、それ以外のプローブ（接触端子）の長さを接触端子部分（０．０５〜０．５ｍｍ程度）４７のみとなり、従ってテスタの回路とのマッチングをとることが可能となり、高速電気信号の乱れを少なくして、半導体素子に対する高速電気信号による電気特性検査を実現することが可能となる。図５は、本発明に係る接続装置の第２の実施の形態の要部を示す図である。本接続装置の第２の実施の形態は、多層フィルム４４の端を配線基板５０の下面に位置させて引き出し用配線４８の端に上側に出るように金属めっきで充填して接続したビア５１と配線基板５０の下側に形成された電極５０ａとを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。即ち、本第２の実施の形態では、多層フィルム４４における引き出し用配線４８の端をビア５１によって上面に形成し、配線基板５０の下面に設けられた電極５０ａと接続する。これ以外の構成は、図２に示す第１の実施の形態と同様である。
【００２５】
図６は、本発明に係る接続装置の第３の実施の形態の要部を示す図である。本接続装置の第３の実施の形態は、図２で用いるセンターピボット４１に変えて、押さえ部材４３をノックピン５５を介して僅か傾動可能に保持する構成した。即ち、押さえ部材４３の中心を対称にして左右および前後に設けられた４本のノックピン５５を、支持部材４０に形成された上方に拡がったテーパ穴５８に挿入して押さえ部材４３に締着する。これ以外の構成は、図２に示す第１の実施の形態と同様である。即ち、１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａと該電極に対応する多数の接触端子４７との平行出しを、図７に少し誇張して示すように、押さえ部材４３に取り付けられた各ノックピン５５を支持部材４０に形成された上方に拡がったテーパ穴５８の下部に傾動可能に支持すると共に押さえ部材４３の中心に対して左右および前後に対称に設置されたスプリングプローブ４２によって押さえ部材４３の上下の変位に対して常に一定の低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け力を付与することによって実現することにある。即ち、押さえ部材４３に取り付けられた各ノックピン５５と支持部材（上部固定板）４０に形成された上方に拡がったテーパ穴５８との間の係りあいの関係および対称に設置されたスプリングプローブ４２によって１ピン当たり低荷重のコンプライアンス機構が形成され、このコンプライアンス機構によって多数の接触端子４７の先端が１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａに追従して倣って平行出しが行われる。まず、図６に示す如く、スプリングプローブ４２による押さえ部材４３への押付け力によって押さえ部材４３に取り付けられた各ノックピン５５の頭が支持部材４０の上面に当接した状態で位置付けされる。次に、押さえ部材４３に取り付けられた各ノックピン５５と支持部材４０に形成されたテーパ穴５８との間およびスプリングプローブ４２によってコンプライアンス機構が形成されているため、図７に示すように、各スプリングプローブ４２による押さえ部材４３への均等な押付け力によって各ノックピン５５がテーパ穴５８を滑ったり、傾動することによって押さえ部材４３が自由に被接触材（電極）３の全体の面３ａに追従するように倣って傾動され、多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しが行われると共に個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触が行われ、低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを実現することができる。
【００２６】
図８は、本発明に係る接続装置の第４の実施の形態の要部を示す図である。本接続装置の第４の実施の形態は、多層フィルム４４の端を配線基板５０の下面に位置させて引き出し用配線４８の端に上側に出るように金属めっきで充填して接続したビア５１と配線基板５０の下側に形成された電極５０ａとを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。即ち、本第４の実施の形態では、多層フィルム４４における引き出し用配線４８の端をビア５１によって上面に形成し、配線基板５０の下面に設けられた電極５０ａと接続する。これ以外の構成は、図６に示す第３の実施の形態と同様である。図９は、本発明に係る接続装置の第５の実施の形態の要部を示す図である。本接続装置の第５の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第５の実施の形態では、図９に示すように、被検査対象の電極３が配列された領域のみに対応するようにポリイミド膜６１を設け、該ポリイミド膜６１に電極３に対応するように多数の接触端子４７を並設し、各接触端子４７に接続してポリイミド膜６１上に形成した電極（請求項４及び１１に記載された接続用電極に対応する。）６２を、引き出し用配線４８を形成したポリイミド膜６５の電極６９に異方性導電シート７０を介して接続させ、ポリイミド膜６５、異方性導電シート７０およびポリイミド膜６１を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００２７】
図１０は、本発明に係る接続装置の第６の実施の形態の要部を示す図である。本接続装置の第６の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第６の実施の形態では、図１０に示すように、被検査対象の接触端子４７を、引き出し用配線４８を形成したポリイミド膜６５の電極６９に異方性導電性シート７０を介して接続させることにより、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００２８】
図１９（ａ）は、本発明に係る接続装置の第７の実施の形態の要部を示す図である。本接続装置の第７の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第７の実施の形態では、図１９（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極（請求項４及び１１に記載された接続用電極に対応する。）２００を、引き出し用配線４８を形成したポリイミド膜６５の電極６９にはんだ２０１を介して接続させ、ポリイミド膜６５、はんだ２０１および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。また、接触端子４７と一体形成した電極２００とポリイミド膜６５の電極６９を樹脂２０２で覆って、保護膜として形成する。樹脂２０２としては、例えば、エポキシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使用する。前記保護膜用の樹脂２０２の形成方法は、例えば、ポリイミド膜６５の電極６９と接続端子４７の電極２００をはんだ接合した後、ポリイミド膜６５とシリコンウエハの型材８０との間隙に樹脂２０２をディスペンサで注入した後、加熱硬化することにより形成するか、あるいは、はんだ２０１を形成した多層フィルム４４と、接続端子４７を形成したシリコンウエハの型材８０との間に樹脂２０２を挟み込んで加圧加熱して、電極６９と電極２００の間をはんだ２０１で接続することにより樹脂２０２の層を形成すればよい。はんだとしては、例えば、錫鉛の共晶はんだあるいは錫銀のはんだを用いる。なお、樹脂２０２を省略することも可能である。
【００２９】
図１９（ｂ）は、本発明に係る接続装置の第８の実施の形態の要部を示す図である。本接続装置の第８の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第８の実施の形態では、図１９（ｂ）に示すように、被検査対象の接触端子４７を、引き出し用配線４８を形成したポリイミド膜６５の電極６９にはんだ２０１を介して接続させることにより、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。また、接触端子４７とポリイミド膜６５の電極６９を樹脂２０２で覆って、保護膜として形成する。樹脂２０２としては、例えば、エポキシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使用する。はんだとしては、例えば、錫鉛の共晶はんだあるいは錫銀のはんだを用いる。なお、樹脂２０２を省略することも可能である。
【００３０】
図２０（ａ）は、本発明に係る接続装置の第９の実施の形態の要部を示す図である。本接続装置の第９の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第９の実施の形態では、図２０（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極２００を、引き出し用配線４８を形成したポリイミド膜６５に形成したはんだビア電極２０３に接続させ、ポリイミド膜６５、はんだビア電極２０３および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４の構成および保護膜用の樹脂２０２は、前記第７の実施の形態と同様である。はんだビア電極２０３は、引き出し用配線４８にはんだめっきを形成する。
【００３１】
図２０（ｂ）は、本発明に係る接続装置の第１０の実施の形態の要部を示す図である。本接続装置の第１０の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する部分が、接触端子４７の真上で接続することが異なる他は、図２０（ａ）における第９の形態と同じであり、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。図２１（ａ）は、本発明に係る接続装置の第１１の実施の形態の要部を示す図である。本接続装置の第１１の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第１１の実施の形態では、図２１（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極２００の表面に形成した錫めっき２０４と、引き出し用配線４８を形成したポリイミド膜６５の電極６９に形成した金めっき２０５とを熱拡散し、錫金の合金を形成することにより接続させ、ポリイミド膜６５、電極６９および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００３２】
なお、前記の錫めっき２０４を金めっきとして、前記の金めっき２０５を錫めっきとして、互いに材料を置き換えることにより、熱拡散により錫金の合金を形成して接合してもよい。
図２１（ｂ）は、本発明に係る接続装置の第１２の実施の形態の要部を示す図である。本接続装置の第１２の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する部分が接触端子４７の真上で接続することが異なる他は、図２１（ａ）における第１１の形態と同様であり、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。上述した第１〜第１２の実施の形態は、接触端子４７を、導電性材料で構成している。そのため、この部分が多層フィルム（配線用フィルム）４４よりも硬くなるため、測定対象物の電極に当接させた際に、接触がより良好となる。
【００３３】
これらの接続装置における接触端子の配置および引き出し用配線の配線パターンは、被検査対象物、例えば、半導体集積回路の電極パターンに対応して種々構成される。図１１および図１２に、それらの第１および第２の実施例を示す。
図１１（ａ）は、本発明に係る接続装置における接触端子の配置および引き出し用配線の第１の実施例を示す平面図である。図１１（ｂ）は、その配線が設けられている多層フィルムを折り曲げた状態を示す斜視図である。また、図１２（ａ）は、本発明に係る接続装置における接触端子の配置および引き出し用配線の他の例を示す平面図である。図１２（ｂ）は、その配線が設けられている多層フィルム４４を折り曲げた状態を示す斜視図である。なお、これらの図において、接触端子および引き出し配線は、図示および説明の簡単のため、数を少なくし、また、密度を低くして表示してある。実際には、さらに、多数の接触端子を設けることができ、また、高密度で配置できることはいうまでもない。
【００３４】
図１１（ａ）、（ｂ）、および図１２（ａ）、（ｂ）に示すように、接続装置は、例えば、ポリイミド膜で構成される多層フィルム４４上に、被検査対象の電極３に対応する位置に配置された接触端子４７と、これらの接触端子４７に一端が接続され、他端が多層フィルム４４の周縁部に設けられるビア５１まで引き回される引き出し用配線４８とが設けられる。引き出し用配線４８は、種々の態様で配線できる。例えば、各配線を一方向に引き出して配線したり、放射状に配線したりすることができる。具体的にいえば、図１２（ａ）および（ｂ）に示す第１の実施例は、多層フィルム４４を四角形状に形成し、四角形の各辺に設けられるビア５１まで引き出し用配線４８が設けられる。また、図１１（ａ）および（ｂ）に示す第２の実施例は、多層フィルム４４を長方形状に形成し、両端部にビア５１を配置してある。
【００３５】
次に、まずこれらの接続装置を製造するための方法についてその概要を説明する。
検査装置本体へ電気信号を伝送するための接続装置における配線の引き出し方法として、例えば、被検査対象がウエハに形成されたＬＳＩ表面の電極である場合は、次のように行う。まず、図１１（ａ）または図１２（ａ）に示したように、該ＬＳＩ形成ウエハの領域１０１よりもひと回り大きなシリコンウエハなどの接触端子形成用型材１０２を用いて、該ＬＳＩ形成ウエハと同じ領域１０１に、接触端子４７を形成するための穴を、二酸化シリコンをマスクとして、シリコンウエハを異方性エッチングにより形成して型を製作する。そして、この型を用いて、接触端子４７を構成するための突起を設ける。さらに、接触端子形成用型材１０２の表面に、ポリイミド膜および、引き出し用配線４８を形成して多層フィルム４４を形成する。また、必要に応じて、多層フィルム４４に、図１２（ａ）に示したように、切れ目１０３を入れる。そして、多層フィルム４４を、図１１（ｂ）あるいは図１２（ｂ）に示すように、該ＬＳＩ形成ウエハの検査領域１０１に対応する、接触端子４７を形成した領域を、多層フィルム４４の裏面に枠４５を固着して、多角形で囲うように折り曲げる。さらに、図２、図５、図６および図８に示すように、該枠付きの多層フィルム４４と押さえ部材４３の間に、緩衝層４６を挾みこみ、一体的に取り付けてから接触端子形成用型材１０２を除去した後、上部固定基板４０および配線基板５０に載置し、該配線基板５０の電極５０ａに、引き出し用配線４８のビア５１を導電シート５２あるいははんだで多層フィルム押さえ部材５３を配線基板５０にねじ５４で接続する。
【００３６】
なお、上記実施例では、被検査対象がウエハに形成された全部の半導体素子の電極を一括して接触する場合を示したが、本発明は、これに限られない。例えば、半導体素子を個別に、あるいは任意の個数の半導体素子を同時に検査するための接続装置として、多層フィルムをウエハサイズよりも小さな領域で製造してもよいことはいうまでもない。
【００３７】
次に、本発明に係る接続装置の第１の実施の形態における接触端子部分の構造およびその製造方法について説明する。
図１３に示す接触端子部分は、多層フィルム４４として下層にポリイミド膜７１を有し、かつ、突起を構成するためのバンプ７２と、その先端部に被着されためっき膜７３とで構成される。また、ポリイミド膜７１の一方の面（基板対向面）に、引き出し用配線４８、ポリイミド膜７４、グランド層４９およびポリイミド保護膜７５を構成する。引き出し用配線４８が、その一端を前記バンプ７２に接触させて設けられている。接触端子４７は、例えば、先端が角錐形状に尖ったバンプ７２と該パンプ７２の先端の表面に形成されためっき膜７３とによって形成される。バンプ７２は、硬度が高く、且つめっきをしやすいニッケル等で形成される。めっき膜７３は、ニッケル膜より更に硬く、ロジウムで構成される。めっき膜７３として、ロジウムを用いる理由は、ロジウム膜の硬度がニッケル膜より大きいことによる。
【００３８】
図１３には、本発明に係る接続装置の第１の実施の形態における接触端子部分における代表的な寸法を示す。即ち、半導体素子における電極の狭ピッチである０．２ｍｍ以下の例えば０．１３ｍｍまたは０．１ｍｍに対応できるように、グランド層４９およびポリイミド保護膜７５の厚さを約５μｍ、ポリイミド膜７４の厚さを約５０μｍ、ポリイミド膜７１の厚さを約２０μｍ、接触端子４７の先端部の高さを約２８μｍ、該先端部の底面の幅を約４０μｍとする。本第１の実施の形態では、底面の一辺が例えば１０〜６０μｍの四角錐形状で先端が尖った接触端子４７で構成される。この四角錐は、型材について、フォトリソグラフィによりパターニングされるので、位置および大きさが高精度に決められる。また、異方性エッチングにより形成されるので、形状がシャープに形成できる。特に、先端を、尖った形状とすることができる。これらの特徴は、他の実施の形態においても共通する。
本実施の形態によれば、半導体素子における電極のピッチが０．１ｍｍより狭くなっていって１０〜２０μｍ程度まで、対応させる接触端子４７を容易に形成することが可能となる。即ち、接触端子４７の底面の１辺を５μｍ程度まで容易に形成することができる。また多層フィルムの状態において、接触端子４７を形成した際接触端子４７の高さの精度として、±２μｍ以内の精度を達成でき、その結果これら多数の接触端子４７を並設した領域部４４ａを押さえ部材（押さえ板）４３を用いて緩衝層４６を挾んで張り出して多層フィルム自身の弛みをなくした際も、接触端子４７の高さの精度としてほぼ±２μｍ以内の精度を得ることができ、低荷重（１ピン当たり３〜５０ｍＮ程度）で安定して半導体素子に配列した電極３とプロービングをすることが可能となる。
【００３９】
また接触端子４７の先端を尖った形状とするのは、次の理由からである。
即ち、被検査対象の電極３がアルミニウム等の場合、表面に酸化膜が形成されていて、接触時の抵抗が不安定となる。このような電極３に対して、接触時の抵抗値の変動が０．５Ω以下の安定した抵抗値を得るためには、接触端子４７の先端部が、電極３の表面の酸化膜をつき破って、良好な接触を確保する必要がある。そのためには、例えば、従来技術に記載されているように、接触端子の先端が半円形の場合、１ピン当たり３００ｍＮ以上の接触圧で、各接触端子を電極に擦りつける必要がある。一方、接触端子の先端部が、直径１０μｍ〜３０μｍの範囲の平坦部を有する形状の場合には、１ピン当たり１００ｍＮ以上の接触圧で、各接触端子を電極に擦りつける必要がある。そのため、酸化膜を含めて電極材料のくずが発生することになり、配線間のショートおよび異物発生の原因となると共に接触圧が１００ｍＮ以上と大きいことにより、電極またはその直下にある素子を損傷させることになる。
【００４０】
一方、本発明に係る先端が尖った接触端子４７を用いた場合には、１ピン当たり３〜５０ｍＮ程度以上の接触圧があれば、電極３に擦り突けることなく、単に押圧するだけで、０．５Ω以下の安定した接触抵抗で、通電を行うことができる。その結果、低針圧で電極に接触すればよいため、電極、または、その直下にある素子に損傷を与えることが防止できる。また、全接触端子にピン圧をかけるために必要な力を小さくすることができる。その結果、この接続装置を用いる試験装置におけるプローバ駆動装置の耐荷重を軽減し、製造コストを低減することができる。
なお、もし１ピン当たり１００ｍＮ以上の荷重をかけることができる場合には、例えば、底面の一辺が４０μｍ程度の四角錐台の突起であって、先端部の一辺を３０μｍより小さくするならば、点のように尖っていなくともよい。ただし、上述した理由から、可能な限り先端部の面積を５μｍ以下と小さくして尖らせることが必要となる。
また、先端を尖らせた接触端子４７を用いることによって、電極３に擦り突けることなく、低い押圧力（１ピン当たり３〜５０ｍＮ）で接触すれば良いため、電極材料のくずが発生することを防止することができる。この結果、プロービング後に、電極材料のくずを取り除くための洗浄工程が不要となり、製造コストを低減することができる。
【００４１】
次に、図２、図５、図６および図８に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１４および図１５を参照して説明する。図１４および図１５は、図２に示す接続装置を形成するための製造プロセスのうち、特に、型材であるシリコンウエハ８０に異方性エッチングで形成した四角錐の穴を用いて、四角錐の接触端子先端部を形成した薄膜の押圧状態を、センターピボット３１を介して、緩衝層３６とスプリングプローブ３２により自在に調整可能な接続装置を組み上げるための製造プロセスを工程順に示したものである。
【００４２】
まず図１４（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ８０の（１００）面の両面に熱酸化により二酸化シリコン膜８１を０．５μｍ程度形成し、次にホトレジストマスクにより二酸化シリコン膜８１をエッチングし、次に該二酸化シリコン膜８１をマスクとして、シリコンウエハ８０を異方性エッチングして、（１１１）面に囲まれた四角錐のエッチング穴８０ａを形成するものである。即ち、二酸化シリコン膜８１をマスクとして、異方性エッチングにより（１１１）面に囲まれた四角錐のエッチング穴８０ａが形成されることになる。
【００４３】
次に、図１４（ｂ）に示す工程が実行される。この工程は、異方性エッチングしたシリコンウエハ８０の（１１１）面を、ウェット酸素中での熱酸化により、二酸化シリコン膜８２を、０．５μｍ程度形成し、次にその表面に導電性被覆８３を形成し、次に上記導電性被覆８３の表面に、多層フィルムとなるポリイミド膜８４（７１）を膜状に形成し、ついで、接触端子４７を形成すべき位置にあるポリイミド膜８４（７１）を、上記導電性被覆８３の表面に至るまで除去した後、該ポリイミド膜８４の開口部に露出した導電性被覆８３に、該導電性被覆８３を電極として、ニッケルのような硬度の高い材料を主成分として電気めっきして、接触端子とするバンプ８５（７２）を形成するものである。電気めっきして接触端子４７とするバンプ８５（７２）を形成できる材料としては、ニッケル以外にＣｕがあるが、硬度がやわらかく単独では使用不可能である。次に、図１４（ｃ）に示す工程が実行される。この工程は、上記ポリイミド膜８４およびバンプ８５（７２）の表面に、銅を、スパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の導電膜を形成して、その表面に配線形成用のホトレジストマスクにより、引き出し用配線４８を形成し、次に上記ポリイミド膜８４の表面に、更に中間ポリイミド膜８６（７４）を形成し、次にその表面にグランド層４９を形成し、更にその表面に保護用のポリイミド膜８７（７５）を形成するものである。
【００４４】
次に、図１４（ｄ）に示す工程が実行される。この工程は、上記保護用のポリイミド膜８７（７５）の表面に、枠４５を位置合わせして接着固定し、次にシリコーン系のコーティング材を緩衝層４６として枠４５の中に供給するものである。本実施例では、例えば、厚さが０．５〜３ｍｍで、硬さ（ＪＩＳＡ）が１５〜７０程度のシリコンコーティング材をエラストマとして用いている。しかし、エラストマは、これに限定されない。また、エラストマは、シ−ト状のエラストマを使用してもよいし、エラストマ自体を使用しなくてもよい。緩衝層４６の役目としては、多数の接触端子４７の先端が半導体ウエハ１に配列された電極３に接触する際の全体としての衝撃を緩和すると共に、個々の接触端子４７の先端の高さの±２μｍ程度以下のバラツキを局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触を行わせるためである。特に本発明に係る実施の形態では、１ピン当たり低荷重であるため、全体としての衝撃の緩和の役目は小さい。従って、接触端子４７の先端の高さのバラツキが±０．５μｍ程度以下に形成できれば、緩衝層４６は必ずしも必要としない。接触端子４７の先端の高さのバラツキを±０．５μｍ程度以下にする方法としては、例えば、平坦度が確保された例えばシリコン基板に多層フィルム４４に形成された接触端子の群を一括して均一に押しつけることによって得ることができる。
【００４５】
次に、図１４（ｅ）に示す工程が実行される。この工程は、上記枠４５に押さえ部材４３をねじ５６によりねじ止めするものである。次に、図１５（ａ）に示す工程が実行される。この工程は、型材であるシリコンウエハ８０をエッチングするためのステンレス製の固定治具８８に、前記押さえ部材４３を枠４５にねじ止めした多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着するものである。次に、図１５（ｂ）に示す工程が実行される。この工程は、二酸化シリコン膜８１を含むシリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００４６】
次に、図１５（ｃ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ部材４３を枠４５にねじ止めした多層フィルムを取り外し、次にロジウムめっき９１（７３）を施し、多層フィルムの保護用のポリイミド膜８７（７５）の周辺に多層フィルム押さえ部材５３を位置合わせして接着するものである。接触端子４７を構成するニッケル等で形成されたバンプ８５（７２）の表面にロジウムめっき９１（７３）を施す理由は、電極３の材料であるはんだやＡｌ等が付きにくく、バンプ８５（７２）の材料（ニッケル）より硬度が高く、酸化されにくく接触抵抗が安定で、めっきがしやすいためである。
次に、図１５（ｄ）に示す工程が実行される。この工程は、多層フィルムを設計外形に切り取り、次に枠４５と押さえ部材（押さえ板）４３との間隔をねじ５７により調整し、ねじ５６によるねじ締めによりねじ５７の先端が枠４５の上面に当接するように押さえ部材４３を枠４５に対して進めて緩衝層４６を介して多層フィルム４４における接触端子４７を並設した領域部４４ａを押さえ部材４３で押すことにより、多層フィルムを適度に張って多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を±２μｍ程度以下の高精度を確保するものである。
【００４７】
次に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。即ち、図２に示したように、配線基板５０に多層フィルム４４を取り付ける。次にセンターピボット４１の下部球面４１ａをテーパ（傾き）４３ｃに係るようにした状態でテーパ（傾き）４３ｃを押さえ部材４３の上面に取り付ける。次にスプリングプローブ４２が取り付けられた支持部材（上部固定板）４０にセンターピボット４１を取り付けると共に支持部材４０の周辺部に多層フィルム４４を取り付けた配線基板５０を取り付けて薄膜プローブカードを構成する。
なお、図５に示す接続装置（プロービング装置）を組み立てる場合は、まず、センターピボット４１を押さえ部材４３に取り付けた後、配線基板５０に多層フィルム４４を取り付ければよい。
【００４８】
図６あるいは図８の薄膜プローブカードを製造する場合は、センターピボット４１に代えて、ノックピン５５を押さえ部材４３に取り付ける以外は、図１４および図１５に示す工程と同様な工程で薄膜プローブカードを製造すればよい。
なお、図１５（ａ）（ｂ）に示すシリコンウエハ８０のエッチング除去は、図１４（ｃ）に示す枠４５を接着固定する前の段階で実施してもよいし、あるいは、図１４（ｄ）に示す押さえ部材４３を取り付ける前の段階（図１４（ｃ）に示す枠４５のみを接着固定した段階）で実施してもよい。なお、緩衝層４６がなくても、接触端子４７の先端高さの平坦性が確保できる場合には、該緩衝層４６を省略し、枠４５および押さえ部材４３を一体化した押さえ板２１０を用いることができる。
【００４９】
図２２には、緩衝層４６を省略し、上記押さえ板２１０を用いた製造プロセスの一実施例を示した。
上記押さえ板２１０を用いた製造プロセスは、図１４（ｃ）に示した製造プロセスを実施した後、図２２（ａ）に示す工程が実施される。この工程は、上記保護用のポリイミド膜８７（７５）の表面に、押さえ板２１０および周辺に多層フィルム押さえ部材５３を位置合わせして接着固定するものである。
次に、図２２（ｂ）に示す工程が実行される。この工程は、型材であるシリコンウエハ８０をエッチングするためのステンレス製の固定治具８８に、前記押さえ板２１０を固着した多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着するものである。
次に、図２２（ｃ）に示す工程が実行される。この工程は、シリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００５０】
次に、図２２（ｄ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ板２１０および多層フィルム押さえ部材５３を固着した多層フィルムを取り外し、次にロジウムめっき９１を施し、多層フィルムを設計外形に切り取るものである。
次に、図１５と同様に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。
次に、図９に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１６を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
図１６（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、次に該導電性被覆８３の表面の開口部を設けたポリイミド膜８４（６１）に電気めっきして接触端子用のバンプ８５を形成した工程の後、上記ポリイミド膜８４（６１）およびバンプ８５の表面に、銅を、スパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の導電膜を形成して、その表面に電極形成用のホトレジストマスクにより、電極６２を形成する。
【００５１】
次に、図１６（ｂ）に示す如く、あらかじめ引き出し用配線４８を形成し設計外形にした多層フィルム４４のビア６９に、電極６２を異方性導電シート７０を介して接続する。多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。なお、前記ビア６９と電極６２を接続するには、例えば、異方性導電シート７０としてアニソルム（日立化成製）を用いるか、あるいは、はんだを介して接続すればよい。
【００５２】
次に、図１６（ｃ）に示す如く、シリコンウエハ８０を除去することにより接続端子４７を形成した多層フィルム４４が得られる。
なお、接触端子４７を形成したシリコンウエハ８０の除去方法としては、シリコンおよび二酸化シリコンをエッチング除去する方法と、導電性被覆８３としてクロムを用いて、クロムを選択的にエッチング除去することにより、接触端子の型材であるシリコンウエハの表面を酸化して二酸化シリコン膜８２を形成したシリコンウエハ８０から直接に接触端子を形成したポリイミド膜８４を剥離する方法とがあり、どちらの方法でも良い。
なお、クロムを選択的にエッチング除去する場合には、例えば、塩化アルミニウム６結晶水と塩酸と水の混合液で、５０℃で４時間程度のエッチングを実施すればよい。
【００５３】
また、接触端子４７を形成したシリコンウエハ８０の除去方法としては、導電性被覆８３として、金、ロジウム等の貴金属膜を用いて、二酸化シリコン膜の表面に形成して、導電性被覆８３との界面を機械的に剥離する方法を用いてもよい。
【００５４】
次に、図１６（ｄ）に示す如く、上記保護用のポリイミド膜６８の表面に、枠４５および押さえ部材５３を位置合わせして接着固定し、接触端子４７にロジウムめっき９１を施す。
次に、図１６（ｅ）に示す如く、シリコーン系のコーティング材を緩衝層４６として枠４５の中に供給し、枠４５に押さえ部材４３をねじ止めし、枠４５と押さえ部材４３との間隔を狭くして、多層フィルム４４における接触端子４７を並設した領域部４４ａを、押さえ部材４３で緩衝層４６を介して押し出すことにより、適度に張ることによって多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を±２μｍ程度以下の高精度を確保することができる。なお、緩衝層４６は、シ−ト状のエラストマであってもよいし、使用しなくてもよい。
【００５５】
次に、図２に示したように、配線基板５０に多層フィルム４４を取り付け、センターピボット４１を押さえ部材４３に取り付けて、薄膜プローブカードを完成させる。
なお、図５に示す接続装置（プロービング装置）を組み立てる場合は、まず、センターピボット４１を押さえ部材４３に取り付けた後、配線基板５０に多層フィルム４４を取り付ければよい。
なお、図１６に示す製法では、多層フィルム４４のビア６９と、接触端子用バンプ８５上に形成した電極６２との導通をとるために異方性導電シート７０を使用したが、はんだあるいはＳｎ−ＡｇあるいはＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
【００５６】
次に、図１０に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１７を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
まず、図１７（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、該導電性被覆８３の表面の開口部を設けたポリイミド膜８４に電気めっきして接触端子用のバンプ８５する。
次に、図１７（ｂ）に示す如く、前記のポリイミド膜８４をエッチング除去する。
【００５７】
次に、図１７（ｃ）に示す如く、あらかじめ引き出し用配線４８を形成し、設計外形にした配線用フィルム４８のビア６９に、接触端子用のバンプ８５を異方性導電シート７０を介して接続する。
次に、図１７（ｄ）に示す如く、シリコンウエハ８０を除去することにより、配線用フィルム６４に接触端子４７を形成した多層フィルム４４を形成する。
次に、図１７（ｅ）に示す如く、前記図１６（ｅ）を用いて説明したプロセスと同様な工程で、前記図１６（ｅ）に示すのと同様な構造体を形成する。
【００５８】
その後のプロセスは、前記図１６に示したプロセスと同様な工程であるので、説明を省略する。
なお、図１７に示す製法では、多層フィルム４４のビア６９と、接触端子用のバンプ８５との導通をとるために異方性導電シート７０を使用したが、はんだあるいはＳｎ−ＡｇあるいはＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
次に、図１９に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図２３を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
【００５９】
まず、図２３（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、該導電性被覆８３の表面の開口部を設けたポリイミド膜８４に電気めっきして接触端子用のバンプ８５と一体となった電極２００を形成し、前記電極２００に金めっき２１１を形成する。次に、図２３（ｂ）に示す如く、前記のポリイミド膜８４をエッチング除去する。次に、図２３（ｃ）に示す如く、あらかじめ引き出し用配線４８を形成し、設計外形にした多層フィルム４４のビア６９に、接触端子用の電極２００をはんだ２０１を介して接続し、前記の多層フィルム４４に枠４５を接着固定し、次に、シリコーン系のコーティング材を緩衝層４６として枠４５の中に供給する。
【００６０】
その後のプロセスは、前記図１４に示したプロセスと同様な工程で、図２３（ｄ）に示す工程が実行される。この工程は、上記枠４５に押さえ部材４３をねじ５６によりねじ止めし、ステンレス製の固定治具８８に、前記押さえ部材４３を枠４５にねじ止めした多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着し、シリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００６１】
次に、図２３（ｅ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ部材４３を枠４５にねじ止めした多層フィルムを取り外し、次にロジウムめっき９１を施し、多層フィルムの保護用のポリイミド膜８７の周辺に多層フィルム押さえ部材５３を位置合わせして接着し、次に、多層フィルムを設計外形に切り取り、次に枠４５と押さえ部材（押さえ板）４３との間隔をねじ５７により調整し、ねじ５６によるねじ締めによりねじ５７の先端が枠４５の上面に当接するように押さえ部材４３を枠４５に対して進めて緩衝層４６を介して多層フィルム４４における接触端子４７を並設した領域部４４ａを押さえ部材４３で押すことにより、多層フィルムを適度に張って多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を確保するものである。
次に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。
なお、図２３に示す製法では、多層フィルム４４のビア６９と、接触端子用の電極２００との導通をとるためにはんだ２０１を使用したが、図２０（ａ）、図２０（ｂ）のはんだビア電極２０３あるいは、図２１（ａ）、図２１（ｂ）のＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
【００６２】
なお、図２３は、シリコンウエハ８０をエッチングにより除去する製造プロセスを示したが、前述のように、図２３（ｃ）の接触端子用の電極２００に多層フィルム４４をはんだあるいは錫金合金等で接続した後、導電性被覆８３としてクロムを用いて、クロムを選択的にエッチング除去することにより、接触端子の型材であるシリコンウエハの表面を酸化して二酸化シリコン膜８２を形成したシリコンウエハ８０から直接に接触端子４７を剥離してもよいことはいうまでもない。
【００６３】
次に、以上説明した本発明に係る接続装置（プロービング装置）を用いて被検査対象である半導体素子（チップ）に対する電気的特性検査について図１８を用いて説明する。
図１８は、本発明に係る検査装置の全体構成を示す図である。検査装置は、半導体装置の製造におけるウエハプローバとして構成されている。この検査装置は、被検査対象である半導体ウエハ１を支持する試料支持系１６０と、被検査対象１の電極３に接触して電気信号の授受を行なうプローブ系１２０と、試料支持系１６０の動作を制御する駆動制御系１５０と、被検査対象１の温度制御を行なう温度制御系１４０と、半導体素子（チップ）２の電気的特性の検査を行なうテスタ１７０とで構成される。この半導体ウエハ１は、多数の半導体素子（チップ）２が配列され、各半導体素子２の表面には、半導体素子の高集積化に伴って外部接続電極としての複数の電極３が高密度で、且つ狭ピッチで配列されている。試料支持系１６０は、半導体ウエハ１を着脱自在に載置してほぼ水平に設けられた試料台１６２と、この試料台１６２を支持するように垂直に配置される昇降軸１６４と、この昇降軸１６４を昇降駆動する昇降駆動部１６５と、この昇降駆動部１６５を支持するＸ−Ｙステージ１６７とで構成される。Ｘ−Ｙステージ１６７は、筐体１６６の上に固定される。昇降駆動部１６５は、例えば、ステッピングモータなどから構成される。試料台１６２の水平および垂直方向における位置決め動作は、Ｘ−Ｙステージ１６７の水平面内における移動動作と、昇降駆動部１６５による上下動などとを組み合わせることにより行われる。また、試料台１６２には、図示しない回動機構が設けられており、水平面内における試料台１６２の回動変位が可能にされている。
【００６４】
試料台１６２の上方には、プローブ系１２０が配置される。すなわち、図２または図５または図６または図８または図９または図１０に示す接続装置１２０ａおよび配線基板５０は、当該試料台１６２に平行に対向する姿勢で設けられる。この接続装置１２０ａには、接触端子４７を有する多層フィルム４４と、緩衝層４６、枠４５、押さえ部材（押さえ板）４３、センターピボット４１、スプリングプローブ４２および支持部材（上部固定板）４０が一体的に設けられている。各々の接触端子４７は、該接続装置１２０ａの多層フィルム４４に設けられた引出し用配線４８を介して、配線基板５０の電極５０ａおよびビア５０ｄと、内部配線５０ｂとを通して、該配線基板５０に設けられた接続端子５０ｃに接続される。なお、本実施の形態では、接続端子５０ｃは、同軸コネクタで構成される。この接続端子５０ｃに接続されるケーブル１７１を介して、テスタ１７０と接続される。ここで用いられる接続装置は、図２に示した構造のものであるが、これに限定されない。図５、図６、図８、図９あるいは図１０に示す構造のものを用いることができるのはいうまでもない。
【００６５】
駆動制御系１５０は、ケーブル１７２を介してテスタ１７０と接続される。また、駆動制御系１５０は、試料支持系１６０の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系１５０は、内部にコンピュータを備え、ケーブル１７２を介して伝達されるテスタ１７０のテスト動作の進行情報に合わせて、試料支持系１６０の動作を制御する。また、駆動制御系１５０は、操作部１５１を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
試料台１６２には、半導体素子２についてバーイン試験を行うために、加熱させるためのヒータ１４１が備えられている。温度制御系１４０は、試料台１６２のヒータ１４１あるいは冷却治具を制御することにより、試料台１６２に搭載された半導体ウエハ１の温度を制御する。また、温度制御系１４０は、操作部１５１を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【００６６】
以下、検査装置の動作について説明する。まず、被検査対象である半導体ウエハ１は、試料台１６２の上に位置決めして載置される。次に試料台１６２に載置された半導体ウエハ１上に離して形成された複数の基準マークの光学像を、イメージセンサまたはＴＶカメラ等の撮像装置（図示せず）で撮像し、この撮像によって得られる画像信号から複数の基準マークの位置を検出する。そして、駆動制御系１５０は、上記検出された半導体ウエハ１上の複数の基準マークの位置情報から、テスタ１７０または駆動制御系１５０に格納された半導体ウエハ１の品種に応じてＣＡＤデータから得られる半導体ウエハ１上に配列された半導体素子２の配列情報および各半導体素子２上に配列された電極３の配列情報に基いて、電極群全体としての２次元の位置情報を算出する。更に多層フィルム４４上に形成された多数の接触端子４７の内、特定の接触端子の先端の光学像または多層フィルム４４上に離して形成された複数の基準マークの光学像を、イメージセンサまたはＴＶカメラ等の撮像装置（図示せず）で撮像し、この撮像によって得られる画像信号から特定の接触端子または複数の基準マークの位置を検出する。そして、駆動制御系１５０は、上記検出された多層フィルム４４上の特定の接触端子または複数の基準マークの位置情報から、操作部１５１によって入力されて格納されたプローブの品種に応じた接触端子の配列情報や高さ情報等のプローブ情報に基いて、接触端子群全体としての２次元の位置情報を算出する。駆動制御系１５０は、算出された接触端子群全体としての２次元の位置情報に対する電極群全体としての２次元の位置情報のずれ量を算出し、この算出された２次元のずれ量に基いて、Ｘ−Ｙステージ１６７および回動機構を駆動制御し、半導体ウエハ１上に配列された複数個の半導体素子上に形成された電極３の群を、接続装置１２０ａに並設された多数の接触端子４７の群の直下に位置決めする。その後、駆動制御系１５０は、例えば、試料台１６２上に設置されたギャップセンサ（図示せず）によって測定された多層フィルム４４における領域部４４ａの面との間の間隙に基いて昇降駆動部１６５を作動させて、多数の電極（被接触材）３の全体の面３ａが接触端子の先端に接触した時点から８〜２０μｍ程度押し上げる状態になるまで試料台１６２を上昇させることによって、多層フィルム４４において多数の接触端子４７が並設された領域部４４ａを張り出させて平坦度を高精度に確保された多数の接触端子４７の群における各々の先端を、図３または図７に示すように、コンプライアンス機構により目的の複数の半導体素子に亘っての各半導体素子に配列された多数の電極３の群（全体）の面３ａに追従するように倣って平行出しすると共に、個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３に倣って均一な低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い込みによる接触が行われ、各接触端子４７と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。
【００６７】
駆動制御系１５０によるステージ１６７および回動機構並びに昇降駆動部１６５に対する駆動制御は、操作部１５１からの操作指示に従って実行される。特に試料台１６２は、電極（被接触材）３の全体の面３ａが接触端子の先端に接触した時点から８〜１００μｍ程度押し上げる状態になるまで昇降駆動部１６によって上昇されて、多数の接触端子４７の全体が多数の電極（被接触材）３の全体の面３ａに追従して平行出しされると共に、個々の接触端子の先端の高さのバラツキを緩衝層４６によって吸収して均一な低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い込みによる接触が行われ、各接触端子４７と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。この状態で、半導体素子２についてバーイン試験を行うときには、試料台１６２に搭載された半導体ウエハ１の温度を制御すべく、温度制御系１４０によって試料台１６２のヒータ１４１あるいは冷却治具を制御することにより実行される。
【００６８】
さらに、ケーブル１７１、配線基板５０、多層フィルム４４、および接触端子４７を介して、半導体ウエハ１に形成された半導体素子とテスタ１７０との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。この際、多層フィルム４４において、図４に示す如く、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置し、引き出し用配線４８のインピーダンスＺ０を５０ｏｈｍ程度にしてテスタの回路とのマッチングをとることにより、引き出し用配線４８を伝送する電気信号の乱れ、減衰を防止して、半導体素子に対してテスタによる高周波数（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応できる高速電気信号による電気特性検査を実現することが可能となる。
【００６９】
さらに、上記の一連の試験動作が、半導体ウエハ１に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【００７０】
【発明の効果】
本発明によれば、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）の伝送を可能にすることができる効果を奏する。
また本発明によれば、多層フィルムにおける尖った先端を有する接触端子を並設した領域部の弛みをなくすと共に平行出しするコンプライアンス機構を設けることによって、尖った先端を有する接触端子の群を被検査対象物上の電極の群に、１ピン当たり低荷重（３〜５０ｍＮ程度）で、単に押しつけることによって、電極材料等のクズを発生させることなく、０．０５Ω〜０．１Ω程度の低抵抗で安定した接続を実現することができる効果を奏する。
【００７１】
また本発明によれば、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うことができる効果を奏する。即ち、本発明によれば、電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にすることができる。
また本発明によれば、多層フィルム（絶縁フィルム）の材料として、ポリイミドのような高温で使用できる材料を用いることにより、バーイン試験のような高温での動作試験が可能となる。
また本発明によれば、先の尖った接続端子を異方性導電シートあるいは金属接合を介して多層フィルムの引き出し用配線と接続することによって、容易に多層フィルム上に多数の先の尖った接続端子を並設することが可能となる。
【図面の簡単な説明】
【図１】半導体素子（チップ）が配列された被検査対象物であるウエハを示す斜視図および半導体素子（チップ）を示す斜視図である。
【図２】本発明に係る接続装置の第１の実施の形態の要部を示す断面図である。
【図３】図２に示す接続装置の第１の実施の形態において多層フィルムに並設された接触端子の先端を被検査対象物上の電極の面に接触させた状態を示す断面図である。
【図４】多層フィルムにおいて、絶縁膜を挾んで引き出し用配線とグランド層とを対向して配設された部分断面を示す図である。
【図５】本発明に係る接続装置の第２の実施の形態の要部を示す断面図である。
【図６】本発明に係る接続装置の第３の実施の形態の要部を示す断面図である。
【図７】図６に示す接続装置の第３の実施の形態において多層フィルムに並設された接触端子の先端を被検査対象物上の電極の面に接触させた状態を示す断面図である。
【図８】本発明に係る接続装置の第４の実施の形態の要部を示す断面図である。
【図９】本発明に係る接続装置の第５の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図１０】本発明に係る接続装置の第６の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図１１】（ａ）は、本発明に係る接続装置における接触端子および引き出し用配線を形成したポリイミド膜の一実施例を示す平面図、（ｂ）はその斜視図である。
【図１２】（ａ）は、本発明に係る接続装置における接触端子および引き出し用配線を形成したポリイミド膜の他の一実施例を示す平面図、（ｂ）はその斜視図である。
【図１３】本発明に係る接続装置における接触端子および該接触端子を並設した多層フィルムについての寸法および形状を示す断面図である。
【図１４】本発明に係る接続装置の第１〜４の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスの前半を示す断面図である。
【図１５】本発明に係る接続装置の第１〜４の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスの後半を示す断面図である。
【図１６】本発明に係る接続装置の第５の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図１７】本発明に係る接続装置の第６の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図１８】本発明に係る検査システムの一実施の形態を示す全体概略構成を示す図である。
【図１９】（ａ）は、本発明に係る接続装置の第７の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第８の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２０】（ａ）は、本発明に係る接続装置の第９の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第１０の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２１】（ａ）は、本発明に係る接続装置の第１１の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第１２の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２２】本発明に係る接続装置の第１〜４の実施の形態における押さえ板を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図２３】本発明に係る接続装置の第５〜１２の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【符号の説明】
１…ウエハ、２…半導体素子（チップ）、３…電極（被接触材）、４０…支持部材（上部固定板）、４１…センターピボット、４１ａ…下部球面、４２…スプリングプローブ、４３…押さえ部材（押さえ板）、４３ａ…突出部、４３ｂ…下面、４３ｃ…テーパ（傾き）、４４…多層フィルム、４４ａ…領域部、４４ｂ…周辺部、４５…枠、４６…緩衝層、４７…接触端子、４８…引き出し用配線、４９…グランド層、５０…配線基板、５０ａ…電極、５０ｃ…接続端子、５０ｄ…ビア、５１…ビア、５２…異方性導電シート、５５…ノックピン、６１…ポリイミド膜、６２…電極、６５…ポリイミド膜、６６…中間ポリイミド膜、６８…ポリイミド保護膜、６９…ビア、７０…異方性導電シート、７１…ポリイミド膜、７２…バンプ、７３…めっき膜、７４…ポリイミド膜、７５…ポリイミド保護膜、９１…ロジウムめっき、１０１…ＬＳＩ形成ウエハの領域、１０２…接触端子形成用型材、１０３…切れ目、１２０…プロ−ブ系、１２０ａ…接続装置、１４０…温度制御系、１４１…ヒータ、１５０…駆動制御系、１５１…操作部、１６０…試料支持系、１６２…試料台、１６４…昇降軸、１６５…昇降駆動部、１６７…Ｘ−Ｙステージ、１７０…テスタ、２００…電極、２０１…はんだ、２０２…樹脂、２０３…はんだビア電極、２０４…錫めっき、２０５…金めっき、２１０…押さえ板、２１１…金めっき。
【発明の属する技術分野】
本発明は、対接する電極に接触した接触端子を通して電極に電気信号を伝送して半導体素子等の被検査対象物の良否判定を実施する接続装置および検査システムに関し、特に、半導体素子等の被検査対象物の狭ピッチ多ピンの電極に対して、半導体素子等の被検査対象物の損傷を防止した接続装置および検査システムに関するものである。
【０００２】
【従来の技術】
ウエハレベルにおけるＶＬＳＩ等の半導体素子の電気的特性検査を可能とする従来の薄型のプローブカードとしては、１９８８年度のInternational Test Conference（インターナショナル テスト コンファレンス）の講演論文集(メンブレン プローブ カード テクノロジィ：MEMBRANE PROBE CARD TECHNOLOGY）の６０１頁から６０７頁に記載された技術（従来技術１）が知られている。この従来技術１に記載された導体検査用のプローブは、フレキシブルな誘電体膜の上面にリソグラフ技術で配線を形成し、被検査対象物の半導体素子の電極に対応する位置に設けた誘電体膜のスルーホールにめっきにより、半球状のバンプを形成したものを接触端子として用いるものである。この従来技術１は、誘電体膜の表面に形成した配線および配線基板を通じて検査回路に接続されているバンプを、板ばねによって、検査対象の半導体素子の電極にバンプをこすって接触し、信号の授受を行って検査する方法である。
【０００３】
また従来のプローブ装置としては、特開平２−１６３６６４号公報（従来技術２）、特開平５−２４３３４４号公報（従来技術３）、特開平８−８３８２４号公報（従来技術４）、特開平８−２２０１３８号公報（従来技術５）、特開平７−２８３２８０号公報（従来技術６）において知られている。
従来技術１および２および３および４および５には、支持手段に並進手段（上部伝達段に設けられた枢軸を下部伝達段で受けるように構成する。）をばねで結合し、平坦な膜プローブと実質的に平坦な被試験デバイスとの間の実質的な共平面整列を生起せしめる自動補償機能付きプローブ装置が記載されている。また従来技術２および３および４および５には、下部伝達段とメンブレンとの間に緩衝層を備えていることが記載されている。
【０００４】
また従来技術５には、さらに金属突起を形成した薄膜の導体パターンの裏面側に金属導体層を設けて接地することによって、マイクロストリップライン構造としてインピーダンス整合及び低インダクタンス化を図ることが記載されている。
また従来技術６には、結晶性の型材を異方性エッチングして得られる先端が尖った形状の接触端子を、引き出し配線を形成した絶縁フィルム上に該引き出し配線と接続して植設し、この絶縁フィルムを、配線基板に対して、緩衝層および基板となるシリコンウエハを挟みこんで一体として構成したプロービング装置が記載されている。
【０００５】
【発明が解決しようとする課題】
上記従来技術１に記載されているように、平坦あるいは半球状のバンプを形成したプローブにおいて、接点（突起状電極）を、アルミニウム電極やはんだ電極などの材料表面に酸化物が生成された被接触材料に対して擦りつけること（スクライブ動作）により、電極材料表面の酸化物を擦り取り、その下面の金属導体材料に接触させて良好な接触を確保するものである。この結果、電極を接点でスクライブすることにより、電極材料のクズが生じ、配線間のショートおよび異物発生の原因となり、また、電極にプローブを数百ｍＮ以上の荷重をかけながら擦りつけて接触を確保することにより、電極に損傷を与えることが多いという課題を有していた。
【０００６】
また従来技術２〜５においては、接点の群を被検査対象物上の電極群の面に倣って平行出しする機能は付いているが、板ばねの変位に基いて接触荷重を付与する構成であるため、荷重均等の点から板ばねを大きく変位させて接触時における荷重を１ピン当たり数百ｍＮ以上にする必要が生じ、その結果被検査対象物における電極およびその直下の能動素子や配線に損傷を与えるおそれが生じるという課題を有していた。
また従来技術６においては、緩衝層のみで接触対象の接触端子および電極の高さばらつきを吸収したり、プロービング時に被検査対象物を載置した試料台の駆動系から接触端子が受ける衝撃力を吸収することが困難で、半導体素子等の被検査対象物へ損傷を与える恐れがあった。
以上説明したように、何れの従来技術においても、半導体素子等の被検査対象物の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現しようとする点について、十分考慮されていなかった。
【０００７】
本発明の目的は、上記課題を解決すべく、半導体素子等の被検査対象物の高密度化に対応可能な狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号の伝送を可能にした接続装置および検査システムを提供することにある。
また本発明の他の目的は、尖った先端を有する接触端子を被検査対象物上の電極に、低荷重で、単に押しつけることによって、電極材料等のクズを発生させることなく、低抵抗で安定した接続を実現した接続装置および検査システムを提供することにある。
また本発明の他の目的は、尖った先端を有する接触端子と、引き出し用配線とを別々に形成して、両者を接続して接触端子付きの引き出し用配線を形成することにより、製造時の歩留りを向上し、製造期間を短縮した安価な接続装置および検査システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段とを備えたことを特徴とする接続装置である。
また本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置である。
【０００９】
また本発明は、半導体素子等の被検査対象物上に配列された電極と電気的に接触して電気信号の授受を行うための接続装置において、前記接続装置を支持する支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおけるプロービング側と反対の裏側に前記領域部を囲むように固定された枠と、前記多層フィルムにおける前記領域部の弛みをなくすように該領域部を張り出させる部分を有して前記枠を取付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与するスプリングプローブ等の接触圧付与手段と、前記接触端子群の先端面を前記電極群の面に接触させる際、接触端子群の先端面が電極群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して係合させるコンプライアンス機構とを備えたことを特徴とする接続装置である。
【００１０】
また本発明は、前記接続装置において、多層フィルムの領域部の裏面と押さえ部材との間に緩衝層を備えたことを特徴とする。
また本発明は、前記接続装置における多層フィルムにおいて、引き出し用配線と接触端子との間をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートにより接続したことを特徴とする。
また本発明は、前記接続装置における多層フィルムにおいて、引き出し用配線と接触端子に形成した接続用配線との間をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートにより接続したことを特徴とする。また本発明は、前記接続装置において、支持部材のプロービング側を配線基板に設置し、該配線基板に形成された電極と多層フィルムの周辺部に引き出された引き出し配線とを電気的に接続して構成したことを特徴とする。
【００１１】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、該位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１２】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をはんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートを介して電気的に接続してプロービング側の領域部に複数並設し、該各接触端子に前記はんだ等の金属あるいは金属の熱拡散あるいは異方性導電シートを介して電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、該位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１３】
また本発明は、被検査対象物を載置して支持する試料支持系を設け、支持部材と、先端を尖らせた接触端子をプロービング側の領域部に複数並設し、該各接触端子に電気的につながって周辺部に引き出される複数の引き出し用配線と該複数の引き出し用配線に対向するように絶縁層を挾んでグランド層とを有する多層フィルムと、該多層フィルムにおける前記領域部の弛みをなくすようにして多層フィルムを取り付ける押さえ部材と、前記各接触端子の先端を各電極に接触させるための接触圧を前記支持部材から前記押さえ部材に対して付与する接触圧付与手段とを有する接続装置を設置し、該接続装置の多層フィルムの周辺部に引き出された引き出し用配線と電気的に接続されたテスタを設け、前記接続装置の多層フィルムに並設された接触端子の群と被検査対象物に配列された電極の群とを位置合わせする位置合わせ手段を設け、前記試料支持系を所望の高さまで上昇させて前記位置合わせ手段で位置合わせされた接触端子の群と電極の群とを接触させて前記テスタから被検査対象物に対して電気信号を授受して検査を行うように構成したことを特徴とする検査システムである。
【００１４】
以上説明したように、前記構成によれば、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）の伝送を可能にすることができる。
また前記構成によれば、多層フィルムにおける尖った先端を有する接触端子を並設した領域部の弛みをなくすと共に平行出しするコンプライアンス機構を設けることによって、尖った先端を有する接触端子の群を被検査対象物上の電極の群に、１ピン当たり低荷重（３〜５０ｍＮ程度）で、単に押しつけることによって、電極材料等のクズを発生させることなく、０．０５Ω〜０．１Ω程度の低抵抗で安定した接続を実現することができる。
【００１５】
また前記構成によれば、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うことができる。即ち、前記構成によれば、電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にすることができる。
また、前記構成によれば、接触端子と引き出し用配線とを別々に形成して、両者を接続して接触端子付きの引き出し用配線を形成することにより、製造時の歩留りを向上し、製造期間を短縮した安価な接続装置および検査システムを実現することができる。
【００１６】
【発明の実施の形態】
本発明の半導体素子製造方法に係る接続装置および検査装置の実施の形態について図を用いて説明する。
被検査対象であるＬＳＩ用の半導体素子（チップ）２は、図１に示すようにウエハ１に多数並設されて形成され、その後切り離されて使用に供される。図１（ａ）はＬＳＩ用の半導体素子（チップ）２が多数並設されたウエハ１を示す斜視図であり、図１（ｂ）は１個の半導体素子（チップ）２を拡大して示した斜視図である。半導体素子（チップ）２の表面には、周辺に沿って多数の電極３が配列されている。
ところで、半導体素子は高集積化に伴って上記電極３が高密度化および狭ピッチ化が更に進む状況にある。電極の狭ピッチ化としては、０．２ｍｍ程度以下で、例えば、０．１３ｍｍ、０．１ｍｍ、それ以下となってきており、電極の高密度化としては、周辺に沿って、１列から２列へ、更に全面に配列される傾向となってきている。
【００１７】
本発明に係る接続装置（プロービング装置）は、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うものである。即ち、本発明に係る接続装置（プロービング装置）は、上記電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にするものである。
【００１８】
図２は、本発明に係る接続装置の第１の実施の形態の要部を示す図である。本接続装置の第１の実施の形態は、支持部材（上部固定板）４０と、それに固定され、下部に球面４１ａを有する支持軸であるセンターピボット４１並びに該センターピボット４１を中心に左右および前後に対称に設置され、上下の変位に対して常に一定の押付け力を付与する押付け力付与手段であるスプリングプローブ４２と、上記センターピボット４１に対してテーパ（傾き）４３ｃにより傾動可能に保持されながら上記スプリングプローブ４２により低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け力が付与される（押圧される）押さえ部材（押さえ板）４３と、多層フィルム４４と、該多層フィルム４４に固着した枠４５と、該多層フィルム４４と押さえ部材４３の間に設けられた緩衝層４６と、多層フィルム４４上に設けられた接触端子４７と、多層フィルム４４に設けられ、該接触端子４７から引出された引き出し用配線４８と、多層フィルム４４に設けられたグランド層４９とを有する。上記押さえ部材４３に対する押付け力をスプリングプローブ４２で付与するように構成したのは、スプリングプローブ４２の先端の変位に対してほぼ一定の低荷重の押付け力が得られるようにしたためであり、必ずしもスプリングプローブ４２を用いる必要はない。支持部材（上部固定板）４０は、配線基板５０に搭載される。多層フィルム４４は、その周縁部が枠４５より外側に延長するように形成され、この延長部を、枠４５の外側で滑らかに折り曲げて配線基板５０上に固定する。その際、引き出し用配線４８は、配線基板５０に設けられている電極５０ａに電気的に接続される。この接続は、例えば、配線基板５０の電極５０ａと接続するために、多層フィルム４４に、金属めっきで充填されたビア５１を設けて、ビア５１と電極５０ａを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。
【００１９】
配線基板５０は、例えば、ポリイミド樹脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線５０ｂおよび接続端子５０ｃを有している。前記電極５０ａは、例えば、内部配線５０ｂの一部に接続されるビア５０ｄで構成される。配線基板５０と多層フィルム４４とは、例えば、多層フィルム４４を、多層フィルム押さえ部材５３と配線基板５０に挟み込んでねじ５４等を用いて固定される。
多層フィルム４４は、可撓性があり、好ましくは、耐熱性がある樹脂を主体に形成する。本実施例では、ポリイミド樹脂が用いられる。緩衝層４６としては、エラストマ（ゴム状弾性を有する高分子材料）等の弾性を有する物質で構成される。具体的には、シリコンゴム等が用いられる。また緩衝層４６としては、押さえ部材４３を枠４５に対して移動可能にシールしてこのシールされた空間に気体を供給するように構成しても良い。
【００２０】
また、接触端子４７の先端の高さの平坦性が確保できれば、緩衝層４６を省略した構成にしてもよい。
また接触端子４７、引き出し用配線４８およびグランド層４９は、導電性材料で構成される。これらの詳細については、後述する。また、図２では、接触端子４７および引き出し用配線４８は、説明の簡単のため、２の接触端子分のみ示すが、もちろん、実際には、後述するように複数個が配置される。
【００２１】
まず、本発明に係る接続装置（プロービング装置）は、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、且つ低荷重（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させることにある。これによって、従来技術のようにスクライブ動作をさせる必要がなく、スクライブ動作による電極材料のくずの発生を防止することができる。即ち、多層フィルム４４において、電極３の配列に対応するように並設された接触端子４７の先端を尖せると共に、枠４５で支持された周辺部４４ｂに対して、この周辺部４４ｂ内の上記接触端子４７を並設した領域部４４ａを、押さえ部材４３の下側に形成された突出部４３ａにおける高精度の平坦度が確保された下面４３ｂに倣って緩衝層４６を挾んで張り出させて多層フィルム自身の弛みをなくし、この張り出された領域部４４ａに並設された接触端子４７の尖った先端を、Ａｌまたははんだ等の電極（被接触材）３に垂直に低荷重（１ピン当たり３〜５０ｍＮ程度）でプロービングすることによって、電極（被接触材）３の表面に形成された酸化物を容易につき破ってその下面の電極の金属導体材料に接触させて０．０５Ω〜０．１Ω程度の安定した低抵抗値で良好な接触を確保することができる。特に、枠４５で支持された周辺部４４ｂに対して、この周辺部４４ｂ内の多数の接触端子４７を並設した領域部４４ａを、押さえ部材４３の下側に形成された突出部４３ａにおける高精度の平坦度が確保された下面４３ｂに倣って緩衝層４６を挾んで張り出させることによって多層フィルム自身の弛みをなくして、多数の接触端子４７の先端の平坦度を突出部４３ａの下面４３ｂの平坦度に合わせて高精度を確保することにある。なお、領域部４４ａにおける張り出し量は、押さえ部材（押さえ板）４３にセンターピボット４１を中心に左右および前後に締着されて調整可能なねじ５７の押さえ部材４３の下面からの突出し量によって定まることになる。即ち、押さえ部材４３に突出し量を定めて取り付けられたねじ５７の下端が、多層フィルム４４における領域部４４ａの周辺部４４ｂを接着固定した枠４５の上面に接触するまで、センターピボット４１を中心に左右および前後に設けられて押さえ部材に形成された穴に挿入されたねじ５６を枠４５に対して締め付けることによって押さえ部材４３の突出部４３ａを下降させて緩衝層４６を介して多数の接触端子４７が並設された領域部４４ａを張り出すことによって多層フィルム自身のたるみがなくなることになる。これによって、多数の接触端子４７に亘った接触端子の尖った先端の平坦度を±２μｍ程度以下の高精度に確保することができる。
【００２２】
また１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａと該電極に対応する多数の接触端子４７との平行出しを、図３に少し誇張して示すように、押さえ部材（押さえ板）４３をセンターピボット４１で傾動可能に支持すると共にセンターピボット４１を中心に左右および前後に対称に設置されたスプリングプローブ４２によって押さえ部材４３の上下の変位に対して常に一定の押付け力を付与することによって実現することにある。即ち、センターピボット（押さえ部材支持軸）４１と押さえ部材４３との間の係り合いの関係および対称に設置されたスプリングプローブ４２によって１ピン当たり低荷重のコンプライアンス機構が形成され、このコンプライアンス機構によって多数の接触端子４７の先端が１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａに追従して倣って平行出しが行われる。センターピボット（押さえ部材支持軸）４１は、図２に示すように、押さえ部材４３の中心に位置し、押さえ部材４３の上部に取り付けられたテーパ（傾き）４３ｃとセンターピボットの下部球面４１ａとの傾動可能な接触状態を利用して、初期状態ではスプリングプローブ４２による押付け力のバランスによって初期に規定した一定位置に位置付けする。次に、センターピボット（押さえ部材支持軸）４１と押さえ部材４３との間およびスプリングプローブ４２によってコンプライアンス機構が形成されているため、図３に示すように、接触端子４７の尖った先端を被接触材（電極）３に接触し始めた時点で、センターピボット４１の軸を中心軸として、押さえ部材のテーパ（傾き）４３ｃがセンターピボットの下部球面４１ａの一部を擦り、その後センターピボットの下部球面４１ａと押さえ部材のテーパ（傾き）４３ｃとが離れ、押さえ部材４３が自由に被接触材（電極）３の全体の面３ａに追従するように倣って傾動され、多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しが行われると共に個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触が行われ、低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを実現することができる。
【００２３】
以上説明したように、多層フィルム４４における接触端子４７を並設した領域部４４ａについての押さえ部材４３の突出部４３ａによる緩衝層４６を介しての張り出しと、押さえ部材４３をセンターピボット４１に対して傾動可能に支持することによって多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しとを行うことによって、多数個チップ同時に、且つ低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを０．０５Ω〜０．１Ω程度の安定した低抵抗値で実現することができる。当然、１チップにおいても、同様なプロービングを実現することができる。
また、多層フィルム４４において、図４に示す如く、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置し、絶縁膜６６（７４）の誘電率εrおよび厚さ（引き出し用配線４８とグランド層４９との間の間隙）ｈ並びに引き出し用配線４８の幅ｗを適切な値にして、引き出し用配線４８のインピーダンスＺ0を５０ｏｈｍ程度にすることによってテスタの回路とのマッチングをとることが可能となり、その結果引き出し用配線４８を伝送する電気信号の乱れ、減衰を防止して、半導体素子に対してテスタによる高周波数（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応できる高速電気信号による電気特性検査を実現することが可能となる。
【００２４】
以上説明したように、多層フィルム４４において、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置してインピーダンスをテスタの回路とのマッチングがとれる５０ｏｈｍ程度にすることができ、それ以外のプローブ（接触端子）の長さを接触端子部分（０．０５〜０．５ｍｍ程度）４７のみとなり、従ってテスタの回路とのマッチングをとることが可能となり、高速電気信号の乱れを少なくして、半導体素子に対する高速電気信号による電気特性検査を実現することが可能となる。図５は、本発明に係る接続装置の第２の実施の形態の要部を示す図である。本接続装置の第２の実施の形態は、多層フィルム４４の端を配線基板５０の下面に位置させて引き出し用配線４８の端に上側に出るように金属めっきで充填して接続したビア５１と配線基板５０の下側に形成された電極５０ａとを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。即ち、本第２の実施の形態では、多層フィルム４４における引き出し用配線４８の端をビア５１によって上面に形成し、配線基板５０の下面に設けられた電極５０ａと接続する。これ以外の構成は、図２に示す第１の実施の形態と同様である。
【００２５】
図６は、本発明に係る接続装置の第３の実施の形態の要部を示す図である。本接続装置の第３の実施の形態は、図２で用いるセンターピボット４１に変えて、押さえ部材４３をノックピン５５を介して僅か傾動可能に保持する構成した。即ち、押さえ部材４３の中心を対称にして左右および前後に設けられた４本のノックピン５５を、支持部材４０に形成された上方に拡がったテーパ穴５８に挿入して押さえ部材４３に締着する。これ以外の構成は、図２に示す第１の実施の形態と同様である。即ち、１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａと該電極に対応する多数の接触端子４７との平行出しを、図７に少し誇張して示すように、押さえ部材４３に取り付けられた各ノックピン５５を支持部材４０に形成された上方に拡がったテーパ穴５８の下部に傾動可能に支持すると共に押さえ部材４３の中心に対して左右および前後に対称に設置されたスプリングプローブ４２によって押さえ部材４３の上下の変位に対して常に一定の低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け力を付与することによって実現することにある。即ち、押さえ部材４３に取り付けられた各ノックピン５５と支持部材（上部固定板）４０に形成された上方に拡がったテーパ穴５８との間の係りあいの関係および対称に設置されたスプリングプローブ４２によって１ピン当たり低荷重のコンプライアンス機構が形成され、このコンプライアンス機構によって多数の接触端子４７の先端が１個または多数個の半導体素子についての電極（被接触材）３の面（被接触材面）３ａに追従して倣って平行出しが行われる。まず、図６に示す如く、スプリングプローブ４２による押さえ部材４３への押付け力によって押さえ部材４３に取り付けられた各ノックピン５５の頭が支持部材４０の上面に当接した状態で位置付けされる。次に、押さえ部材４３に取り付けられた各ノックピン５５と支持部材４０に形成されたテーパ穴５８との間およびスプリングプローブ４２によってコンプライアンス機構が形成されているため、図７に示すように、各スプリングプローブ４２による押さえ部材４３への均等な押付け力によって各ノックピン５５がテーパ穴５８を滑ったり、傾動することによって押さえ部材４３が自由に被接触材（電極）３の全体の面３ａに追従するように倣って傾動され、多数の接触端子の尖った先端を結んだ面と被接触材（電極）３の全体の面３ａとの間において平行出しが行われると共に個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触が行われ、低荷重（１ピン当たり３〜５０ｍＮ程度）で均一なプロービングを実現することができる。
【００２６】
図８は、本発明に係る接続装置の第４の実施の形態の要部を示す図である。本接続装置の第４の実施の形態は、多層フィルム４４の端を配線基板５０の下面に位置させて引き出し用配線４８の端に上側に出るように金属めっきで充填して接続したビア５１と配線基板５０の下側に形成された電極５０ａとを直接圧力をかけて接触させるか、異方性導電シート５２あるいは、はんだなどを用いて接続する。即ち、本第４の実施の形態では、多層フィルム４４における引き出し用配線４８の端をビア５１によって上面に形成し、配線基板５０の下面に設けられた電極５０ａと接続する。これ以外の構成は、図６に示す第３の実施の形態と同様である。図９は、本発明に係る接続装置の第５の実施の形態の要部を示す図である。本接続装置の第５の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第５の実施の形態では、図９に示すように、被検査対象の電極３が配列された領域のみに対応するようにポリイミド膜６１を設け、該ポリイミド膜６１に電極３に対応するように多数の接触端子４７を並設し、各接触端子４７に接続してポリイミド膜６１上に形成した電極（請求項４及び１１に記載された接続用電極に対応する。）６２を、引き出し用配線４８を形成したポリイミド膜６５の電極６９に異方性導電シート７０を介して接続させ、ポリイミド膜６５、異方性導電シート７０およびポリイミド膜６１を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００２７】
図１０は、本発明に係る接続装置の第６の実施の形態の要部を示す図である。本接続装置の第６の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第６の実施の形態では、図１０に示すように、被検査対象の接触端子４７を、引き出し用配線４８を形成したポリイミド膜６５の電極６９に異方性導電性シート７０を介して接続させることにより、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００２８】
図１９（ａ）は、本発明に係る接続装置の第７の実施の形態の要部を示す図である。本接続装置の第７の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第７の実施の形態では、図１９（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極（請求項４及び１１に記載された接続用電極に対応する。）２００を、引き出し用配線４８を形成したポリイミド膜６５の電極６９にはんだ２０１を介して接続させ、ポリイミド膜６５、はんだ２０１および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。また、接触端子４７と一体形成した電極２００とポリイミド膜６５の電極６９を樹脂２０２で覆って、保護膜として形成する。樹脂２０２としては、例えば、エポキシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使用する。前記保護膜用の樹脂２０２の形成方法は、例えば、ポリイミド膜６５の電極６９と接続端子４７の電極２００をはんだ接合した後、ポリイミド膜６５とシリコンウエハの型材８０との間隙に樹脂２０２をディスペンサで注入した後、加熱硬化することにより形成するか、あるいは、はんだ２０１を形成した多層フィルム４４と、接続端子４７を形成したシリコンウエハの型材８０との間に樹脂２０２を挟み込んで加圧加熱して、電極６９と電極２００の間をはんだ２０１で接続することにより樹脂２０２の層を形成すればよい。はんだとしては、例えば、錫鉛の共晶はんだあるいは錫銀のはんだを用いる。なお、樹脂２０２を省略することも可能である。
【００２９】
図１９（ｂ）は、本発明に係る接続装置の第８の実施の形態の要部を示す図である。本接続装置の第８の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第８の実施の形態では、図１９（ｂ）に示すように、被検査対象の接触端子４７を、引き出し用配線４８を形成したポリイミド膜６５の電極６９にはんだ２０１を介して接続させることにより、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。また、接触端子４７とポリイミド膜６５の電極６９を樹脂２０２で覆って、保護膜として形成する。樹脂２０２としては、例えば、エポキシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使用する。はんだとしては、例えば、錫鉛の共晶はんだあるいは錫銀のはんだを用いる。なお、樹脂２０２を省略することも可能である。
【００３０】
図２０（ａ）は、本発明に係る接続装置の第９の実施の形態の要部を示す図である。本接続装置の第９の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第９の実施の形態では、図２０（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極２００を、引き出し用配線４８を形成したポリイミド膜６５に形成したはんだビア電極２０３に接続させ、ポリイミド膜６５、はんだビア電極２０３および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４の構成および保護膜用の樹脂２０２は、前記第７の実施の形態と同様である。はんだビア電極２０３は、引き出し用配線４８にはんだめっきを形成する。
【００３１】
図２０（ｂ）は、本発明に係る接続装置の第１０の実施の形態の要部を示す図である。本接続装置の第１０の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する部分が、接触端子４７の真上で接続することが異なる他は、図２０（ａ）における第９の形態と同じであり、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。図２１（ａ）は、本発明に係る接続装置の第１１の実施の形態の要部を示す図である。本接続装置の第１１の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する構成部分が異なる他は、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。すなわち、本第１１の実施の形態では、図２１（ａ）に示すように、被検査対象の電極３に対応するように、図１７（ｂ）で後述するシリコンウエハの型材８０に多数の接触端子４７を並設し、各接触端子４７と一体形成した電極２００の表面に形成した錫めっき２０４と、引き出し用配線４８を形成したポリイミド膜６５の電極６９に形成した金めっき２０５とを熱拡散し、錫金の合金を形成することにより接続させ、ポリイミド膜６５、電極６９および電極２００を接合一体化することによって、接続端子４７を形成した多層フィルム４４を構成する。なお、この多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。
【００３２】
なお、前記の錫めっき２０４を金めっきとして、前記の金めっき２０５を錫めっきとして、互いに材料を置き換えることにより、熱拡散により錫金の合金を形成して接合してもよい。
図２１（ｂ）は、本発明に係る接続装置の第１２の実施の形態の要部を示す図である。本接続装置の第１２の実施の形態は、多層フィルム４４における接触端子４７と引き出し用配線４８とを接続する部分が接触端子４７の真上で接続することが異なる他は、図２１（ａ）における第１１の形態と同様であり、上記図２、図５、図６および図８に示す接続装置の実施の形態と同様に構成される。上述した第１〜第１２の実施の形態は、接触端子４７を、導電性材料で構成している。そのため、この部分が多層フィルム（配線用フィルム）４４よりも硬くなるため、測定対象物の電極に当接させた際に、接触がより良好となる。
【００３３】
これらの接続装置における接触端子の配置および引き出し用配線の配線パターンは、被検査対象物、例えば、半導体集積回路の電極パターンに対応して種々構成される。図１１および図１２に、それらの第１および第２の実施例を示す。
図１１（ａ）は、本発明に係る接続装置における接触端子の配置および引き出し用配線の第１の実施例を示す平面図である。図１１（ｂ）は、その配線が設けられている多層フィルムを折り曲げた状態を示す斜視図である。また、図１２（ａ）は、本発明に係る接続装置における接触端子の配置および引き出し用配線の他の例を示す平面図である。図１２（ｂ）は、その配線が設けられている多層フィルム４４を折り曲げた状態を示す斜視図である。なお、これらの図において、接触端子および引き出し配線は、図示および説明の簡単のため、数を少なくし、また、密度を低くして表示してある。実際には、さらに、多数の接触端子を設けることができ、また、高密度で配置できることはいうまでもない。
【００３４】
図１１（ａ）、（ｂ）、および図１２（ａ）、（ｂ）に示すように、接続装置は、例えば、ポリイミド膜で構成される多層フィルム４４上に、被検査対象の電極３に対応する位置に配置された接触端子４７と、これらの接触端子４７に一端が接続され、他端が多層フィルム４４の周縁部に設けられるビア５１まで引き回される引き出し用配線４８とが設けられる。引き出し用配線４８は、種々の態様で配線できる。例えば、各配線を一方向に引き出して配線したり、放射状に配線したりすることができる。具体的にいえば、図１２（ａ）および（ｂ）に示す第１の実施例は、多層フィルム４４を四角形状に形成し、四角形の各辺に設けられるビア５１まで引き出し用配線４８が設けられる。また、図１１（ａ）および（ｂ）に示す第２の実施例は、多層フィルム４４を長方形状に形成し、両端部にビア５１を配置してある。
【００３５】
次に、まずこれらの接続装置を製造するための方法についてその概要を説明する。
検査装置本体へ電気信号を伝送するための接続装置における配線の引き出し方法として、例えば、被検査対象がウエハに形成されたＬＳＩ表面の電極である場合は、次のように行う。まず、図１１（ａ）または図１２（ａ）に示したように、該ＬＳＩ形成ウエハの領域１０１よりもひと回り大きなシリコンウエハなどの接触端子形成用型材１０２を用いて、該ＬＳＩ形成ウエハと同じ領域１０１に、接触端子４７を形成するための穴を、二酸化シリコンをマスクとして、シリコンウエハを異方性エッチングにより形成して型を製作する。そして、この型を用いて、接触端子４７を構成するための突起を設ける。さらに、接触端子形成用型材１０２の表面に、ポリイミド膜および、引き出し用配線４８を形成して多層フィルム４４を形成する。また、必要に応じて、多層フィルム４４に、図１２（ａ）に示したように、切れ目１０３を入れる。そして、多層フィルム４４を、図１１（ｂ）あるいは図１２（ｂ）に示すように、該ＬＳＩ形成ウエハの検査領域１０１に対応する、接触端子４７を形成した領域を、多層フィルム４４の裏面に枠４５を固着して、多角形で囲うように折り曲げる。さらに、図２、図５、図６および図８に示すように、該枠付きの多層フィルム４４と押さえ部材４３の間に、緩衝層４６を挾みこみ、一体的に取り付けてから接触端子形成用型材１０２を除去した後、上部固定基板４０および配線基板５０に載置し、該配線基板５０の電極５０ａに、引き出し用配線４８のビア５１を導電シート５２あるいははんだで多層フィルム押さえ部材５３を配線基板５０にねじ５４で接続する。
【００３６】
なお、上記実施例では、被検査対象がウエハに形成された全部の半導体素子の電極を一括して接触する場合を示したが、本発明は、これに限られない。例えば、半導体素子を個別に、あるいは任意の個数の半導体素子を同時に検査するための接続装置として、多層フィルムをウエハサイズよりも小さな領域で製造してもよいことはいうまでもない。
【００３７】
次に、本発明に係る接続装置の第１の実施の形態における接触端子部分の構造およびその製造方法について説明する。
図１３に示す接触端子部分は、多層フィルム４４として下層にポリイミド膜７１を有し、かつ、突起を構成するためのバンプ７２と、その先端部に被着されためっき膜７３とで構成される。また、ポリイミド膜７１の一方の面（基板対向面）に、引き出し用配線４８、ポリイミド膜７４、グランド層４９およびポリイミド保護膜７５を構成する。引き出し用配線４８が、その一端を前記バンプ７２に接触させて設けられている。接触端子４７は、例えば、先端が角錐形状に尖ったバンプ７２と該パンプ７２の先端の表面に形成されためっき膜７３とによって形成される。バンプ７２は、硬度が高く、且つめっきをしやすいニッケル等で形成される。めっき膜７３は、ニッケル膜より更に硬く、ロジウムで構成される。めっき膜７３として、ロジウムを用いる理由は、ロジウム膜の硬度がニッケル膜より大きいことによる。
【００３８】
図１３には、本発明に係る接続装置の第１の実施の形態における接触端子部分における代表的な寸法を示す。即ち、半導体素子における電極の狭ピッチである０．２ｍｍ以下の例えば０．１３ｍｍまたは０．１ｍｍに対応できるように、グランド層４９およびポリイミド保護膜７５の厚さを約５μｍ、ポリイミド膜７４の厚さを約５０μｍ、ポリイミド膜７１の厚さを約２０μｍ、接触端子４７の先端部の高さを約２８μｍ、該先端部の底面の幅を約４０μｍとする。本第１の実施の形態では、底面の一辺が例えば１０〜６０μｍの四角錐形状で先端が尖った接触端子４７で構成される。この四角錐は、型材について、フォトリソグラフィによりパターニングされるので、位置および大きさが高精度に決められる。また、異方性エッチングにより形成されるので、形状がシャープに形成できる。特に、先端を、尖った形状とすることができる。これらの特徴は、他の実施の形態においても共通する。
本実施の形態によれば、半導体素子における電極のピッチが０．１ｍｍより狭くなっていって１０〜２０μｍ程度まで、対応させる接触端子４７を容易に形成することが可能となる。即ち、接触端子４７の底面の１辺を５μｍ程度まで容易に形成することができる。また多層フィルムの状態において、接触端子４７を形成した際接触端子４７の高さの精度として、±２μｍ以内の精度を達成でき、その結果これら多数の接触端子４７を並設した領域部４４ａを押さえ部材（押さえ板）４３を用いて緩衝層４６を挾んで張り出して多層フィルム自身の弛みをなくした際も、接触端子４７の高さの精度としてほぼ±２μｍ以内の精度を得ることができ、低荷重（１ピン当たり３〜５０ｍＮ程度）で安定して半導体素子に配列した電極３とプロービングをすることが可能となる。
【００３９】
また接触端子４７の先端を尖った形状とするのは、次の理由からである。
即ち、被検査対象の電極３がアルミニウム等の場合、表面に酸化膜が形成されていて、接触時の抵抗が不安定となる。このような電極３に対して、接触時の抵抗値の変動が０．５Ω以下の安定した抵抗値を得るためには、接触端子４７の先端部が、電極３の表面の酸化膜をつき破って、良好な接触を確保する必要がある。そのためには、例えば、従来技術に記載されているように、接触端子の先端が半円形の場合、１ピン当たり３００ｍＮ以上の接触圧で、各接触端子を電極に擦りつける必要がある。一方、接触端子の先端部が、直径１０μｍ〜３０μｍの範囲の平坦部を有する形状の場合には、１ピン当たり１００ｍＮ以上の接触圧で、各接触端子を電極に擦りつける必要がある。そのため、酸化膜を含めて電極材料のくずが発生することになり、配線間のショートおよび異物発生の原因となると共に接触圧が１００ｍＮ以上と大きいことにより、電極またはその直下にある素子を損傷させることになる。
【００４０】
一方、本発明に係る先端が尖った接触端子４７を用いた場合には、１ピン当たり３〜５０ｍＮ程度以上の接触圧があれば、電極３に擦り突けることなく、単に押圧するだけで、０．５Ω以下の安定した接触抵抗で、通電を行うことができる。その結果、低針圧で電極に接触すればよいため、電極、または、その直下にある素子に損傷を与えることが防止できる。また、全接触端子にピン圧をかけるために必要な力を小さくすることができる。その結果、この接続装置を用いる試験装置におけるプローバ駆動装置の耐荷重を軽減し、製造コストを低減することができる。
なお、もし１ピン当たり１００ｍＮ以上の荷重をかけることができる場合には、例えば、底面の一辺が４０μｍ程度の四角錐台の突起であって、先端部の一辺を３０μｍより小さくするならば、点のように尖っていなくともよい。ただし、上述した理由から、可能な限り先端部の面積を５μｍ以下と小さくして尖らせることが必要となる。
また、先端を尖らせた接触端子４７を用いることによって、電極３に擦り突けることなく、低い押圧力（１ピン当たり３〜５０ｍＮ）で接触すれば良いため、電極材料のくずが発生することを防止することができる。この結果、プロービング後に、電極材料のくずを取り除くための洗浄工程が不要となり、製造コストを低減することができる。
【００４１】
次に、図２、図５、図６および図８に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１４および図１５を参照して説明する。図１４および図１５は、図２に示す接続装置を形成するための製造プロセスのうち、特に、型材であるシリコンウエハ８０に異方性エッチングで形成した四角錐の穴を用いて、四角錐の接触端子先端部を形成した薄膜の押圧状態を、センターピボット３１を介して、緩衝層３６とスプリングプローブ３２により自在に調整可能な接続装置を組み上げるための製造プロセスを工程順に示したものである。
【００４２】
まず図１４（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ８０の（１００）面の両面に熱酸化により二酸化シリコン膜８１を０．５μｍ程度形成し、次にホトレジストマスクにより二酸化シリコン膜８１をエッチングし、次に該二酸化シリコン膜８１をマスクとして、シリコンウエハ８０を異方性エッチングして、（１１１）面に囲まれた四角錐のエッチング穴８０ａを形成するものである。即ち、二酸化シリコン膜８１をマスクとして、異方性エッチングにより（１１１）面に囲まれた四角錐のエッチング穴８０ａが形成されることになる。
【００４３】
次に、図１４（ｂ）に示す工程が実行される。この工程は、異方性エッチングしたシリコンウエハ８０の（１１１）面を、ウェット酸素中での熱酸化により、二酸化シリコン膜８２を、０．５μｍ程度形成し、次にその表面に導電性被覆８３を形成し、次に上記導電性被覆８３の表面に、多層フィルムとなるポリイミド膜８４（７１）を膜状に形成し、ついで、接触端子４７を形成すべき位置にあるポリイミド膜８４（７１）を、上記導電性被覆８３の表面に至るまで除去した後、該ポリイミド膜８４の開口部に露出した導電性被覆８３に、該導電性被覆８３を電極として、ニッケルのような硬度の高い材料を主成分として電気めっきして、接触端子とするバンプ８５（７２）を形成するものである。電気めっきして接触端子４７とするバンプ８５（７２）を形成できる材料としては、ニッケル以外にＣｕがあるが、硬度がやわらかく単独では使用不可能である。次に、図１４（ｃ）に示す工程が実行される。この工程は、上記ポリイミド膜８４およびバンプ８５（７２）の表面に、銅を、スパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の導電膜を形成して、その表面に配線形成用のホトレジストマスクにより、引き出し用配線４８を形成し、次に上記ポリイミド膜８４の表面に、更に中間ポリイミド膜８６（７４）を形成し、次にその表面にグランド層４９を形成し、更にその表面に保護用のポリイミド膜８７（７５）を形成するものである。
【００４４】
次に、図１４（ｄ）に示す工程が実行される。この工程は、上記保護用のポリイミド膜８７（７５）の表面に、枠４５を位置合わせして接着固定し、次にシリコーン系のコーティング材を緩衝層４６として枠４５の中に供給するものである。本実施例では、例えば、厚さが０．５〜３ｍｍで、硬さ（ＪＩＳＡ）が１５〜７０程度のシリコンコーティング材をエラストマとして用いている。しかし、エラストマは、これに限定されない。また、エラストマは、シ−ト状のエラストマを使用してもよいし、エラストマ自体を使用しなくてもよい。緩衝層４６の役目としては、多数の接触端子４７の先端が半導体ウエハ１に配列された電極３に接触する際の全体としての衝撃を緩和すると共に、個々の接触端子４７の先端の高さの±２μｍ程度以下のバラツキを局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３の高さの±０．５μｍ程度のバラツキに倣って均一な食い込みによる接触を行わせるためである。特に本発明に係る実施の形態では、１ピン当たり低荷重であるため、全体としての衝撃の緩和の役目は小さい。従って、接触端子４７の先端の高さのバラツキが±０．５μｍ程度以下に形成できれば、緩衝層４６は必ずしも必要としない。接触端子４７の先端の高さのバラツキを±０．５μｍ程度以下にする方法としては、例えば、平坦度が確保された例えばシリコン基板に多層フィルム４４に形成された接触端子の群を一括して均一に押しつけることによって得ることができる。
【００４５】
次に、図１４（ｅ）に示す工程が実行される。この工程は、上記枠４５に押さえ部材４３をねじ５６によりねじ止めするものである。次に、図１５（ａ）に示す工程が実行される。この工程は、型材であるシリコンウエハ８０をエッチングするためのステンレス製の固定治具８８に、前記押さえ部材４３を枠４５にねじ止めした多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着するものである。次に、図１５（ｂ）に示す工程が実行される。この工程は、二酸化シリコン膜８１を含むシリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００４６】
次に、図１５（ｃ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ部材４３を枠４５にねじ止めした多層フィルムを取り外し、次にロジウムめっき９１（７３）を施し、多層フィルムの保護用のポリイミド膜８７（７５）の周辺に多層フィルム押さえ部材５３を位置合わせして接着するものである。接触端子４７を構成するニッケル等で形成されたバンプ８５（７２）の表面にロジウムめっき９１（７３）を施す理由は、電極３の材料であるはんだやＡｌ等が付きにくく、バンプ８５（７２）の材料（ニッケル）より硬度が高く、酸化されにくく接触抵抗が安定で、めっきがしやすいためである。
次に、図１５（ｄ）に示す工程が実行される。この工程は、多層フィルムを設計外形に切り取り、次に枠４５と押さえ部材（押さえ板）４３との間隔をねじ５７により調整し、ねじ５６によるねじ締めによりねじ５７の先端が枠４５の上面に当接するように押さえ部材４３を枠４５に対して進めて緩衝層４６を介して多層フィルム４４における接触端子４７を並設した領域部４４ａを押さえ部材４３で押すことにより、多層フィルムを適度に張って多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を±２μｍ程度以下の高精度を確保するものである。
【００４７】
次に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。即ち、図２に示したように、配線基板５０に多層フィルム４４を取り付ける。次にセンターピボット４１の下部球面４１ａをテーパ（傾き）４３ｃに係るようにした状態でテーパ（傾き）４３ｃを押さえ部材４３の上面に取り付ける。次にスプリングプローブ４２が取り付けられた支持部材（上部固定板）４０にセンターピボット４１を取り付けると共に支持部材４０の周辺部に多層フィルム４４を取り付けた配線基板５０を取り付けて薄膜プローブカードを構成する。
なお、図５に示す接続装置（プロービング装置）を組み立てる場合は、まず、センターピボット４１を押さえ部材４３に取り付けた後、配線基板５０に多層フィルム４４を取り付ければよい。
【００４８】
図６あるいは図８の薄膜プローブカードを製造する場合は、センターピボット４１に代えて、ノックピン５５を押さえ部材４３に取り付ける以外は、図１４および図１５に示す工程と同様な工程で薄膜プローブカードを製造すればよい。
なお、図１５（ａ）（ｂ）に示すシリコンウエハ８０のエッチング除去は、図１４（ｃ）に示す枠４５を接着固定する前の段階で実施してもよいし、あるいは、図１４（ｄ）に示す押さえ部材４３を取り付ける前の段階（図１４（ｃ）に示す枠４５のみを接着固定した段階）で実施してもよい。なお、緩衝層４６がなくても、接触端子４７の先端高さの平坦性が確保できる場合には、該緩衝層４６を省略し、枠４５および押さえ部材４３を一体化した押さえ板２１０を用いることができる。
【００４９】
図２２には、緩衝層４６を省略し、上記押さえ板２１０を用いた製造プロセスの一実施例を示した。
上記押さえ板２１０を用いた製造プロセスは、図１４（ｃ）に示した製造プロセスを実施した後、図２２（ａ）に示す工程が実施される。この工程は、上記保護用のポリイミド膜８７（７５）の表面に、押さえ板２１０および周辺に多層フィルム押さえ部材５３を位置合わせして接着固定するものである。
次に、図２２（ｂ）に示す工程が実行される。この工程は、型材であるシリコンウエハ８０をエッチングするためのステンレス製の固定治具８８に、前記押さえ板２１０を固着した多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着するものである。
次に、図２２（ｃ）に示す工程が実行される。この工程は、シリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００５０】
次に、図２２（ｄ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ板２１０および多層フィルム押さえ部材５３を固着した多層フィルムを取り外し、次にロジウムめっき９１を施し、多層フィルムを設計外形に切り取るものである。
次に、図１５と同様に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。
次に、図９に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１６を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
図１６（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、次に該導電性被覆８３の表面の開口部を設けたポリイミド膜８４（６１）に電気めっきして接触端子用のバンプ８５を形成した工程の後、上記ポリイミド膜８４（６１）およびバンプ８５の表面に、銅を、スパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の導電膜を形成して、その表面に電極形成用のホトレジストマスクにより、電極６２を形成する。
【００５１】
次に、図１６（ｂ）に示す如く、あらかじめ引き出し用配線４８を形成し設計外形にした多層フィルム４４のビア６９に、電極６２を異方性導電シート７０を介して接続する。多層フィルム４４として、例えば、ポリイミド膜６５、引き出し用配線４８、中間ポリイミド膜６６、グランド層４９およびポリイミド保護膜６８からなる配線用フィルムをあらかじめ形成すればよい。なお、前記ビア６９と電極６２を接続するには、例えば、異方性導電シート７０としてアニソルム（日立化成製）を用いるか、あるいは、はんだを介して接続すればよい。
【００５２】
次に、図１６（ｃ）に示す如く、シリコンウエハ８０を除去することにより接続端子４７を形成した多層フィルム４４が得られる。
なお、接触端子４７を形成したシリコンウエハ８０の除去方法としては、シリコンおよび二酸化シリコンをエッチング除去する方法と、導電性被覆８３としてクロムを用いて、クロムを選択的にエッチング除去することにより、接触端子の型材であるシリコンウエハの表面を酸化して二酸化シリコン膜８２を形成したシリコンウエハ８０から直接に接触端子を形成したポリイミド膜８４を剥離する方法とがあり、どちらの方法でも良い。
なお、クロムを選択的にエッチング除去する場合には、例えば、塩化アルミニウム６結晶水と塩酸と水の混合液で、５０℃で４時間程度のエッチングを実施すればよい。
【００５３】
また、接触端子４７を形成したシリコンウエハ８０の除去方法としては、導電性被覆８３として、金、ロジウム等の貴金属膜を用いて、二酸化シリコン膜の表面に形成して、導電性被覆８３との界面を機械的に剥離する方法を用いてもよい。
【００５４】
次に、図１６（ｄ）に示す如く、上記保護用のポリイミド膜６８の表面に、枠４５および押さえ部材５３を位置合わせして接着固定し、接触端子４７にロジウムめっき９１を施す。
次に、図１６（ｅ）に示す如く、シリコーン系のコーティング材を緩衝層４６として枠４５の中に供給し、枠４５に押さえ部材４３をねじ止めし、枠４５と押さえ部材４３との間隔を狭くして、多層フィルム４４における接触端子４７を並設した領域部４４ａを、押さえ部材４３で緩衝層４６を介して押し出すことにより、適度に張ることによって多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を±２μｍ程度以下の高精度を確保することができる。なお、緩衝層４６は、シ−ト状のエラストマであってもよいし、使用しなくてもよい。
【００５５】
次に、図２に示したように、配線基板５０に多層フィルム４４を取り付け、センターピボット４１を押さえ部材４３に取り付けて、薄膜プローブカードを完成させる。
なお、図５に示す接続装置（プロービング装置）を組み立てる場合は、まず、センターピボット４１を押さえ部材４３に取り付けた後、配線基板５０に多層フィルム４４を取り付ければよい。
なお、図１６に示す製法では、多層フィルム４４のビア６９と、接触端子用バンプ８５上に形成した電極６２との導通をとるために異方性導電シート７０を使用したが、はんだあるいはＳｎ−ＡｇあるいはＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
【００５６】
次に、図１０に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図１７を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
まず、図１７（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、該導電性被覆８３の表面の開口部を設けたポリイミド膜８４に電気めっきして接触端子用のバンプ８５する。
次に、図１７（ｂ）に示す如く、前記のポリイミド膜８４をエッチング除去する。
【００５７】
次に、図１７（ｃ）に示す如く、あらかじめ引き出し用配線４８を形成し、設計外形にした配線用フィルム４８のビア６９に、接触端子用のバンプ８５を異方性導電シート７０を介して接続する。
次に、図１７（ｄ）に示す如く、シリコンウエハ８０を除去することにより、配線用フィルム６４に接触端子４７を形成した多層フィルム４４を形成する。
次に、図１７（ｅ）に示す如く、前記図１６（ｅ）を用いて説明したプロセスと同様な工程で、前記図１６（ｅ）に示すのと同様な構造体を形成する。
【００５８】
その後のプロセスは、前記図１６に示したプロセスと同様な工程であるので、説明を省略する。
なお、図１７に示す製法では、多層フィルム４４のビア６９と、接触端子用のバンプ８５との導通をとるために異方性導電シート７０を使用したが、はんだあるいはＳｎ−ＡｇあるいはＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
次に、図１９に示す接続装置（プロービング装置）を形成するための製造プロセスについて、図２３を参照して説明する。なお、図１４および図１５に示すプロセスと同じ工程については、説明を省略する。
【００５９】
まず、図２３（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッチングしたシリコンウエハ８０の表面の二酸化シリコン膜８２に導電性被覆８３を形成し、該導電性被覆８３の表面の開口部を設けたポリイミド膜８４に電気めっきして接触端子用のバンプ８５と一体となった電極２００を形成し、前記電極２００に金めっき２１１を形成する。次に、図２３（ｂ）に示す如く、前記のポリイミド膜８４をエッチング除去する。次に、図２３（ｃ）に示す如く、あらかじめ引き出し用配線４８を形成し、設計外形にした多層フィルム４４のビア６９に、接触端子用の電極２００をはんだ２０１を介して接続し、前記の多層フィルム４４に枠４５を接着固定し、次に、シリコーン系のコーティング材を緩衝層４６として枠４５の中に供給する。
【００６０】
その後のプロセスは、前記図１４に示したプロセスと同様な工程で、図２３（ｄ）に示す工程が実行される。この工程は、上記枠４５に押さえ部材４３をねじ５６によりねじ止めし、ステンレス製の固定治具８８に、前記押さえ部材４３を枠４５にねじ止めした多層フィルム４４を形成したシリコンウエハ８０を、Ｏリング８９を介してステンレス製のふた９０との間に装着し、シリコンウエハ８０および導電性被覆８３をエッチング除去するものである。
【００６１】
次に、図２３（ｅ）に示す工程が実行される。この工程は、上記ふた９０、Ｏリング８９および固定治具８８から、押さえ部材４３を枠４５にねじ止めした多層フィルムを取り外し、次にロジウムめっき９１を施し、多層フィルムの保護用のポリイミド膜８７の周辺に多層フィルム押さえ部材５３を位置合わせして接着し、次に、多層フィルムを設計外形に切り取り、次に枠４５と押さえ部材（押さえ板）４３との間隔をねじ５７により調整し、ねじ５６によるねじ締めによりねじ５７の先端が枠４５の上面に当接するように押さえ部材４３を枠４５に対して進めて緩衝層４６を介して多層フィルム４４における接触端子４７を並設した領域部４４ａを押さえ部材４３で押すことにより、多層フィルムを適度に張って多層フィルム自身の弛みをなくして多数の接触端子に亘る該接触端子の先端の平坦度を確保するものである。
次に、組み付け工程が実行されて薄膜プローブカードからなる接続装置（プロービング装置）が完成する。
なお、図２３に示す製法では、多層フィルム４４のビア６９と、接触端子用の電極２００との導通をとるためにはんだ２０１を使用したが、図２０（ａ）、図２０（ｂ）のはんだビア電極２０３あるいは、図２１（ａ）、図２１（ｂ）のＳｎ−Ａｕ等の金属接合により導通を確保してもよいことはいうまでもない。
【００６２】
なお、図２３は、シリコンウエハ８０をエッチングにより除去する製造プロセスを示したが、前述のように、図２３（ｃ）の接触端子用の電極２００に多層フィルム４４をはんだあるいは錫金合金等で接続した後、導電性被覆８３としてクロムを用いて、クロムを選択的にエッチング除去することにより、接触端子の型材であるシリコンウエハの表面を酸化して二酸化シリコン膜８２を形成したシリコンウエハ８０から直接に接触端子４７を剥離してもよいことはいうまでもない。
【００６３】
次に、以上説明した本発明に係る接続装置（プロービング装置）を用いて被検査対象である半導体素子（チップ）に対する電気的特性検査について図１８を用いて説明する。
図１８は、本発明に係る検査装置の全体構成を示す図である。検査装置は、半導体装置の製造におけるウエハプローバとして構成されている。この検査装置は、被検査対象である半導体ウエハ１を支持する試料支持系１６０と、被検査対象１の電極３に接触して電気信号の授受を行なうプローブ系１２０と、試料支持系１６０の動作を制御する駆動制御系１５０と、被検査対象１の温度制御を行なう温度制御系１４０と、半導体素子（チップ）２の電気的特性の検査を行なうテスタ１７０とで構成される。この半導体ウエハ１は、多数の半導体素子（チップ）２が配列され、各半導体素子２の表面には、半導体素子の高集積化に伴って外部接続電極としての複数の電極３が高密度で、且つ狭ピッチで配列されている。試料支持系１６０は、半導体ウエハ１を着脱自在に載置してほぼ水平に設けられた試料台１６２と、この試料台１６２を支持するように垂直に配置される昇降軸１６４と、この昇降軸１６４を昇降駆動する昇降駆動部１６５と、この昇降駆動部１６５を支持するＸ−Ｙステージ１６７とで構成される。Ｘ−Ｙステージ１６７は、筐体１６６の上に固定される。昇降駆動部１６５は、例えば、ステッピングモータなどから構成される。試料台１６２の水平および垂直方向における位置決め動作は、Ｘ−Ｙステージ１６７の水平面内における移動動作と、昇降駆動部１６５による上下動などとを組み合わせることにより行われる。また、試料台１６２には、図示しない回動機構が設けられており、水平面内における試料台１６２の回動変位が可能にされている。
【００６４】
試料台１６２の上方には、プローブ系１２０が配置される。すなわち、図２または図５または図６または図８または図９または図１０に示す接続装置１２０ａおよび配線基板５０は、当該試料台１６２に平行に対向する姿勢で設けられる。この接続装置１２０ａには、接触端子４７を有する多層フィルム４４と、緩衝層４６、枠４５、押さえ部材（押さえ板）４３、センターピボット４１、スプリングプローブ４２および支持部材（上部固定板）４０が一体的に設けられている。各々の接触端子４７は、該接続装置１２０ａの多層フィルム４４に設けられた引出し用配線４８を介して、配線基板５０の電極５０ａおよびビア５０ｄと、内部配線５０ｂとを通して、該配線基板５０に設けられた接続端子５０ｃに接続される。なお、本実施の形態では、接続端子５０ｃは、同軸コネクタで構成される。この接続端子５０ｃに接続されるケーブル１７１を介して、テスタ１７０と接続される。ここで用いられる接続装置は、図２に示した構造のものであるが、これに限定されない。図５、図６、図８、図９あるいは図１０に示す構造のものを用いることができるのはいうまでもない。
【００６５】
駆動制御系１５０は、ケーブル１７２を介してテスタ１７０と接続される。また、駆動制御系１５０は、試料支持系１６０の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系１５０は、内部にコンピュータを備え、ケーブル１７２を介して伝達されるテスタ１７０のテスト動作の進行情報に合わせて、試料支持系１６０の動作を制御する。また、駆動制御系１５０は、操作部１５１を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
試料台１６２には、半導体素子２についてバーイン試験を行うために、加熱させるためのヒータ１４１が備えられている。温度制御系１４０は、試料台１６２のヒータ１４１あるいは冷却治具を制御することにより、試料台１６２に搭載された半導体ウエハ１の温度を制御する。また、温度制御系１４０は、操作部１５１を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【００６６】
以下、検査装置の動作について説明する。まず、被検査対象である半導体ウエハ１は、試料台１６２の上に位置決めして載置される。次に試料台１６２に載置された半導体ウエハ１上に離して形成された複数の基準マークの光学像を、イメージセンサまたはＴＶカメラ等の撮像装置（図示せず）で撮像し、この撮像によって得られる画像信号から複数の基準マークの位置を検出する。そして、駆動制御系１５０は、上記検出された半導体ウエハ１上の複数の基準マークの位置情報から、テスタ１７０または駆動制御系１５０に格納された半導体ウエハ１の品種に応じてＣＡＤデータから得られる半導体ウエハ１上に配列された半導体素子２の配列情報および各半導体素子２上に配列された電極３の配列情報に基いて、電極群全体としての２次元の位置情報を算出する。更に多層フィルム４４上に形成された多数の接触端子４７の内、特定の接触端子の先端の光学像または多層フィルム４４上に離して形成された複数の基準マークの光学像を、イメージセンサまたはＴＶカメラ等の撮像装置（図示せず）で撮像し、この撮像によって得られる画像信号から特定の接触端子または複数の基準マークの位置を検出する。そして、駆動制御系１５０は、上記検出された多層フィルム４４上の特定の接触端子または複数の基準マークの位置情報から、操作部１５１によって入力されて格納されたプローブの品種に応じた接触端子の配列情報や高さ情報等のプローブ情報に基いて、接触端子群全体としての２次元の位置情報を算出する。駆動制御系１５０は、算出された接触端子群全体としての２次元の位置情報に対する電極群全体としての２次元の位置情報のずれ量を算出し、この算出された２次元のずれ量に基いて、Ｘ−Ｙステージ１６７および回動機構を駆動制御し、半導体ウエハ１上に配列された複数個の半導体素子上に形成された電極３の群を、接続装置１２０ａに並設された多数の接触端子４７の群の直下に位置決めする。その後、駆動制御系１５０は、例えば、試料台１６２上に設置されたギャップセンサ（図示せず）によって測定された多層フィルム４４における領域部４４ａの面との間の間隙に基いて昇降駆動部１６５を作動させて、多数の電極（被接触材）３の全体の面３ａが接触端子の先端に接触した時点から８〜２０μｍ程度押し上げる状態になるまで試料台１６２を上昇させることによって、多層フィルム４４において多数の接触端子４７が並設された領域部４４ａを張り出させて平坦度を高精度に確保された多数の接触端子４７の群における各々の先端を、図３または図７に示すように、コンプライアンス機構により目的の複数の半導体素子に亘っての各半導体素子に配列された多数の電極３の群（全体）の面３ａに追従するように倣って平行出しすると共に、個々の接触端子の先端の高さの±２μｍ程度以下のバラツキを緩衝層４６の局部的な変形によって吸収して半導体ウエハ１上に配列された各被接触材（電極）３に倣って均一な低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い込みによる接触が行われ、各接触端子４７と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。
【００６７】
駆動制御系１５０によるステージ１６７および回動機構並びに昇降駆動部１６５に対する駆動制御は、操作部１５１からの操作指示に従って実行される。特に試料台１６２は、電極（被接触材）３の全体の面３ａが接触端子の先端に接触した時点から８〜１００μｍ程度押し上げる状態になるまで昇降駆動部１６によって上昇されて、多数の接触端子４７の全体が多数の電極（被接触材）３の全体の面３ａに追従して平行出しされると共に、個々の接触端子の先端の高さのバラツキを緩衝層４６によって吸収して均一な低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い込みによる接触が行われ、各接触端子４７と各電極３との間において低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。この状態で、半導体素子２についてバーイン試験を行うときには、試料台１６２に搭載された半導体ウエハ１の温度を制御すべく、温度制御系１４０によって試料台１６２のヒータ１４１あるいは冷却治具を制御することにより実行される。
【００６８】
さらに、ケーブル１７１、配線基板５０、多層フィルム４４、および接触端子４７を介して、半導体ウエハ１に形成された半導体素子とテスタ１７０との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。この際、多層フィルム４４において、図４に示す如く、各接触端子４７につながった引き出し用配線４８に対して絶縁膜６６（７４）を挾んで対向するグランド層４９を設置し、引き出し用配線４８のインピーダンスＺ０を５０ｏｈｍ程度にしてテスタの回路とのマッチングをとることにより、引き出し用配線４８を伝送する電気信号の乱れ、減衰を防止して、半導体素子に対してテスタによる高周波数（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応できる高速電気信号による電気特性検査を実現することが可能となる。
【００６９】
さらに、上記の一連の試験動作が、半導体ウエハ１に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【００７０】
【発明の効果】
本発明によれば、半導体素子の高密度化に伴う狭ピッチ多ピンへのプロービングを、被検査対象物を損傷させることなく、低荷重で安定して実現し、しかも高速電気信号、即ち高周波電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）の伝送を可能にすることができる効果を奏する。
また本発明によれば、多層フィルムにおける尖った先端を有する接触端子を並設した領域部の弛みをなくすと共に平行出しするコンプライアンス機構を設けることによって、尖った先端を有する接触端子の群を被検査対象物上の電極の群に、１ピン当たり低荷重（３〜５０ｍＮ程度）で、単に押しつけることによって、電極材料等のクズを発生させることなく、０．０５Ω〜０．１Ω程度の低抵抗で安定した接続を実現することができる効果を奏する。
【００７１】
また本発明によれば、ウエハの状態において、多数並設された半導体素子（チップ）の内、１個または多数個の半導体素子について同時に、小さな接触圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたＡｌまたははんだ等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵抗値で確実に接続させて、テスタにより各半導体素子について動作試験を行うことができる効果を奏する。即ち、本発明によれば、電極の高密度化および狭ピッチ化に対応でき、しかも多数個チップ同時プロービングによる検査を可能にし、高速電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験を可能にすることができる。
また本発明によれば、多層フィルム（絶縁フィルム）の材料として、ポリイミドのような高温で使用できる材料を用いることにより、バーイン試験のような高温での動作試験が可能となる。
また本発明によれば、先の尖った接続端子を異方性導電シートあるいは金属接合を介して多層フィルムの引き出し用配線と接続することによって、容易に多層フィルム上に多数の先の尖った接続端子を並設することが可能となる。
【図面の簡単な説明】
【図１】半導体素子（チップ）が配列された被検査対象物であるウエハを示す斜視図および半導体素子（チップ）を示す斜視図である。
【図２】本発明に係る接続装置の第１の実施の形態の要部を示す断面図である。
【図３】図２に示す接続装置の第１の実施の形態において多層フィルムに並設された接触端子の先端を被検査対象物上の電極の面に接触させた状態を示す断面図である。
【図４】多層フィルムにおいて、絶縁膜を挾んで引き出し用配線とグランド層とを対向して配設された部分断面を示す図である。
【図５】本発明に係る接続装置の第２の実施の形態の要部を示す断面図である。
【図６】本発明に係る接続装置の第３の実施の形態の要部を示す断面図である。
【図７】図６に示す接続装置の第３の実施の形態において多層フィルムに並設された接触端子の先端を被検査対象物上の電極の面に接触させた状態を示す断面図である。
【図８】本発明に係る接続装置の第４の実施の形態の要部を示す断面図である。
【図９】本発明に係る接続装置の第５の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図１０】本発明に係る接続装置の第６の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図１１】（ａ）は、本発明に係る接続装置における接触端子および引き出し用配線を形成したポリイミド膜の一実施例を示す平面図、（ｂ）はその斜視図である。
【図１２】（ａ）は、本発明に係る接続装置における接触端子および引き出し用配線を形成したポリイミド膜の他の一実施例を示す平面図、（ｂ）はその斜視図である。
【図１３】本発明に係る接続装置における接触端子および該接触端子を並設した多層フィルムについての寸法および形状を示す断面図である。
【図１４】本発明に係る接続装置の第１〜４の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスの前半を示す断面図である。
【図１５】本発明に係る接続装置の第１〜４の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスの後半を示す断面図である。
【図１６】本発明に係る接続装置の第５の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図１７】本発明に係る接続装置の第６の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図１８】本発明に係る検査システムの一実施の形態を示す全体概略構成を示す図である。
【図１９】（ａ）は、本発明に係る接続装置の第７の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第８の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２０】（ａ）は、本発明に係る接続装置の第９の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第１０の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２１】（ａ）は、本発明に係る接続装置の第１１の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図、（ｂ）は、本発明に係る接続装置の第１２の実施の形態における多層フィルム上に接触端子が並設された部分を示す断面図である。
【図２２】本発明に係る接続装置の第１〜４の実施の形態における押さえ板を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【図２３】本発明に係る接続装置の第５〜１２の実施の形態における押さえ部材および枠を含めて多層フィルムを製造する製造プロセスを示す断面図である。
【符号の説明】
１…ウエハ、２…半導体素子（チップ）、３…電極（被接触材）、４０…支持部材（上部固定板）、４１…センターピボット、４１ａ…下部球面、４２…スプリングプローブ、４３…押さえ部材（押さえ板）、４３ａ…突出部、４３ｂ…下面、４３ｃ…テーパ（傾き）、４４…多層フィルム、４４ａ…領域部、４４ｂ…周辺部、４５…枠、４６…緩衝層、４７…接触端子、４８…引き出し用配線、４９…グランド層、５０…配線基板、５０ａ…電極、５０ｃ…接続端子、５０ｄ…ビア、５１…ビア、５２…異方性導電シート、５５…ノックピン、６１…ポリイミド膜、６２…電極、６５…ポリイミド膜、６６…中間ポリイミド膜、６８…ポリイミド保護膜、６９…ビア、７０…異方性導電シート、７１…ポリイミド膜、７２…バンプ、７３…めっき膜、７４…ポリイミド膜、７５…ポリイミド保護膜、９１…ロジウムめっき、１０１…ＬＳＩ形成ウエハの領域、１０２…接触端子形成用型材、１０３…切れ目、１２０…プロ−ブ系、１２０ａ…接続装置、１４０…温度制御系、１４１…ヒータ、１５０…駆動制御系、１５１…操作部、１６０…試料支持系、１６２…試料台、１６４…昇降軸、１６５…昇降駆動部、１６７…Ｘ−Ｙステージ、１７０…テスタ、２００…電極、２０１…はんだ、２０２…樹脂、２０３…はんだビア電極、２０４…錫めっき、２０５…金めっき、２１０…押さえ板、２１１…金めっき。
Claims (15)
- 配線基板に取り付けされた支持部材と、複数の四角錐形状又は四角錐台形状の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定した多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法。 - 配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法。 - 配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に異方性導電シートあるいははんだ材料あるいは金属の熱拡散により電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法。 - 配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を形成した複数の接続用電極を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に異方性導電シートあるいははんだ材料あるいは金属の熱拡散により電気的に接続して前記複数の接続端子をプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続し、この接続されたテスタと前記電極との間で電気信号の授受を行って前記半導体素子の電気的特性について検査して半導体素子を製造することを特徴とする半導体素子の製造方法。 - 請求項１乃至４の何れか一つに記載の半導体素子の製造方法において、前記プロービング装置における前記押さえ部材を、前記多層フィルムの前記領域部を張って弛みをなくすように前記枠に対して固定した際、前記多層フィルムの前記領域部に並設された複数の接触端子の先端の高さのバラツキが±２μｍ程度以下であることを特徴とする半導体素子の製造方法。
- 請求項１乃至４の何れか一つに記載の半導体素子の製造方法において、前記プロービング装置における前記多層フィルムにおいて前記複数の引き出し用配線に絶縁層を挟んで対向するようにグランド層を設けたことを特徴とする半導体素子の製造方法。
- 請求項１乃至４の何れか一つに記載の半導体素子の製造方法において、前記プロービング装置における押付け力付与手段は、スプリングを含むことを特徴とする半導体素子の製造方法。
- 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング方法において、
配線基板に取り付けされた支持部材と、複数の四角錐形状又は四角錐台形状の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定した多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続することを特徴とする半導体素子へのプロービング方法。 - 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング方法において、
配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続することを特徴とする半導体素子へのプロービング方法。 - 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング方法において、
配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に異方性導電シートあるいははんだ材料あるいは金属の熱拡散により電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続することを特徴とする半導体素子へのプロービング方法。 - 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング方法において、
配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を形成した複数の接続用電極を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に異方性導電シートあるいははんだ材料あるいは金属の熱拡散により電気的に接続して前記複数の接続端子をプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備えて構成されたプロービング装置を用いて、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続することを特徴とする半導体素子へのプロービング方法。 - 請求項８乃至１１の何れか一つに記載の半導体素子へのプロービング方法において、前記プロービング装置における前記押さえ部材を、前記多層フィルムの前記領域部を張って弛みをなくすように前記枠に対して固定した際、前記多層フィルムの前記領域部に並設された複数の接触端子の先端の高さのバラツキが±２μｍ程度以下であることを特徴とする半導体素子へのプロービング方法。
- 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング装置において、
配線基板に取り付けされた支持部材と、複数の四角錐形状又は四角錐台形状の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定した多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備え、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続するように構成したことを特徴とする半導体素子へのプロービング装置。 - 半導体素子上に配列された電極の群と電気的に接続して電気信号の授受を行うための半導体素子へのプロービング装置において、
配線基板に取り付けされた支持部材と、型材の複数の箇所に異方性エッチングにより形成された四角錐の穴に充填して複数の接触端子を作り込ませた状態で該複数の接触端子を、絶縁層上を周辺部に引き出されて前記配線基板に接続される複数の引き出し用配線に電気的に接続してプロービング側の領域部に並設し、該プロービング側と前記絶縁層を挟んで反対の裏側に前記領域部を囲むように枠を接着固定し、該枠を接着固定した状態で前記型材をエッチング除去することによって前記複数の接触端子を並設した前記領域部が製造された多層フィルムと、該多層フィルムにおける前記領域部をシート状のエラストマを介して押して該領域部を張って弛みをなくすように前記枠に対して固定され、更に前記支持部材に対して上下に変位可能に支持された押さえ部材と、前記接触端子の群の先端面が半導体素子の電極の群の面に倣って平行出しされるように前記押さえ部材を前記支持部材に対して傾動可能に係合させるコンプライアンス機構と、前記支持部材から押付け力を前記押さえ部材に対して付与する押付け力付与手段とを備え、
前記引き出し用配線および前記配線基板を介してテスタに接続された接触端子の群と前記半導体素子に配列された電極の群とを、相対的に位置合せを行って前記押付け力付与手段による押付け力で接触させて電気的に接続するように構成したことを特徴とする半導体素子へのプロービング装置。 - 請求項１３又は１４に記載の半導体素子へのプロービング装置において、前記プロービング装置における前記押さえ部材を、前記多層フィルムの前記領域部を張って弛みをなくすように前記枠に対して固定した際、前記多層フィルムの前記領域部に並設された複数の接触端子の先端の高さのバラツキが±２μｍ程度以下であることを特徴とする半導体素子へのプロービング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257330A JP3645203B2 (ja) | 1997-05-09 | 2001-08-28 | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-119107 | 1997-05-09 | ||
| JP11910797 | 1997-05-09 | ||
| JP2001257330A JP3645203B2 (ja) | 1997-05-09 | 2001-08-28 | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10049912A Division JPH1123615A (ja) | 1997-05-09 | 1998-03-03 | 接続装置および検査システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002139554A JP2002139554A (ja) | 2002-05-17 |
| JP3645203B2 true JP3645203B2 (ja) | 2005-05-11 |
Family
ID=26456904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257330A Expired - Fee Related JP3645203B2 (ja) | 1997-05-09 | 2001-08-28 | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645203B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4465995B2 (ja) | 2003-07-02 | 2010-05-26 | 株式会社日立製作所 | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 |
| WO2006054344A1 (ja) | 2004-11-18 | 2006-05-26 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| CN100585826C (zh) | 2005-03-11 | 2010-01-27 | 株式会社瑞萨科技 | 半导体集成电路器件的制造方法 |
| JP4800007B2 (ja) | 2005-11-11 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法およびプローブカード |
| JP5065674B2 (ja) * | 2006-12-28 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5210550B2 (ja) * | 2007-06-01 | 2013-06-12 | 株式会社日本マイクロニクス | 電気的接続装置 |
| CN108957047B (zh) * | 2018-08-24 | 2023-08-11 | 西南应用磁学研究所 | 微带器件测试夹具 |
| KR101922848B1 (ko) | 2018-11-05 | 2018-11-27 | 김재길 | 탄성체가 설치된 프로브카드 |
| KR102309675B1 (ko) * | 2021-07-30 | 2021-10-07 | 김재길 | 필름 형태의 프로브카드 |
-
2001
- 2001-08-28 JP JP2001257330A patent/JP3645203B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002139554A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1123615A (ja) | 接続装置および検査システム | |
| JP4465995B2 (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
| JP3315339B2 (ja) | 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置 | |
| JP3553791B2 (ja) | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 | |
| US7423439B2 (en) | Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device | |
| EP0999451A2 (en) | Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element | |
| JP3658029B2 (ja) | 接続装置およびその製造方法 | |
| US20110169518A1 (en) | Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device | |
| JP2007309682A (ja) | 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法 | |
| JP3645203B2 (ja) | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 | |
| JP2966671B2 (ja) | プローブカード | |
| JP3839347B2 (ja) | 半導体装置の製造方法 | |
| JP3677027B2 (ja) | 接続装置 | |
| JP2009098153A (ja) | 薄膜プローブの製造方法 | |
| JP4246558B2 (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
| JP3658334B2 (ja) | 半導体装置の製造方法 | |
| JP2006071486A (ja) | 接続装置、半導体チップ検査装置および半導体装置の製造方法 | |
| JP3563361B2 (ja) | 半導体装置の製造方法 | |
| JP4343853B2 (ja) | 接続装置および接続装置の製造方法 | |
| JP3718133B2 (ja) | 半導体装置の製造方法 | |
| JP2004157127A (ja) | 半導体装置の製造方法 | |
| JP3581677B2 (ja) | 接続装置およびその製造方法 | |
| JP2008185596A (ja) | 接続装置 | |
| JPH1183941A (ja) | 接続装置、半導体素子検査装置および半導体素子 | |
| JP2002139517A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |